一種航天計(jì)算機(jī)及其非易失存儲(chǔ)裝置的刷新和升級(jí)方法
【專利摘要】本發(fā)明提供了一種采用高性能商用片上系統(tǒng)（SOC）器件的高集成度、高可靠性的航天計(jì)算機(jī)，它包括以下三個(gè)組成部分：實(shí)現(xiàn)系統(tǒng)維護(hù)功能的一顆反熔絲FPGA、實(shí)現(xiàn)中心控制處理以及運(yùn)算功能的三顆商用SOC，以及三顆用于存儲(chǔ)啟動(dòng)程序、應(yīng)用程序和用戶數(shù)據(jù)的非易失存儲(chǔ)器芯片。本發(fā)明中以三顆SOC為核心的運(yùn)算節(jié)點(diǎn)在反熔絲FPGA控制下構(gòu)成了可重構(gòu)的三模冗余判決系統(tǒng)，而反熔絲FPGA和三顆非易失存儲(chǔ)器芯片還構(gòu)成了一個(gè)可靠的非易失存儲(chǔ)裝置。本發(fā)明進(jìn)一步設(shè)計(jì)了通過(guò)反熔絲FPGA實(shí)現(xiàn)非易失存儲(chǔ)器的定時(shí)刷新和故障時(shí)軟件升級(jí)的方法，以有效對(duì)抗SEU（單粒子翻轉(zhuǎn)）。采用本發(fā)明，可以實(shí)現(xiàn)高集成度、高可靠性、高性能、小型化、且靈活配置的航天計(jì)算機(jī)。
【專利說(shuō)明】
一種航天計(jì)算機(jī)及其非易失存儲(chǔ)裝置的刷新和升級(jí)方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及運(yùn)用到衛(wèi)星、火箭等航天器的高性能計(jì)算的技術(shù)領(lǐng)域，具體為一種航天計(jì)算機(jī)及其非易失存儲(chǔ)裝置的刷新和升級(jí)方法?！颈尘凹夹g(shù)】
[0002]衛(wèi)星、火箭等航天器上的計(jì)算機(jī)，由于工作環(huán)境的特殊性，特別需要高可靠性的設(shè)計(jì)，以抵御SEU(單粒子翻轉(zhuǎn))等空間粒子輻射效應(yīng)，現(xiàn)有的航天計(jì)算機(jī)大多采用屏蔽加固和多模冗余的設(shè)計(jì)方法，這些方法往往采用單獨(dú)的處理器或者單獨(dú)處理器加上CPLD芯片或者 FPGA芯片的方式實(shí)現(xiàn)，采用冗余設(shè)計(jì)的方法實(shí)現(xiàn)功能的備份，以達(dá)到獲取設(shè)備可靠性的目的。這些方案往往采用SRAM作為其易失性存儲(chǔ)介質(zhì)，采用EPR0M/EEPR0M甚至Flash閃存作為其非易失性存儲(chǔ)介質(zhì)，并且針對(duì)單粒子翻轉(zhuǎn)做了設(shè)計(jì)，大多采用三模冗余表決系統(tǒng)來(lái)提高其可靠性。
[0003]現(xiàn)有的方案存在以下不足:1)鮮有對(duì)于保證非易失存儲(chǔ)裝置長(zhǎng)時(shí)間運(yùn)行的刷新機(jī)制做出完整描述；2)往往沒(méi)有考慮采用主動(dòng)升級(jí)結(jié)合定時(shí)刷新的方法提高可靠性。
[0004]進(jìn)一步，航天計(jì)算機(jī)處理器往往采用航天級(jí)器件，隨著技術(shù)的發(fā)展，商用器件也逐步被運(yùn)用到航天計(jì)算機(jī)。商用器件是指在工業(yè)界普遍采用，在日常能夠購(gòu)買到的商業(yè)級(jí)或者工業(yè)級(jí)器件，具有成本低、性能高、不受國(guó)外進(jìn)口的限制的優(yōu)點(diǎn)。相應(yīng)地，采用商用器件的方案具有成本、性能、研發(fā)和生產(chǎn)周期、可購(gòu)買性等諸多優(yōu)勢(shì)。而商用器件中的重要成員:片上系統(tǒng)(S0C:System on chip)，是指在單芯片集成了包括處理器、外部接口以及必要的輔助的設(shè)備的一類器件。而最新出現(xiàn)的包含了 ARM雙核處理器和可編程邏輯電路的一類片上系統(tǒng)(S0C)特別適合于航天計(jì)算機(jī)應(yīng)用。
[0005]鑒于現(xiàn)有方案的以上不足，結(jié)合最新的技術(shù)發(fā)展，有必要發(fā)明一種通過(guò)定時(shí)刷新結(jié)合主動(dòng)升級(jí)的方法保證航天計(jì)算機(jī)及其非易失存儲(chǔ)裝置的長(zhǎng)期可靠性。
【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問(wèn)題是獲得航天計(jì)算機(jī)的非易失性存儲(chǔ)裝置的高可靠性。 為此，本發(fā)明采用如下技術(shù)方案:一種航天計(jì)算機(jī)，包括以下三個(gè)組成部分:l_a)—顆反熔絲FPGA，其作用是包括實(shí)現(xiàn)航天計(jì)算機(jī)的管理功能、存儲(chǔ)器的刷新功能和存儲(chǔ)器接口控制功能；所述航天計(jì)算機(jī)的管理功能包括航天計(jì)算機(jī)的軟件和硬件監(jiān)控功能、軟件和硬件的重新配置功能、冗余計(jì)算管理功能；所述存儲(chǔ)器刷新功能包括實(shí)現(xiàn)非易失存儲(chǔ)器的定時(shí)刷新，所述存儲(chǔ)器刷新功能可以達(dá)到對(duì)抗SUE(單粒子翻轉(zhuǎn))等空間粒子輻射的目的；所述存儲(chǔ)器接口控制功能，用于控制非易失存儲(chǔ)器接口在刷新和正常工作兩種方式之間選擇;在刷新模式下，非易失存儲(chǔ)裝置在反熔絲FPGA控制下完成定時(shí)刷新、錯(cuò)誤數(shù)據(jù)恢復(fù)等功能，在正常工作模式下，非易失存儲(chǔ)裝置為商用片上系統(tǒng)(SOC)器件提供系統(tǒng)啟動(dòng)程序，并且在計(jì)算機(jī)工作中提供應(yīng)用程序和數(shù)據(jù)的存儲(chǔ)能力。
[0007]l-b)三顆商用片上系統(tǒng)(S0C)器件，用作航天計(jì)算機(jī)的中心處理器。
[0008]所述三顆商用片上系統(tǒng)(S0C)器件相互之間可以工作在主備用、多模表決等模式； 所述工作模式由反熔絲FPGA的冗余計(jì)算管理功能控制;在這些工作模式下，多顆片上系統(tǒng) (S0C)從邏輯上運(yùn)行一樣的程序，擁有同樣的輸入，同樣的處理邏輯和同樣的輸出；三顆商用片上系統(tǒng)(S0C)器件每一顆均構(gòu)成航天計(jì)算機(jī)的一個(gè)運(yùn)算節(jié)點(diǎn)；所述片上系統(tǒng)(S0C)器件外部連接到外部總線，以支持?jǐn)?shù)據(jù)和控制信息傳輸；1-c)三顆非易失存儲(chǔ)器芯片，分別用作存儲(chǔ)三顆商用片上系統(tǒng)(S0C)器件的啟動(dòng)程序和應(yīng)用程序、用戶數(shù)據(jù);每顆非易失存儲(chǔ)器芯片存儲(chǔ)的內(nèi)容完全一致；所述三顆非易失存儲(chǔ)器芯片，在反熔絲FPGA內(nèi)部的存儲(chǔ)器接口控制電路的控制下，能在刷新模式下連接到反熔絲FPGA實(shí)現(xiàn)升級(jí)和刷新功能，或者能在正常工作模式下直接連接到片上系統(tǒng)(S0C)支持系統(tǒng)的啟動(dòng)和應(yīng)用程序的執(zhí)行。
[0009]以上方案中，所述反熔絲FPGA和四顆非易失存儲(chǔ)器芯片構(gòu)成了一個(gè)性能可靠的非易失存儲(chǔ)裝置。
[0010]所述航天計(jì)算機(jī)非易失存儲(chǔ)裝置，在反熔絲FPGA內(nèi)部的存儲(chǔ)器接口控制功能包括存儲(chǔ)器接口和存儲(chǔ)器復(fù)用電路，所述存儲(chǔ)器接口控制功能控制存儲(chǔ)器芯片或者在刷新模式下連接到反熔絲FPGA實(shí)現(xiàn)升級(jí)和刷新功能，或者在正常工作模式下直接連接到片上系統(tǒng) (S0C)支持系統(tǒng)啟動(dòng)和應(yīng)用程序執(zhí)行。進(jìn)一步，所述的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置工作在正常工作模式下，即用作啟動(dòng)存儲(chǔ)器、應(yīng)用程序和用戶數(shù)據(jù)存儲(chǔ)時(shí)，三顆非易失存儲(chǔ)器芯片與三顆商用片上系統(tǒng)(S0C)通過(guò)反熔絲一一直接連接，數(shù)據(jù)在反熔絲FPGA透明傳輸。[〇〇11]本發(fā)明中，所述的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置，在反熔絲FPGA實(shí)現(xiàn)了存儲(chǔ)器刷新功能；即在刷新模式下，反恪絲FPGA采用三模冗余判決結(jié)合ECC(Error Checking and Correcting:檢錯(cuò)和糾錯(cuò))校驗(yàn)的方法定時(shí)刷新非易失存儲(chǔ)器芯片存儲(chǔ)的可執(zhí)行文件內(nèi)容， 以確保用作啟動(dòng)的三模冗余非易失存儲(chǔ)器芯片長(zhǎng)期保持正確。具體而言，所述的三模冗余表決(或者判決)機(jī)制在工作時(shí)，對(duì)三個(gè)互為備份的運(yùn)算節(jié)點(diǎn)的存儲(chǔ)器數(shù)據(jù)或者計(jì)算輸出進(jìn)行比較，取結(jié)果相同的兩個(gè)節(jié)點(diǎn)輸出為正確結(jié)果，并且認(rèn)為輸出錯(cuò)誤結(jié)果的運(yùn)算節(jié)點(diǎn)或者其存儲(chǔ)器為故障;所述的ECC校驗(yàn)機(jī)制在工作時(shí)，在存儲(chǔ)器芯片存儲(chǔ)了冗余的數(shù)據(jù)，并根據(jù)特定的算法能夠判斷數(shù)據(jù)是否正確并對(duì)于一定數(shù)量的數(shù)據(jù)錯(cuò)誤進(jìn)行糾錯(cuò)。[0〇12]進(jìn)一步，所述的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置的反熔絲FPGA實(shí)現(xiàn)了軟件升級(jí)功能;所述的軟件升級(jí)功能就是在定時(shí)刷新過(guò)程中一旦發(fā)現(xiàn)啟動(dòng)程序的三模冗余判決發(fā)現(xiàn)的故障運(yùn)算節(jié)點(diǎn)和ECC校驗(yàn)結(jié)果發(fā)現(xiàn)的存儲(chǔ)器數(shù)據(jù)錯(cuò)誤所對(duì)應(yīng)節(jié)點(diǎn)不一致，則從地面通過(guò)星地鏈路升級(jí)非易失存儲(chǔ)器芯片存儲(chǔ)的內(nèi)容。
[0013]本發(fā)明所提出的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置的刷新方法，包括下列步驟:2_a)根據(jù)SEU發(fā)生的特點(diǎn)，定期讀取非易失存儲(chǔ)器芯片的內(nèi)容并進(jìn)行三模冗余判決； 2_b)根據(jù)三模冗余判決的結(jié)果，結(jié)合存儲(chǔ)器芯片中數(shù)據(jù)本身的ECC校驗(yàn)結(jié)果，提取正確的數(shù)據(jù);通過(guò)刷新控制電路將正確的數(shù)據(jù)重新寫入發(fā)生SEU的非易失存儲(chǔ)器芯片，并刷新數(shù)據(jù)正確的非易失存儲(chǔ)器芯片。
[0014]本發(fā)明所提出的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置的升級(jí)方法包括下列步驟:3_a)檢查運(yùn)算子系統(tǒng)的3個(gè)節(jié)點(diǎn)是否全部工作正常，如果存在節(jié)點(diǎn)工作不正常，則啟動(dòng)運(yùn)算子系統(tǒng)異常保護(hù)通道獲取系統(tǒng)恢復(fù)的升級(jí)數(shù)據(jù);所述異常保護(hù)通道是指數(shù)據(jù)不經(jīng)過(guò)三模冗余表決，將來(lái)自外部總線的數(shù)據(jù)直接寫入非易失存儲(chǔ)器芯片；3-b)如果三個(gè)運(yùn)算節(jié)點(diǎn)均工作正常，則在得到升級(jí)指令后從三個(gè)節(jié)點(diǎn)轉(zhuǎn)發(fā)來(lái)自外部 CAN總線的升級(jí)數(shù)據(jù)；3-c)反熔絲FPGA對(duì)來(lái)自3個(gè)節(jié)點(diǎn)的外部CAN總線的升級(jí)數(shù)據(jù)進(jìn)行三模冗余表決，并輸出正確的升級(jí)數(shù)據(jù)；3-d)反熔絲FPGA將升級(jí)數(shù)據(jù)寫入其中兩顆非易失存儲(chǔ)器芯片完成升級(jí)，并重新啟動(dòng)該已升級(jí)的兩顆存儲(chǔ)器芯片所在的運(yùn)算節(jié)點(diǎn)；3-e)如果運(yùn)算節(jié)點(diǎn)啟動(dòng)成功，則在同步業(yè)務(wù)后通過(guò)刷新機(jī)制將最后一顆非易失存儲(chǔ)器芯片升級(jí)，并重新啟動(dòng)該存儲(chǔ)器芯片所在的運(yùn)算單元;否則，如果已升級(jí)的運(yùn)算節(jié)點(diǎn)啟動(dòng)失敗，則需要進(jìn)行版本回退?！靖綀D說(shuō)明】
[0015]圖1為本發(fā)明所述航天計(jì)算機(jī)及其非易失存儲(chǔ)裝置的硬件組成框圖。
[0016]圖2為本發(fā)明所述航天計(jì)算機(jī)的非易失存儲(chǔ)裝置定時(shí)刷新流程圖。
[0017]圖3為本發(fā)明所述航天計(jì)算機(jī)的非易失存儲(chǔ)裝置升級(jí)流程圖?！揪唧w實(shí)施方式】
[0018]為了充分理解本發(fā)明的技術(shù)內(nèi)容，下面給出具體實(shí)施例，結(jié)合附圖對(duì)本發(fā)明的技術(shù)方案進(jìn)行較為詳細(xì)的介紹和說(shuō)明。
[0019]圖1為采用本發(fā)明方案的一種航天計(jì)算機(jī)的框圖，其硬件組成包括反熔絲FPGA 14,三顆分別由ARM雙核處理器和可編程邏輯電路組成的商用Zynq-7000系列片上系統(tǒng) (S0C)芯片11、12和13,以及三顆采用QSPI(四線串行總線)接口的FLASH閃存芯片151、152和 153〇[〇〇2〇]反熔絲FPGA 14的作用包括實(shí)現(xiàn)計(jì)算機(jī)管理功能141、存儲(chǔ)器接口控制電路142和存儲(chǔ)器刷新功能143。
[0021]其中計(jì)算機(jī)管理功能141包含航天計(jì)算機(jī)的軟件和硬件監(jiān)控功能、軟件和硬件的重新配置功能、冗余計(jì)算管理。存儲(chǔ)器接口控制電路142,能夠控制非易失存儲(chǔ)器接口在刷新和正常工作兩種方式之間選擇。在刷新模式下，非易失存儲(chǔ)裝置在反熔絲FPGA控制下完成定時(shí)刷新、錯(cuò)誤數(shù)據(jù)恢復(fù)等功能，這時(shí)，存儲(chǔ)器芯片連接到反熔絲FPGA;在正常工作模式下，非易失存儲(chǔ)裝置為商用片上系統(tǒng)(S0C)器件提供系統(tǒng)啟動(dòng)程序，并且在計(jì)算機(jī)工作中提供應(yīng)用程序和數(shù)據(jù)的存儲(chǔ)能力，這時(shí)三顆非易失存儲(chǔ)器芯片與三顆商用片上系統(tǒng)(S0C)通過(guò)反熔絲一一直接連接，數(shù)據(jù)在反熔絲FPGA透明傳輸。存儲(chǔ)器刷新功能143,實(shí)現(xiàn)非易失存儲(chǔ)器的定時(shí)刷新，達(dá)到對(duì)抗SEU(單粒子翻轉(zhuǎn))的目的；并且在刷新中一旦發(fā)現(xiàn)啟動(dòng)程序的三模冗余判決結(jié)果和ECC校驗(yàn)結(jié)果沖突，則從地面升級(jí)非易失存儲(chǔ)器芯片存儲(chǔ)的內(nèi)容。
[0022]圖2為采用本發(fā)明設(shè)計(jì)的定時(shí)刷新控制流程圖，根據(jù)SEU發(fā)生的特點(diǎn)，刷新流程在非易失存儲(chǔ)裝置處于刷新模式且刷新定時(shí)器到期的時(shí)候，通過(guò)反熔絲FPGA的存儲(chǔ)器接口分別讀取三顆QSPI FLASH存儲(chǔ)的內(nèi)容(23)，并對(duì)所讀取的數(shù)據(jù)進(jìn)行三冗余判決(24)，進(jìn)而對(duì)正確的數(shù)據(jù)進(jìn)行ECC校驗(yàn)檢查(25)，如果發(fā)現(xiàn)ECC檢查沖突，則啟動(dòng)升級(jí)流程(28)，否則使用正確的數(shù)據(jù)恢復(fù)發(fā)生SEU的QSPI FLASH，并且刷新所有的QSPI FLASH閃存芯片。[〇〇23]圖3為升級(jí)控制流程圖，一旦非易失存儲(chǔ)裝置在刷新中發(fā)現(xiàn)ECC校驗(yàn)沖突(32)，則啟動(dòng)升級(jí)流程。首先，檢查航天計(jì)算機(jī)的三個(gè)運(yùn)算節(jié)點(diǎn)是否全部工作正常(33)，如果存在節(jié)點(diǎn)工作不正常，則啟動(dòng)正常工作節(jié)點(diǎn)的運(yùn)算子系統(tǒng)異常保護(hù)通道獲取系統(tǒng)恢復(fù)的升級(jí)數(shù)據(jù)，所述異常保護(hù)通道是指數(shù)據(jù)不經(jīng)過(guò)冗余計(jì)算管理，將來(lái)自外部總線的數(shù)據(jù)直接寫入非易失存儲(chǔ)器芯片；如果三個(gè)運(yùn)算節(jié)點(diǎn)均工作正常，則在得到升級(jí)指令后從三個(gè)節(jié)點(diǎn)轉(zhuǎn)發(fā)來(lái)自CAN的升級(jí)數(shù)據(jù)并進(jìn)行三模冗余表決(34)，然后采用正確的數(shù)據(jù)升級(jí)三個(gè)運(yùn)算節(jié)點(diǎn)中的兩個(gè)對(duì)應(yīng)的QSPI FLASH(35);接著將升級(jí)后的節(jié)點(diǎn)啟動(dòng)，并判斷是否啟動(dòng)成功(36)，如果啟動(dòng)成功，則通過(guò)下一次刷新機(jī)制的運(yùn)行升級(jí)最后一個(gè)節(jié)點(diǎn)(37)，否則將已升級(jí)節(jié)點(diǎn)關(guān)機(jī)并回退版本(40)。
[0024]應(yīng)當(dāng)理解的是，以上所述從具體實(shí)施例的角度對(duì)本發(fā)明的技術(shù)內(nèi)容進(jìn)一步地披露，其目的在于讓大家更容易了解本發(fā)明的內(nèi)容，但不代表本發(fā)明的實(shí)施方式和權(quán)利保護(hù)局限于此。本發(fā)明保護(hù)范圍闡明于所附權(quán)利要求書中，凡是在本發(fā)明的宗旨之內(nèi)的顯而易見(jiàn)的修改，亦應(yīng)歸于本發(fā)明的保護(hù)之內(nèi)。
【主權(quán)項(xiàng)】
1.一種航天計(jì)算機(jī)，其特征在于包括以下三個(gè)組成部分:1-a)—顆反熔絲FPGA，其作用是包括實(shí)現(xiàn)航天計(jì)算機(jī)的管理功能、存儲(chǔ)器的刷新功能 和存儲(chǔ)器接口控制功能；所述航天計(jì)算機(jī)的管理功能包括航天計(jì)算機(jī)的軟件和硬件監(jiān)控功能、軟件和硬件的重 新配置功能、冗余計(jì)算管理功能；所述存儲(chǔ)器刷新功能包括實(shí)現(xiàn)非易失存儲(chǔ)器的定時(shí)刷新，所述定時(shí)刷新功能可以達(dá)到 對(duì)抗單粒子翻轉(zhuǎn)(SEU)等空間粒子輻射的目的；所述存儲(chǔ)器接口控制功能，用于控制非易失存儲(chǔ)器接口在刷新和正常工作兩種方式之 間選擇；1-b)三顆商用片上系統(tǒng)(SOC)器件，用作航天計(jì)算機(jī)的中心處理器；所述三顆商用片上系統(tǒng)(SOC)器件相互之間可以工作在主備用、多模表決等模式;所述 工作模式由反熔絲FPGA的冗余計(jì)算管理功能控制；所述片上系統(tǒng)(SOC)器件外部連接到外部總線，以支持?jǐn)?shù)據(jù)和控制信息傳輸；1-c)三顆非易失存儲(chǔ)器芯片，分別用作存儲(chǔ)三顆商用片上系統(tǒng)(SOC)器件的啟動(dòng)程序、 應(yīng)用程序和用戶數(shù)據(jù)；所述三顆非易失存儲(chǔ)器芯片，在反熔絲FPGA內(nèi)部的存儲(chǔ)器接口控制電路的控制下，或 者能連接到反熔絲FPGA實(shí)現(xiàn)升級(jí)和刷新功能，或者能直接連接到商用片上系統(tǒng)(SOC)支持 系統(tǒng)的啟動(dòng)和應(yīng)用程序的執(zhí)行。2.權(quán)利要求1所述的一種航天計(jì)算機(jī)，其特征在于，所述反熔絲FPGA和三顆非易失存儲(chǔ) 器芯片構(gòu)成了一個(gè)非易失存儲(chǔ)裝置。3.權(quán)利要求2所述的一種航天計(jì)算機(jī)，其特征在于，所述反熔絲FPGA內(nèi)部的存儲(chǔ)器接口 控制功能包括存儲(chǔ)器接口和存儲(chǔ)器復(fù)用電路，所述存儲(chǔ)器接口控制功能控制存儲(chǔ)器芯片或 者連接到反熔絲FPGA實(shí)現(xiàn)升級(jí)和刷新功能，或者直接連接到片上系統(tǒng)(SOC)支持系統(tǒng)啟動(dòng) 和應(yīng)用程序執(zhí)行。4.根據(jù)權(quán)利要求2所述的一種航天計(jì)算機(jī)，其特征在于，當(dāng)所述非易失存儲(chǔ)裝置用作啟 動(dòng)存儲(chǔ)器、應(yīng)用程序和用戶數(shù)據(jù)存儲(chǔ)時(shí)，三顆非易失存儲(chǔ)器芯片與三顆偏上系統(tǒng)(SOC)通過(guò) 反熔絲FPGA—一直接連接，數(shù)據(jù)在反熔絲FPGA透明傳輸。5.根據(jù)權(quán)利要求2所述的一種航天計(jì)算機(jī)，其特征在于，所述反熔絲FPGA實(shí)現(xiàn)了存儲(chǔ)器 刷新功能；所述的存儲(chǔ)器刷新功能在刷新模式下，反熔絲FPGA采用三模冗余判決結(jié)合ECC校驗(yàn)的 方法定時(shí)刷新非易失存儲(chǔ)器芯片存儲(chǔ)的可執(zhí)行文件內(nèi)容，以確保用作啟動(dòng)的三模冗余非易 失存儲(chǔ)器芯片長(zhǎng)期保持正確;所述的三模冗余表決或者判決機(jī)制在工作時(shí)，對(duì)三個(gè)互為備 份的運(yùn)算節(jié)點(diǎn)的存儲(chǔ)器數(shù)據(jù)或者計(jì)算輸出進(jìn)行比較，取結(jié)果相同的兩個(gè)節(jié)點(diǎn)輸出為正確結(jié) 果，并且認(rèn)為輸出錯(cuò)誤結(jié)果的運(yùn)算節(jié)點(diǎn)或者其存儲(chǔ)器為故障；所述的ECC校驗(yàn)機(jī)制在工作 時(shí)，在存儲(chǔ)器芯片存儲(chǔ)了冗余的數(shù)據(jù)，并根據(jù)特定的算法能夠判斷數(shù)據(jù)是否正確并對(duì)于一 定數(shù)量的數(shù)據(jù)錯(cuò)誤進(jìn)行糾錯(cuò)。6.根據(jù)權(quán)利要求2所述的一種航天計(jì)算機(jī)，其特征在于，所述反熔絲實(shí)現(xiàn)了軟件升級(jí)功 能；所述的軟件升級(jí)功能就是在定時(shí)刷新過(guò)程中一旦發(fā)現(xiàn)啟動(dòng)程序的三模冗余判決發(fā)現(xiàn)的故障運(yùn)算節(jié)點(diǎn)和ECC校驗(yàn)發(fā)現(xiàn)的存儲(chǔ)器數(shù)據(jù)錯(cuò)誤所對(duì)應(yīng)節(jié)點(diǎn)不一致，則從地面通過(guò)星地 鏈路升級(jí)非易失存儲(chǔ)器芯片存儲(chǔ)的內(nèi)容。7.—種應(yīng)用于如權(quán)利要求2所述的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置的刷新方法，其特征 在于，包括下列步驟:7_a)根據(jù)SEU發(fā)生的特點(diǎn)，定期讀取非易失存儲(chǔ)器芯片的內(nèi)容并進(jìn)行三模冗余判決；7_b)根據(jù)三模冗余判決的結(jié)果，結(jié)合存儲(chǔ)器芯片中數(shù)據(jù)本身的ECC校驗(yàn)結(jié)果，提取正 確的數(shù)據(jù);通過(guò)刷新控制電路將正確的數(shù)據(jù)重新寫入發(fā)生SEU的非易失存儲(chǔ)器芯片，并刷新 數(shù)據(jù)正確的非易失存儲(chǔ)器芯片。8.—種應(yīng)用于如權(quán)利要求2所述的航天計(jì)算機(jī)非易失性存儲(chǔ)裝置的升級(jí)方法，其特征 在于，包括下列步驟:8-a)檢查運(yùn)算子系統(tǒng)的3個(gè)節(jié)點(diǎn)是否工作正常，如果存在節(jié)點(diǎn)工作不正常，啟動(dòng)運(yùn)算 子系統(tǒng)異常保護(hù)通道獲取系統(tǒng)恢復(fù)的升級(jí)數(shù)據(jù);所述異常保護(hù)通道是指數(shù)據(jù)不經(jīng)過(guò)三模冗 余表決，將來(lái)自外部總線的數(shù)據(jù)直接寫入非易失存儲(chǔ)器芯片；8-b)如果三個(gè)運(yùn)算節(jié)點(diǎn)均工作正常，則在得到升級(jí)指令后從三個(gè)節(jié)點(diǎn)轉(zhuǎn)發(fā)來(lái)自外部 總線的升級(jí)數(shù)據(jù)；8-c)反熔絲FPGA對(duì)來(lái)自三個(gè)節(jié)點(diǎn)的外部總線的升級(jí)數(shù)據(jù)進(jìn)行三模冗余表決，并輸出 正確的升級(jí)數(shù)據(jù)；8-d)反熔絲FPGA將升級(jí)數(shù)據(jù)寫入其中兩顆非易失存儲(chǔ)器芯片完成升級(jí)，并重新啟動(dòng) 該已升級(jí)的兩顆存儲(chǔ)器芯片所在的運(yùn)算節(jié)點(diǎn)；8-e)如果運(yùn)算節(jié)點(diǎn)啟動(dòng)成功，則在同步業(yè)務(wù)后通過(guò)刷新機(jī)制將最后一顆非易失存儲(chǔ) 器芯片升級(jí)，并重新啟動(dòng)該存儲(chǔ)器芯片所在的運(yùn)算節(jié)點(diǎn)；否則，如果已升級(jí)的運(yùn)算節(jié)點(diǎn)啟動(dòng) 失敗，則需要進(jìn)行版本回退。
【文檔編號(hào)】G06F15/163GK106021169SQ201610323357
【公開日】2016年10月12日
【申請(qǐng)日】2016年5月16日
【發(fā)明人】全大英, 張翠翠, 陳甸甸, 劉恒良
【申請(qǐng)人】中國(guó)計(jì)量學(xué)院