主從式soc芯片低功耗控制電路的制作方法
【專利摘要】本發(fā)明提供一種主從式SOC芯片低功耗控制電路，包括控制器、片外CPU和SOC芯片內(nèi)的片內(nèi)CPU，控制器分別與片外CPU和所述片內(nèi)CPU連接，用于根據(jù)片外CPU和/或片內(nèi)CPU輸出的配置信息，針對配置信息中的每個配置對象分別生成控制信號，并將對應(yīng)的控制信號發(fā)送給SOC芯片中對應(yīng)片內(nèi)CPU的電源控制端。本發(fā)明通過設(shè)置片外CPU和控制器，并使控制器根據(jù)片外CPU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號，來控制SOC芯片內(nèi)對應(yīng)片內(nèi)CPU電源的開關(guān)，可以在片內(nèi)CPU不需要工作時完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗，從而降低整個SOC芯片的功耗。
【專利說明】
主從式SOC芯片低功耗控制電路
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于S0C(System on Chip，系統(tǒng)級芯片)芯片領(lǐng)域，具體涉及一種主從式SOC芯片低功耗控制電路。
【背景技術(shù)】
[0002]隨著深亞微米芯片技術(shù)的發(fā)展，芯片的規(guī)模越來越大、功能越來越多、而對低功耗的要求越來越高。芯片功耗的問題最近幾年得到了越來越多的重視，主要來源于:90nm以下，隨著設(shè)計流程的發(fā)展，芯片的集成度達到了百萬門級，規(guī)模越來越大。這就產(chǎn)生了芯片封裝成本、電源成本和可靠性問題。SOC芯片功耗過大的話，將產(chǎn)生如下的危害:
[0003]籲消耗能源；
[0004]?限制電池的使用時間；
[0005]?增加芯片制造成本、散熱問題變得非常嚴重；
[0006]?降低芯片可靠性；
[0007 ] 隹限制芯片性能提尚；
[0008]?影響高性能數(shù)字SOC系統(tǒng)的設(shè)計和市場應(yīng)用。
[0009]現(xiàn)在項目所用工藝尺寸越來越小，特別是在90nm以下工藝，靜態(tài)功耗占的比重越來越大。而客戶對功耗的要求越來越苛刻。因此，必須開展深亞微米下低功耗技術(shù)的研究以滿足客戶對芯片的功耗要求。目前，SOC芯片在運行過程中仍然存在功耗較大的問題。

【發(fā)明內(nèi)容】

[0010]本發(fā)明提供一種主從式SOC芯片低功耗控制電路，以解決目前SOC芯片在運行過程中存在的功耗較大的問題。
[0011]根據(jù)本發(fā)明實施例的第一方面，提供一種SOC芯片低功耗控制電路，包括控制器、片夕卜CPU和SOC芯片內(nèi)的片內(nèi)CPU，所述控制器分別與片外CPU和所述片內(nèi)CPU連接，用于根據(jù)所述片外CHJ和/或片內(nèi)CPU輸出的配置信息，針對所述配置信息中的每個配置對象分別生成控制信號，并將對應(yīng)的控制信號發(fā)送給所述SOC芯片中對應(yīng)片內(nèi)CPU的電源控制端。
[0012]在一種可選的實現(xiàn)方式中，所述控制器還用于將對應(yīng)的控制信號發(fā)送給所述SOC芯片內(nèi)對應(yīng)功能模塊的電源控制端和/或時鐘信號端。
[0013]在另一種可選的實現(xiàn)方式中，所述控制器用于判斷是否同時接收到所述片外CPU和所述片內(nèi)CPU輸出的配置信息，若否，則根據(jù)當時接收到的所述片外CPU或所述片內(nèi)CPU輸出的配置信息生成控制信號。
[0014]在另一種可選的實現(xiàn)方式中，所述控制器還用于若同時接收到所述片外CPU和所述片內(nèi)CR]輸出的配置信息，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息是否相同，若相同，則根據(jù)所述片外CR]或所述片內(nèi)CPU輸出的配置信息生成控制信號。
[0015]在另一種可選的實現(xiàn)方式中，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不相同，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息中是否存在重疊配置對象，若存在，則針對所述重疊配置對象，根據(jù)所述片外CPU輸出的配置信息生成控制信號，針對非重疊配置對象，根據(jù)所述片外CPU和所述片內(nèi)CPU的配置信息分別生成對應(yīng)的控制信號。
[0016]在另一種可選的實現(xiàn)方式中，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不存在重疊配置對象，則根據(jù)所述片外(PU和所述片內(nèi)CPU的配置信息分別生成對應(yīng)的控制信號。
[0017]在另一種可選的實現(xiàn)方式中，所述控制器用于針對所述配置信息中的每個配置對象，從預(yù)先存儲的配置對象的標識信息與所述控制器輸出端口的對應(yīng)關(guān)系中，查找出所述控制器中與該配置對象的標識信息對應(yīng)的輸出端口，并將對應(yīng)的控制信號從查找出的所述輸出端口輸出。
[0018]本發(fā)明的有益效果是:
[0019]1、目前SOC芯片內(nèi)的片內(nèi)CPU通常處于常上電狀態(tài)，即便處于sleep/idle狀態(tài)，仍然需要消耗電流，造成能源浪費，本發(fā)明通過設(shè)置片外CPU和控制器，并使控制器根據(jù)片外CPU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號，來控制SOC芯片內(nèi)對應(yīng)片內(nèi)CPU電源的開關(guān)，可以在片內(nèi)CPU不需要工作時完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗；
[0020]2、本發(fā)明不僅可以對片內(nèi)CPU的電源開關(guān)進行控制，還可以代替片內(nèi)CPU對SOC芯片中各個功能模塊的電源開關(guān)和/或時鐘開關(guān)進行控制，由此可以減輕片內(nèi)CPU的負擔，提高片內(nèi)CPU的運行速度，從而可以提高SOC芯片的整體性能，實現(xiàn)SOC芯片中電源時鐘開關(guān)統(tǒng)一控制；
[0021]3、本發(fā)明通過在控制器同時接收到片外CPU和片內(nèi)CPU的配置信息時，針對兩者配置信息中的重疊配置對象，根據(jù)片外CPU的配置信息生成控制信號，可以使片外CPU的配置優(yōu)先級尚于片內(nèi)CPU的配置優(yōu)先級，從而可以在提尚SOC芯片外控能力的基礎(chǔ)上，提尚SOC芯片中各片內(nèi)CPU和功能模塊的配置準確度，進而可以降低SOC芯片的功耗；
[0022]4、本發(fā)明通過在控制器同時接收到片外CPU和片內(nèi)CPU的配置信息時，針對兩者配置信息中的非重疊配置對象，根據(jù)片外CPU和片內(nèi)CTU的配置信息分別生成對應(yīng)的控制信號，以對非重疊配置對象進行分別配置，由此可以提高配置對象的配置成功率，從而可以降低功耗；
[0023]5、本發(fā)明通過在控制器同時接收到片外CPU和片內(nèi)CPU的配置信息，且兩者配置信息中不存在重疊配置對象時，根據(jù)片外CPU和片內(nèi)CTU的配置信息分別生成對應(yīng)的控制信號，以對各個配置對象進行分別配置，由此可以提高配置對象的配置成功率，從而可以降低功耗。
【附圖說明】
[0024]圖1是本發(fā)明主從式SOC芯片低功耗控制電路的一個實施例電路示意圖；
[0025]圖2是本發(fā)明主從式SOC芯片低功耗控制電路的另一個實施例電路示意圖；
[0026]圖3是圖2中控制器的一個實施例電路示意圖。
【具體實施方式】
[0027]為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明實施例中的技術(shù)方案，并使本發(fā)明實施例的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明實施例中技術(shù)方案作進一步詳細的說明。
[0028]在本發(fā)明的描述中，除非另有規(guī)定和限定，需要說明的是，術(shù)語“連接”應(yīng)做廣義理解，例如，可以是機械連接或電連接，也可以是兩個元件內(nèi)部的連通，可以是直接相連，也可以通過中間媒介間接相連，對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語的具體含義。
[0029]參見圖1，為本發(fā)明主從式SOC芯片低功耗控制電路的一個實施例電路示意圖。該主從式SOC芯片低功耗控制電路可以包括控制器110、片外CPlKCentral Processing Unit，中央處理單元)130和SOC芯片120內(nèi)的片內(nèi)CPU 140，控制器110可以分別與片外CPU130和片內(nèi)CPU 140連接，用于根據(jù)片外CPU 130和/或片內(nèi)CPU 140輸出的配置信息，針對配置信息中的每個配置對象生成控制信號，并將對應(yīng)的控制信號發(fā)送給SOC芯片120中對應(yīng)片內(nèi)CPU140的電源控制端。
[0030]本實施例中，控制器110除了可以生成對SOC芯片120中對應(yīng)片內(nèi)CPU的電源開關(guān)進行控制的信號，還可以生成對SOC芯片120中對應(yīng)功能模塊150的電源開關(guān)和/或時鐘開關(guān)進行控制的信號，并對應(yīng)地，將這些信號發(fā)送給對應(yīng)功能模塊150的電源控制端和/或時鐘控制端。本發(fā)明不僅可以對片內(nèi)CPU的電源開關(guān)進行控制，還可以代替片內(nèi)CPU對SOC芯片中各個功能申旲塊的電源開關(guān)和/或時鐘開關(guān)進彳丁控制，由此可以減輕片內(nèi)CPU的負擔，提尚片內(nèi)CPU的運行速度，從而可以提高SOC芯片的整體性能，實現(xiàn)SOC芯片中電源時鐘開關(guān)統(tǒng)一控制。
[0031]控制器110在根據(jù)片外CPU130和/或片內(nèi)CPU 140輸出的配置信息生成控制信號時，可以首先判斷是否同時接收到所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息，若同時接收到所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息，則判斷所述片外CPU130和所述片內(nèi)CPU 140輸出的配置信息是否相同，若相同，則根據(jù)所述片外CPU 130或所述片內(nèi)CPU 140輸出的配置信息生成控制信號，若不相同，則進一步判斷所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息中是否存在重疊配置對象，若存在重疊配置對象，則針對所述重疊配置對象，根據(jù)所述片外CPU 130輸出的配置信息生成用于控制該重疊配置對象的控制信號，針對非重疊配置對象，根據(jù)所述片外CPU 130和所述片內(nèi)CPU 140的配置信息分別生成對應(yīng)的控制信號；若不存在重疊配置對象，則根據(jù)所述片外CPU 130和所述片內(nèi)CPU 140的配置信息分別生成對應(yīng)的控制信號。若不同時接收到所述片外CPU 130和所述片內(nèi)CPU 140輸出的配置信息，則可以根據(jù)當時接收到的所述片外CPU 130或所述片內(nèi)CPU140輸出的配置信息生成控制信號。
[0032]需要注意的是:上述配置信息中可以包括配置對象的標識信息(可以為該配置對象所在片內(nèi)CPU或功能模塊的地址信息及其在該片內(nèi)CPU或功能模塊上的端口信息)和配置對象的操作信息，其中配置對象可以包括對應(yīng)片內(nèi)CPU的電源控制端口、SOC芯片中對應(yīng)功能模塊的電源控制端口和時鐘控制端口，且配置對象可以根據(jù)配置信息中配置對象的標識信息來確定?？刂破髟谂袛嗥釩PU和片內(nèi)CPU輸出的配置信息中是否存在重疊配置對象時，可以判斷配置信息中對應(yīng)配置對象所在片內(nèi)CPU或功能模塊的地址信息以及該配置對象在該片內(nèi)CPU或功能模塊上的端口信息是否相同，若都相同，則可以確定該配置對象為重疊配置對象，否則，可以確定該配置對象為非重疊配置對象。
[0033]本發(fā)明通過在控制器同時接收到片外CPU和片內(nèi)CPU的配置信息時，針對兩者配置信息中的重疊配置對象，根據(jù)片外CPU的配置信息生成控制信號，可以使片外CPU的配置優(yōu)先級尚于片內(nèi)CPU的配置優(yōu)先級，從而可以在提尚SOC芯片外控能力的基礎(chǔ)上，提尚SOC芯片中各片內(nèi)CPU和功能模塊的配置準確度，進而可以降低SOC芯片的功耗。本發(fā)明通過在控制器同時接收到片外CPU和片內(nèi)CPU的配置信息時，針對兩者配置信息中的非重疊配置對象，根據(jù)片外CR]和片內(nèi)CPU的配置信息分別生成對應(yīng)的控制信號，以對非重疊配置對象進行分別配置，由此可以提高配置對象的配置成功率，從而可以降低功耗。另外，本發(fā)明通過在控制器同時接收到片外CPU和片內(nèi)CPU的配置信息，且兩者配置信息中不存在重疊配置對象時，根據(jù)片外CPU和片內(nèi)CPU的配置信息分別生成對應(yīng)的控制信號，以對各個配置對象進行分別配置，由此可以提高配置對象的配置成功率，從而可以降低功耗。
[0034]需要注意的是:由于SOC芯片設(shè)計中各個片內(nèi)CPU之間可能存在邏輯控制關(guān)系，例如某個片內(nèi)CPU可以根據(jù)檢測到的特定條件控制另一個片內(nèi)CPU電源的開關(guān)，因此上述發(fā)送給片內(nèi)CPU的電源控制端，用于控制片內(nèi)CPU電源關(guān)閉的信號可以基于片外CPU輸出的配置信息生成，也可以基于片內(nèi)CPU輸出的配置信息生成。此外，當SOC芯片內(nèi)所有片內(nèi)CPU均處于關(guān)閉狀態(tài)時，上述發(fā)送給片內(nèi)CPU的電源控制端，用于控制片內(nèi)CPU電源打開的信號可以基于片外CPU輸出的配置信息生成；當SOC芯片內(nèi)部分片內(nèi)CPU處于關(guān)閉狀態(tài)時，發(fā)送給片內(nèi)CPU的電源控制端，用于控制片內(nèi)CPU電源打開的信號可以基于片外CPU和/或片內(nèi)CPU輸出的配置信息生成。
[0035]由于在控制器對SOC芯片內(nèi)的片內(nèi)CPU和功能模塊進行配置時，有可能不需要對所有的片內(nèi)CPU和功能模塊進行配置，因而為了對片內(nèi)CPU和功能模塊進行準確配置，控制器110在本地可以預(yù)先存儲片內(nèi)CPU和功能模塊的片選信息?？刂破?10在生成控制信號的過程中，可以首先判斷配置信息中配置對象所在片內(nèi)CPU或功能模塊的地址信息是否在預(yù)先存儲的片選地址信息內(nèi)，若在預(yù)先存儲的片選地址信息內(nèi)，則進一步判斷配置信息中配置對象的操作信息是否為空，若不為空，則根據(jù)配置信息中配置對象的操作信息生成控制信號。
[0036]為了準確地將控制信號發(fā)送給對應(yīng)的片內(nèi)CPU140和對應(yīng)的功能模塊150，對應(yīng)片內(nèi)CPU 140的電源控制端和對應(yīng)功能模塊150的電源控制端、時鐘控制端可以分別與控制器110上對應(yīng)的輸出端口連接。在本實施例中，控制器110在本地可以預(yù)先存儲有各個配置對象的標識信息與控制器110的輸出端口的對應(yīng)關(guān)系?？刂破?10在生成控制信號后，針對配置信息中的每個配置對象，可以首先從配置對象的標識信息與控制器輸出端口的對應(yīng)關(guān)系中查找出與該配置對象的標識信息對應(yīng)的輸出端口，然后將對應(yīng)的控制信號從該輸出端口輸出。
[0037]由上述實施例可見，目前SOC芯片內(nèi)的片內(nèi)CHJ通常處于常上電狀態(tài)，即便處于sleep/idle狀態(tài)，仍然需要消耗電流，造成能源浪費。本發(fā)明通過設(shè)置片外CPU和控制器，并使控制器根據(jù)片外(PU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號，來控制SOC芯片內(nèi)對應(yīng)片內(nèi)CPU電源的開關(guān)，可以在片內(nèi)CPU不需要工作時完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗，從而降低SOC芯片的功耗。
[0038]參見圖2，為本發(fā)明主從式SOC芯片低功耗控制電路的另一個實施例電路示意圖。圖2與圖1所示主從式SOC芯片低功耗控制電路的區(qū)別在于，該控制器110可以輸入時鐘信號和復(fù)位信號，其中時鐘信號持續(xù)輸入至控制器110，復(fù)位信號在必要的時候輸入至控制器110，當時鐘信號上升沿來臨時，控制器110可以根據(jù)片外CPU和/或片內(nèi)CPU的配置信息生成控制信號。此外，圖2中AXI(Advanced extensible Interface，高級可擴展接口)總線下方的各個組塊均為SOC芯片的功能模塊，其中包括與AHB(Advanced Highperformance Bus，高級高性能總線)總線連接的功能模塊DMA和MEMCTL，還包括與APB總線直接連接并通過AHBto APB Bridge(AHB至AI3B橋鏈接)與AHB間接連接的功能模塊WDG,Timers,UART、12C和SPI等。
[0039]控制器II O上可以設(shè)置有符合A X I標準協(xié)議的第一接口以及符合I n t e I(intelligence，英特爾)模式的第二接口，該第一接口和第二接口均可以支持讀寫操作。其中該第一接口可以通過AXI總線與SOC芯片120中的片內(nèi)CPU 140連接，用于通過AXI總線接收片內(nèi)CPU 140輸出的配置信息(此時第一接口執(zhí)行寫操作)；該第二接口可以與片外CPU130連接，用于基于Intel模式接收片外CPU 130輸出的配置信息(此時第二接口執(zhí)行寫操作)。
[0040]在第一接口的寫操作執(zhí)行結(jié)束后，片外CPU130可以通過第一接口對控制器110執(zhí)行讀操作，以從控制器110中讀取配置信息，此后片外CPU 130可以根據(jù)讀取的配置信息來確定控制器110是否成功接收到其發(fā)送的配置信息，若否，則繼續(xù)向控制器110發(fā)送配置信息。在第二接口的寫操作執(zhí)行結(jié)束后，片內(nèi)CPU 140可以通過第二接口對控制器110執(zhí)行讀操作，以從控制器110中讀取配置信息，此后片內(nèi)CPU 140可以根據(jù)讀取的配置信息來確定控制器110是否成功接收到其發(fā)送的配置信息，若否，則繼續(xù)向控制器110發(fā)送配置信息。本發(fā)明通過使第一接口和第二接口同時支持讀寫操作，可以保證片外CPU和片內(nèi)CPU輸出的配置信息成功發(fā)送給控制器。由于可以采用現(xiàn)有的AXI標準和Intel模式來進行數(shù)據(jù)的讀寫，因而在此不再贅述。
[0041]控制器110內(nèi)可以設(shè)置有三個輸出控制寄存器，如圖3所示，其中第一輸出控制寄存器可以用于對片內(nèi)CPU 140的電源開關(guān)的控制信號進行配置，第二輸出控制寄存器可以用于對功能模塊的電源開關(guān)的控制信號進行配置，第三輸出控制寄存器可以用于對功能模塊的時鐘開關(guān)的控制信號進行配置。對應(yīng)片內(nèi)CPU 140的電源控制端可以與第一輸出控制寄存器上的第一輸出接口連接，對應(yīng)功能模塊150的電源控制端可以與第二輸出控制寄存器上的第二輸出接口連接，對應(yīng)功能模塊150的時鐘控制端可以與第三輸出控制寄存器上的第三輸出接口連接，并且控制器110在本地可以預(yù)先存儲配置對象的標識信息分別與第一輸出接口、第二輸出接口和第三輸出接口的對應(yīng)關(guān)系。需要注意的是:在控制器110中除了可以采用控制寄存器的形式來對控制信號進行存儲，還可以采用鎖存器或者RAM的形式來對控制信號進行存儲。
[0042]由于在控制器對SOC芯片內(nèi)的片內(nèi)CPU和功能模塊進行配置控制，有可能不需要對所有的片內(nèi)CPU和功能模塊進行配置控制，因而為了對片內(nèi)CPU和功能模塊進行準確控制，控制器110在本地可以預(yù)先存儲配置對象的片選信息?？刂破?10在生成控制信號的過程中，可以首先判斷配置信息中配置對象所在片內(nèi)CPU或功能模塊的地址信息是否在預(yù)先存儲的片選地址信息內(nèi)，若在預(yù)先存儲的片選地址信息內(nèi)，則進一步判斷配置信息中配置對象的操作信息是否為空，若不為空，則進一步根據(jù)配置信息中配置對象所在片內(nèi)CPU或功能模塊的地址信息以及該配置對象在片內(nèi)CPU或功能模塊三的端口信息，判斷該配置信息用于對片內(nèi)CPU的電源開關(guān)進行配置，還是對功能模塊的電源開關(guān)或時鐘開關(guān)進行控制。
[0043]若配置信息用于對片內(nèi)CPU的電源開關(guān)進行配置，則將偏移地址置為第一輸出控制寄存器的地址(諸如O)，以將配置信息發(fā)送給第一輸出控制寄存器，若配置信息用于對功能模塊的電源開關(guān)進行控制，則將偏移地址置為第二輸出控制寄存器的地址(諸如I)，以將配置信息發(fā)送給第二輸出控制寄存器，若配置信息用于對功能模塊的時鐘開關(guān)進行控制，則將偏移地址置為第三輸出控制寄存器的地址(諸如2)，以將該配置信息發(fā)送給第三輸出控制寄存器。
[0044]第一輸出控制寄存器在接收到配置信息后，可以根據(jù)配置信息中配置對象的操作信息生成控制信號CPU_powerctl_l?CPU_powerctl_n，例如當該配置對象的操作信息顯示為控制對應(yīng)片內(nèi)CPU的電源打開，則可以將該控制信號置為低電平，當該配置對象的操作信息顯示為控制對應(yīng)片內(nèi)CPU的電源關(guān)閉，則可以將該控制信號置為高電平。第一輸出控制寄存器在生成控制信號后，可以首先從配置對象的標識信息與第一輸出接口的對應(yīng)關(guān)系中，查找出與該配置信息中配置對象的標識信息對應(yīng)的第一輸出接口，然后將該控制信號從查找出的第一輸出接口輸出。
[0045]第二輸出控制寄存器在接收到配置信息后，可以根據(jù)配置信息中配置對象的操作信息生成控制信號Mod_powerctl_l?Mod_powerctl_n，例如當該配置對象的操作信息顯示為控制對應(yīng)功能模塊的電源打開，則可以將該控制信號置為低電平，當該配置對象的操作信息顯示為控制對應(yīng)功能模塊的電源關(guān)閉，則可以將該控制信號置為高電平。第二輸出控制寄存器在生成控制信號后，可以首先從配置對象的標識信息與第二輸出接口的對應(yīng)關(guān)系中，查找出與該配置信息中配置對象的地址信息對應(yīng)的第二輸出接口，然后將該控制信號從查找出的第二輸出接口輸出。
[0046]第三輸出控制寄存器在接收到配置信息后，可以根據(jù)配置信息中配置對象的操作信息生成控制信號Clk_ctl_l?Clk_ctl_n，例如當該配置對象的操作信息顯示為控制對應(yīng)功能模塊的時鐘打開，則可以將該控制信號置為低電平，當該配置對象的操作信息顯示為控制對應(yīng)功能模塊的時鐘關(guān)閉，則可以將該控制信號置為高電平。第三輸出控制寄存器在生成控制信號后，可以首先從配置對象的標識信息與第三輸出接口的對應(yīng)關(guān)系中，查找出與該配置信息中配置對象的地址信息對應(yīng)的第三輸出接口，然后將該控制信號從查找出的第三輸出接口輸出。
[0047]需要注意的是:上述第一輸出控制寄存器、第二輸出控制寄存器和第三輸出控制寄存器內(nèi)可以分別定義一個parameter變量來對第一輸出控制寄存器、第二輸出控制寄存器和第三輸出控制寄存器中可控配置對象的個數(shù)進行調(diào)整，由此可以提高配置的靈活性。另外，本發(fā)明采用第一輸出控制寄存器、第二輸出控制寄存器和第三輸出控制寄存器對應(yīng)地對片內(nèi)CPU的電源控制端、SOC芯片中功能模塊的電源控制端和時鐘控制端進行配置，可以提高配置的穩(wěn)定性，保證成功完成相應(yīng)配置，從而進一步保證降低SOC芯片的能耗。
[0048]由上述實施例可見，目前SOC芯片內(nèi)的片內(nèi)CHJ通常處于常上電狀態(tài)，即便處于sleep/idle狀態(tài)，仍然需要消耗電流，造成能源浪費。本發(fā)明通過設(shè)置片外CPU和控制器，并使控制器根據(jù)片外(PU和/或SOC芯片內(nèi)的片內(nèi)CPU輸出的配置信息生成控制信號，來控制SOC芯片內(nèi)對應(yīng)片內(nèi)CPU電源的開關(guān)，可以在片內(nèi)CPU不需要工作時完全關(guān)閉，從而可以降低SOC芯片內(nèi)片內(nèi)CPU的功耗，從而降低SOC芯片的功耗。
[0049]本領(lǐng)域技術(shù)人員在考慮說明書及實踐這里公開的發(fā)明后，將容易想到本發(fā)明的其它實施方案。本申請旨在涵蓋本發(fā)明的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未公開的本技術(shù)領(lǐng)域中的公知常識或慣用技術(shù)手段。說明書和實施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權(quán)利要求指出。
[0050]應(yīng)當理解的是，本發(fā)明并不局限于上面已經(jīng)描述并在附圖中示出的精確結(jié)構(gòu)，并且可以在不脫離其范圍進行各種修改和改變。本發(fā)明的范圍僅由所附的權(quán)利要求來限制。
【主權(quán)項】
1.一種主從式SOC芯片低功耗控制電路，其特征在于，包括控制器、片外CI3U和SOC芯片內(nèi)的片內(nèi)CPU，所述控制器分別與片外CPU和所述片內(nèi)CPU連接，用于根據(jù)所述片外CPU和/或所述片內(nèi)CPU輸出的配置信息，針對所述配置信息中的每個配置對象分別生成控制信號，并將對應(yīng)的控制信號發(fā)送給所述SOC芯片中對應(yīng)片內(nèi)CPU的電源控制端。2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述控制器還用于將對應(yīng)的控制信號發(fā)送給所述SOC芯片內(nèi)對應(yīng)功能模塊的電源控制端和/或時鐘信號端。3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述控制器用于判斷是否同時接收到所述片外CPU和所述片內(nèi)CPU輸出的配置信息，若否，則根據(jù)當時接收到的所述片外CPU或所述片內(nèi)CPU輸出的配置信息生成控制信號。4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述控制器還用于若同時接收到所述片外CPU和所述片內(nèi)CPU輸出的配置信息，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息是否相同，若相同，則根據(jù)所述片外CR]或所述片內(nèi)CPU輸出的配置信息生成控制信號。5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不相同，則判斷所述片外CPU和所述片內(nèi)CPU輸出的配置信息中是否存在重疊配置對象，若存在，則針對所述重疊配置對象，根據(jù)所述片外CPU輸出的配置信息生成控制信號，針對非重疊配置對象，根據(jù)所述片外CPU和所述片內(nèi)CPU的配置信息分別生成對應(yīng)的控制信號。6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述控制器還用于若所述片外CPU和所述片內(nèi)CPU輸出的配置信息不存在重疊配置對象，則根據(jù)所述片外CPU和所述片內(nèi)CPU的配置信息分別生成對應(yīng)的控制信號。7.根據(jù)權(quán)利要求1或2所述的電路，其特征在于，所述控制器用于針對所述配置信息中的每個配置對象，從預(yù)先存儲的配置對象的標識信息與所述控制器輸出端口的第三接口對應(yīng)關(guān)系中，查找出所述控制器中與該配置對象的標識信息對應(yīng)的第三接口輸出端口，并將對應(yīng)的控制信號從查找出的第三接口所述輸出端口輸出。
【文檔編號】G06F1/32GK106066684SQ201610368549
【公開日】2016年11月2日
【申請日】2016年5月27日 公開號201610368549.5, CN 106066684 A, CN 106066684A, CN 201610368549, CN-A-106066684, CN106066684 A, CN106066684A, CN201610368549, CN201610368549.5
【發(fā)明人】付驛如, 劉林濤, 雷昕, 劉倫才, 李煜璟
【申請人】中國電子科技集團公司第二十四研究所