一種基于nand flash的記錄裝置系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種基于NAND FLASH的記錄裝置系統(tǒng)，包括FPGA、FLASH控制器和FLASH陣列，所述FPGA與FLASH控制器通信連接，所述FLASH控制器與FLASH陣列通信連接，所述FLASH陣列包括6片NAND FLASH芯片，每片NAND FLASH芯片存儲容量為64GB，所述FPGA外接有兩組NORFLASH和兩組DDR3，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI總線與外界主機(jī)交互控制命令，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI通過自定義的數(shù)字視頻總線從外界主機(jī)采集數(shù)據(jù)。本發(fā)明由6片NAND FLASH芯片組成FLASH陣列，與電子盤相比，使本發(fā)明體積小，重量輕，設(shè)計(jì)靈活，便于升級與擴(kuò)展。
【專利說明】
一種基于NAND FLASH的記錄裝置系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及電子控制技術(shù)領(lǐng)域，具體的涉及一種基于NAND FLASH的記錄裝置系統(tǒng)。
【背景技術(shù)】
[0002]在工業(yè)控制、電信、航空、軍工等領(lǐng)域，常常需要通過實(shí)時(shí)控制系統(tǒng)來運(yùn)行系統(tǒng)邏輯、執(zhí)行復(fù)雜算法、與各個(gè)執(zhí)行單元保持高速實(shí)時(shí)通訊，以及處理以太網(wǎng)、MVB網(wǎng)絡(luò)、CAN網(wǎng)絡(luò)、RS485網(wǎng)絡(luò)等數(shù)據(jù)傳輸，這不但需要實(shí)時(shí)控制系統(tǒng)的存儲單元具有龐大的數(shù)據(jù)存儲能力，還需要其適應(yīng)惡劣的工作條件。電子盤因其穩(wěn)定性、保密性、高速性等特點(diǎn)，常被用于這些技術(shù)領(lǐng)域?qū)崿F(xiàn)數(shù)據(jù)的可靠存儲。但是，隨著電子技術(shù)的發(fā)展，電子盤一方面其容量不足于應(yīng)付新型技術(shù)的數(shù)據(jù)存儲，另一方面電子盤升級更新能力弱，已不能很好的滿足市場需要了。

【發(fā)明內(nèi)容】

[0003]針對上述現(xiàn)有技術(shù)存在的問題，本發(fā)明在現(xiàn)有技術(shù)基礎(chǔ)之上作進(jìn)一步改進(jìn)，本發(fā)明涉及一種基于于NAND FLASH的記錄裝置，本發(fā)明采用NAND FLASH作為實(shí)現(xiàn)存儲功能，與電子盤相比，本發(fā)明體積小，重量輕，設(shè)計(jì)靈活，便于升級與擴(kuò)展。
[0004]本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn)上述發(fā)明目的。
[0005]—種基于NAND FLASH的記錄裝置系統(tǒng)，包括FPGA、FLASH控制器和FLASH陣列，所述FPGA與FLASH控制器通信連接，所述FLASH控制器與FLASH陣列通信連接，所述FLASH陣列包括6片NAND FLASH芯片，每片NAND FLASH芯片存儲容量為64GB，所述FPGA外接有兩組NORFLASH和兩組DDR3，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI總線與外界主機(jī)交互控制命令，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI通過自定義的數(shù)字視頻總線從外界主機(jī)采集數(shù)據(jù)。
[0006]本技術(shù)方案中，F(xiàn)LASH控制器負(fù)責(zé)FLASH陣列的具體管理，讀、寫、擦除并實(shí)時(shí)進(jìn)行數(shù)據(jù)校正。由6片NAND FLASH芯片組成FLASH陣列，與電子盤相比，使本發(fā)明體積小，重量輕，設(shè)計(jì)靈活，便于升級與擴(kuò)展?？刂婆c管理功能主要是由一片F(xiàn)PGA、兩組DDR3和兩組NORFLASH組成。FPGA接收SPI總線的控制命令，經(jīng)過譯碼后，再去控制管理FLASH控制器。數(shù)據(jù)存儲時(shí)，F(xiàn)PGA首先對數(shù)據(jù)分別進(jìn)行編碼處理，并且記錄數(shù)據(jù)的相關(guān)信息；其次FPGA把編碼完成后的數(shù)據(jù)傳輸給FLASH控制器，完成數(shù)據(jù)的存儲。同時(shí)FPGA還需要把鏈路表和記錄數(shù)據(jù)的相關(guān)信息存入NOR FLASH中芯片，DDR3主要用于數(shù)字視頻的緩存，以符合循環(huán)存儲形式。
[0007]進(jìn)一步的，所述NAND FLASH芯片為三星公司的K9LCG08U0A-SCBO，當(dāng)然也可以用其它64GB存儲容量的NAND FLASH芯片。
[0008]進(jìn)一步的，所述FPGA為Xilinx公司的VC5VFX130T芯片，當(dāng)然可根據(jù)實(shí)際需要選用其它Virtex-5系列的FPGA芯片。
[0009]進(jìn)一步的，所述數(shù)字視頻總線采用LVTTL接口，為雙向接口，數(shù)據(jù)寬度為16Bit。
[0010]進(jìn)一步的，所述SPI總線接口通過隔離芯片A與FPGA連接，所述LVTTL接口通過隔離芯片B與FPGA連接。
[0011]進(jìn)一步的，所述FPGA連接隔離芯片A和隔離芯片B的Bank電壓為3.3V，以滿足LVTTL電平規(guī)范，確保數(shù)字視頻信號和SPI信號正確可靠的傳輸。
[0012]進(jìn)一步的，所述LVTTL接口的分辨率為320 X 280。
[0013]本發(fā)明與現(xiàn)有技術(shù)相比，至少具有以下益效果:
本發(fā)明由6片NAND FLASH芯片組成FLASH陣列，以Xilinx公司的VC5VFX130T芯片為FPGA，以三星公司的K9LCG08U0A-SCB0芯片NAND FLASH，與電子盤相比，使本發(fā)明體積小，重量輕，且存儲容量大，設(shè)計(jì)調(diào)試靈活，便于升級與擴(kuò)展。
【附圖說明】
[0014]此處所說明的附圖用來提供對本發(fā)明實(shí)施例的進(jìn)一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明實(shí)施例的限定。在附圖中:
圖1為本發(fā)明的原理框圖；
圖2為本發(fā)明中FLASH陣列與FPGA連接關(guān)系圖；
圖3為本發(fā)明中FLASH陣列與FLASH控制器連接關(guān)系圖。
[0015]圖4為本發(fā)明中控制與管理原理框圖。
【具體實(shí)施方式】
[0016]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和附圖，對本發(fā)明作進(jìn)一步的詳細(xì)說明，本發(fā)明的示意性實(shí)施方式及其說明僅用于解釋本發(fā)明，并不作為對本發(fā)明的限定。
[0017]實(shí)施例1:
結(jié)合圖1至圖4所示，一種基于NAND FLASH的記錄裝置系統(tǒng)，包括FPGA、FLASH控制器和FLASH陣列，F(xiàn)PGA與FLASH控制器通信連接，F(xiàn)LASH控制器與FLASH陣列通信連接，F(xiàn)LASH陣列包括6片NAND FLASH芯片，每片NAND FLASH芯片存儲容量為64GB，F(xiàn)PGA外接有兩組NORFLASH和兩組DDR3，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI總線與外界主機(jī)交互控制命令，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI通過自定義的數(shù)字視頻總線從外界主機(jī)采集數(shù)據(jù)。
[0018]本技術(shù)方案中，F(xiàn)LASH控制器負(fù)責(zé)FLASH陣列的具體管理，讀、寫、擦除并實(shí)時(shí)進(jìn)行數(shù)據(jù)校正。由6片NAND FLASH芯片組成FLASH陣列，與電子盤相比，使本發(fā)明體積小，重量輕，設(shè)計(jì)靈活，便于升級與擴(kuò)展。控制與管理功能主要是由一片F(xiàn)PGA、兩組DDR3和兩組NORFLASH組成。FPGA接收SPI總線的控制命令，經(jīng)過譯碼后，再去控制管理FLASH控制器。數(shù)據(jù)存儲時(shí)，F(xiàn)PGA首先對數(shù)據(jù)分別進(jìn)行編碼處理，并且記錄數(shù)據(jù)的相關(guān)信息；其次FPGA把編碼完成后的數(shù)據(jù)傳輸給FLASH控制器，完成數(shù)據(jù)的存儲。同時(shí)FPGA還需要把鏈路表和記錄數(shù)據(jù)的相關(guān)信息存入NOR FLASH中芯片，DDR3主要用于數(shù)字視頻的緩存，以符合循環(huán)存儲形式。
[0019]另外，NAND FLASH芯片為三星公司的K9LCG08U0A-SCB0，當(dāng)然也可以用其它64GB存儲容量的NAND FLASH芯片。FPGA為XiIinx公司的VC5VFX130T芯片，當(dāng)然可根據(jù)實(shí)際需要選用其它Virtex-5系列的FPGA芯片。
[0020]實(shí)施例2:
本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1至4所示，在本實(shí)施例中，數(shù)字視頻總線采用LVTTL接口，為雙向接口，數(shù)據(jù)寬度為16BiUSPI總線接口通過隔離芯片A與FPGA連接，所述LVTTL接口通過隔離芯片B與FPGA連接。FPGA連接隔離芯片A和隔離芯片B的Bank電壓為3.3V，以滿足LVTTL電平規(guī)范，確保數(shù)字視頻信號和SPI信號正確可靠的傳輸。LVTTL接口的分辨率為320 X 280。
[0021]如上所述，可較好的實(shí)施本發(fā)明。
【主權(quán)項(xiàng)】
1.一種基于NAND FLASH的記錄裝置系統(tǒng)，其特征在于:包括FPGA、FLASH控制器和FLASH陣列，所述FPGA與FLASH控制器通信連接，所述FLASH控制器與FLASH陣列通信連接，所述FLASH陣列包括6片NAND FLASH芯片，每片NAND FLASH芯片存儲容量為64GB，所述FPGA外接有兩組NORFLASH和兩組DDR3，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI總線與外界主機(jī)交互控制命令，F(xiàn)PGA通過標(biāo)準(zhǔn)的SPI通過自定義的數(shù)字視頻總線從外界主機(jī)采集數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的基于NANDFLASH的記錄裝置系統(tǒng)，其特征在于:所述NANDFLASH芯片為三星公司的K9LCG08U0A-SCB0芯片。3.根據(jù)權(quán)利要求1所述的基于NANDFLASH的記錄裝置系統(tǒng)，其特征在于:所述FPGA為父11丨1?公司的￥05￥?乂1301'芯片。4.根據(jù)權(quán)利要求1所述的基于NANDFLASH的記錄裝置系統(tǒng)，其特征在于:所述數(shù)字視頻總線采用LVTTL接口，數(shù)據(jù)寬度為16Bit。5.根據(jù)權(quán)利要求4所述的基于NANDFLASH的記錄裝置系統(tǒng)，其特征在于:所述SPI總線接口通過隔離芯片A與FPGA連接，所述LVTTL接口通過隔離芯片B與FPGA連接。6.根據(jù)權(quán)利要求4所述的基于NANDFLASH的記錄裝置系統(tǒng)，其特征在于:所述FPGA連接隔離芯片A和隔離芯片B的Bank電壓為3.3V。7.根據(jù)權(quán)利要求4所述的基于NANDFLASH的記錄裝置系統(tǒng)，其特征在于:所述LVTTL接口的分辨率為320 X 280。
【文檔編號】G06F3/06GK106066772SQ201610606293
【公開日】2016年11月2日
【申請日】2016年7月29日
【發(fā)明人】肖紅, 何鳳義, 朱波, 王志紅
【申請人】四川賽狄信息技術(shù)有限公司