一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置的制造方法
【專利摘要】本發(fā)明提供了一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置，屬于數(shù)據(jù)同步通信技術(shù)領(lǐng)域。所述裝置包括數(shù)據(jù)傳輸控制模塊、FIFO存儲(chǔ)器和用于對(duì)數(shù)據(jù)進(jìn)行通道標(biāo)記的多個(gè)BISS模塊，每個(gè)所述BISS模塊均通過所述數(shù)據(jù)傳輸控制模塊與所述FIFO存儲(chǔ)器連接。本發(fā)明通過在多個(gè)BISS核心數(shù)據(jù)中加入對(duì)應(yīng)的通道標(biāo)記，無(wú)論任何通道完成了當(dāng)前周期數(shù)據(jù)采集就可以直接將數(shù)據(jù)傳輸?shù)綌?shù)據(jù)傳輸控制模塊進(jìn)而傳輸?shù)紽IFO存儲(chǔ)器中，并且在該數(shù)據(jù)傳輸控制模塊內(nèi)部沒有對(duì)數(shù)據(jù)進(jìn)行任何管控或排序而只起到從多個(gè)BISS模塊到同一個(gè)FIFO存儲(chǔ)器的并行轉(zhuǎn)串行的橋梁作用，從而顯著縮短了因?yàn)槿藶楣芸亍⑴抨?duì)造成的板卡內(nèi)部延遲。
【專利說明】
一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置，屬于數(shù)據(jù)同步通信技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在數(shù)據(jù)采集領(lǐng)域有多種用于采集的通訊協(xié)議，隨著科技的發(fā)展，BISS-C(Bidirect1nal Synchronous Serial，雙向同步串行接口)協(xié)議以其開放性、便捷性、高速性以及穩(wěn)定性逐漸成為主流。
[0003]在現(xiàn)有的基于BISS-C協(xié)議的板卡的應(yīng)用過程中，由于每個(gè)通道的采集數(shù)據(jù)同步性較差，通道間時(shí)差往往在40ys以上，因此導(dǎo)致板卡內(nèi)部的延遲較大。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置，以解決現(xiàn)有的基于BISS-C協(xié)議的板卡在應(yīng)用過程中的板卡內(nèi)部延遲較大的問題，為此本發(fā)明采用如下的技術(shù)方案:
[0005]—種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置，包括數(shù)據(jù)傳輸控制模塊、FIFO存儲(chǔ)器和用于對(duì)數(shù)據(jù)進(jìn)行通道標(biāo)記的多個(gè)BISS模塊，每個(gè)所述BISS模塊均通過所述數(shù)據(jù)傳輸控制模塊與所述FIFO存儲(chǔ)器連接。
[0006]本發(fā)明通過在多個(gè)BISS核心數(shù)據(jù)中加入對(duì)應(yīng)的通道標(biāo)記，無(wú)論任何通道完成了當(dāng)前周期數(shù)據(jù)采集就可以直接將數(shù)據(jù)傳輸?shù)綌?shù)據(jù)傳輸控制模塊進(jìn)而傳輸?shù)紽IF0(FirstInput First Output，先進(jìn)先出)存儲(chǔ)器中，并且在該數(shù)據(jù)傳輸控制模塊內(nèi)部沒有對(duì)數(shù)據(jù)進(jìn)行任何管控或排序而只起到從多個(gè)BISS模塊到同一個(gè)FIFO存儲(chǔ)器的并行轉(zhuǎn)串行的橋梁作用，從而顯著縮短了因?yàn)槿藶楣芸?、排?duì)造成的板卡內(nèi)部延遲。
【附圖說明】
[0007]圖1為以示例的方式示出了基于通道標(biāo)記的數(shù)據(jù)傳輸裝置的結(jié)構(gòu)示意圖；
[0008]圖2為實(shí)施例一提供的基于通道標(biāo)記的數(shù)據(jù)傳輸裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0009]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0010]本【具體實(shí)施方式】提供了一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置，如圖1所示，包括數(shù)據(jù)傳輸控制模塊1、FIFO存儲(chǔ)器2和用于對(duì)數(shù)據(jù)進(jìn)行通道標(biāo)記的多個(gè)BI SS模塊3，每個(gè)BI SS模塊3均通過數(shù)據(jù)傳輸控制模塊I與FIFO存儲(chǔ)器2連接。
[0011]其中，在BISS模塊3內(nèi)部進(jìn)行了協(xié)調(diào)BISS通訊采集數(shù)據(jù)工作，而后將采集到的數(shù)據(jù)進(jìn)行通道標(biāo)記，在設(shè)計(jì)用于控制BISS模塊3的FPGA(FieId — Programmable Gate Array，現(xiàn)場(chǎng)可編程陣列)時(shí)，每個(gè)BISS模塊3固定代表每個(gè)數(shù)據(jù)通道，其通道號(hào)也是固定的，將接收到的BISS數(shù)據(jù)和通道號(hào)組合打包成為該通道數(shù)據(jù)；
[0012]另外，一個(gè)FIFO存儲(chǔ)器2不能同時(shí)由多個(gè)BISS模塊3寫入數(shù)據(jù)，在其對(duì)其中一個(gè)BISS模塊3進(jìn)行讀取時(shí)不可以有其它的BISS模塊3打擾，所以在BISS模塊3與FIFO存儲(chǔ)器2之間加入數(shù)據(jù)傳輸控制模塊I進(jìn)行協(xié)調(diào)。
[0013]下面通過具體的實(shí)施例對(duì)本實(shí)施例提供的基于通道標(biāo)記的數(shù)據(jù)傳輸裝置進(jìn)行具體說明。
[0014]實(shí)施例一
[0015]如圖2所示，本實(shí)施例提供的基于通道標(biāo)記的數(shù)據(jù)傳輸裝置共有5路如圖1所示的BISS模塊3，在每一路BISS模塊3的內(nèi)部都對(duì)采集到的數(shù)據(jù)進(jìn)行打包(將該路通道標(biāo)記和時(shí)間標(biāo)記加入數(shù)據(jù)包)，先完成采集并打包的通道率先上報(bào)給數(shù)據(jù)傳輸控制模塊I，并由數(shù)據(jù)傳輸控制模塊I暫存，最后將數(shù)據(jù)整體傳入FIFO存儲(chǔ)器2中。
[0016]一個(gè)內(nèi)部采集周期循環(huán)向FIFO存儲(chǔ)器2發(fā)一次5路數(shù)據(jù)，該數(shù)據(jù)傳輸控制模塊I的接收和發(fā)送是并行的，只要不是在復(fù)位狀態(tài)就一直在接收，如果到達(dá)發(fā)送時(shí)沒有接收到該通道數(shù)據(jù)則該通道發(fā)送全O數(shù)據(jù)。
[0017]FIFO存儲(chǔ)器2中的數(shù)據(jù)不按通道順序存儲(chǔ)，用戶在接收到數(shù)據(jù)后需要對(duì)數(shù)據(jù)包進(jìn)行拆包，讀取到內(nèi)部通道數(shù)據(jù)，存入該通道對(duì)應(yīng)的寄存器中。
[0018]采用本【具體實(shí)施方式】提供的技術(shù)方案，通過在多個(gè)BISS核心數(shù)據(jù)中加入對(duì)應(yīng)的通道標(biāo)記，無(wú)論任何通道完成了當(dāng)前周期數(shù)據(jù)采集就可以直接將數(shù)據(jù)傳輸?shù)綌?shù)據(jù)傳輸控制模塊進(jìn)而傳輸?shù)紽IFO存儲(chǔ)器中，并且在該數(shù)據(jù)傳輸控制模塊內(nèi)部沒有對(duì)數(shù)據(jù)進(jìn)行任何管控或排序而只起到從多個(gè)BISS模塊到同一個(gè)FIFO存儲(chǔ)器的并行轉(zhuǎn)串行的橋梁作用，從而顯著縮短了因?yàn)槿藶楣芸?、排?duì)造成的板卡內(nèi)部延遲。
[0019]以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明實(shí)施例揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種基于通道標(biāo)記的數(shù)據(jù)傳輸裝置，其特征在于，包括數(shù)據(jù)傳輸控制模塊、先進(jìn)先出FIFO存儲(chǔ)器和用于對(duì)數(shù)據(jù)進(jìn)行通道標(biāo)記的多個(gè)雙向同步串行接口 BI SS模塊，每個(gè)所述BI SS模塊均通過所述數(shù)據(jù)傳輸控制模塊與所述FIFO存儲(chǔ)器連接。
【文檔編號(hào)】G06F13/38GK106066839SQ201610480249
【公開日】2016年11月2日
【申請(qǐng)日】2016年6月27日 公開號(hào)201610480249.6, CN 106066839 A, CN 106066839A, CN 201610480249, CN-A-106066839, CN106066839 A, CN106066839A, CN201610480249, CN201610480249.6
【發(fā)明人】董彥良, 張卯瑞
【申請(qǐng)人】哈爾濱明快機(jī)電科技有限公司