一種基于fpga的高速數(shù)據(jù)采集存儲系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，包括FPGA核心板、數(shù)據(jù)采集模塊、MPU模塊、千兆以太網(wǎng)模塊、顯示模塊、輸入輸出、存儲模塊。所述的存儲模塊通過DDR3與核心器件FPGA連接，顯示、鼠標(biāo)、鍵盤、千兆網(wǎng)等接口通過MPU模塊與PCI?E Switch連接，實(shí)現(xiàn)與FPGA的數(shù)據(jù)交互。2個MINISAS接口模塊直接與FPGA相連進(jìn)行數(shù)據(jù)交互。通過系統(tǒng)的軟件系統(tǒng)能夠?qū)崿F(xiàn)數(shù)據(jù)的導(dǎo)入、導(dǎo)出、數(shù)據(jù)的分析、維護(hù)等功能，而且可以實(shí)現(xiàn)簡單的數(shù)據(jù)實(shí)時分析。本發(fā)明的數(shù)據(jù)傳輸速率高、存儲量大、可現(xiàn)場擴(kuò)容和進(jìn)行壞塊處理；系統(tǒng)接口多，具有較高的用戶體驗(yàn)度；系統(tǒng)各模塊單元之間交互性好，支持遠(yuǎn)程以太網(wǎng)控制。
【專利說明】
一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種高速數(shù)據(jù)采集存儲系統(tǒng)，特別是涉及一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)。
【背景技術(shù)】
[0002]伴隨著電子產(chǎn)品的日益普及，帶動了數(shù)據(jù)采集技術(shù)和數(shù)據(jù)存儲技術(shù)的快速發(fā)展。特別是在衛(wèi)星導(dǎo)航、電子、雷達(dá)等技術(shù)領(lǐng)域，數(shù)據(jù)采集存儲系統(tǒng)越來越發(fā)揮著舉足輕重的作用。而且對數(shù)據(jù)采集存儲系統(tǒng)的技術(shù)要求也日益提高:高數(shù)據(jù)采樣速率、高數(shù)據(jù)傳輸速率、海量存儲容量、功耗與成本低。傳統(tǒng)的數(shù)據(jù)采集存儲系統(tǒng)難以滿足這樣的要求。
[0003]近年來發(fā)展的FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)技術(shù)為新一代高速數(shù)據(jù)采集存儲系統(tǒng)提供了良好的技術(shù)支持。FPGA具有非常多的硬件資源，集成在一塊芯片上的可用邏輯門電路達(dá)千萬級別，可以通過內(nèi)部鎖相環(huán)得到非常高的時頻，內(nèi)部時耗小，而且效率非常高，結(jié)構(gòu)靈活，能夠集成多個控制器、譯編碼和各種外圍接口電路，因此可使用FPGA來設(shè)計數(shù)據(jù)采集與數(shù)據(jù)存儲部分。而在信號處理方面，F(xiàn)PGA由于具有豐富的內(nèi)核資源，方便使用者的調(diào)用。因此，高速數(shù)據(jù)采集存儲系統(tǒng)采用FPGA，可簡化設(shè)計，提高系統(tǒng)的靈活性和處理速度。
[0004]中國專利201010623689.5公開了一種基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，包括接收模擬信號的差分放大單元、與所述差分放大單元相連接的A/D轉(zhuǎn)換單元、與所述A/D轉(zhuǎn)換單元相連接的FPGA處理單元、與所述FPGA處理單元相連接的微處理器，所述微處理器通過通信接口與上位機(jī)相連接。但是，該系統(tǒng)存在以下缺陷:1.系統(tǒng)的數(shù)據(jù)存儲容量小、不支持現(xiàn)場擴(kuò)容，而且無法進(jìn)行壞塊處理。2.系統(tǒng)的接口較少、無軟件支持，用戶體驗(yàn)度較低。3.系統(tǒng)各模塊單元之間交互性差。4.系統(tǒng)不支持遠(yuǎn)程以太網(wǎng)控制。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足之處，提出一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其數(shù)據(jù)存儲量大、可現(xiàn)場擴(kuò)容和進(jìn)行壞塊處理;該系統(tǒng)的接口多，在功能強(qiáng)大的軟件支持下的用戶體驗(yàn)度高；系統(tǒng)各模塊單元之間交互性好;并且，該系統(tǒng)支持遠(yuǎn)程以太網(wǎng)控制。
[0006]為了解決現(xiàn)有技術(shù)的上述問題，本發(fā)明采用以下技術(shù)方案。
[0007]本發(fā)明的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，包括數(shù)據(jù)傳輸存儲硬件系統(tǒng)和數(shù)據(jù)傳輸存儲軟件系統(tǒng)，其特征在于:
[0008]所述的數(shù)據(jù)傳輸存儲硬件系統(tǒng)，集成于一個電路板上，包括:FPGA核心板、ETP接插件模塊、PC1-E開關(guān)模塊、MPU子卡模塊、千兆以太網(wǎng)口模塊、顯示模塊、輸入輸出模塊、MINI SAS接口模塊、SSD存儲陣列模塊、DDR3緩存模塊；
[0009 ]所述的千兆以太網(wǎng)模塊、顯示模塊、輸入輸出模塊、SSD存儲陣列模塊通過MPU子卡模塊分別與PC1-E開關(guān)模塊連接，實(shí)現(xiàn)與FPGA核心板的數(shù)據(jù)交互；
[0010]所述的SSD存儲陣列模塊通過至少一級DDR3緩存模塊與FPGA核心板連接；
[0011]所述的FPGA核心板包括GTP模塊，用于將數(shù)據(jù)以差分信號的形式進(jìn)行傳輸；
[0012]2個所述的MINISAS接口模塊，用于直接與FPGA核心板相連進(jìn)行數(shù)據(jù)交互；
[0013]所述的MPU子卡模塊包含ETX-Express連接器，用于與所述的MPU子卡的南橋和北橋的數(shù)據(jù)傳輸；
[0014]所述的SSD存儲陣列模塊，包括至少一個由Flash閃存介質(zhì)和控制IC組成的外接固態(tài)硬盤；
[0015]所述的數(shù)據(jù)傳輸存儲軟件系統(tǒng)，包括操作系統(tǒng)、管理軟件、MATLAB、通訊協(xié)議、盤陣驅(qū)動、底層硬件驅(qū)動部分，用于數(shù)據(jù)的導(dǎo)入、導(dǎo)出，數(shù)據(jù)的分析、維護(hù)，以及簡單的數(shù)據(jù)實(shí)時分析;用戶通過顯示模塊、輸入輸出模塊的輸入輸出設(shè)備與系統(tǒng)應(yīng)用程序進(jìn)行數(shù)據(jù)交互。
[0016]進(jìn)一步的，所述的FPGA核心板采用XilinxZynq-7000芯片，其包括的GTP模塊的最高數(shù)據(jù)率為6.125Gbps。
[0017]進(jìn)一步的，所述的ETP接插件模塊，包括2個96芯的EPT103-40064接插件；所述的EPT103-40064接插件的接口包括4個通道，每個通道可傳輸4對LVDS數(shù)字信號。
[0018]進(jìn)一步的，所述的SSD存儲陣列模塊，包括多個外接固態(tài)硬盤，構(gòu)成多路數(shù)據(jù)存儲通道的電子盤陣。
[0019]進(jìn)一步的，所述的PC1-E模塊，含有15路可配置端口。
[0020]進(jìn)一步的，所述的FPGA核心板中的數(shù)據(jù)在存入存儲陣列之前，需進(jìn)行以下過程:
(I)相位補(bǔ)償、(2)8b/10b編碼、(3)并行到串行的轉(zhuǎn)換。
[0021]進(jìn)一步的，所述的SSD存儲陣列模塊中的數(shù)據(jù)在輸入到FPGA核心板進(jìn)行數(shù)據(jù)處理之前，需進(jìn)行以下過程:(I)時鐘的恢復(fù)、(2)串行到并行的轉(zhuǎn)換、(3)字節(jié)同步、(4)8b/10b編碼，以及(5)相位補(bǔ)償。
[0022]進(jìn)一步的，所述的基于FPGA的數(shù)據(jù)傳輸存儲硬件系統(tǒng)，包括4個所述的數(shù)據(jù)傳輸存儲硬件系統(tǒng)集成電路板;所述的VPX接口，用于所述的每個數(shù)據(jù)傳輸存儲硬件系統(tǒng)集成電路板之間的相互通信與數(shù)據(jù)交互。
[0023]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和有益效果包括:
[0024]1.本發(fā)明系統(tǒng)的存儲系統(tǒng)速度快、穩(wěn)定度高、保密性強(qiáng)。支持現(xiàn)場容量擴(kuò)充，可直接更換硬盤。而且，多個存儲通道并行存儲，便于數(shù)據(jù)的備份轉(zhuǎn)存。
[0025]2.可同時使用軟件和硬件利用損耗均衡算法、ECC校驗(yàn)方法，對存儲介質(zhì)的壞塊進(jìn)行維護(hù)。有效防止存儲數(shù)據(jù)的損壞，也可延長FLASH的使用壽命。對于壞塊中的數(shù)據(jù)，讀出時可以通過軟件進(jìn)行恢復(fù)。采用外接固態(tài)硬盤陣列的方式存儲，形成電子陣列式的多通道高速存儲，便于數(shù)據(jù)的備份轉(zhuǎn)存，實(shí)現(xiàn)高速、大容量存儲、回放。單板的持續(xù)記錄速度多700MB/
So
[0026]3.可通過軟件操作選擇是進(jìn)行數(shù)據(jù)的導(dǎo)入還是數(shù)據(jù)的導(dǎo)出，且可以實(shí)現(xiàn)對數(shù)據(jù)的分析、維護(hù)等功能。完善的軟件功能，提高了用戶體驗(yàn)，減輕數(shù)據(jù)分析難度。采用標(biāo)準(zhǔn)的MPU子卡來實(shí)現(xiàn)鍵盤、鼠標(biāo)、千兆網(wǎng)等接口。支持操作系統(tǒng)、管理軟件、支持MATLAB等分析軟件。
[0027]4.采用VPX接口作為記錄板之間聯(lián)系的橋梁，記錄板之間可以通過它來進(jìn)行的數(shù)據(jù)交互。提高整個記錄存儲系統(tǒng)的效率和靈活性。
[0028]5.本發(fā)明的系統(tǒng)采用了 2個96芯的EPTl 03-40064接插件，接插件將背板上的差分信號直接傳輸給FPGA，而無需與MPU模塊或者PC1-E SWITCH連接。通過VPX接插件和其它數(shù)據(jù)采集記錄板互聯(lián)進(jìn)行高速的數(shù)據(jù)傳輸，最高速率可達(dá)1.25GB/S。
[0029]6.人機(jī)交互功能可以通過⑶I界面顯示，可以顯示接收和發(fā)送對設(shè)備的控制命令、BIT信息、設(shè)備的工作狀態(tài)信息等。支持遠(yuǎn)程以太網(wǎng)控制。
【附圖說明】
[0030]圖1是本發(fā)明的一個實(shí)施例的功能框圖。
[0031]圖2是本發(fā)明的一個實(shí)施例的高速收發(fā)器(GTP)的內(nèi)部邏輯原理圖。
[0032]圖3是本發(fā)明的一個實(shí)施例的PC1-ESwitch功能框圖。
[0033]圖4是本發(fā)明的一個實(shí)施例的MPU模塊的功能框圖。
[0034]圖5是本發(fā)明的一個實(shí)施例的軟件架構(gòu)框圖。
【具體實(shí)施方式】
[0035]本發(fā)明的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，包括數(shù)據(jù)傳輸存儲硬件系統(tǒng)和數(shù)據(jù)傳輸存儲軟件系統(tǒng)，其數(shù)據(jù)傳輸存儲硬件系統(tǒng)，集成于一個電路板上，包括= FPGA核心板、ETP接插件模塊、PC1-E開關(guān)模塊、MPU子卡模塊、千兆以太網(wǎng)口模塊、顯示模塊、輸入輸出模塊、MINISAS接口模塊、SSD存儲陣列模塊(電子盤陣)、DDR3緩存模塊；
[0036]所述的千兆以太網(wǎng)模塊、顯示模塊、輸入輸出模塊、SSD存儲陣列模塊通過MPU子卡模塊分別與PC1-E開關(guān)模塊連接，實(shí)現(xiàn)與FPGA核心板的數(shù)據(jù)交互;FPGA模塊與PC1-E開關(guān)模塊之間可以實(shí)現(xiàn)數(shù)據(jù)的交換，PC1-E開關(guān)模塊的I路X4通道與VPX接口相連，可以實(shí)現(xiàn)該接口板與背板上的其它背板實(shí)現(xiàn)數(shù)據(jù)交互，而這些背板之間是完全獨(dú)立的系統(tǒng)，可以交互數(shù)據(jù)，但互不干涉。
[0037]所述的SSD存儲陣列模塊通過至少一級DDR3緩存模塊與FPGA核心板連接；用于調(diào)節(jié)GTP模塊與SSD的數(shù)據(jù)差。
[0038]所述的FPGA核心板包括GTP模塊，用于將數(shù)據(jù)以差分信號的形式進(jìn)行傳輸;從而減少外接設(shè)備對數(shù)據(jù)的干擾。
[0039]2個所述的MINISAS接口模塊，用于直接與FPGA核心板相連進(jìn)行數(shù)據(jù)交互；而無需與MPU模塊或者PC1-E SWITCH連接。
[0040]本發(fā)明實(shí)施例所述的MPU子卡模塊包含ETX-Express連接器，用于與所述的MPU子卡的南橋和北橋的數(shù)據(jù)傳輸；其北橋有I路533MHz 64Bit與DDR2緩存連接，有3路與ETX-Expre ss連接器相連，分別是I路VGA模擬信號、I路LVDS和I路PCI 16。與MPU模塊的南橋之間通過4路DMI 2.5GB/s連接。相比北橋，南橋與ETX-Express連接器連接的通道較多，包括:I路LPC33MHz 4、1路USB1.5/12/480MHz 6、2路DATA I.5GB/s、I路A/C、4路PC1-Express2.5GB/s、I路IDE、I路GP10、I路PCI 33MHz 32，另外，南橋與ETX-Express連接器之間有I路通過10/100B-T Ethernet連接。ETX-Express不僅與南北橋進(jìn)行數(shù)據(jù)交互，還用于提供12VDC 與 SVSBY信號。
[0041]所述的SSD存儲陣列模塊，包括至少一個由Flash閃存介質(zhì)和控制IC組成的外接固態(tài)硬盤；
[0042]所述的數(shù)據(jù)傳輸存儲軟件系統(tǒng)，包括操作系統(tǒng)、管理軟件、MATLAB、通訊協(xié)議、盤陣驅(qū)動、底層硬件驅(qū)動部分，用于數(shù)據(jù)的導(dǎo)入、導(dǎo)出，數(shù)據(jù)的分析、維護(hù)，以及簡單的數(shù)據(jù)實(shí)時分析;用戶通過顯示模塊、輸入輸出模塊的輸入輸出設(shè)備與系統(tǒng)應(yīng)用程序進(jìn)行數(shù)據(jù)交互。該軟件系統(tǒng)的功能主要體現(xiàn)在三個方面:1、顯示功能:基于Windows操作系統(tǒng)實(shí)現(xiàn)的，人機(jī)交互功能可以通過⑶I界面顯示，可以顯示接收和發(fā)送對設(shè)備的控制命令、BIT信息、設(shè)備的工作狀態(tài)信息等。2、系統(tǒng)硬件設(shè)備控制功能:包括設(shè)備的記錄啟動/停止、回放的啟動/停止、設(shè)備的工作方式控制、數(shù)據(jù)輸入通道的選擇控制等。3、數(shù)據(jù)管理功能:主要包括對記錄數(shù)據(jù)的查詢功能(根據(jù)時間信息)、數(shù)據(jù)的截取、數(shù)據(jù)的上傳/下載功能。此外還可以通過MATLAB等軟件對數(shù)據(jù)進(jìn)行簡單的分析。
[0043]所述的FPGA核心板采用XilinxZynq-7000芯片，其包括的GTP模塊的最高數(shù)據(jù)率為6.125Gbps。該產(chǎn)品的FPGA內(nèi)部集成有ARM，兩者通過AXI4總線進(jìn)行高速連接，有效解決了FPAG與ARM之間的傳輸問題。另外，其高速收發(fā)器GTP的功耗很低，可支持500Mb/s—6.6Gb/s的傳輸速率。
[0044]所述的ETP接插件模塊，包括2個96芯的EPT103-40064接插件；所述的EPT103-40064接插件的接口包括4個通道，每個通道可傳輸4對LVDS數(shù)字信號。所述的ETP接插件模塊的2個96芯的EPT103-40064接插件，用于傳輸給FPGA核心板的信號還包括I路時鐘信號、I
路同步信號和4路備用信號。
[0045]所述的SSD存儲陣列模塊，包括多個外接固態(tài)硬盤，構(gòu)成多路數(shù)據(jù)存儲通道的電子盤陣。該電子盤陣可進(jìn)行壞塊處理，損耗均衡算法，ECC校驗(yàn)等。其一路通道的容量大小為8T，四路通道即可實(shí)現(xiàn)32T超大容量的存儲。且支持現(xiàn)場容量的擴(kuò)容，在存盤已滿的情況下可以直接更換硬盤。
[0046]所述的PC1-E模塊，含有15路可配置端口。通過這些端口，不僅可以傳輸數(shù)據(jù)和控制/管理信息，還是FPGA模塊與千兆網(wǎng)口、顯示器、輸入輸出設(shè)備連接的橋梁。
[0047]所述的FPGA核心板中的數(shù)據(jù)在存入存儲陣列之前，需進(jìn)行以下過程:(I)相位補(bǔ)償、(2)8b/10b編碼、(3)并行到串行的轉(zhuǎn)換。
[0048]所述的SSD存儲陣列模塊中的數(shù)據(jù)在輸入到FPGA核心板進(jìn)行數(shù)據(jù)處理之前，需進(jìn)行以下過程:(I)時鐘的恢復(fù)、(2)串行到并行的轉(zhuǎn)換、(3)字節(jié)同步、(4)8b/10b編碼，以及
(5)相位補(bǔ)償。
[0049]所述的基于FPGA的數(shù)據(jù)傳輸存儲硬件系統(tǒng)，包括4個所述的數(shù)據(jù)傳輸存儲硬件系統(tǒng)集成電路板;所述的VPX接口，用于所述的每個數(shù)據(jù)傳輸存儲硬件系統(tǒng)集成電路板之間的相互通信與數(shù)據(jù)交互。
[0050]下面結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)說明。
[0051]圖1是本發(fā)明的一個實(shí)施例的功能框圖。如圖1所示，本發(fā)明的一個實(shí)施例的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其板型大小為6U，尺寸為233.35 X 220mm，板卡的厚度不大于40.3mm。一個單塊的數(shù)據(jù)采集存儲系統(tǒng)板的功耗小于50W。該數(shù)據(jù)采集記錄系統(tǒng)，通過Xi I inx的Zynq-7000系列FPGA來實(shí)現(xiàn)數(shù)據(jù)的高速采集，快速傳輸與存儲。而FPGA和MPU模塊之間的數(shù)據(jù)傳輸、控制及管理則通過IDT公司的PC1-E Switch(外部組件互連總線接口開關(guān))芯片實(shí)現(xiàn)。
[0052]通過FPGA核心板實(shí)現(xiàn)接插件上的LVDS接口、PC1-E端口以及2個MINI SAS(迷你串行連接接口)接口(只是采用MINISAS接口，來實(shí)現(xiàn)LVDS(低電壓差分信號)信號的數(shù)據(jù)傳輸，12位的數(shù)據(jù)寬度，采用的時鐘為100MHz，即總的數(shù)據(jù)率為150MB/S)之間的數(shù)據(jù)轉(zhuǎn)換。本數(shù)據(jù)采集記錄系統(tǒng)采用了 2個96芯的EPT103-40064接插件。該接口上包含4個傳輸通道，每個傳輸通道可以傳輸2組(Rx和Tx)4對LVDS信號，數(shù)據(jù)率為80Mbps;其它傳輸信號包含I路時鐘信號、I路同步信號和4路備用信號。即4個通道可以實(shí)現(xiàn)160MB/S的數(shù)據(jù)傳輸，用于數(shù)據(jù)存儲以及回放，以便該數(shù)據(jù)采集系統(tǒng)獨(dú)立于其它系統(tǒng)進(jìn)行數(shù)據(jù)采集。同時PC1-E Switch器引出一路PC1-EX4，通過VPX(高速串行總線接口)接插件和其它數(shù)據(jù)采集記錄板互聯(lián)進(jìn)行高速的數(shù)據(jù)傳輸，最高速率為I.25GB/S。
[0053]本系統(tǒng)采用SSD存儲陣列模塊構(gòu)成的電子盤陣作為存儲器，實(shí)現(xiàn)高速、大容量存儲、回放。電子盤陣工作速度快、穩(wěn)定度高、保密性強(qiáng)的特點(diǎn)，因此常用于專用機(jī)和工業(yè)控制機(jī)。電子盤陣由Flash閃存介質(zhì)和控制IC組成，是一種可多次讀寫的存儲器，安裝和使用非常方便。由于存儲介質(zhì)是閃存，其防震能力比普通硬盤強(qiáng);而且，速度更快、重量輕，非常適用于移動使用。另外，由于該電子盤陣沒有普通硬盤的旋轉(zhuǎn)介質(zhì)，因而抗震性極佳，同時工作溫度范圍寬，擴(kuò)展溫度的電子盤陣可工作在-40C-+85C，因此可廣泛應(yīng)用于網(wǎng)絡(luò)計算機(jī)(NC)，工業(yè)控制，航空航天，軍事，導(dǎo)航設(shè)備等領(lǐng)域。
[0054]圖2是本發(fā)明的一個實(shí)施例的高速收發(fā)器(GTP)的內(nèi)部邏輯原理圖。如圖2所示，本發(fā)明實(shí)施例的GTP高速收發(fā)器由PCS (物理編碼子層)與PMA (物理介質(zhì)連接)構(gòu)成。發(fā)送通道部分的PMA主要負(fù)責(zé)串化8b/10b編碼器部分輸入的并行信號為比特流，接收部分的PMA負(fù)責(zé)將SFP光模塊部分輸入的數(shù)據(jù)由串行變成并行，但是首先要將時鐘數(shù)據(jù)從串行數(shù)據(jù)中恢復(fù)出來。因?yàn)槭瞻l(fā)器使用的時頻精度要求高，所以發(fā)送通道部分的PCS首先將要發(fā)送的信號輸入相位補(bǔ)償FIFO，來補(bǔ)償發(fā)送部分的PCS相位與FPGA內(nèi)核相位的差，外部輸入?yún)⒖紩r鐘將通過專門的鎖相環(huán)電路來產(chǎn)生，在通過相位補(bǔ)償FIFO之后，并行數(shù)據(jù)和串行數(shù)據(jù)便可高度同步。
[0055]圖3是本發(fā)明的一個實(shí)施例的PC1-ESwitch功能框圖。如圖3所示，PC1-E Switch是一種類似于常用的USB Hub的設(shè)備，不過它最多可以有N個端口，已經(jīng)被廣泛應(yīng)用在了傳統(tǒng)的存儲系統(tǒng)中。Switch是新概念，它與上一代標(biāo)準(zhǔn)PC1-X的橋接模式相比，最大的一個本質(zhì)區(qū)別就是在同一個Bus內(nèi)部的多個角色之間采用的是Switch交換，而不再是Bus,—個Switch相當(dāng)于一個虛擬橋與虛擬Bus的集合。另外PC1-E Switch可將事務(wù)在各個端口之間傳遞。
[0056]IDT公司的92HD81B1B5NLB是支持 15端口48通道(Lanes)的PCI Express Gen 2開關(guān)芯片，每一個端口的通道數(shù)量都可以配置成x4，x8或者是xl6，合計480GT/S的帶寬。92HD81B1B5NLB芯片的結(jié)構(gòu)設(shè)計得比較靈活，它將48個通道分布在3個Stat1n中，而且每一個Stat1n都可以由內(nèi)部總線連接到Packet RAM內(nèi)，大大提升了效率。每一個通道還可以配置成上下游端口。
[0057]具體PC1-E各寬口使用:5路X2的PC1-E供接口使用，I路X4的PC1-E供X86模塊使用，I路Xl的PC1-E供光纖使用。
[0058]圖4是本發(fā)明的一個實(shí)施例的MPU模塊的功能框圖。如圖4所示，采用標(biāo)準(zhǔn)的MPU子卡(以存儲部分作為母板)來實(shí)現(xiàn)顯示、鍵盤、鼠標(biāo)、千兆網(wǎng)等接口。MPU子卡模塊包括一片主頻在1.4G至2.13G的迅馳處理器。該處理器與ITP-700之間的帶寬為133MHz。通過533MHzFSB*64-Bit與MPU模塊的北橋相連接。內(nèi)核供電電壓由RM-頂VP-1V提供。
[0059]MPU模塊的北橋有I路533MHz 64Bit與DDR2緩存連接，有3路與ETX-Express連接器相連，分別是I路VGA模擬信號、I路LVDS和I路PCI 16。與MI3U模塊的南橋之間通過4路DMI2.5GB/S連接。相比北橋，南橋與ETX-Express連接器連接的通道包括:1路LPC33MHZ 4、I路USB1.5/12/480MHz 6、2路DATA I.5GB/s、I路A/C、4路PC1-Express 2.5GB/s、I路IDE、I路GP10、1路PCI 33MHz 32，此外南橋與連接器之間還有I路通過10/100B-T Ethernet連接。ETX-Express不僅與南北橋進(jìn)行數(shù)據(jù)交互，還提供12VDC與SVSBY信號。
[0060]圖5是本發(fā)明的一個實(shí)施例的軟件架構(gòu)框圖。如圖5所示，高速采集設(shè)備的軟件是基于Windows操作系統(tǒng)實(shí)現(xiàn)的，主要用來實(shí)現(xiàn)人機(jī)交互、設(shè)備功能模塊的控制、數(shù)據(jù)管理、簡單數(shù)據(jù)分析、系統(tǒng)的BIT工作等。按照軟件架構(gòu)所示，當(dāng)操作員需要與機(jī)器進(jìn)行數(shù)據(jù)交互時，可以通過顯示器、鍵盤、鼠標(biāo)來接受或者發(fā)送對設(shè)備控制命令。(I)當(dāng)設(shè)備收到是控制命令時，就根據(jù)響應(yīng)的通訊協(xié)議，控制底層硬件驅(qū)動，并將操作結(jié)果返回到應(yīng)用層通過顯示器顯示出來。(2)當(dāng)設(shè)備接收到的是數(shù)據(jù)管理指令，就啟動響應(yīng)的盤陣驅(qū)動，盤陣驅(qū)動再進(jìn)一步調(diào)用底層硬件驅(qū)動，同樣將操作結(jié)果通過顯示器顯示出來。
[0061]設(shè)備控制功能包括設(shè)備的記錄啟動/停止、回放的啟動/停止、設(shè)備的工作方式控制、數(shù)據(jù)輸入通道的選擇控制等。
[0062]其數(shù)據(jù)管理功能主要包括對記錄數(shù)據(jù)的查詢功能、數(shù)據(jù)的截取、數(shù)據(jù)的上傳/下載功能。
[0063]總之，本發(fā)明的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，能夠從終端設(shè)備通過EPT接插件采樣回波數(shù)據(jù)，通過低電壓差分(LVDS)技術(shù)高速傳輸，傳輸給FPGA進(jìn)行實(shí)時數(shù)據(jù)處理分析。FPGA處理后的數(shù)據(jù)經(jīng)由光纖傳輸給存儲陣列進(jìn)行數(shù)據(jù)的高速存儲。該設(shè)計方案提供鼠標(biāo)、鍵盤、千兆以太網(wǎng)等接口通過PC1-E Switch器，與FPGA核心板芯片互聯(lián)，支持?jǐn)?shù)據(jù)的查詢與截取、記錄狀態(tài)監(jiān)控、文件信息指示、遠(yuǎn)程以太網(wǎng)控制功能。
【主權(quán)項】
1.一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，包括數(shù)據(jù)傳輸存儲硬件系統(tǒng)和數(shù)據(jù)傳輸存儲軟件系統(tǒng)，其特征在于: 所述的數(shù)據(jù)傳輸存儲硬件系統(tǒng)，集成于一個電路板上，包括= FPGA核心板、ETP接插件模塊、PC1-E開關(guān)模塊、MPU子卡模塊、千兆以太網(wǎng)口模塊、顯示模塊、輸入輸出模塊、MINISAS接口模塊、SSD存儲陣列模塊、DDR3緩存模塊； 所述的千兆以太網(wǎng)模塊、顯示模塊、輸入輸出模塊、SSD存儲陣列模塊通過MPU子卡模塊分別與PC1-E開關(guān)模塊連接，實(shí)現(xiàn)與FPGA核心板的數(shù)據(jù)交互； 所述的SSD存儲陣列模塊通過至少一級DDR3緩存模塊與FPGA核心板連接； 所述的FPGA核心板包括GTP模塊，用于將數(shù)據(jù)以差分信號的形式進(jìn)行傳輸； 2個所述的MINISAS接口模塊，用于直接與FPGA核心板相連進(jìn)行數(shù)據(jù)交互； 所述的MPU子卡模塊包含ETX-Express連接器，用于與所述的MPU子卡的南橋和北橋的數(shù)據(jù)傳輸； 所述的SSD存儲陣列模塊，包括至少一個由Flash閃存介質(zhì)和控制IC組成的外接固態(tài)硬盤; 所述的數(shù)據(jù)傳輸存儲軟件系統(tǒng)，包括操作系統(tǒng)、管理軟件、MATLAB、通訊協(xié)議、盤陣驅(qū)動、底層硬件驅(qū)動部分，用于數(shù)據(jù)的導(dǎo)入、導(dǎo)出，數(shù)據(jù)的分析、維護(hù)，以及簡單的數(shù)據(jù)實(shí)時分析;用戶通過顯示模塊、輸入輸出模塊的輸入輸出設(shè)備與系統(tǒng)應(yīng)用程序進(jìn)行數(shù)據(jù)交互。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的FPGA核心板采用Xilinx Zynq-7000芯片，其包括的GTP模塊的最高數(shù)據(jù)率為6.125Gbps。3.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的ETP接插件模塊，包括2個96芯的EPT103-40064接插件;所述的EPT103-40064接插件的接口包括4個通道，每個通道可傳輸4對LVDS數(shù)字信號。4.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的SSD存儲陣列模塊，包括多個外接固態(tài)硬盤，構(gòu)成多路數(shù)據(jù)存儲通道的電子盤陣。5.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的PC1-E模塊，含有15路可配置端口。6.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的FPGA核心板中的數(shù)據(jù)在存入存儲陣列之前，需進(jìn)行以下過程: (1)相位補(bǔ)償； (2)8b/10b編碼; (3)并行到串行的轉(zhuǎn)換。7.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的SSD存儲陣列模塊中的數(shù)據(jù)在輸入到FPGA核心板進(jìn)行數(shù)據(jù)處理之前，需進(jìn)行以下過程: (1)時鐘的恢復(fù)； (2)串行到并行的轉(zhuǎn)換； (3)字節(jié)同步； (4)8b/10b編碼; (5)相位補(bǔ)償。8.根據(jù)權(quán)利要求1所述的一種基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)，其特征是:所述的基于FPGA的數(shù)據(jù)傳輸存儲硬件系統(tǒng)，包括4個所述的數(shù)據(jù)傳輸存儲硬件系統(tǒng)集成電路板和VPX接口 ；所述的VPX接口，用于所述的每個數(shù)據(jù)傳輸存儲硬件系統(tǒng)集成電路板之間的相互通信與數(shù)據(jù)交互。
【文檔編號】G06F3/06GK106095334SQ201610395244
【公開日】2016年11月9日
【申請日】2016年6月3日 公開號201610395244.3, CN 106095334 A, CN 106095334A, CN 201610395244, CN-A-106095334, CN106095334 A, CN106095334A, CN201610395244, CN201610395244.3
【發(fā)明人】林明, 楊帆, 代品宣
【申請人】江蘇科技大學(xué)