一種基于mpc8640d的信息處理板系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種基于MPC8640D的信息處理板系統(tǒng)，包括一FPGA，所述FPGA外掛4片CPU，所述CPU型號(hào)為MPC8640D，每片所述的CPU均通過(guò)SRIO總線、PCIE總線和GbE總線與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互，所述FPGA外接有256MB的FLASH，所述FPGA還分別與設(shè)置于前面板上的兩個(gè)光電轉(zhuǎn)換模塊、調(diào)試串口和復(fù)位按鍵連接。本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持1GHz處理能力，采用+0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高。FPGA外接的256MB FLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，而與VPX連接器連接的SRIO總線、PCIE總線和GbE總線，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。
【專利說(shuō)明】
一種基于MPC8640D的信息處理板系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及通信數(shù)據(jù)處理技術(shù)領(lǐng)域，具體的涉及一種基于MPC8640D的信息處理板系統(tǒng)。
【背景技術(shù)】
[0002]隨著電子信息技術(shù)的發(fā)展，對(duì)數(shù)據(jù)處理提出了更高的要求，如今已進(jìn)入大數(shù)據(jù)時(shí)代，數(shù)據(jù)處理的可靠性、快速性越不越成為人們追求的目標(biāo)。目前市場(chǎng)上處理數(shù)據(jù)能力較強(qiáng)的信息處理板功耗很大，其可靠性亦欠佳。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的即在于克服現(xiàn)有技術(shù)的不足，提供一種基于MPC8640D的信息處理板系統(tǒng)，其信息處理能力強(qiáng)，且功耗較小，可靠性更高，解決了現(xiàn)有技術(shù)中信息處理能力與功耗正相關(guān)的技術(shù)問(wèn)題。
[0004]本發(fā)明的發(fā)明目的通過(guò)下述技術(shù)方案實(shí)現(xiàn):
一種基于MPC8640D的信息處理板系統(tǒng)，包括一 FPGA，所述FPGA外掛4片CPU，所述CPU型號(hào)為MPC8640D，每片所述的CPU均通過(guò)SR1總線、PCIE總線和GbE總線與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互，所述FPGA外接有256MB的FLASH，所述FPGA還分別與設(shè)置于前面板上的兩個(gè)光電轉(zhuǎn)換模塊、調(diào)試串口和復(fù)位按鍵連接。
[0005]本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持IGHz處理能力，采用+0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高。FPGA外接的256MB FLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪問(wèn)Flash，而與VPX連接器連接的SR1總線、PCIE總線和GbE總線，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。
[0006]進(jìn)一步的，每片所述CPU均外掛兩片DDR，每個(gè)所述DDR容量均為512MB。采用8片型號(hào)MT47H64M16-37E的128MB DDR2，每4片一組組成64bit，每個(gè)處理核外掛I組，組成雙通道DDR2，MT47H64M16-37E 的最大時(shí)鐘頻率為 333MHz。
[0007]進(jìn)一步的，所述FLASH包括兩片2片Spans1n公司的S29GL01GP FLASH芯片，2片S29GL01GP FLASH芯片拼接為32bit寬度，容量彡256MB，提高了訪問(wèn)速度;Flash的信號(hào)線全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪問(wèn) Flash ο
[0008]進(jìn)一步的，所述SR1總線包括TS1578芯片，所述TS1578芯片包括8路X4 SR1接口，其中所述4路X4 SR1接口分別與4片CPU連接，其余4路X4 SR1接口與VPX連接器的Pl口連接，所有路X4 SR1接口均支持Rapid1 1.2規(guī)范，所有路X4 SR1接口的默認(rèn)線速為3.125Gbps0
[0009]進(jìn)一步的，所述PCIE總線包括PEX8648芯片，所述PEX8648芯片包括6路X8 PCIE接口，其中所述4路X8 PCIE接口分別與4片CPU連接，I路X 8 PCIE接口與VPX連接器的P5口連接，I路X 8 PCIE接口與FPGA連接，所有路X 8 PCIe接口均支持PCIe 1.0a規(guī)范，所有路X 8PCIe接口的默認(rèn)線速為2.5Gbps。
[0010]進(jìn)一步的，所述GbE總線包括BCM5396芯片，所述BCM5396芯片至少包括13路千兆網(wǎng)口，其中4路千兆網(wǎng)口經(jīng)PHY芯片后分別與4片CPU的RGMII接口連接，4路千兆網(wǎng)口與VPX連接器的P2 口連接，4路千兆網(wǎng)口與VPX連接器的P3 口連接，I路千兆網(wǎng)口經(jīng)PHY芯片后與前面板上的調(diào)試網(wǎng)口連接。
[0011 ] 進(jìn)一步的，所述調(diào)試網(wǎng)口為I路100Base-T以太網(wǎng)接口。
[0012]進(jìn)一步的，所述4片CPU各引出I路RGMII接口與VPX連接器的P2口連接。
[0013]進(jìn)一步的，所述前面板上還設(shè)置有8個(gè)LED指示燈，所述調(diào)試串口為I路RS232異步串口，所述兩個(gè)光電轉(zhuǎn)換模塊各包括I路光纖接口，所述光纖接口的默認(rèn)線速為3.12Gbps。
[0014]本發(fā)明與現(xiàn)有技術(shù)相比，具有如下的優(yōu)點(diǎn)和有益效果:
本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持IGHz處理能力，采用+
0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高。FPGA外接的256MBFLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪問(wèn)Flash，而與VPX連接器連接的SR1總線、PCIE總線和GbE總線，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。
【附圖說(shuō)明】
[0015]此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明實(shí)施例的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明實(shí)施例的限定。在附圖中:
圖1為本發(fā)明一種實(shí)施方式的原理框圖。
【具體實(shí)施方式】
[0016]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施例和附圖，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明，本發(fā)明的示意性實(shí)施方式及其說(shuō)明僅用于解釋本發(fā)明，并不作為對(duì)本發(fā)明的限定。
[0017]實(shí)施例1
如圖1所示，一種基于MPC8640D的信息處理板系統(tǒng)，包括一 FPGA，所述FPGA外掛4片CPU，所述CPU型號(hào)為MPC8640D，每片CPU均通過(guò)SR1總線、PCIE總線和GbE總線與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互，F(xiàn)PGA外接有256MB的FLASH，F(xiàn)PGA還分別與設(shè)置于前面板上的兩個(gè)光電轉(zhuǎn)換模塊、調(diào)試串口和復(fù)位按鍵連接。
[0018]本發(fā)明由一片F(xiàn)PGA外接4片MPC8640D進(jìn)行信息處理，MC8640支持IGHz處理能力，采用+0.95V內(nèi)核電壓，在同環(huán)境溫度同主頻工作情況下功耗較低，可靠性更高。FPGA外接的256MB FLASH更進(jìn)一步增強(qiáng)了信息的讀取能力，F(xiàn)lash的信號(hào)線全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪問(wèn)Flash，而與VPX連接器連接的SR1總線、PCIE總線和GbE總線，使本發(fā)明內(nèi)外數(shù)據(jù)交互速度高，從而更進(jìn)一步的保障了本發(fā)明較強(qiáng)的信息處理能力。
[0019]實(shí)施例2:
本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1所示，在本實(shí)施例中，每片CPU均外掛兩片DDR，每個(gè)所述DDR容量均為512MB。采用8片型號(hào)MT47H64M16-37E的128MBDDR2，每4片一組組成64bit，每個(gè)處理核外掛I組，組成雙通道DDR2，MT47H64M16-37E的最大時(shí)鐘頻率為333MHZDFLASH包括兩片2片Spans1n公司的S29GL01GP FLASH芯片，2片S29GL01GP FLASH芯片拼接為32bit寬度，容量彡256MB，提高了訪問(wèn)速度;Flash的信號(hào)線全部接到FPGA，4個(gè)MPC8640D的LocalBus通過(guò)FPGA訪問(wèn) Flash ο
[0020]SR1總線包括TS1578芯片，TS1578芯片包括8路X4 SR1接口，其中4路X4 SR1接口分別與4片CPU連接，其余4路X 4 SR1接口與VPX連接器的Pl 口連接，所有路X 4 SR1接口均支持Rapid1 1.2規(guī)范，默認(rèn)線速為3.12566?8。具體接線方式為:131578芯片的PortO接到CPU A的MPC8640D的SerDes2上，Port2接到CPU C的MPC8640D的SerDes2上，Portl2接到CPU B的MPC8640D的SerDes2上，PortH接到CPU D的MPC8640D的SerDes2上；TSI578剩下的4個(gè)端口直接接到VPX的Pl上。TSI578芯片的I2C接口、端口配置信號(hào)、復(fù)位信號(hào)及Powerdown信號(hào)接到FPGA上，方便FPGA配置及控制。TSI578芯片的SCLK時(shí)鐘使用ICS841664芯片提供，此芯片能配置輸出156.25MHz時(shí)鐘，輸出時(shí)鐘抖動(dòng)〈lps，滿足TSI578的3ps時(shí)鐘抖動(dòng)要求。
[0021]PCIE總線包括PEX8648芯片，PEX8648芯片包括6路X8 PCIE接口，其中所述4路X8 PCIE接口分別與4片CPU連接，I路X 8 PCIE接口與VPX連接器的P5 口連接，I路X 8 PCIE接口與FPGA連接，所有路X 8 PCIe接口均支持PCIe 1.0a規(guī)范，默認(rèn)線速為2.5GbpsoPEX8648芯片的Port9接到CPU A的MPC8640D的SerDesl上，Port8接到CPU B的MPC8640D的SerDesl上，Portl2接到CPU C的MPC8640D的SerDesl上，Portl3接到CPU D的MPC8640D的SerDesl上；剩下的Port I端口接到VPX的P5上，最后一個(gè)端口接到FPGA的PCIE端口上。PEX8648芯片外接一片SPI接口的Flash(AT25128)用于芯片的初始化配置。PEX8648芯片的I2C接口、端口配置信號(hào)及復(fù)位信號(hào)信號(hào)接到FPGA上，方便FPGA配置和控制。
[0022]GbE總線包括BCM5396芯片，BCM5396芯片至少包括13路千兆網(wǎng)口，其中4路千兆網(wǎng)口經(jīng)PHY芯片后分別與4片CPU的RGMII接口連接，4路千兆網(wǎng)口與VPX連接器的P2口連接，4路千兆網(wǎng)口與VPX連接器的P3口連接，I路千兆網(wǎng)口經(jīng)PHY芯片后與前面板上的調(diào)試網(wǎng)口連接。4片CPU各引出I路RGMII接口與VPX連接器的P2口連接。PEX8648芯片的Port9接到CPU A的MPC8640D的SerDesl上，Port8接到CPU B的MPC8640D的SerDesl上，Portl2接到CPU C的MPC8640D的SerDesl上，Portl3接到CPU D的MPC8640D的SerDesl上；剩下的Portl端口接到VPX的P5上，最后一個(gè)端口接到FPGA的PCIE端口上。PEX8648芯片外接一片SPI接口的Flash(AT25128)用于芯片的初始化配置。PEX8648芯片的I2C接口、端口配置信號(hào)及復(fù)位信號(hào)信號(hào)接到FPGA上，方便FPGA配置和控制。
[0023]實(shí)施例3:
本實(shí)施例是在上述實(shí)施例基礎(chǔ)上做的進(jìn)一步改進(jìn)，如圖1所示，在本實(shí)施例中，前面板上還設(shè)置有8個(gè)LED指示燈，調(diào)試網(wǎng)口為I路100Base-T以太網(wǎng)接口，調(diào)試串口為I路RS232異步串口，兩個(gè)光電轉(zhuǎn)換模塊各包括I路光纖接口，光纖接口的默認(rèn)線速為3.12Gbps。
[0024]以上所述的【具體實(shí)施方式】，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的【具體實(shí)施方式】而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于MPC8640D的信息處理板系統(tǒng)，其特征在于:包括一FPGA，所述FPGA外掛4片CPU，所述CPU型號(hào)為MPC8640D，每片所述的CPU均通過(guò)SR1總線、PCIE總線和GbE總線與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互，所述FPGA外接有256MB的FLASH，所述FPGA還分別與設(shè)置于前面板上的兩個(gè)光電轉(zhuǎn)換模塊、調(diào)試串口和復(fù)位按鍵連接。2.根據(jù)權(quán)利要求1所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:每片所述CPU均外掛兩個(gè)DDR，每個(gè)所述DDR容量均為512MB。3.根據(jù)權(quán)利要求1所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述FLASH包括兩片2片Spans1n公司的S29GL01GP FLASH芯片。4.根據(jù)權(quán)利要求1所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述SR1總線包括TS1578芯片，所述TS1578芯片包括8路X4 SR1接口，其中所述4路X4 SR1接口分別與4片CPU連接，其余4路X 4 SR1接口與VPX連接器的Pl 口連接，所有路X 4 SR1接口均支持Rapid1 1.2規(guī)范，所有路X4 SR1接口的默認(rèn)線速均為3.125Gbps。5.根據(jù)權(quán)利要求1所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述PCIE總線包括PEX8648芯片，所述PEX8648芯片包括6路X8 PCIE接口，其中所述4路X8 PCIE接口分別與4片CPU連接，I路X 8 PCIE接口與VPX連接器的P5 口連接，I路X 8 PCIE接口與FPGA連接，所有路X8 PCIe接口均支持PCIe 1.0a規(guī)范，所有路X 8 PCIe接口的默認(rèn)線速均為2.5Gbps06.根據(jù)權(quán)利要求1所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述GbE總線包括BCM5396芯片，所述BCM5396芯片至少包括13路千兆網(wǎng)口，其中4路千兆網(wǎng)口經(jīng)PHY芯片后分別與4片CPU的RGMII接口連接，4路千兆網(wǎng)口與VPX連接器的P2 口連接，4路千兆網(wǎng)口與VPX連接器的P3 口連接，I路千兆網(wǎng)口經(jīng)PHY芯片后與前面板上的調(diào)試網(wǎng)口連接。7.根據(jù)權(quán)利要求5所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述調(diào)試網(wǎng)口為I路100Base-T以太網(wǎng)接口。8.根據(jù)權(quán)利要求5所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述4片CPU各引出I路RGMII接口與VPX連接器的P2口連接。9.根據(jù)權(quán)利要求1所述的基于MPC8640D的信息處理板系統(tǒng)，其特征在于:所述前面板上還設(shè)置有8個(gè)LED指示燈，所述調(diào)試串口為I路RS232異步串口，所述兩個(gè)光電轉(zhuǎn)換模塊各包括I路光纖接口，所述光纖接口的默認(rèn)線速為3.12Gbps。
【文檔編號(hào)】G06F15/173GK106095724SQ201610683564
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年8月18日 公開(kāi)號(hào)201610683564.9, CN 106095724 A, CN 106095724A, CN 201610683564, CN-A-106095724, CN106095724 A, CN106095724A, CN201610683564, CN201610683564.9
【發(fā)明人】肖紅, 何鳳義, 唐開(kāi)東, 張建川
【申請(qǐng)人】四川賽狄信息技術(shù)有限公司