基于雙口Flash控制器的Nand Flash壞列管理設備的制造方法
【技術領域】
[0001]本實用新型涉及Nand Flash壞列管理設備，特別是涉及一種基于雙口 Flash控制器的Nand Flash壞列管理設備。
【背景技術】
[0002]Nand-flash內存是flash內存的一種，其內部采用非線性宏單元模式，為固態(tài)大容量內存的實現提供了廉價有效的解決方案。Nand-flash存儲器具有容量較大，改寫速度快等優(yōu)點，適用于大量數據的存儲，因而在業(yè)界得到了越來越廣泛的應用，如嵌入式產品中包括數碼相機、MP3隨身聽記憶卡、體積小巧的U盤等。
[0003]Nand Flash的讀寫操作單位是頁，擦除操作則是以塊為單位，并且NandFlash的物理單元在寫操作時只能由I變?yōu)?，所以寫過的單元也只能通過擦除的方法來恢復。Nand Flash的列經過一定的擦除和寫入操作之后，I或O的狀態(tài)變得不穩(wěn)定，存儲數據出現錯誤，這些列就認為已經損壞。雖然大部分基于Flash的存儲裝置都會帶有一定程度的糾錯機制，但是錯誤的范圍增加，超過ECC糾錯能力時，就不再能夠保證數據的正確性，這時候可以認為存儲裝置的使用壽命到了。但是如果因為小部分物理單元錯誤，就導致整個Nand Flash報廢，顯然是很浪費的。所以Nand Flash存儲裝置包含有一定的壞塊管理機制，基本原理是:以Nand Flash的塊為單位，將Nand Flash的存儲空間劃分出一些冗余塊，使用過程中發(fā)現有存儲數據的塊損壞時，采用地址映射的方法，從冗余塊中選取一塊來替換壞塊，這樣就能保證數據的有效存儲，延長存儲裝置的壽命。這種管理方法雖然延長了存儲裝置的壽命，但是被認為已經損壞的塊，并非所有的列都已經損壞，事實上只是其中某一個頁損壞，甚至是某個頁中一部分列損壞。因此，該塊還有很多頁或列是可以使用的，如果可以對存儲裝置的列操作，將這些好頁或列利用起來，等效增加了 NandFlash的使用壽命和容量。目前采用地址映射的方法替換壞塊是較常見的壞塊管理方法，采用這種方法需要存儲壞塊地址和冗余地址信息，信息存儲量較大。如果能減少存儲壞塊地址和冗余地址信息，相當于擴大Nand Flash的容量。所以非常有必要采用新的管理方法對Nand Flash進行壞列管理。
【實用新型內容】
[0004]本實用新型的目的在于克服現有技術的不足，提供一種基于雙口 Flash控制器的Nand Flash壞列管理設備，能夠延長Nand Flash的使用壽命。
[0005]本實用新型的目的是通過以下技術方案來實現的:基于雙口 Flash控制器的NandFlash壞列管理設備，包括雙口 Flash控制器、偽隨機數發(fā)生器、數據比較器、壞列控制器和Nand Flash 緩沖器。
[0006]所述雙口 Flash控制器設置在FPGA芯片內，雙口 Flash控制器連接有多個雙口存儲器，雙口 Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接。
[0007]所述偽隨機數發(fā)生器的輸出分別與數據比較器和雙口 Flash控制器的輸入連接，雙口 Flash控制器的輸出與數據比較器的輸入連接，數據比較器的輸出與壞列控制器的輸入連接，雙口 Flash控制器分別與壞列控制器和Nand Flash連接進行數據交換，壞列控制器與Nand Flash緩沖器連接進行數據交換。
[0008]所述通道和雙口存儲器的數量均為兩個。
[0009]所述多個通道之間相互獨立設置。
[0010]所述FPGA芯片還包括PCI接口，雙口存儲器設置在PCI接口與雙口 Nand Flash控制器之間。
[0011]所述雙口存儲器的第一端與PCI接口連接，雙口存儲器的第二端與雙口 Flash控制器連接。
[0012]所述偽隨機數發(fā)生器包括輸入電路、CRC校驗電路、干擾電路、映射電路、狀態(tài)緩存器和抽樣電路，輸入電路的輸出端與CRC校驗電路的第一輸入端連接，CRC校驗電路的輸出端與映射電路的第一輸入端連接，干擾電路的輸出端與映射電路的第二輸入端連接，映射電路的輸出端分別與抽樣電路和狀態(tài)緩存器的輸入端連接，狀態(tài)緩存器的輸出端與CRC校驗電路的第二輸入端連接。
[0013]本實用新型的有益效果是:
[0014](I)本實用新型能夠延長Nand Flash的使用壽命，擴大Nand Flash的存儲容量；
[0015](2)本實用新型中FPGA芯片內部實現雙口存儲器，節(jié)省硬件資源，對外接口簡單，標準的RAM操作接口，可以連接不同的總線接口，具有良好的兼容性；
[0016](3)本實用新型中偽隨機數發(fā)生器通過在CRC校驗電路的基礎上增加干擾電路、狀態(tài)緩存器、映射電路和抽樣電路，從而保證了偽隨機數發(fā)生器能夠輸出較為可靠的偽隨機數。
【附圖說明】
[0017]圖1為本實用新型基于雙口 Flash控制器的Nand Flash壞列管理設備的結構框圖；
[0018]圖2位本實用新型中偽隨機數發(fā)生器的結構框圖。
【具體實施方式】
[0019]下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0020]如圖1所示，基于雙口 Flash控制器的Nand Flash壞列管理設備，包括雙口 Flash控制器、偽隨機數發(fā)生器、數據比較器、壞列控制器和Nand Flash緩沖器。
[0021]所述雙口 Flash控制器設置在FPGA芯片內，雙口 Flash控制器連接有多個雙口存儲器，雙口 Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接。
[0022]所述偽隨機數發(fā)生器的輸出分別與數據比較器和雙口 Flash控制器的輸入連接，雙口 Flash控制器的輸出與數據比較器的輸入連接，數據比較器的輸出與壞列控制器的輸入連接，雙口 Flash控制器分別與壞列控制器和Nand Flash連接進行數據交換，壞列控制器與Nand Flash緩沖器連接進行數據交換。
[0023]所述雙口 Flash控制器用于控制Nand Flash的擦除和讀寫操作；所述偽隨機數發(fā)生器用于產生偽隨機數，配置相同的隨機化種子產生相同的隨機數序列；所述數據比較器用于比較從Nand Flash控制器讀取的數據序列和偽隨機數產生相同的隨機數序列；所述壞列控制器用于分析數據比較器輸出的結果，并建立壞列信息表，并保存到Nand Flash ;所述Nand Flash數據緩沖器用于緩沖即將寫入到Nand Flash的數據或者從Nand Flash中讀取的數據。
[0024]所述通道和雙口存儲器的數量均為兩個。
[0025]所述多個通道之間相互獨立設置。
[0026]所述FPGA芯片還包括PCI接口，雙口存儲器設置在PCI接口與雙口 Nand Flash控制器之間。
[0027]所述雙口存儲器的第一端與PCI接口連接，雙口存儲器的第二端與雙口 Flash控制器連接。
[0028]如圖2所示，所述偽隨機數發(fā)生器包括輸入電路、CRC校驗電路、干擾電路、映射電路、狀態(tài)緩存器和抽樣電路，輸入電路的輸出端與CRC校驗電路的第一輸入端連接，CRC校驗電路的輸出端與映射電路的第一輸入端連接，干擾電路的輸出端與映射電路的第二輸入端連接，映射電路的輸出端分別與抽樣電路和狀態(tài)緩存器的輸入端連接，狀態(tài)緩存器的輸出端與CRC校驗電路的第二輸入端連接。
[0029]所述輸入電路，其配置為輸入待校驗數據；所述CRC校驗電路，器連接輸入電路，并配置為校驗所述待校驗數據；所述干擾電路，其配置為輸入干擾數據；所述映射電路，其連接到干擾電路和CRC校驗電路，并配置為映射CRC校驗電路的狀態(tài)而后與干擾數據進行異或邏輯運算；所述狀態(tài)緩存器，其連接到映射電路和CRC校驗電路，并配置為獲取所述異或邏輯運算結果后載入所述CRC校驗電路；所述抽樣電路，其連接到映射電路，并配置為抽取所述異或邏輯運算結果后輸出。
[0030]所述CRC校驗電路為線性反饋移位寄存器，所述線性反饋移位寄存器包括多個寄存器和多個邏輯運算門，所述邏輯運算門為異或邏輯門；所述映射電路由一個或多個異或邏輯門組成；所述狀態(tài)緩存器由多個寄存器組成；所述抽樣電路為一個寄存器；所述映射電路的時鐘頻率為所述抽樣電路的時鐘頻率的η倍，且η>1。
【主權項】
1.基于雙口Flash控制器的Nand Flash壞列管理設備，其特征在于:包括雙口 Flash控制器、偽隨機數發(fā)生器、數據比較器、壞列控制器和Nand Flash緩沖器； 所述雙口 Flash控制器設置在FPGA芯片內，雙口 Flash控制器連接有多個雙口存儲器，雙口 Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接； 所述偽隨機數發(fā)生器的輸出分別與數據比較器和雙口 Flash控制器的輸入連接，雙口Flash控制器的輸出與數據比較器的輸入連接，數據比較器的輸出與壞列控制器的輸入連接，雙口 Flash控制器分別與壞列控制器和Nand Flash連接進行數據交換，壞列控制器與Nand Flash緩沖器連接進行數據交換。2.根據權利要求1所述的基于雙口Flash控制器的Nand Flash壞列管理設備，其特征在于:所述通道和雙口存儲器的數量均為兩個。3.根據權利要求1所述的基于雙口Flash控制器的Nand Flash壞列管理設備，其特征在于:所述多個通道之間相互獨立設置。4.根據權利要求1所述的基于雙口Flash控制器的Nand Flash壞列管理設備，其特征在于:所述FPGA芯片還包括PCI接口，雙口存儲器設置在PCI接口與雙口 Nand Flash控制器之間。5.根據權利要求4所述的基于雙口Flash控制器的Nand Flash壞列管理設備，其特征在于:所述雙口存儲器的第一端與PCI接口連接，雙口存儲器的第二端與雙口 Flash控制器連接。6.根據權利要求1所述的基于雙口Flash控制器的Nand Flash壞列管理設備，其特征在于:所述偽隨機數發(fā)生器包括輸入電路、CRC校驗電路、干擾電路、映射電路、狀態(tài)緩存器和抽樣電路，輸入電路的輸出端與CRC校驗電路的第一輸入端連接，CRC校驗電路的輸出端與映射電路的第一輸入端連接，干擾電路的輸出端與映射電路的第二輸入端連接，映射電路的輸出端分別與抽樣電路和狀態(tài)緩存器的輸入端連接，狀態(tài)緩存器的輸出端與CRC校驗電路的第二輸入端連接。
【專利摘要】本實用新型公開了一種基于雙口Flash控制器的Nand？Flash壞列管理設備，包括雙口Flash控制器、偽隨機數發(fā)生器、數據比較器、壞列控制器和Nand？Flash緩沖器；所述雙口Flash控制器設置在FPGA芯片內，雙口Flash控制器連接有多個雙口存儲器，雙口Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接；所述偽隨機數發(fā)生器的輸出分別與數據比較器和雙口Flash控制器的輸入連接，雙口Flash控制器的輸出與數據比較器的輸入連接，數據比較器的輸出與壞列控制器的輸入連接，雙口Flash控制器分別與壞列控制器和Nand？Flash連接進行數據交換，壞列控制器與Nand？Flash緩沖器連接進行數據交換。本實用新型能夠延長Nand？Flash的使用壽命，擴大Nand？Flash的存儲容量。
【IPC分類】G06F7/58, G06F12/02
【公開號】CN204945995
【申請?zhí)枴緾N201520761263
【發(fā)明人】李永軍, 楊松, 楊磊, 邱禮勝, 曾偉軍, 李慈航, 唐棋
【申請人】成都嘉泰華力科技有限責任公司
【公開日】2016年1月6日
【申請日】2015年9月29日