用于調(diào)試cpu的串口調(diào)試板的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種用于調(diào)試CPU的串口調(diào)試板。
【背景技術(shù)】
[0002]用于調(diào)試CPU的串口調(diào)試板位于CPU與電腦之間的位置，用于對CPU進(jìn)行調(diào)試。目前的用于調(diào)試CPU的串口調(diào)試板一般通過RS232接口與CPU進(jìn)行連接。若待調(diào)試的CPU沒有RS232接口，則無法與串口調(diào)試板連接，從而局限了串口調(diào)試板的使用范圍。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型主要的目的在于:提供一種能夠提高串口調(diào)試板的適用性的用于調(diào)試CPU的串口調(diào)試板。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種用于調(diào)試CPU的串口調(diào)試板，該串口調(diào)試板包括:可與CPU連接的4PIN插口、6PIN插口、10PIN插口、第一網(wǎng)口，用于調(diào)試CPU的調(diào)試芯片，以及用于將調(diào)試芯片與電腦連接的電腦接口 ；其中，所述4PIN插口的信號輸入端與所述6PIN插口的信號輸入端、10PIN插口的信號輸入端及調(diào)試芯片的信號輸入端連接；所述4PIN插口的信號輸出端與所述6PIN插口的信號輸出端、10PIN插口的信號輸出端及調(diào)試芯片的信號輸出端連接；所述第一網(wǎng)口的第八引腳與所述調(diào)試芯片的信號輸入端連接，所述第一網(wǎng)口的第七引腳與所述調(diào)試芯片的信號輸出端連接；所述電腦接口與所述調(diào)試芯片連接，且所述電腦接口可與所述電腦連接。
[0005]優(yōu)選地，用于調(diào)試CPU的串口調(diào)試板還包括:第一電阻、第二電阻、第三電阻及第四電阻，其中，所述調(diào)試芯片的信號輸入端經(jīng)所述第一電阻與所述第一網(wǎng)口的第八引腳連接，所述調(diào)試芯片的信號輸入端經(jīng)所述第二電阻與所述第一網(wǎng)口的第七引腳連接；所述調(diào)試芯片的信號輸出端經(jīng)所述第三電阻與所述第一網(wǎng)口的第七引腳連接，所述調(diào)試芯片的信號輸出端經(jīng)所述第四電阻與所述第一網(wǎng)口的第八引腳連接；其中，所述第一電阻、第三電阻的阻值為ο Ω，所述第二電阻、第四電阻不焊接。
[0006]優(yōu)選地，用于調(diào)試CPU的串口調(diào)試板還包括第二網(wǎng)口，所述10PIN插口具有以太網(wǎng)口，所述以太網(wǎng)口包括:正輸入端、負(fù)輸入端、正輸出端及負(fù)輸出端；所述第二網(wǎng)口的第一引腳與所述正輸出端電連接，所述第二網(wǎng)口的第二引腳與所述負(fù)輸出端電連接，所述第二網(wǎng)口的第三引腳與所述正輸入端電連接，所述第二網(wǎng)口的第六引腳與所述負(fù)輸入端電連接。
[0007]本實(shí)用新型提供的用于調(diào)試CPU的串口調(diào)試板包括:4PIN插口、6PIN插口、10PIN插口及第一網(wǎng)口。CPU可以根據(jù)自身的硬件條件，針對性地選擇相應(yīng)的插口，從而突破了CPU與串口調(diào)試電路板連接方式的局限性，提高了串口調(diào)試板的適用性。
【附圖說明】
[0008]圖1為本實(shí)用新型用于調(diào)試CPU的串口調(diào)試板第一實(shí)施例的結(jié)構(gòu)示意圖；
[0009]圖2為本實(shí)用新型用于調(diào)試CPU的串口調(diào)試板第二實(shí)施例的結(jié)構(gòu)示意圖；
[0010]圖3為本實(shí)用新型用于調(diào)試CPU的串口調(diào)試板第三實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0011]應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0012]本實(shí)用新型提供一種用于調(diào)試CPU的串口調(diào)試板。
[0013]參考圖1~3，圖1為本實(shí)用新型用于調(diào)試CPU的串口調(diào)試板第一實(shí)施例的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型用于調(diào)試CPU的串口調(diào)試板第二實(shí)施例的結(jié)構(gòu)示意圖；圖3為本實(shí)用新型用于調(diào)試CPU的串口調(diào)試板第三實(shí)施例的結(jié)構(gòu)示意圖。本實(shí)施例提供的用于調(diào)試CPU的串口調(diào)試板，該串口調(diào)試板包括:可與CPU連接的4PIN插口 1、6PIN插口 2、10PIN插口 3、第一網(wǎng)口 4，用于調(diào)試CPU的調(diào)試芯片5，以及用于將調(diào)試芯片5與電腦連接的電腦接口 7。其中，4PIN插口 1的信號輸入端與6PIN插口 2的信號輸入端、10PIN插口 3的信號輸入端及調(diào)試芯片5的信號輸入端連接。4PIN插口 1的信號輸出端與6PIN插口 2的信號輸出端、10PIN插口 3的信號輸出端及調(diào)試芯片5的信號輸出端連接；第一網(wǎng)口 4的第八引腳與調(diào)試芯片5的信號輸入端連接，第一網(wǎng)口 4的第七引腳與調(diào)試芯片5的信號輸出端連接；電腦接口 7與調(diào)試芯片5連接，且電腦接口 7可與電腦連接，以使得電腦可以通過串口調(diào)試板對CPU進(jìn)行調(diào)試。
[0014]串口調(diào)試板包括可與CPU連接的4PIN插口 1、6PIN插口 2、10PIN插口 3及第一網(wǎng)口 4，且他們之間均為并聯(lián)的關(guān)系。具體地，4PIN插口 1包括信號輸入端、信號輸出端，6PIN插口 2包括信號輸入端和信號輸出端，10PIN插口 3包括信號輸入端和信號輸出端。第一網(wǎng)口 4也包括信號輸入端和信號輸出端。部件連接時(shí)，4PIN插口 1、6PIN插口 2、10PIN插口 3及第一網(wǎng)口 4的信號輸入端均與調(diào)試芯片5的信號輸入端連接。4PIN插口 1、6PIN插口 2、10PIN插口 3及第一網(wǎng)口 4的信號輸出端均與調(diào)試芯片5的信號輸出端連接。CPU可以根據(jù)其具有的插口相應(yīng)地與串口調(diào)試板的插口相對接，均能夠?qū)崿F(xiàn)與調(diào)試芯片5信號交互，不僅可以通過串口連接，而且可以通過網(wǎng)口連接，從而提高了串口調(diào)試板的使用廣度。
[0015]進(jìn)一步地，為避免CPU的信號輸入端與信號輸出端反接而導(dǎo)致整個串口調(diào)試板反接而無法正常工作，在本實(shí)施例中，串口調(diào)試板增加反接糾正電路。具體地，串口調(diào)試板還包括:第一電阻R1、第二電阻R2、第三電阻R3及第四電阻R4。其中，調(diào)試芯片5的信號輸入端經(jīng)第一電阻R1與第一網(wǎng)口 4的第八引腳連接，調(diào)試芯片5的信號輸入端經(jīng)第二電阻R2與第一網(wǎng)口 4的第七引腳連接。調(diào)試芯片5的信號輸出端經(jīng)第三電阻R3與第一網(wǎng)口 4的第七引腳連接，調(diào)試芯片5的信號輸出端經(jīng)第四電阻R4與第一網(wǎng)口 4的第八引腳連接。應(yīng)當(dāng)說明的是，第一電阻R1、第三電阻R3為0Ω電阻，第二電阻R2、第四電阻不焊接。當(dāng)CPU正確連接時(shí)，調(diào)試芯片5的信號輸出端經(jīng)第三電阻R3與第一網(wǎng)口 4的第七引腳連接；調(diào)試芯片5的信號輸入端經(jīng)第一電阻R1與第一網(wǎng)口 4的第八引腳連接。當(dāng)CPU反接時(shí)，將第一電阻R1和第二電阻R2的位置對換，并將第三電阻R3和第四電阻R4的位置更換；以使得調(diào)試芯片5的信號輸出端經(jīng)第三電阻R3與第一網(wǎng)口 4的第八引腳連接；并使得調(diào)試芯片5的信號輸入端經(jīng)第一電阻R1與第一網(wǎng)口 4的第七引腳連接，從而實(shí)現(xiàn)糾正CPU端口反接的目的，保證調(diào)試電路正常運(yùn)作。
[0016]更進(jìn)一步地，為實(shí)現(xiàn)通過網(wǎng)絡(luò)對CPU進(jìn)行調(diào)試，在本實(shí)施例中，串口調(diào)試板還包括第二網(wǎng)口 6。10PIN插口 3具有以太網(wǎng)口。該以太網(wǎng)口包括:正輸入端、負(fù)輸入端、正輸出端及負(fù)輸出端。第二網(wǎng)口 6的第一引腳與正輸出端電連接，第二網(wǎng)口 6的第二引腳與負(fù)輸出端電連接，第二網(wǎng)口 6的第三引腳與正輸入端電連接，第二網(wǎng)口 6的第六引腳與負(fù)輸入端電連接。第二網(wǎng)口 6與CPU進(jìn)行連接，且第二網(wǎng)口 6通過網(wǎng)絡(luò)與電腦連接，從而實(shí)現(xiàn)電腦通過網(wǎng)絡(luò)連接的方式實(shí)現(xiàn)對CPU進(jìn)行調(diào)試。本實(shí)施例能夠克服地域的限制，從而更進(jìn)一步提高串口調(diào)試板的地域適用性。
[0017]本實(shí)用新型提供的用于調(diào)試CPU的串口調(diào)試板包括:4PIN插口 1、6PIN插口 2、10PIN插口 3及第一網(wǎng)口 4。CPU可以根據(jù)自身的硬件條件，針對性地選擇相應(yīng)的插口，從而突破了 CPU與串口調(diào)試電路板連接方式的局限性，提高了串口調(diào)試板的適用性。
[0018]以上僅為本實(shí)用新型的優(yōu)選實(shí)施例，并非因此限制本實(shí)用新型的專利范圍，凡是利用本實(shí)用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實(shí)用新型的專利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種用于調(diào)試CPU的串口調(diào)試板，其特征在于，包括:可與CPU連接的4PIN插口、6PIN插口、10PIN插口、第一網(wǎng)口，用于調(diào)試CPU的調(diào)試芯片，以及用于將調(diào)試芯片與電腦連接的電腦接口；其中，所述4PIN插口的信號輸入端與所述6PIN插口的信號輸入端、10PIN插口的信號輸入端及調(diào)試芯片的信號輸入端連接；所述4PIN插口的信號輸出端與所述6PIN插口的信號輸出端、10PIN插口的信號輸出端及調(diào)試芯片的信號輸出端連接；所述第一網(wǎng)口的第八引腳與所述調(diào)試芯片的信號輸入端連接，所述第一網(wǎng)口的第七引腳與所述調(diào)試芯片的信號輸出端連接；所述電腦接口與所述調(diào)試芯片連接，且所述電腦接口可與所述電腦連接。2.如權(quán)利要求1所述的用于調(diào)試CPU的串口調(diào)試板，其特征在于，還包括:第一電阻、第二電阻、第三電阻及第四電阻，其中，所述調(diào)試芯片的信號輸入端經(jīng)所述第一電阻與所述第一網(wǎng)口的第八引腳連接，所述調(diào)試芯片的信號輸入端經(jīng)所述第二電阻與所述第一網(wǎng)口的第七引腳連接；所述調(diào)試芯片的信號輸出端經(jīng)所述第三電阻與所述第一網(wǎng)口的第七引腳連接，所述調(diào)試芯片的信號輸出端經(jīng)所述第四電阻與所述第一網(wǎng)口的第八引腳連接；其中，所述第一電阻、第三電阻的阻值為0Ω，所述第二電阻、第四電阻不焊接。3.如權(quán)利要求1~2任一項(xiàng)所述的用于調(diào)試CPU的串口調(diào)試板，其特征在于，還包括第二網(wǎng)口，所述10PIN插口具有以太網(wǎng)口，所述以太網(wǎng)口包括:正輸入端、負(fù)輸入端、正輸出端及負(fù)輸出端；所述第二網(wǎng)口的第一引腳與所述正輸出端電連接，所述第二網(wǎng)口的第二引腳與所述負(fù)輸出端電連接，所述第二網(wǎng)口的第三引腳與所述正輸入端電連接，所述第二網(wǎng)口的第六引腳與所述負(fù)輸入端電連接。
【專利摘要】本實(shí)用新型公開了一種用于調(diào)試CPU的串口調(diào)試板，其包括：可與CPU連接的4PIN插口、6PIN插口、10PIN插口、第一網(wǎng)口，用于調(diào)試CPU的調(diào)試芯片，以及用于將調(diào)試芯片與電腦連接的電腦接口。其中，所述4PIN插口的信號輸入端與所述6PIN插口的信號輸入端、10PIN插口的信號輸入端及調(diào)試芯片的信號輸入端連接；所述4PIN插口的信號輸出端與所述6PIN插口的信號輸出端、10PIN插口的信號輸出端及調(diào)試芯片的信號輸出端連接；所述第一網(wǎng)口的第八引腳與所述調(diào)試芯片的信號輸入端連接，所述第一網(wǎng)口的第七引腳與所述調(diào)試芯片的信號輸出端連接；所述電腦接口與所述調(diào)試芯片連接，且所述電腦接口可與所述電腦連接。
【IPC分類】G06F11/22
【公開號】CN204965409
【申請?zhí)枴緾N201520658169
【發(fā)明人】楊順, 鄭斌彬, 鄧俊琪
【申請人】深圳市西迪特科技有限公司
【公開日】2016年1月13日
【申請日】2015年8月28日