一種簡化的通訊設(shè)備機框的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種簡化的通訊設(shè)備機框，屬于通訊設(shè)備領(lǐng)域。
【背景技術(shù)】
[0002]現(xiàn)有通信設(shè)備，如MSTP、MSAP、OLT、PTN、SDH、IP-RAN等，均采用插卡式設(shè)計，板卡的管理方式大多采用數(shù)據(jù)總線或以太網(wǎng)方式實現(xiàn)，背板總線方式主要存在背板連線多、容易互相干擾等缺點；而以太網(wǎng)方式由于需要CPU相互通信所以存在成本高等缺點。

【發(fā)明內(nèi)容】

[0003]為解決上述問題，本實用新型提出了一種連線少，設(shè)備互不干擾和成本低的簡化的通訊設(shè)備機框。
[0004]本實用新型所采用的技術(shù)方案是:一種簡化的通訊設(shè)備機框，包括主控制板、背板和多個板卡；所述主控制板上設(shè)有CPU及通過A/D BUS模塊與CPU連接的FPGA可編程邏輯器件；所述背板上設(shè)有十六個私有SMI管理通訊接口 ；所述板卡上設(shè)有CPLD可編程邏輯器件；所述多個板卡均通過設(shè)有的CPLD可編程邏輯器件與背板上的各私有SMI管理通訊接口，各私有SMI管理通訊接口均與主控制板上的FPGA可編程邏輯器件連接。
[0005]本實用新型與現(xiàn)有技術(shù)相比較，其具有以下有益效果:
[0006]1、本方案具有背板連線少，節(jié)省背板布線面積及連接器管腳數(shù)量從而降低設(shè)備成本的優(yōu)勢；
[0007]2、本方案采用點到多點的星型連接，板卡間不存在相關(guān)干擾，穩(wěn)定性高；
[0008]3、本方案采用可編程邏輯器件成本低，板卡上CPLD芯片成本通常在10元以內(nèi)，而以太網(wǎng)連接方式通常采用CPU進行報文通信，支持以太網(wǎng)的CPU系統(tǒng)成本約為70元左右。
【附圖說明】
[0009]圖1是本實用新型的結(jié)構(gòu)示意圖。
[0010]1-主控制板；2_背板；3_板卡；4-CPU ;5-A/D_BUS模塊；6_FPGA可編程邏輯器件；7-私有SMI管理通訊接口 ；8-CPLD可編程邏輯器件。
【具體實施方式】
[0011]為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施方式，對本實用新型進行進一步詳細說明，應(yīng)當理解為，此處所描述的【具體實施方式】僅僅用以解釋本實用新型，并不用于限定本實用新型。
[0012]如圖1所示的一種簡化的通訊設(shè)備機框，包括主控制板1、背板2和多個板卡3 ;所述主控制板1上設(shè)有CPU4及通過A/D BUS模塊5與CPU4連接的FPGA可編程邏輯器件6 ;所述背板2上設(shè)有十六個私有SMI管理通訊接口 7 ;所述板卡3上設(shè)有CPLD可編程邏輯器件9 ;所述多個板卡3均通過設(shè)有的CPLD可編程邏輯器件9與背板2上的各私有SMI管理通訊接口 7連接，各私有SMI管理通訊接口 7均與主控制板1上的FPGA可編程邏輯器件6連接。
[0013]主控制板為通信設(shè)備的控制監(jiān)控單元，實時監(jiān)視各個板卡的狀態(tài)信息和控制各板卡的相關(guān)動作。本方案采用FPGA和CPLD實現(xiàn)私有的SMI接口，用于互傳板卡的狀態(tài)信息和控制信息。SMI接口由CLK、SD1、SD0 3根線組成，采用同步的方式相互傳輸數(shù)據(jù)，數(shù)據(jù)編碼為4B/5B編碼，傳輸速率可高達50Mbps。傳輸?shù)臄?shù)據(jù)幀為固定幀長64字節(jié)，每幀間隔固定為2字節(jié)。
[0014]SMI的上行方向為板卡向主控制板上報本板卡相關(guān)信息及狀態(tài)，內(nèi)容包括'2字節(jié)板卡ID信息，2字節(jié)板卡版本、4字節(jié)中斷信息，8字節(jié)告警信息，32字節(jié)狀態(tài)信息，16字節(jié)預留。
[0015]SMI的下行方向為主控制板向板卡發(fā)送相關(guān)控制操作，內(nèi)容包括:1字節(jié)控制字、32字節(jié)控制信息、31字節(jié)預留。
[0016]FPGA內(nèi)實現(xiàn)SMI通信接口，將通信的相關(guān)內(nèi)容分別存儲到16組狀態(tài)管理寄存器和16組控制寄存器中，供CPU訪問和操作。同時FPGA通過監(jiān)測各板卡SMI上報數(shù)據(jù)跳變，得出各板卡的在位狀態(tài)。另外FPGA還監(jiān)視各板卡上報的中斷信息，當有中斷產(chǎn)生時，立即通過中斷管腳上報CPU。
[0017]FPGA內(nèi)定義16個板卡的狀態(tài)管理寄存器，供主控CPU實時訪問獲取相關(guān)板卡狀態(tài)及告警，F(xiàn)PGA內(nèi)定義16個板卡的控制寄存器，供主控CPU對各板卡進行控制，控制結(jié)果可通過相關(guān)的狀態(tài)寄存器反饋個CPU。CPLD內(nèi)實現(xiàn)SMI通信接口，將SMI上行方向所需要的信息組織成SMI數(shù)據(jù)幀發(fā)送給主控制卡的FPGA。將收到SMI下行方向的信息分配到相關(guān)硬件控制端，實現(xiàn)硬件控制。
[0018]上面所述的實施例僅僅是對本實用新型的優(yōu)選實施方式進行描述，并非對本實用新型的構(gòu)思和范圍進行限定。在不脫離本實用新型設(shè)計構(gòu)思的前提下，本領(lǐng)域普通人員對本實用新型的技術(shù)方案做出的各種變型和改進，均應(yīng)落入到本實用新型的保護范圍，本實用新型請求保護的技術(shù)內(nèi)容，已經(jīng)全部記載在權(quán)利要求書中。
【主權(quán)項】
1.一種簡化的通訊設(shè)備機框，其特征在于:包括主控制板、背板和多個板卡；所述主控制板上設(shè)有CPU及通過A/D BUS模塊與CPU連接的FPGA可編程邏輯器件；所述背板上設(shè)有十六個私有SMI管理通訊接口 ；所述板卡上設(shè)有CPLD可編程邏輯器件；所述多個板卡均通過設(shè)有的CPLD可編程邏輯器件與背板上的各私有SMI管理通訊接口，各私有SMI管理通訊接口均與主控制板上的FPGA可編程邏輯器件連接。
【專利摘要】本實用新型公開了一種簡化的通訊設(shè)備機框，包括主控制板、背板和多個板卡；所述主控制板上設(shè)有CPU及通過A/D？BUS模塊與CPU連接的FPGA可編程邏輯器件；所述背板上設(shè)有十六個私有SMI管理通訊接口；所述板卡上設(shè)有CPLD可編程邏輯器件；所述多個板卡均通過設(shè)有的CPLD可編程邏輯器件與背板上的各私有SMI管理通訊接口，各私有SMI管理通訊接口均與主控制板上的FPGA可編程邏輯器件連接，該連接結(jié)構(gòu)背板連線少，節(jié)省背板布線面積及連接器管腳數(shù)量從而降低設(shè)備成本的優(yōu)勢；板卡間不存在相關(guān)干擾，穩(wěn)定性高，而總線方式容易出現(xiàn)板卡相互干擾的現(xiàn)象，設(shè)備成本低。
【IPC分類】G06F1/16
【公開號】CN205003599
【申請?zhí)枴緾N201520798556
【發(fā)明人】肖超
【申請人】江西山水光電科技股份有限公司
【公開日】2016年1月27日
【申請日】2015年10月16日