一種隨機(jī)數(shù)生成器的輸出電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及數(shù)字電路中隨機(jī)數(shù)生成器，尤其是一種效率高，生成質(zhì)量高的隨機(jī)數(shù)生成器的輸出電路。
【背景技術(shù)】
[0002]隨機(jī)數(shù)在通信和信息加密與信息安全等很多領(lǐng)域的應(yīng)用日益廣泛，在很多應(yīng)用領(lǐng)域隨機(jī)數(shù)被作為其輸入源，例如在密碼學(xué)中，隨機(jī)數(shù)就會(huì)通過(guò)某種加密算法生成密鑰;例如在存儲(chǔ)結(jié)構(gòu)中，隨機(jī)數(shù)就會(huì)成為存儲(chǔ)器所需要的存儲(chǔ)數(shù)據(jù)等。正由于隨機(jī)數(shù)的應(yīng)用范圍如此之廣，對(duì)隨機(jī)數(shù)的輸出的高效性和兼容性提出了巨大挑戰(zhàn)。
[0003]產(chǎn)生隨機(jī)數(shù)的方法很多，例如:線性反饋移位寄存器法、同余法、裴波那契法、BBS法等偽隨機(jī)數(shù)生成方法，其中線性反饋移位寄存器法和同余法這兩種方法應(yīng)用最為廣泛。反饋移位寄存器法是利用晶振電路內(nèi)的延遲元素在回路中生成延時(shí)變量，通過(guò)晶振電路形成bit流輸出給采樣電路，采樣電路輸出bit，輸入到LFSR中，進(jìn)而得到所需要的序列。這種bit輸出方法生成的隨機(jī)數(shù)序列效率較低，需要生成N位的bit位就要移動(dòng)N次才能獲得N位寬的隨機(jī)數(shù)。當(dāng)前隨機(jī)數(shù)輸出方法較為單一，隨機(jī)數(shù)生成效率不高。無(wú)論是采用算法獲得隨機(jī)數(shù)序列，還是通過(guò)熱噪、聲噪等隨機(jī)源通過(guò)采樣獲得的隨機(jī)數(shù)序列都或多或少的呈現(xiàn)多位寬隨機(jī)數(shù)輸出的低效性且安全性不達(dá)標(biāo)等特點(diǎn)。
[0004]綜上所述，本申請(qǐng)實(shí)用新型人申請(qǐng)實(shí)施例中實(shí)用新型技術(shù)方案的過(guò)程中，發(fā)現(xiàn)以下技術(shù)問(wèn)題:生成多位寬隨機(jī)數(shù)生成序列質(zhì)量、效率低和生成方式單一。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型提供了一種隨機(jī)數(shù)生成器的輸出電路，解決了現(xiàn)有技術(shù)隨機(jī)數(shù)生成效率低、生成質(zhì)量差、生成多位寬隨機(jī)數(shù)據(jù)的生成方式單一或兼容性不高的技術(shù)問(wèn)題。
[0006]本實(shí)用新型的技術(shù)解決方案為:
[0007]—種隨機(jī)數(shù)生成器的輸出電路，包括第一階處理電路中的隨機(jī)數(shù)的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路和第三階處理電路的組合電路;物理獲得的隨機(jī)數(shù)源連接采樣電路的輸入端，采樣電路的輸出端連接到兩個(gè)具有N個(gè)D觸發(fā)器組成的串轉(zhuǎn)并移位寄存器電路的輸入端，寄存器的輸出端連接到第三階處理電路的組合電路的輸入端，經(jīng)過(guò)組合運(yùn)算輸出多位寬隨機(jī)數(shù)。
[0008]上述的第一階處理電路中的隨機(jī)數(shù)的采樣電路，采樣電路由一個(gè)異或邏輯電路、兩個(gè)D觸發(fā)器和一個(gè)緩沖器組成。隨機(jī)數(shù)源輸入給異或邏輯的輸入端，異或邏輯的輸出端連接D觸發(fā)器的輸入端，D觸發(fā)器的輸出端反饋給異或的輸入端和連接緩沖器的輸入端，緩沖器輸出第一階段采樣的隨機(jī)數(shù)。
[0009]上述第二階處理電路包括MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路;第一階處理電路輸出的隨機(jī)數(shù)輸出連接MSB移位寄存器電路和LSB移位寄存器電路的輸入端，移位寄存器控制電路是由加法器組成的控制電路，用來(lái)控制兩種電路的移位操作，移位寄存器的輸出端為第二階處理電路輸出的隨機(jī)數(shù)。
[0010]上述第三階處理電路的組合邏輯電路由并行的異或邏輯構(gòu)成，寄存器輸出并行數(shù)據(jù)連接到組合邏輯的輸入端，通過(guò)異或邏輯運(yùn)算后，輸出最終的隨機(jī)數(shù)。
[0011]上述第一階處理電路中的隨機(jī)數(shù)的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路里面的時(shí)鐘信號(hào)都有輸入時(shí)鐘提供。
[0012]本實(shí)用新型的優(yōu)點(diǎn)為:
[0013]a)輸出電路采用數(shù)字電路實(shí)現(xiàn)，結(jié)構(gòu)簡(jiǎn)單；
[0014]b)能夠根據(jù)需要，通過(guò)改變移位寄存器的個(gè)數(shù)，對(duì)電路進(jìn)行擴(kuò)展獲得任意位寬的隨機(jī)數(shù)序列；
[0015]c)對(duì)任意一個(gè)寄存器移位都會(huì)生成一組新的多位寬的隨機(jī)數(shù)序列。提高隨機(jī)數(shù)生成效率；
[0016]d)支持集成電路中的復(fù)用，并且易于實(shí)現(xiàn)；
[0017]e)電路通過(guò)三階處理電路對(duì)隨機(jī)數(shù)源進(jìn)行處理，并且通過(guò)控制電路對(duì)兩組寄存器進(jìn)行不同時(shí)移位，提高隨機(jī)數(shù)的質(zhì)量。
【附圖說(shuō)明】
[0018]圖1是本實(shí)用新型的技術(shù)方案示意圖；
[0019]圖2為米樣電路具體實(shí)施例不意圖；
[0020]圖3為N=4時(shí)MSB、LSB移位寄存器電路具體實(shí)施例示意圖；
[0021 ]圖4為寄存器移位控制電路具體實(shí)施例示意圖；
[0022]圖5為組合電路具體實(shí)施例示意圖。
【具體實(shí)施方式】
[0023]本實(shí)用新型在充分利用電路器件的基礎(chǔ)之上，附加LSB移位寄存器與MSB寄存器兩組寄存器在不同的移位控制之后進(jìn)行組合邏輯運(yùn)算獲得隨機(jī)數(shù)序列。本實(shí)用新型具有電路結(jié)構(gòu)簡(jiǎn)單，隨機(jī)數(shù)生成效率高、質(zhì)量高，易于實(shí)現(xiàn)，靈活調(diào)整的優(yōu)點(diǎn)。
[0024]下面結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步的詳細(xì)說(shuō)明。
[0025]如圖1，一種隨機(jī)數(shù)生成器的輸出電路，包括第一階處理電路中的隨機(jī)數(shù)的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路和第三階處理電路的組合電路;物理獲得的隨機(jī)數(shù)源連接采樣電路的輸入端，采樣電路的輸出端連接到兩個(gè)具有N個(gè)D觸發(fā)器組成的串轉(zhuǎn)并移位寄存器電路的輸入端，寄存器的輸出端連接到第三階處理電路的組合電路的輸入端，經(jīng)過(guò)組合運(yùn)算輸出多位寬隨機(jī)數(shù)。第一階處理電路中的隨機(jī)數(shù)的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路里面的時(shí)鐘信號(hào)都有輸入時(shí)鐘提供。
[0026]采樣電路，如圖2。采樣電路由一個(gè)異或邏輯電路、兩個(gè)D觸發(fā)器和一個(gè)緩沖器組成。隨機(jī)數(shù)源的輸入給異或邏輯的輸入端，異或的輸出給D觸發(fā)器的輸入端，D觸發(fā)器的輸出端一方面反饋給異或的輸入端，另一方面連接緩沖器的輸入端，緩沖器輸出采樣的隨機(jī)數(shù)。
[0027]如圖4。移位寄存器控制電路由兩個(gè)8進(jìn)制計(jì)數(shù)器、一個(gè)NAND和一個(gè)OR門(mén)電路組成，8進(jìn)制計(jì)數(shù)器I中的進(jìn)位連接到兩個(gè)門(mén)電路和8進(jìn)制計(jì)數(shù)器2的輸入端，計(jì)數(shù)器2的不同計(jì)數(shù)位分別連接到兩個(gè)門(mén)電路的輸入端，兩個(gè)門(mén)電路輸出端分別移位控制I和移位控制2。
[0028]如圖3。兩個(gè)移位寄存器電路都由4個(gè)D觸發(fā)器組成(N=4)，采樣電路輸出的信號(hào)經(jīng)過(guò)緩沖器連接到兩個(gè)移位寄存器電路鐘D觸發(fā)器的輸入端，4個(gè)D觸發(fā)器(首尾相連)，兩個(gè)移位寄存器的移位控制信號(hào)連接控制電路中的移位控制I和移位控制2，MSB移位寄存器電路并行輸出蟣3:0]，LSB移位寄存器電路并行輸出L[0:3]。
[0029]組合電路，如圖5。組合邏輯有異或電路組成，MSB移位寄存器電路并行輸出M[3:O]，LSB移位寄存器電路并行輸出L[0:3]分別連接到異或電路的輸入端，經(jīng)過(guò)異或運(yùn)算輸出位寬為4的隨機(jī)數(shù)0UT[3:0]，本實(shí)用新型可以根據(jù)需求改變N的值獲得任意位寬的隨機(jī)數(shù)。
[0030]同理，需要獲得位寬為5的隨機(jī)數(shù)，只需要將LSB移位寄存器電路和MSB移位寄存器電路的D觸發(fā)器增加到5個(gè)即可，輸出性能提升十分方便，每增加I個(gè)D觸發(fā)器，隨機(jī)數(shù)的輸出范圍呈量級(jí)增長(zhǎng)。
[0031]根據(jù)上述說(shuō)明書(shū)的圖示和操作指導(dǎo)，本實(shí)用新型所屬領(lǐng)域的技術(shù)人員還可以對(duì)上述實(shí)施方式進(jìn)行適當(dāng)?shù)淖兏托薷?。因此，本?shí)用新型并不局限于上面揭示和描述的【具體實(shí)施方式】，對(duì)本實(shí)用新型的一些修改和變更也應(yīng)當(dāng)落入本實(shí)用新型的權(quán)利要求的保護(hù)范圍內(nèi)。此外，盡管本說(shuō)明書(shū)中使用了一些特定的術(shù)語(yǔ)，但這些術(shù)語(yǔ)只是為了方便說(shuō)明，并不對(duì)本實(shí)用新型構(gòu)成任何限制。
【主權(quán)項(xiàng)】
1.一種隨機(jī)數(shù)生成器的輸出電路，包括: 第一階段處理電路，所述第一階段處理電路為一采樣電路，所述采樣電路對(duì)輸入的隨機(jī)數(shù)源進(jìn)行采樣處理，將采樣處理后的數(shù)源輸出； 第二階段處理電路，所述第二階段處理包括:MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路;所述采樣電路的輸出端接入MSB移位寄存器電路和LSB移位寄存器電路的輸入端;所述移位寄存器控制電路的輸出端連接MSB移位寄存器電路和LSB移位寄存器電路的輸入端； 第三階段處理電路，所述第三階段處理電路為組合電路，所述組合電路由并行的異或邏輯構(gòu)成;所述組合電路的輸入端接入MSB移位寄存器電路和LSB移位寄存器電路的輸出端，將MSB移位寄存器電路和LSB移位寄存器電路的輸出的數(shù)據(jù)通過(guò)異或邏輯后輸出。2.根據(jù)權(quán)利要求1所述的一種隨機(jī)數(shù)生成器的輸出電路，其特征在于:所述采樣電路由一個(gè)異或邏輯電路、兩個(gè)D觸發(fā)器和一個(gè)緩沖器組成，隨機(jī)數(shù)源輸入給異或邏輯的輸入端，異或邏輯的輸出端連接D觸發(fā)器的輸入端，D觸發(fā)器的輸出端反饋給異或的輸入端和連接緩沖器的輸入端，緩沖器輸出第一階段采樣的隨機(jī)數(shù)。3.根據(jù)權(quán)利要求1所述的一種隨機(jī)數(shù)生成器的輸出電路，其特征在于:所述移位寄存器控制電路是由加法器組成的控制電路，用于控制MSB移位寄存器電路和LSB移位寄存器電路的輸出。4.根據(jù)權(quán)利要求1所述的一種隨機(jī)數(shù)生成器的輸出電路，其特征在于:第一階處理電路中的隨機(jī)數(shù)的采樣電路、第二階處理電路中的MSB移位寄存器電路、LSB移位寄存器電路和移位寄存器控制電路里面的時(shí)鐘信號(hào)都有輸入時(shí)鐘提供。
【專利摘要】本實(shí)用新型公開(kāi)了一種隨機(jī)數(shù)生成器的輸出電路，包括：采樣電路進(jìn)行異或的邏輯運(yùn)算，進(jìn)行第一次隨機(jī)數(shù)的處理并輸出，從采樣電路輸出的數(shù)源輸入MSB移位寄存器電路和LSB移位寄存器電路中，由一連接MSB移位寄存器電路和LSB移位寄存器電路的移位寄存器控制電路來(lái)控制移位操作；MSB移位寄存器電路和LSB移位寄存器電路將移位寄存器控制后的結(jié)果數(shù)據(jù)輸出，再進(jìn)入組合電路中，進(jìn)行異或邏輯運(yùn)算，最終輸出隨機(jī)數(shù)。本實(shí)用新型結(jié)構(gòu)簡(jiǎn)單，對(duì)電路擴(kuò)展方便、隨機(jī)數(shù)生成率高，支持集成電路中的復(fù)用，并且易于實(shí)現(xiàn)。
【IPC分類(lèi)】G06F7/58
【公開(kāi)號(hào)】CN205210867
【申請(qǐng)?zhí)枴緾N201521037644
【發(fā)明人】翟江濤, 孫纘, 李瑋
【申請(qǐng)人】武漢芯昌科技有限公司
【公開(kāi)日】2016年5月4日
【申請(qǐng)日】2015年12月14日