用于嵌入式處理器的調(diào)試介入裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及處理器調(diào)試領(lǐng)域，尤其涉及一種用于嵌入式處理器的調(diào)試介入裝置。
【背景技術(shù)】
[0002]在嵌入式軟件架構(gòu)中，不同處理器的硬件接口與編程方法會有差異，不同操作系統(tǒng)提供的接口也會有差異，因此當(dāng)操作系統(tǒng)或處理器發(fā)生變化時，設(shè)備驅(qū)動與應(yīng)用程序都必須隨之做出修改，嵌入式軟件架構(gòu)存在如下幾個問題:降低了設(shè)備驅(qū)動與應(yīng)用程序的可移植性，增加了重復(fù)性勞動;應(yīng)用程序開發(fā)人員需要關(guān)注操作系統(tǒng)與處理器的細(xì)節(jié)，并且當(dāng)操作系統(tǒng)更換時，還需要重新熟悉新的操作系統(tǒng)與開發(fā)調(diào)試工具，增加了開發(fā)成本;基于上述架構(gòu)的模塊或設(shè)備之間，其定制式的通信方式增加了多設(shè)備的開發(fā)與運(yùn)營管理成本。

【發(fā)明內(nèi)容】

[0003]為了解決上述問題，本實用新型提供用于嵌入式處理器的調(diào)試介入裝置，是嵌入式處理器的硬件接口與操作系統(tǒng)接口匹配，無需關(guān)注使用的操作系統(tǒng)與處理器的接口，可以大幅度的提高基于嵌入式處理器的開發(fā)成本并縮短周期。
[0004]本實用新型一種用于嵌入式處理器的調(diào)試介入裝置是通過以下技術(shù)方案來實現(xiàn)的:
[0005]用于嵌入式處理器的調(diào)試介入裝置，包括接口模塊(11)、封裝模塊(12)、驅(qū)動模塊
(13)、中央處理器CPU(H)、數(shù)據(jù)收發(fā)模塊(15)、存儲模塊(16)、時鐘(17)和指示燈(18)，其特征在于:所述接口模塊(11)連接封裝模塊(12)，封裝模塊(12)分別連接驅(qū)動模塊(13)和中央處理器CPU(H)，驅(qū)動模塊(13)分別連接中央處理器CPU(H)和數(shù)據(jù)收發(fā)模塊(15)，數(shù)據(jù)收發(fā)模塊(15)連接中央處理器CPU(H)，所述存儲模塊(16)、時鐘(17)和指示燈(18)均連接中央處理器CPU( 14)。
[0006]所述接口模塊(11)與嵌入式處理器(2)相連接。
[0007]所述數(shù)據(jù)收發(fā)模塊(15)與PC機(jī)(3)相連接。
[0008]本實用新型具有的有益效果:本實用新型提供的調(diào)試介入裝置，嵌入式處理器通過調(diào)試介入裝置連接電腦，無需考慮嵌入式處理硬件接口是否與操作系統(tǒng)的接口匹配，大大縮短了處理器開發(fā)周期。
【附圖說明】
[0009]以下結(jié)合附圖所示實施例的【具體實施方式】，對本實用新型的上述內(nèi)容再作進(jìn)一步的詳細(xì)說明。
[0010]圖1為本實用新型的系統(tǒng)結(jié)構(gòu)圖。
[0011]圖中標(biāo)記:調(diào)試與管理裝置1、嵌入式處理器2、PC機(jī)3、接口模塊11、封裝模塊12、驅(qū)動模塊13、中央處理器CPUl 4、數(shù)據(jù)收發(fā)模塊15、存儲模塊16、時鐘17和指示燈18。
【具體實施方式】
[0012]本實用新型提供用于嵌入式處理器的調(diào)試介入裝置，是嵌入式處理器的硬件接口與操作系統(tǒng)接口匹配，無需關(guān)注使用的操作系統(tǒng)與處理器的接口，可以大幅度的提高基于嵌入式處理器的開發(fā)成本并縮短周期，如圖1所示，所述調(diào)試與管理裝置I包括接口模塊11、封裝模塊12、驅(qū)動模塊13、中央處理器CPUl4、數(shù)據(jù)收發(fā)模塊15、存儲模塊16、時鐘17和指示燈18。
[0013]所述接口模塊11將不同的操作系統(tǒng)接口程序之間的轉(zhuǎn)換，并通過封裝模塊12將操作系統(tǒng)的所有資源封裝，驅(qū)動模塊13提供嵌入式處理器2的硬件接口與操作系統(tǒng)的接口交互連接的標(biāo)準(zhǔn)化接口，數(shù)據(jù)收發(fā)模塊15連接PC機(jī)3，PC機(jī)3中設(shè)置有頁面操作界面，中央處理器CPUl 4統(tǒng)一控制封裝模塊12、驅(qū)動模塊13、數(shù)據(jù)收發(fā)模塊15、存儲模塊16、時鐘17和指示燈18，所述接口模塊11與嵌入式處理器2相連接。
[0014]嵌入式處理器2包括DSP、ARM、PPC、MIPS等處理器，各種處理器均可通過調(diào)試與管理裝置I里連接PC機(jī)進(jìn)行調(diào)試和管理，無需關(guān)注使用的操作系統(tǒng)與處理器的接口，可以大幅度的提高基于嵌入式處理器的開發(fā)成本并縮短周期。
[0015]本實用新型所舉實施方式或者實施例對本發(fā)明的目的、技術(shù)方案和優(yōu)點進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所舉實施方式或者實施例僅為本發(fā)明的優(yōu)選實施方式而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)對本發(fā)明所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.用于嵌入式處理器的調(diào)試介入裝置，包括接口模塊(11)、封裝模塊(12)、驅(qū)動模塊(13)、中央處理器CPU(H)、數(shù)據(jù)收發(fā)模塊(15)、存儲模塊(16)、時鐘(17)和指示燈(18)，其特征在于:所述接口模塊(11)連接封裝模塊(12)，封裝模塊(12)分別連接驅(qū)動模塊(13)和中央處理器CPU(H)，驅(qū)動模塊(13)分別連接中央處理器CPU(H)和數(shù)據(jù)收發(fā)模塊(15)，數(shù)據(jù)收發(fā)模塊(15)連接中央處理器CPU(H)，所述存儲模塊(16)、時鐘(17)和指示燈(18)均連接中央處理器CPU( 14)。2.根據(jù)權(quán)利要求1所述的用于嵌入式處理器的調(diào)試介入裝置，其特征在于:所述接口模塊(11)與嵌入式處理器(2)相連接。3.根據(jù)權(quán)利要求1所述的用于嵌入式處理器的調(diào)試介入裝置，其特征在于:所述數(shù)據(jù)收發(fā)模塊(15)與PC機(jī)(3)相連接。
【專利摘要】本實用新型提供用于嵌入式處理器的調(diào)試介入裝置，包括接口模塊（11）、封裝模塊（12）、驅(qū)動模塊（13）、中央處理器CPU（14）、數(shù)據(jù)收發(fā)模塊（15）、存儲模塊（16）和時鐘（17），所述接口模塊（11）連接封裝模塊（12），封裝模塊（12）分別連接驅(qū)動模塊（13）和中央處理器CPU（14），驅(qū)動模塊（13）分別連接中央處理器CPU（14）和數(shù)據(jù)收發(fā)模塊（15），數(shù)據(jù)收發(fā)模塊（15）連接中央處理器CPU（14），所述存儲模塊（16）和時鐘（17）均連接中央處理器CPU（14），使用本裝置開發(fā)處理器，無需關(guān)注使用的操作系統(tǒng)與處理器的接口，可以大幅度的提高基于嵌入式處理器的開發(fā)成本并縮短周期。
【IPC分類】G06F11/36
【公開號】CN205263796
【申請?zhí)枴緾N201521079625
【發(fā)明人】何宗彬, 李濤, 陳旭
【申請人】成都彬鴻科技有限公司
【公開日】2016年5月25日
【申請日】2015年12月23日