一種低功耗實時時鐘的制作方法
【專利摘要】本實用新型公開了一種低功耗實時時鐘，包括：時鐘發(fā)生電路、脈沖同步電路、門控電路和計時器；用于產(chǎn)生預(yù)設(shè)頻率的第一脈沖信號的時鐘發(fā)生電路通過脈沖同步電路與門控電路的輸入端相連；門控電路的輸出端與計時器的輸入端相連；脈沖同步電路用于對第一脈沖信號和主時鐘脈沖進行同步處理，產(chǎn)生第二脈沖信號，并將第二脈沖信號發(fā)送至門控電路；門控電路用于將第二脈沖信號轉(zhuǎn)換為第三脈沖信號，并將第三脈沖信號發(fā)送至計時器；計時器在第三信號的上升沿或下降沿執(zhí)行計數(shù)加一處理，輸出當(dāng)前計數(shù)值。該時鐘電路僅需要配置一套寄存器，需要占用的芯片面積小，具備低功耗特性，且生產(chǎn)成本低。
【專利說明】
一種低功耗實時時鐘
技術(shù)領(lǐng)域
[0001 ]本實用新型涉及實時時鐘技術(shù)領(lǐng)域，特別涉及一種低功耗實時時鐘。
【背景技術(shù)】
[0002]實時時鐘(Real Time Clock,RTC)芯片，能夠為電路系統(tǒng)提供精確的時間基準，是應(yīng)用最廣泛的芯片之一。主控芯片(Micro Control Unit，MCU)是目前應(yīng)用最為廣泛的SOC(System on Chip)芯片之一。對于主控芯片而言，實時時鐘的基本功能包括萬年歷和鬧鐘。隨著設(shè)計復(fù)雜度和制造集成度的不斷提升，主控芯片對實時時鐘的功耗和面積的要求也越來越嚴格。
[0003]目前廣泛應(yīng)用的實時時鐘結(jié)構(gòu)框架如圖1所示。32768Hz晶體振蕩器作為時鐘源，使計數(shù)器產(chǎn)生周期為Is的脈沖信號。計數(shù)器驅(qū)動計時器進行時間(年月日時分秒)的累加，并把計時結(jié)果同步給主時鐘域(pc Ik時鐘域)，從而實現(xiàn)萬年歷的功能。在32768時鐘域和pclk時鐘域各配置一組寄存器用來儲存鬧鐘時間，這樣在pclk時鐘域設(shè)置的鬧鐘時間就可以同步給32768時鐘域寄存器，當(dāng)32768時鐘域的鬧鐘寄存器與計時器時間匹配時，產(chǎn)生鬧鐘中斷信號，從而實現(xiàn)鬧鐘功能。
[0004]現(xiàn)在廣泛應(yīng)用的實時時鐘設(shè)計方案中，在32768時鐘域和總線pclk時鐘域中，各需要配置一套寄存器，進行兩個時鐘域的數(shù)據(jù)交互。由于設(shè)計所需要寄存器的數(shù)量多，傳統(tǒng)實時時鐘設(shè)計需要占用的芯片面積大，電路的功耗難以有效降低。
[0005]公開于該【背景技術(shù)】部分的信息僅僅旨在增加對本實用新型的總體背景的理解，而不應(yīng)當(dāng)被視為承認或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。
【實用新型內(nèi)容】
[0006]本實用新型的目的在于提供一種低功耗實時時鐘，從而克服傳統(tǒng)實時時鐘功耗較大的缺陷。
[0007]為實現(xiàn)上述目的，本實用新型提供了一種低功耗實時時鐘，包括:時鐘發(fā)生電路、脈沖同步電路、門控電路和計時器；
[0008]用于產(chǎn)生預(yù)設(shè)頻率的第一脈沖信號的時鐘發(fā)生電路通過脈沖同步電路與門控電路的輸入端相連；門控電路的輸出端與計時器的輸入端相連；
[0009]脈沖同步電路用于對第一脈沖信號和主時鐘脈沖進行同步處理，產(chǎn)生第二脈沖信號，并將第二脈沖信號發(fā)送至門控電路；
[0010]門控電路用于將第二脈沖信號轉(zhuǎn)換為第三脈沖信號，并將第三脈沖信號發(fā)送至計時器；
[0011]計時器在第三脈沖信號的上升沿或下降沿執(zhí)行計數(shù)加一處理，輸出當(dāng)前計數(shù)值。
[0012]在上述技術(shù)方案中，時鐘發(fā)生電路包括:晶振電路和分頻器;晶振電路與分頻器相連；
[0013]晶振電路用于產(chǎn)生初始時鐘信號，分頻器用于對初始時鐘信號進行分頻處理，輸出第一脈沖信號。
[0014]在上述技術(shù)方案中，晶振電路為32768Hz晶體振蕩器。
[0015]在上述技術(shù)方案中，還包括配置寄存器;配置寄存器與計時器相連；
[0016]配置寄存器用于存儲計時器的初始配置值。
[0017]在上述技術(shù)方案中，還包括鬧鐘寄存器;鬧鐘寄存器與計時器相連；
[0018]鬧鐘寄存器用于存儲鬧鐘的時間信息。
[0019]在上述技術(shù)方案中，第二脈沖信號的占空比大于第三脈沖信號的占空比。
[0020]在上述技術(shù)方案中，第一脈沖信號的頻率為預(yù)設(shè)頻率、占空比為50%;
[0021]第二脈沖信號的頻率為預(yù)設(shè)頻率、占空比為1/P;
[0022]第三脈沖信號的頻率為預(yù)設(shè)頻率、占空比為1/2P;其中，P為主時鐘脈沖頻率的數(shù)值。
[0023]在上述技術(shù)方案中，該預(yù)設(shè)頻率為1Hz。
[0024]本實用新型實施例提供的一種低功耗實時時鐘，計時器和鬧鐘寄存器在同一個時鐘域，就可以實現(xiàn)萬年歷和鬧鐘功能；時鐘發(fā)生電路產(chǎn)生的第一脈沖信號直接發(fā)送至位于主時鐘域的脈沖同步電路，不需要在時鐘發(fā)生電路所在的時鐘域內(nèi)進行計時器計數(shù)，從而時鐘發(fā)生電路所在的時鐘域不需要配置寄存器，從而需要占用的芯片面積小、且可以降低電路功耗。該實時時鐘通過門控電路產(chǎn)生第三脈沖信號，計時器只需要在上升沿或下降沿進行計時，計時器動作大大減少，動態(tài)功耗也隨之大幅降低。同時，以占空比很小的第三脈沖信號進行計數(shù)，可以提高計數(shù)的準確度。該時鐘電路僅需要在pclk時鐘域配置一套寄存器，需要占用的芯片面積小，因此，該設(shè)計在具備低功耗特性的同時，還具有低成本的優(yōu)勢。
【附圖說明】
[0025]圖1是現(xiàn)有技術(shù)中實時時鐘的結(jié)構(gòu)圖；
[0026]圖2是本實用新型實施例中低功耗實時時鐘的第一結(jié)構(gòu)圖；
[0027]圖3是本實用新型實施例中低功耗實時時鐘的第二結(jié)構(gòu)圖。
【具體實施方式】
[0028]下面結(jié)合附圖，對本實用新型的【具體實施方式】進行詳細描述，但應(yīng)當(dāng)理解本實用新型的保護范圍并不受【具體實施方式】的限制。
[0029]除非另有其它明確表示，否則在整個說明書和權(quán)利要求書中，術(shù)語“包括”或其變換如“包含”或“包括有”等等將被理解為包括所陳述的元件或組成部分，而并未排除其它元件或其它組成部分。
[0030]如圖2至圖3所示，本實用新型實施例提供一種低功耗實時時鐘，包括:時鐘發(fā)生電路1、脈沖同步電路20、門控電路30和計時器40。
[0031]具體參見圖2所示，該時鐘發(fā)生電路10用于產(chǎn)生預(yù)設(shè)頻率的第一脈沖信號，且時鐘發(fā)生電路10通過脈沖同步電路20與門控電路30的輸入端相連；門控電路30的輸出端與計時器40的輸入端相連。時鐘發(fā)生電路10產(chǎn)生的第一脈沖信號直接發(fā)送至位于pclk時鐘域(SP主時鐘域)的脈沖同步電路20，不需要在時鐘發(fā)生電路10所在的時鐘域(如32768時鐘域)內(nèi)進行計時器計數(shù)，從而時鐘發(fā)生電路10所在的時鐘域不需要配置寄存器。
[0032]脈沖同步電路20用于對第一脈沖信號和主時鐘脈沖進行同步處理，產(chǎn)生第二脈沖信號，并將第二脈沖信號發(fā)送至門控電路30。第二脈沖信號的頻率與第一脈沖信號的頻率相同，且第二脈沖信號的占空比小于第一脈沖信號的占空比，即第二脈沖信號的脈沖寬度比較小。
[0033]同時，門控電路30用于將第二脈沖信號轉(zhuǎn)換為第三脈沖信號，并將第三脈沖信號發(fā)送至計時器40。第二脈沖信號的占空比大于第三脈沖信號的占空比，即第三脈沖信號的脈沖寬度更小。
[0034]計時器40在第三脈沖信號的上升沿或下降沿執(zhí)行計數(shù)加一處理，輸出當(dāng)前計數(shù)值。輸出的當(dāng)前計數(shù)值即為當(dāng)前時間的數(shù)值。該實時時鐘通過門控電路產(chǎn)生第三脈沖信號，計時器只需要在上升沿或下降沿進行計時，計時器動作大大減少，動態(tài)功耗也隨之大幅降低。同時，由于以占空比較大的脈沖信號進行計數(shù)時，容易因為脈沖信號的毛刺產(chǎn)生計數(shù)錯誤的問題，故以占空比很小的第三脈沖信號進行計數(shù)，可以提高計數(shù)的準確度。
[0035]本實用新型實施例提供的一種低功耗實時時鐘，時鐘發(fā)生電路產(chǎn)生的第一脈沖信號直接發(fā)送至位于主時鐘域的脈沖同步電路，不需要在時鐘發(fā)生電路所在的時鐘域內(nèi)進行計時器計數(shù)，從而時鐘發(fā)生電路所在的時鐘域不需要配置寄存器，從而需要占用的芯片面積小、且可以降低電路功耗。該實時時鐘通過門控電路產(chǎn)生第三脈沖信號，計時器只需要在上升沿或下降沿進行計時，計時器動作大大減少，動態(tài)功耗也隨之大幅降低。同時，以占空比很小的第三脈沖信號進行計數(shù)，可以提高計數(shù)的準確度。
[0036]具體的，參見圖3所不，時鐘發(fā)生電路10包括:晶振電路101和分頻器102;晶振電路101與分頻器102相連;晶振電路101用于產(chǎn)生初始時鐘信號，分頻器102用于對初始時鐘信號進行分頻處理，輸出第一脈沖信號。其中，晶振電路101具體為32768Hz晶體振蕩器。優(yōu)選的，第一脈沖信號的頻率為預(yù)設(shè)頻率1Hz、占空比為50%。
[0037]同時，第二脈沖信號的頻率為預(yù)設(shè)頻率IHz、占空比為I/P。第三脈沖信號的頻率為預(yù)設(shè)頻率IHz、占空比為1/2P;其中，P為主時鐘脈沖頻率的數(shù)值。一般主時鐘脈沖頻率為MHz級別，故P可以為百萬級別的數(shù)值。例如，主時鐘脈沖頻率為1MHz，則P為10 X 106，第三脈沖信號可以作為一個瞬時脈沖信號。
[0038]本實用新型實施例提供的低功耗實時時鐘，包含2個不同時鐘域的電路。在第一個時鐘域(即32768時鐘域)，一個32768Hz的晶體振蕩器通過分頻，給另一個時鐘域(即主時鐘域)發(fā)送頻率為IHz的時鐘信號(即第一脈沖信號)；在pclk時鐘域，通過同步處理和門控電路將送來的時鐘信號進行處理，變?yōu)橐粋€頻率為IHz，占空比為1/2P的第三脈沖信號，極大的減少了RTC計時器的動態(tài)功耗。同時，用該第三脈沖信號再計時。即，一個時鐘域產(chǎn)生IHz的時鐘信號，另一個主時鐘域進行計時。由于采用了雙時鐘域的設(shè)計，因此，除了 IHz的時鐘信號，不需要進行其他跨時鐘域的信號同步操作，就可以達到優(yōu)化電路，減少寄存器的目的。計時器位于pclk時鐘域，從而大大減少了所需寄存器的個數(shù)。并且通過設(shè)計上增加一個門控電路，減少了計時器的動態(tài)功耗。具有設(shè)計簡單、可靠兼容性好的特點，并能實現(xiàn)低功耗和低成本的目的。
[0039]優(yōu)選的，參見圖3所示，該實時時鐘還包括配置寄存器50;配置寄存器50與計時器40相連;配置寄存器50用于存儲計時器40的初始配置值(年月日時分秒)，即通過該初始配置值確定計時器的初始值。
[0040]同時，該實時時鐘還包括鬧鐘寄存器60;鬧鐘寄存器60與計時器40相連；鬧鐘寄存器60用于存儲鬧鐘的時間信息。當(dāng)計時器40的當(dāng)前計數(shù)值與鬧鐘存儲器60中的鬧鐘時間相匹配時，即可以產(chǎn)生鬧鐘。
[0041]本實用新型實施例提供的一種低功耗實時時鐘，計時器和鬧鐘寄存器在同一個時鐘域，就可以實現(xiàn)萬年歷和鬧鐘功能；時鐘發(fā)生電路產(chǎn)生的第一脈沖信號直接發(fā)送至位于主時鐘域的脈沖同步電路，不需要在時鐘發(fā)生電路所在的時鐘域內(nèi)進行計時器計數(shù)，從而時鐘發(fā)生電路所在的時鐘域不需要配置寄存器，從而需要占用的芯片面積小、且可以降低電路功耗。該實時時鐘通過門控電路產(chǎn)生第三脈沖信號，計時器只需要在上升沿或下降沿進行計時，計時器動作大大減少，動態(tài)功耗也隨之大幅降低。同時，以占空比很小的第三脈沖信號進行計數(shù)，可以提高計數(shù)的準確度。該時鐘電路僅需要在pclk時鐘域配置一套寄存器，需要占用的芯片面積小，因此，該設(shè)計在具備低功耗特性的同時，還具有低成本的優(yōu)勢。
[0042]前述對本實用新型的具體示例性實施方案的描述是為了說明和例證的目的。這些描述并非想將本實用新型限定為所公開的精確形式，并且很顯然，根據(jù)上述教導(dǎo)，可以進行很多改變和變化。對示例性實施例進行選擇和描述的目的在于解釋本實用新型的特定原理及其實際應(yīng)用，從而使得本領(lǐng)域的技術(shù)人員能夠?qū)崿F(xiàn)并利用本實用新型的各種不同的示例性實施方案以及各種不同的選擇和改變。本實用新型的范圍意在由權(quán)利要求書及其等同形式所限定。
【主權(quán)項】
1.一種低功耗實時時鐘，其特征在于，包括:時鐘發(fā)生電路、脈沖同步電路、門控電路和計時器； 用于產(chǎn)生預(yù)設(shè)頻率的第一脈沖信號的所述時鐘發(fā)生電路通過所述脈沖同步電路與所述門控電路的輸入端相連;所述門控電路的輸出端與所述計時器的輸入端相連； 所述脈沖同步電路用于對所述第一脈沖信號和主時鐘脈沖進行同步處理，產(chǎn)生第二脈沖信號，并將所述第二脈沖信號發(fā)送至所述門控電路； 所述門控電路用于將所述第二脈沖信號轉(zhuǎn)換為第三脈沖信號，并將所述第三脈沖信號發(fā)送至所述計時器； 所述計時器在所述第三脈沖信號的上升沿或下降沿執(zhí)行計數(shù)加一處理，輸出當(dāng)前計數(shù)值。2.根據(jù)權(quán)利要求1所述的實時時鐘，其特征在于，所述時鐘發(fā)生電路包括:晶振電路和分頻器;所述晶振電路與所述分頻器相連； 所述晶振電路用于產(chǎn)生初始時鐘信號，所述分頻器用于對所述初始時鐘信號進行分頻處理，輸出第一脈沖信號。3.根據(jù)權(quán)利要求2所述的實時時鐘，其特征在于，所述晶振電路為32768Hz晶體振蕩器。4.根據(jù)權(quán)利要求1-3任一所述的實時時鐘，其特征在于，還包括配置寄存器;所述配置寄存器與所述計時器相連； 所述配置寄存器用于存儲計時器的初始配置值。5.根據(jù)權(quán)利要求1-3任一所述的實時時鐘，其特征在于，還包括鬧鐘寄存器;所述鬧鐘寄存器與所述計時器相連； 所述鬧鐘寄存器用于存儲鬧鐘的時間信息。6.根據(jù)權(quán)利要求1-3任一所述的實時時鐘，其特征在于，所述第二脈沖信號的占空比大于所述第三脈沖信號的占空比。7.根據(jù)權(quán)利要求6所述的實時時鐘，其特征在于，所述第一脈沖信號的頻率為預(yù)設(shè)頻率、占空比為50%; 所述第二脈沖信號的頻率為預(yù)設(shè)頻率、占空比為1/P; 所述第三脈沖信號的頻率為預(yù)設(shè)頻率、占空比為1/2P;其中，P為主時鐘脈沖頻率的數(shù)值。8.根據(jù)權(quán)利要求1或7所述的實時時鐘，其特征在于，所述預(yù)設(shè)頻率為IHz。
【文檔編號】G06F1/14GK205540397SQ201620320748
【公開日】2016年8月31日
【申請日】2016年4月15日
【發(fā)明人】陳鈺哲, 朱忠平, 周翔, 周芝梅, 趙東艷, 邵瑾
【申請人】北京智芯微電子科技有限公司, 國家電網(wǎng)公司