專利名稱：金融稅控收款機的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與電子收款機有關(guān)，尤其與稅控收款機有關(guān)。
背景技術(shù)：
長期以來，為了解決各類電子信息終端對數(shù)據(jù)的非易失性存儲要求，人們一直尋求一種可靠而低成本的有效解決方案，稅控收款機是這種典型需要低成本有效解決掉電后數(shù)據(jù)非易失性存儲的信息終端設(shè)備。目前的稅控收款機或金融稅控收款機均使用電池+SRAM來保存設(shè)備掉電后關(guān)鍵數(shù)據(jù)信息。但各類電池包括可充電電池的放電時間有限，因而關(guān)鍵信息保存的時間有限，而且電池的故障率與可靠性也很難滿足保存關(guān)鍵信息的要求。
發(fā)明的內(nèi)容本發(fā)明的目的是提供一種數(shù)據(jù)非易失性存儲可靠而成本低的金融稅控收款機。
本發(fā)明是這樣實現(xiàn)的本發(fā)明金融稅控收款機，微控制器1通過存儲器總線與存儲器連接，通過I/O接口總線與加解密裝置、磁卡閱讀卡、IC卡讀寫器、打印機、顯示器、操作健盤、網(wǎng)絡(luò)連接，微控制器1與時鐘芯片5連接，所述的存儲器有DRAM動態(tài)存貯器2和FLASH存貯器3，電源4通過超級電容大延時保護電路6與微控制器1連接。
超級電容大延時保護電路6由二極管、電容和運算放大器組成，二極管D1的正極端接電源輸出并通過電阻R2接運算放大器的正相輸入端，此端還與并聯(lián)的電阻R2，電容C1的一端連接，并聯(lián)電路的另一端接地，二極管D1的負極端接并聯(lián)的電容C2和電容C3，此端還接運算放大器的反相輸入端，電容并聯(lián)電路的另一端接地，運算放大器的輸出端接微控制器1的中斷信號線。
本發(fā)明的FLASH存儲器對寫入的信息不需要電池即可長期保存，但其擦寫次數(shù)有限(10萬次)，因此過去的稅控收款機只用FLASH存儲執(zhí)行程序，用電池+SRAM來保存數(shù)據(jù)。為了克服FLASH存儲擦寫次數(shù)有限的缺陷，在機器上電工作時數(shù)據(jù)暫時保存在DRAM存儲器中，只有當(dāng)?shù)綦姇r才將暫時保存在DRAM存儲器中的數(shù)據(jù)回寫到FLASH存儲器中。本發(fā)明包括有一超級電容大延時保護電路6，當(dāng)?shù)綦姇r該電路通過中斷方法通知微控制器MCU，在延時保護電路的延時時間內(nèi)微控制器MCU及時將暫時保存在DRAM存儲器中的數(shù)據(jù)回寫到FLASH存儲器中。
通過掉電延時保護電路減少FLASH存貯器的擦寫次數(shù)，達到延長FLASH存貯器的使用壽命，從而達到取代SRAM存貯器。由于終端裝置中取消了SRAM存儲器，因而可以省去SRAM所需要的電池。各類電池包括可充電電池的壽命與可靠性比起半導(dǎo)體電子器件都是很有限的，因此電池的取消也增加了產(chǎn)品的可靠性與使用壽命，增加了數(shù)據(jù)存儲的可靠性與安全性，降低了產(chǎn)品的維護成本。同時FLASM存儲器的單位存儲容量成本也只是SRAM存儲器的幾十分之一。因此本發(fā)明大大提高了產(chǎn)品的總體可靠性、使用壽命、可維護性，可大大降低了產(chǎn)品的成本。


圖1為本發(fā)明的電路原理圖。
具體實施例方式本發(fā)明為一種金融稅控收款機，包括有微控制器MCU1、DRAM動態(tài)存儲器2、FLASH存儲器3、電源4、時鐘裝置5、超級電容大延時保護電路6、還包括與微控制器MCU的I/O接口總線相連的輸入鍵盤7、顯示器8、打印機9、IC卡讀寫器10、磁卡閱讀器11、加解密裝置12、TCP/IP通信口13或/和無線網(wǎng)絡(luò)通信口14或/和PSTN電話網(wǎng)絡(luò)通信口15。FLASH存儲器中至少有操作系統(tǒng)及銀行卡支付消費、現(xiàn)金支付消費、數(shù)據(jù)傳輸、打印稅務(wù)發(fā)票、存儲和/或傳輸稅控數(shù)據(jù)的稅務(wù)征控管理程序，并用FLASH存儲器取代原SRAM靜態(tài)存儲器用于數(shù)據(jù)存儲，微控制器MCU為32位或16位，加解密裝置12由處理器及外圍接口電路、顯示器及接口電路、加密鍵盤及接口電路組成。具有錢箱接口電路，可驅(qū)動、控制錢箱。
超及電容大延時保護電路6由電阻，電容和運算放大器組成。電源模塊4的+5V輸出端接二極管D1正極，通過R1接R2、C1并聯(lián)電路一端和運算放大器的正相輸入端，二極管D1的負極通過熔斷器接C2，C3并聯(lián)電路的一端和運算放大器的反相輸入端，并聯(lián)電路的另一端接地，運算放大器的輸出接微控制器MCU。
權(quán)利要求
1.金融稅控收款機，微控制器(1)通過存儲器總線與存儲器連接，通過I/O接口總線與加解密裝置、磁卡閱讀卡、IC卡讀寫器、打印機、顯示器、操作健盤、網(wǎng)絡(luò)連接，微控制器(1)與時鐘芯片(5)連接，其特征在于所述的存儲器有DRAM動態(tài)存貯器(2)和FLASH存貯器(3)，電源(4)通過超級電容大延時保護電路(6)與微控制器(1)連接。
2.根據(jù)權(quán)利要求1所述的金融稅控收款機，其特征在于超級電容大延時保護電路(6)由二極管、電容和運算放大器組成，二極管D1的正極端接電源輸出并通過電阻R2接運算放大器的正相輸入端，此端還與并聯(lián)的電阻R2，電容C1的一端連接，并聯(lián)電路的另一端接地，二極管D1的負極端接并聯(lián)的電容C2和電容C3，此端還接運算放大器的反相輸入端，電容并聯(lián)電路的另一端接地，運算放大器的輸出端接微控制器的(1)中斷信號線。
全文摘要
本發(fā)明為金融稅控收款機，微控制器(1)通過存儲器總線與存儲器連接，通過I/O接口總線與加解密裝置、磁卡閱讀卡、IC卡讀寫器、打印機、顯示器、操作健盤、網(wǎng)絡(luò)連接，微控制器(1)與時鐘芯片(5)連接，所述的存儲器有DRAM動態(tài)存貯器(2)和FLASH存貯器(3)，電源(4)通過超級電容大延時保護電路(6)與微控制器(1)連接。Flash用于數(shù)據(jù)存儲，te使用SRAM靜態(tài)存儲器用于數(shù)據(jù)存儲，有更高的可靠性、更長的使用壽命、更低的成本。
文檔編號G07G1/12GK1601566SQ200410040758
公開日2005年3月30日 申請日期2004年9月30日 優(yōu)先權(quán)日2004年9月30日
發(fā)明者甘國工 申請人:甘國工