專(zhuān)利名稱(chēng)：基于pci總線(xiàn)接口芯片和cpld芯片的稅控核驗(yàn)卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息安全領(lǐng)域技術(shù)，具體地說(shuō)是一種基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡。
背景技術(shù)：
納稅人在生產(chǎn)經(jīng)營(yíng)過(guò)程中，在開(kāi)具發(fā)票時(shí)所使用的具備稅務(wù)機(jī)關(guān)能夠監(jiān)控應(yīng)稅收入的產(chǎn)品為稅控裝置。發(fā)票的防偽碼是隨機(jī)生成的，即納稅人在使用稅控裝置打印發(fā)票時(shí)，稅控IC卡可根據(jù)發(fā)票的金額、稅控裝置號(hào)、發(fā)票號(hào)碼、開(kāi)票日期等參數(shù)計(jì)算產(chǎn)生一個(gè)特定的防偽碼，并打印在發(fā)票上。目前稅控行業(yè)中存在偷稅漏稅、假發(fā)票泛濫、管理漏洞等問(wèn)題。若能在發(fā)票的防偽碼上嚴(yán)格控制核驗(yàn)，則可提高發(fā)票的防偽性。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)任務(wù)是提供一種能有效核驗(yàn)發(fā)票的防偽碼的正確性，同時(shí)具備數(shù)據(jù)的可靠存儲(chǔ)、防止篡改的功能，可以滿(mǎn)足稅務(wù)機(jī)關(guān)發(fā)票管理的要求的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡。本發(fā)明的技術(shù)任務(wù)是按以下方式實(shí)現(xiàn)的，該稅控核驗(yàn)卡包括總控CPLD芯片、8片控制CPLD芯片、8片密碼算法芯片、8片雙口 RAM芯片、PCI總線(xiàn)接口芯片、PCI配置芯片、晶體振蕩器、PCI總線(xiàn)；總控CPLD芯片連接控制8片控制CPLD芯片；8片控制CPLD芯片每片均連接有I片雙口 RAM芯片，雙口 RAM芯片再連接有I片密碼算法芯片；總控CPLD芯片連接PCI總線(xiàn)接口芯片，PCI總線(xiàn)接口芯片連接PCI配置芯片；晶體振蕩器提供8片密碼算法芯片的工作主頻；PCI總線(xiàn)接口芯片連接PCI總線(xiàn)。總控CPLD芯片采用美國(guó)Altera公司MAX 7000系列的EPM7128SLC84型號(hào)芯片，總控CPLD芯片稅控核驗(yàn)卡各芯片模塊的工作，通過(guò)編程實(shí)現(xiàn)該稅控核驗(yàn)卡的地址空間的轉(zhuǎn)換和8片控制CPLD芯片中斷的處理以及產(chǎn)生8個(gè)雙口 RAM芯片的片選信號(hào)。EPM7128SLC84型號(hào)芯片總引腳數(shù)84，其中IO引腳數(shù)68，含有2500個(gè)門(mén)，128個(gè)宏單元，8個(gè)邏輯陣列塊；該芯片是稅控核驗(yàn)卡的控制核心，在設(shè)計(jì)中通過(guò)編程實(shí)現(xiàn)以下功倉(cāng)泛:
(I)提供稅控核驗(yàn)卡IO空間的地址O 3，其中:
O 2地址對(duì)應(yīng)稅控核驗(yàn)卡的唯一卡號(hào)，驅(qū)動(dòng)程序讀此地址得到一個(gè)24BIT的唯一卡
號(hào);
O地址也復(fù)用為稅控核驗(yàn)卡的總復(fù)位口，驅(qū)動(dòng)程序向此地址寫(xiě)入數(shù)據(jù)使稅控核驗(yàn)卡復(fù)位，寫(xiě)第一次使稅控核驗(yàn)卡處于復(fù)位狀態(tài)，寫(xiě)第二次使稅控核驗(yàn)卡處于正常狀態(tài)；
3地址為稅控核驗(yàn)卡的中斷查詢(xún)地址，驅(qū)動(dòng)程序通過(guò)讀此地址得到稅控核驗(yàn)卡中發(fā)中斷的控制CPLD芯 片的序號(hào)；(2)對(duì)內(nèi)存地址譯碼，產(chǎn)生8個(gè)雙口 RAM芯片的片選信號(hào)。片控制CPLD芯片均采用美國(guó)Altera公司MAX 7000系列的EPM7064SLC44型號(hào)芯片；8片控制CPLD芯片均通過(guò)各自對(duì)應(yīng)的雙口 RAM芯片實(shí)現(xiàn)與各自對(duì)應(yīng)的密碼算法芯片的連接，通過(guò)可編程技術(shù)完成對(duì)密碼算法芯片的控制。EPM7064SLC44型號(hào)芯片總引腳數(shù)44，其中IO引腳數(shù)36，含有1250個(gè)門(mén)，64個(gè)宏單元，4個(gè)邏輯陣列塊；主要功能是控制密碼算法芯片的工作。該稅控核驗(yàn)卡工作過(guò)程中，控制CPLD芯片把數(shù)據(jù)包依次傳入對(duì)應(yīng)的雙口 RAM芯片中，對(duì)應(yīng)的密碼算法芯片從雙口 RAM芯片中取出數(shù)據(jù)包進(jìn)行運(yùn)算；待密碼算法芯片運(yùn)算完成后再將數(shù)據(jù)包寫(xiě)回到雙口 RAM芯片中，此時(shí)控制CPLD芯片再將運(yùn)算完成的數(shù)據(jù)包上傳到上位機(jī)并產(chǎn)生中斷，至此完成一次數(shù)據(jù)包的控制流程。通過(guò)循環(huán)控制直到處理完上位機(jī)的所有數(shù) 據(jù)包后，可以核驗(yàn)一次發(fā)票的防偽碼的正確性。片密碼算法芯片均采用稅控專(zhuān)用密碼算法芯片SSX12-A型號(hào)芯片，密碼算法芯片依據(jù)稅控密碼算法進(jìn)行數(shù)據(jù)的加解密、核驗(yàn)運(yùn)算。SSX12-A型號(hào)芯片專(zhuān)門(mén)用于稅控等信息安全領(lǐng)域，功能主要有生成密鑰、數(shù)據(jù)加密、解密、核驗(yàn)支付密碼等，有效保證用戶(hù)進(jìn)行交易時(shí)數(shù)據(jù)的安全性。其主要特點(diǎn)為:每片SSX12-A型號(hào)芯片均有各自獨(dú)立的ID號(hào)，所有密碼運(yùn)算均在片內(nèi)完成，支持3.3V或5V雙工作電壓，當(dāng)工作主頻為12MHz時(shí)，核驗(yàn)支付密碼速度大于140次/秒。片雙口 RAM芯片均采用IDT公司的IDT7130型號(hào)芯片，每片雙口 RAM芯片均是各自對(duì)應(yīng)連接的密碼算法芯片的輸入輸出緩沖區(qū)，與每片雙口 RAM芯片對(duì)應(yīng)的密碼算法芯片和控制CPLD芯片通過(guò)各自獨(dú)立的端口分別控制此雙口 RAM芯片的讀寫(xiě)。IDT7130型號(hào)芯片是IDT公司出品的高速lKX8bit的雙口靜態(tài)SRAM (StaticRandom Access Memory靜態(tài)隨機(jī)處理內(nèi)存),具有高速訪(fǎng)問(wèn)速度和低功耗的特點(diǎn)?？偩€(xiàn)接口芯片采用PLX公司的PLX9052型號(hào)芯片，PCI總線(xiàn)接口芯片用于實(shí)現(xiàn)與PCI總線(xiàn)的接口邏輯。PLX9052型號(hào)芯片是一個(gè)32位PCI總線(xiàn)目標(biāo)接口電路芯片，功耗低，采用PQFP型160引腳封裝，符合PCI2.1規(guī)范，它的局部總線(xiàn)可以通過(guò)編程設(shè)置為8/16/32位的總線(xiàn)，數(shù)據(jù)傳送率可達(dá)到132MB/S。上位機(jī)發(fā)送的數(shù)據(jù)包通過(guò)PCI總線(xiàn)接口芯片的中轉(zhuǎn)送到稅控核驗(yàn)卡上對(duì)應(yīng)的8個(gè)密碼算法芯片的控制單元。配置芯片采用Microchip公司的93LC46B型號(hào)EEPROM芯片，PCI配置芯片用于配置PCI總線(xiàn)接口芯片。93LC46B型號(hào)EEPROM芯片其容量為1Kbit，PDIP-8封裝，用來(lái)存儲(chǔ)PCI總線(xiàn)接口芯片的配置信息。稅控核驗(yàn)卡每次上電后PCI總線(xiàn)接口芯片首先從PCI配置芯片里加載配置信息進(jìn)行初始化。晶體振蕩器采用12MHz的有源晶體振蕩器，提供密碼算法芯片的工作時(shí)鐘頻率。CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件。EEPROM(Electrically Erasable Programmable Read-Only Memory),電可擦可編程只讀存儲(chǔ)器一一種掉電后數(shù)據(jù)不丟失的存儲(chǔ)芯片。本發(fā)明的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡用于稅控領(lǐng)域的核驗(yàn)防偽碼業(yè)務(wù)，在使用過(guò)程中需要和加密卡配合使用。通過(guò)自身提供的8片密碼算法芯片對(duì)加密卡生成的發(fā)票的防偽碼進(jìn)行核驗(yàn)對(duì)比，從而確定防偽碼的正確性，只有核驗(yàn)正確的防偽碼才能打印到票據(jù)上。通過(guò)此步驟打印的發(fā)票很難被篡改，從而可以滿(mǎn)足稅務(wù)機(jī)關(guān)對(duì)發(fā)票管理和身份認(rèn)證的要求。本發(fā)明的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡具有以下優(yōu)點(diǎn):能有效核驗(yàn)發(fā)票的防偽碼的正確性，同時(shí)具備數(shù)據(jù)的可靠存儲(chǔ)、防止篡改的功能，可以滿(mǎn)足稅務(wù)機(jī)關(guān)發(fā)票管理的要求；因而，具有很好的推廣使用價(jià)值。


下面結(jié)合附圖對(duì)本發(fā)明進(jìn)一步說(shuō)明。附圖1為基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡的結(jié)構(gòu)框圖。
具體實(shí)施例方式參照說(shuō)明書(shū)附圖和具體實(shí)施例對(duì)本發(fā)明的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡作以下詳細(xì)地說(shuō)明。實(shí)施例:
本發(fā)明的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，該稅控核驗(yàn)卡包括總控CPLD芯片、8片控制CPLD芯片、8片密碼算法芯片、8片雙口 RAM芯片、PCI總線(xiàn)接口芯片、PCI配置芯片、晶體振蕩器、PCI總線(xiàn)；總控CPLD芯片連接控制8片控制CPLD芯片；8片控制CPLD芯片每片均連接有I片雙口 RAM芯片，雙口 RAM芯片再連接有I片密碼算法芯片；總控CPLD芯片連接PCI總線(xiàn)接口芯片，PCI總線(xiàn)接口芯片連接PCI配置芯片；晶體振蕩器提供8片密碼算法芯片的工作主頻；PCI總線(xiàn)接口芯片連接PCI總線(xiàn)。總控CPLD芯片采用美國(guó)Altera公司MAX 7000系列的EPM7128SLC84型號(hào)芯片，總控CPLD芯片稅控核驗(yàn)卡各芯片模塊的工作，通過(guò)編程實(shí)現(xiàn)該稅控核驗(yàn)卡的地址空間的轉(zhuǎn)換和8片控制CPLD芯片中斷的處理以及產(chǎn)生8個(gè)雙口 RAM芯片的片選信號(hào)。EPM7128SLC84型號(hào)芯片總引腳數(shù)84，其中IO引腳數(shù)68，含有2500個(gè)門(mén)，128個(gè)宏單元，8個(gè)邏輯陣列塊；該芯片是稅控核驗(yàn)卡的控制核心，在設(shè)計(jì)中通過(guò)編程實(shí)現(xiàn)以下功倉(cāng)泛:
(1)提供稅控核驗(yàn)卡IO空間的地址O 3，其中:
O 2地址對(duì)應(yīng)稅控核驗(yàn)卡的唯一卡號(hào)，驅(qū)動(dòng)程序讀此地址得到一個(gè)24BIT的唯一卡
號(hào);
O地址也復(fù)用為稅控核驗(yàn)卡的總復(fù)位口，驅(qū)動(dòng)程序向此地址寫(xiě)入數(shù)據(jù)使稅控核驗(yàn)卡復(fù)位，寫(xiě)第一次使稅控核驗(yàn)卡處于復(fù)位狀態(tài)，寫(xiě)第二次使稅控核驗(yàn)卡處于正常狀態(tài)；
3地址為稅控核驗(yàn)卡的中斷查詢(xún)地址，驅(qū)動(dòng)程序通過(guò)讀此地址得到稅控核驗(yàn)卡中發(fā)中斷的控制CPLD芯片的序號(hào)；
(2)對(duì)內(nèi)存地址譯碼，產(chǎn)生8個(gè)雙口RAM芯片的片選信號(hào)。片控制CPLD芯片均采用美國(guó)Altera公司MAX 7000系列的EPM7064SLC44型號(hào)芯片；8片控制CPLD芯片均通過(guò)各自對(duì)應(yīng)的雙口 RAM芯片實(shí)現(xiàn)與各自對(duì)應(yīng)的密碼算法芯片的連接，通過(guò)可編程技術(shù)完成對(duì)密碼算法芯片的控制。EPM7064SLC44型號(hào)芯片總引腳數(shù)44，其中IO引腳數(shù)36，含有1250個(gè)門(mén)，64個(gè)宏單元，4個(gè)邏輯陣列塊；主要功能是控制密碼算法芯片的工作。該稅控核驗(yàn)卡工作過(guò)程中，控制CPLD芯片把數(shù)據(jù)包依次傳入對(duì)應(yīng)的雙口 RAM芯片中，對(duì)應(yīng)的密碼算法芯片從雙口 RAM芯片中取出數(shù)據(jù)包進(jìn)行運(yùn)算；待密碼算法芯片運(yùn)算完成后再將數(shù)據(jù)包寫(xiě)回到雙口 RAM芯片中，此時(shí)控制CPLD芯片再將運(yùn)算完成的數(shù)據(jù)包上傳到上位機(jī)并產(chǎn)生中斷，至此完成一次數(shù)據(jù)包的控制流程。通過(guò)循環(huán)控制直到處理完上位機(jī)的所有數(shù)據(jù)包后，可以核驗(yàn)一次發(fā)票的防偽碼的正確性。片密碼算法芯片均采用稅控專(zhuān)用密碼算法芯片SSX12-A型號(hào)芯片，密碼算法芯片依據(jù)稅控密碼算法進(jìn)行數(shù)據(jù)的加解密、核驗(yàn)運(yùn)算。SSX12-A型號(hào)芯片專(zhuān)門(mén)用于稅控等信息安全領(lǐng)域，功能主要有生成密鑰、數(shù)據(jù)加密、解密、核驗(yàn)支付密碼等，有效保證用戶(hù)進(jìn)行交易時(shí)數(shù)據(jù)的安全性。其主要特點(diǎn)為:每片SSX12-A型號(hào)芯片均有各自獨(dú)立的ID號(hào)，所有密碼運(yùn)算均在片內(nèi)完成，支持3.3V或5V雙工作電壓，當(dāng)工作主頻為12MHz時(shí)，核驗(yàn)支付密碼速度大于140次/秒。片雙口 RAM芯片均采用IDT公司的IDT7130型號(hào)芯片，每片雙口 RAM芯片均是各自對(duì)應(yīng)連接的密碼算法芯片的輸入輸出緩沖區(qū)，與每片雙口 RAM芯片對(duì)應(yīng)的密碼算法芯片和控制CPLD芯片通過(guò)各自獨(dú)立的端口分別控制此雙口 RAM芯片的讀寫(xiě)。IDT7130型號(hào)芯片是IDT公司出品的高速lKX8bit的雙口靜態(tài)SRAM (StaticRandom Access Memory靜態(tài)隨機(jī)處理內(nèi)存),具有高速訪(fǎng)問(wèn)速度和低功耗的特點(diǎn)。總線(xiàn)接口芯片采用PLX公司的PLX9052型號(hào)芯片，PCI總線(xiàn)接口芯片用于實(shí)現(xiàn)與PCI總線(xiàn)的接口邏輯。PLX9052型號(hào)芯片是一個(gè)32位PCI總線(xiàn)目標(biāo)接口電路芯片，功耗低，采用PQFP型160引腳封裝，符合PCI2.1規(guī)范，它的局部總線(xiàn)可以通過(guò)編程設(shè)置為8/16/32位的總線(xiàn)，數(shù)據(jù)傳送率可達(dá)到132MB/S。上位機(jī)發(fā)送的數(shù)據(jù)包通過(guò)PCI總線(xiàn)接口芯片的中轉(zhuǎn)送到稅控核驗(yàn)卡上對(duì)應(yīng)的8個(gè)密碼 算法芯片的控制單元。配置芯片采用Microchip公司的93LC46B型號(hào)EEPROM芯片，PCI配置芯片用于配置PCI總線(xiàn)接口芯片。93LC46B型號(hào)EEPROM芯片其容量為1Kbit，PDIP-8封裝，用來(lái)存儲(chǔ)PCI總線(xiàn)接口芯片的配置信息。稅控核驗(yàn)卡每次上電后PCI總線(xiàn)接口芯片首先從PCI配置芯片里加載配置信息進(jìn)行初始化。晶體振蕩器采用12MHz的有源晶體振蕩器，提供密碼算法芯片的工作時(shí)鐘頻率。本發(fā)明的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡的整體工作過(guò)程如下:
1、稅控核驗(yàn)卡通過(guò)PCI總線(xiàn)與上位機(jī)相連；
2、稅控核驗(yàn)卡上電復(fù)位后，8片控制CPLD芯片處于空閑狀態(tài)，上位機(jī)驅(qū)動(dòng)程序如有任務(wù)，將對(duì)應(yīng)的密碼算法芯片256字節(jié)的狀態(tài)字寫(xiě)為0x01，同時(shí)將數(shù)據(jù)寫(xiě)入雙口 RAM芯片數(shù)據(jù)緩沖區(qū)，寫(xiě)完后向?qū)?yīng)密碼算法芯片256字節(jié)的第254字節(jié)寫(xiě)數(shù)據(jù)，從而向控制CPLD芯片發(fā)出中斷；
3、控制CPLD芯片接到中斷后查詢(xún)狀態(tài)字，如果為0x01則向密碼算法芯片發(fā)送數(shù)據(jù)，發(fā)送完成后讀254字節(jié)的清中斷位，然后等待密碼算法芯片返回?cái)?shù)據(jù)，將密碼算法芯片返回的數(shù)據(jù)寫(xiě)入雙口 RAM芯片數(shù)據(jù)緩沖區(qū)，同時(shí)將狀態(tài)字寫(xiě)為0x04，然后向第255字節(jié)寫(xiě)數(shù)據(jù)，從而向PCI總線(xiàn)發(fā)出中斷；
4、上位機(jī)驅(qū)動(dòng)程序接到中斷后，先讀取稅控核驗(yàn)卡的中斷查詢(xún)地址(103)，如果讀出的數(shù)據(jù)是0x00，則稅控核驗(yàn)卡未發(fā)中斷。如果讀出的數(shù)據(jù)不是0x00，則稅控核驗(yàn)卡已發(fā)出中斷，且對(duì)應(yīng)為I的密碼算法芯片任務(wù)已經(jīng)完成。再讀其對(duì)應(yīng)的256字節(jié)中的狀態(tài)字，如果為0x04則任務(wù)已完成，從而讀出雙口 RAM芯片數(shù)據(jù)緩沖區(qū)中的數(shù)據(jù)，同時(shí)讀其對(duì)應(yīng)的256字節(jié)中的第255字節(jié)，清除該中斷；
5、在稅控核驗(yàn)卡工作中，可以指定8片密碼算法芯片的任意I路或多路密碼算法芯片工作，這在上位機(jī)有大量數(shù)據(jù)需要處理時(shí)效率比較高。如須復(fù)位某一密碼算法芯片，只需在其對(duì)應(yīng)的256字節(jié)狀態(tài)字寫(xiě)入0x02，同時(shí)寫(xiě)入其對(duì)應(yīng)的256字節(jié)中的第254字節(jié)。 本發(fā)明的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，除說(shuō)明書(shū)所述的技術(shù)特征外，均為本專(zhuān)業(yè) 技術(shù)人員的已知技術(shù)。
權(quán)利要求
1.基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于該稅控核驗(yàn)卡包括總控CPLD芯片、8片控制CPLD芯片、8片密碼算法芯片、8片雙口 RAM芯片、PCI總線(xiàn)接口芯片、PCI配置芯片、晶體振蕩器、PCI總線(xiàn)；總控CPLD芯片連接控制8片控制CPLD芯片；8片控制CPLD芯片每片均連接有I片雙口 RAM芯片，雙口 RAM芯片再連接有I片密碼算法芯片；總控CPLD芯片連接PCI總線(xiàn)接口芯片，PCI總線(xiàn)接口芯片連接PCI配置芯片；晶體振蕩器提供8片密碼算法芯片的工作主頻；PCI總線(xiàn)接口芯片連接PCI總線(xiàn)。
2.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于總控CPLD芯片采用美國(guó)Altera公司MAX 7000系列的EPM7128SLC84型號(hào)芯片，總控CPLD芯片稅控核驗(yàn)卡各芯片模塊的工作，通過(guò)編程實(shí)現(xiàn)該稅控核驗(yàn)卡的地址空間的轉(zhuǎn)換和8片控制CPLD芯片中斷的處理以及產(chǎn)生8個(gè)雙口 RAM芯片的片選信號(hào)。
3.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于8片控制CPLD芯片均采用美國(guó)Altera公司MAX 7000系列的EPM7064SLC44型號(hào)芯片；8片控制CPLD芯片均通過(guò)各自對(duì)應(yīng)的雙口 RAM芯片實(shí)現(xiàn)與各自對(duì)應(yīng)的密碼算法芯片的連接，通過(guò)可編程技術(shù)完成對(duì)密碼算法芯片的控制。
4.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于8片密碼算法芯片均采用稅控專(zhuān)用密碼算法芯片SSX12-A型號(hào)芯片，密碼算法芯片依據(jù)稅控密碼算法進(jìn)行數(shù)據(jù)的加解密、核驗(yàn)運(yùn)算。
5.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于8片雙口 RAM芯片均采用IDT公司的IDT7130型號(hào)芯片，每片雙口 RAM芯片均是各自對(duì)應(yīng)連接的密碼算法芯片的輸入輸出緩沖區(qū)，與每片雙口 RAM芯片對(duì)應(yīng)的密碼算法芯片和控制CPLD芯片通過(guò)各自獨(dú)立的端口分別控制此雙口 RAM芯片的讀寫(xiě)。
6.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于PCI總線(xiàn)接口芯片 采用PLX公司的PLX9052型號(hào)芯片，PCI總線(xiàn)接口芯片用于實(shí)現(xiàn)與PCI總線(xiàn)的接口邏輯。
7.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于PCI配置芯片采用Microchip公司的93LC46B型號(hào)EEPROM芯片，PCI配置芯片用于配置PCI總線(xiàn)接口芯片。
8.根據(jù)權(quán)利要求1所述的基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，其特征在于晶體振蕩器采用12MHz的有源晶體振蕩器，提供密碼算法芯片的工作時(shí)鐘頻率。
全文摘要
本發(fā)明公開(kāi)了基于PCI總線(xiàn)接口芯片和CPLD芯片的稅控核驗(yàn)卡，屬于信息安全領(lǐng)域技術(shù)，該稅控核驗(yàn)卡包括總控CPLD芯片、8片控制CPLD芯片、8片密碼算法芯片、8片雙口RAM芯片、PCI總線(xiàn)接口芯片、PCI配置芯片、晶體振蕩器、PCI總線(xiàn)；總控CPLD芯片連接控制8片控制CPLD芯片；每片控制CPLD芯片均連接有1片雙口RAM芯片，雙口RAM芯片再連接有1片密碼算法芯片；總控CPLD芯片連接PCI總線(xiàn)接口芯片，PCI總線(xiàn)接口芯片連接PCI配置芯片；晶體振蕩器提供8片密碼算法芯片的工作主頻；PCI總線(xiàn)接口芯片連接PCI總線(xiàn)。本發(fā)明能有效核驗(yàn)發(fā)票的防偽碼的正確性，具備數(shù)據(jù)的可靠存儲(chǔ)、防止篡改的功能。
文檔編號(hào)G07D7/00GK103236122SQ201310118808
公開(kāi)日2013年8月7日 申請(qǐng)日期2013年4月8日 優(yōu)先權(quán)日2013年4月8日
發(fā)明者蘇振宇, 于飛, 李前, 戴純興, 趙邦宇, 路廷文 申請(qǐng)人:浪潮集團(tuán)有限公司