一種基于dsp的高速紙幣冠字號碼提取及識別系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng),其特征在于,主要由DSP模塊(1),與該DSP模塊(1)相連接的FPGA模塊(2)和SDRAM存儲器(3),與FPGA模塊(2)相連接的CIS控制模塊(4)和A/D轉(zhuǎn)換器(5),以及與CIS控制模塊(4)和A/D轉(zhuǎn)換器(5)相連接的CIS圖像傳感器(6)組成,且該A/D轉(zhuǎn)換器(5)還與SDRAM存儲器(3)相連接。本發(fā)明采用FPGA+DSP處理器結(jié)構(gòu),其能充分發(fā)揮FPGA的過程控制能力和DSP的數(shù)字信號處理能力,同時利用其高速的運(yùn)行速率、豐富的邏輯單元及I/O接口,能有效的完成對整體系統(tǒng)的綜合調(diào)度,進(jìn)而實(shí)現(xiàn)多任務(wù)協(xié)調(diào)控制,提高處理速率。
【專利說明】—種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種紙幣識別系統(tǒng),具體是指一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng)。
【背景技術(shù)】
[0002]紙幣的冠號和數(shù)字編號是用來記錄紙幣發(fā)行序列的,由于冠字號碼具有唯一性,因此在紙幣出入庫時記錄每張紙幣的號碼,建立幣碼檔案,可以使金融部門等有效跟蹤紙幣在社會的流通情況,并進(jìn)行有效監(jiān)管,從而有利于解決類似搶劫運(yùn)鈔車、洗錢等重大社會問題。按照國家標(biāo)準(zhǔn)要求,銀行等金融行業(yè)必須配備具有冠字號碼提取、識別功能的A類點(diǎn)鈔機(jī)。
[0003]我國冠字號碼提取及識別技術(shù)起步較晚,目前還處于應(yīng)用試驗(yàn)階段。雖然南京航天航空大學(xué)利用CCD采集設(shè)備對鈔票圖像進(jìn)行采集并在單片機(jī)上進(jìn)行了相關(guān)處理,但該產(chǎn)品實(shí)時性很低,很難滿足冠字號碼快速識別的要求。同時,漢王公司開發(fā)了基于OCR技術(shù)的人民幣冠字號識別專用產(chǎn)品,但此產(chǎn)品需要專用的掃描儀實(shí)現(xiàn)圖像采集,不僅成本很高,而且攜帶非常不方便。因此,開發(fā)一種高速有效、精確度高、價格低廉的冠字號提取及識別系統(tǒng)便是人們所要解決的重要技術(shù)難題。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的目的在于克服目前人們還無法高效、精確的完成對紙幣圖形中冠字號碼的提取及識別的缺陷,提供一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng)。
[0005]本發(fā)明的目的通過下述技術(shù)方案實(shí)現(xiàn):一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng),主要由DSP模塊,與該DSP模塊相連接的FPGA模塊(Field — Programmable GateArray,現(xiàn)場可編程門陣列)和SDRAM存儲器,與FPGA模塊相連接的CIS (contact imagesensor,接觸式圖像傳感器)控制模塊和Α/D轉(zhuǎn)換器,以及與CIS控制模塊和Α/D轉(zhuǎn)換器相連接的CIS圖像傳感器組成,且該Α/D轉(zhuǎn)換器還與SDRAM存儲器相連接。
[0006]為了確保本發(fā)明的使用效果,所述CIS圖像傳感器采用1:1的掃描性能,且FPGA模塊的工作頻率為200MHZ以上。
[0007]所述SDRAM 存儲器優(yōu)先米用 DDR SDRAM 存儲器(Double Data Rate SynchronousDynamic Random Access Memory,雙倍速率同步動態(tài)隨機(jī)存儲器)。
[0008]本發(fā)明較現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)及有益效果:
(I)本發(fā)明不僅整體結(jié)構(gòu)非常簡單,其制作和維護(hù)成本較低,而且便于攜帶。
[0009](2)本發(fā)明所采用的CIS圖像傳感器,不僅適合采集運(yùn)動狀態(tài)下的圖像,而且其成像效果較好、價格便宜,能明顯的降低安裝和維護(hù)要求。
[0010](3)本發(fā)明采用FPGA+DSP處理器結(jié)構(gòu),其能充分發(fā)揮FPGA的過程控制能力和DSP的數(shù)字信號處理能力,以FPGA作為中央控制器,利用其高速的運(yùn)行速率、豐富的邏輯單元及1/0接口,能有效的完成對整體系統(tǒng)的綜合調(diào)度,進(jìn)而實(shí)現(xiàn)多任務(wù)協(xié)調(diào)控制,提高處理速率。同時,以DSP模塊作為圖像信號后期處理模塊,能高速完成多項(xiàng)圖像處理內(nèi)容。
【專利附圖】
【附圖說明】
[0011]圖1為本發(fā)明的整體結(jié)構(gòu)示意圖。
[0012]圖2為本發(fā)明的整體流程示意圖。
[0013]圖3為本發(fā)明投影字符分割的流程示意圖。
[0014]圖4為本發(fā)明對已讀取的字符模板庫的字符進(jìn)行投影字符分割和識別的流程示意圖。
【具體實(shí)施方式】
[0015]下面結(jié)合實(shí)施例對本發(fā)明作進(jìn)一步地詳細(xì)說明,但本發(fā)明的實(shí)施方式不限于此。實(shí)施例
[0016]如圖1所示,本發(fā)明所述的系統(tǒng)包括六個部分,即由DSP模塊1、FPGA模塊2、SDRAM存儲器3、CIS控制模塊4、Α/D轉(zhuǎn)換器5和CIS圖像傳感器6組成。其中,F(xiàn)PGA模塊2和SDRAM存儲器3均與DSP模塊I相連接,CIS控制模塊4和Α/D轉(zhuǎn)換器5均與FPGA模塊2相連接,而CIS圖像傳感器6則分別與CIS控制模塊4和Α/D轉(zhuǎn)換器5相連接。同時,A/D轉(zhuǎn)換器5還與SDRAM存儲器3相連接。
[0017]為了確保效果,SDRAM存儲器3優(yōu)先采用DDR SDRAM存儲器來實(shí)現(xiàn),且CIS圖像傳感器6需要采用1:1的掃描性能。運(yùn)行時,本發(fā)明以FPGA模塊2作為全局控制核心,其工作頻率在200MHz以上。FPGA模塊2向CIS圖像傳感器6發(fā)送點(diǎn)亮光源信號,并啟動信號SI及時鐘控制信號CLK,讓CIS圖像傳感器6對紙幣正反兩面同時進(jìn)行圖像采集,并且,F(xiàn)PGA模塊2也為Α/D轉(zhuǎn)換器5提供時鐘信號CLK。
[0018]Α/D轉(zhuǎn)換器5在FPGA模塊2提供的轉(zhuǎn)換時鐘下,將CIS圖像傳感器6所輸出的模擬信號轉(zhuǎn)為數(shù)字信號,并送入DDR SDRAM存儲器3,DSP模塊I在FPGA模塊2的控制下讀取DDR SDRAM存儲器3中的圖像數(shù)據(jù)。
[0019]當(dāng)DSP模塊I讀取DDR SDRAM存儲器3中的圖形數(shù)據(jù)后便需要進(jìn)行圖像二值化、字符分割及字符識別等數(shù)字圖像處理過程,其具體步驟詳見圖2所示。即其包括有以下步驟:
(I)對DSP模塊初始化,讀取已經(jīng)建立的字符模板庫。該字符模板庫是預(yù)先建立的包含了目前市面上所有流通紙幣數(shù)據(jù)的數(shù)據(jù)庫。
[0020](2)接收待處理的紙幣圖像數(shù)據(jù)。運(yùn)行時,驗(yàn)鈔機(jī)通過圖像傳感器采集紙幣正反兩面的圖像信息,并將該紙幣的圖像信息傳遞給DSP模塊。
[0021](3)讀取紙幣圖像數(shù)據(jù)并進(jìn)行二值化處理。這里的二值化處理是指,預(yù)先設(shè)定一個取值為40?50之間的閾值,并將紙幣圖像數(shù)據(jù)的每個像素均與該閾值相減,若其差值大于0,則將該點(diǎn)設(shè)為I ;若其差值小于或等于0,則將該點(diǎn)設(shè)為O。
[0022](4)對二值化處理后的圖像數(shù)據(jù)進(jìn)行投影字符分割,得到里面包含的所有字符并排序,判斷是否找到10個字符?是,則執(zhí)行步驟(5);否,則返回步驟(2)。
[0023]其中,所述的“投影字符分割”流程詳見圖3所示,其具體包括以下步驟: (Al)讀取二值化處理后的圖像數(shù)據(jù)。
[0024](A2)對該圖像在X方向上進(jìn)行投影,得到一條(X,piOj)曲線,并對該曲線進(jìn)行平滑,而該曲線的計(jì)算公式則為proj [X] = sum (col [r]), O < r < height。
[0025](A3)找到該曲線的所有波谷,則相鄰波谷之間就是一個字符的所在區(qū)域,同時根據(jù)波谷位置得到每一個字符在X軸上的起始和結(jié)束位置。
[0026](A4)計(jì)算每一個字符在Y軸上的投影,并根據(jù)投影找到每一個字符在Y軸上的起始和結(jié)束位置。
[0027](5)對已讀取的字符模板庫的字符進(jìn)行投影字符分割和識別,并與步驟(4)中所生成的字符進(jìn)行相交運(yùn)算,最后輸出識別到的字符串。
[0028]如圖4所示,本發(fā)明對已讀取的字符模板庫的字符進(jìn)行投影字符分割和識別,其具體包括以下步驟:
(BI)讀取一組已知字符的字符圖像;
(B2)采用投影字符分割,將每一個字符進(jìn)行分割,然后把每一個字符的像素都縮放為40*80,并保存在模板中,同時保存其對應(yīng)的字符;
(B3)將步驟(4)中所生成的所有字符均與模板進(jìn)行相交運(yùn)算,找到擁有最大值的模板所對應(yīng)的字符;
(B4)重復(fù)步驟(B3),直至所有的字符均識別完畢。
[0029]而所謂的“相交運(yùn)算”,則其采用的公式為:
cov = sum(model [i] * check[i]) / sqrt(sum(model [i] * model [i]) *sum(check[i] * check[i]))。
[0030]如上所述,便可以很好的實(shí)現(xiàn)本發(fā)明。
【權(quán)利要求】
1.一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng),其特征在于,主要由DSP模塊(I),與該DSP模塊(I)相連接的FPGA模塊(2 )和SDRAM存儲器(3 ),與FPGA模塊(2 )相連接的CIS控制模塊(4)和Α/D轉(zhuǎn)換器(5),以及與CIS控制模塊(4)和Α/D轉(zhuǎn)換器(5)相連接的CIS圖像傳感器(6)組成,且該Α/D轉(zhuǎn)換器(5)還與SDRAM存儲器(3)相連接。
2.根據(jù)權(quán)利要求1所述的一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng),其特征在于,所述CIS圖像傳感器(6)采用1:1的掃描性能。
3.根據(jù)權(quán)利要求1或2所述的一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng),其特征在于,所述FPGA模塊(2)的工作頻率為200MHZ以上。
4.根據(jù)權(quán)利要求3所述的一種基于DSP的高速紙幣冠字號碼提取及識別系統(tǒng),其特征在于,所述SDRAM存儲器(3)為DDR SDRAM存儲器。
【文檔編號】G07D7/20GK103729934SQ201410004812
【公開日】2014年4月16日 申請日期:2014年1月6日 優(yōu)先權(quán)日:2014年1月6日
【發(fā)明者】陳鎮(zhèn)龍, 代君, 宋昀岑, 李汶洲, 羅穎 申請人:成都術(shù)有科技有限公司