專利名稱：一種模擬信號(hào)的遠(yuǎn)程采集系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信號(hào)采集系統(tǒng)，具體涉及一種模擬信號(hào)的現(xiàn)場(chǎng)采集遠(yuǎn)程傳輸系統(tǒng)。
背景技術(shù)：
有很多種控制現(xiàn)場(chǎng)屬于環(huán)境危險(xiǎn)的現(xiàn)場(chǎng)，不適合人在現(xiàn)場(chǎng)或附近進(jìn)行操作，因此控制臺(tái)往往設(shè)置在遠(yuǎn)離現(xiàn)場(chǎng)的位置，由此涉及到的是需要把現(xiàn)場(chǎng)采集到信號(hào)傳輸?shù)奖容^遠(yuǎn)的、控制臺(tái)所在的位置。目前這類情況往往采用RS-422總線進(jìn)行對(duì)現(xiàn)場(chǎng)數(shù)據(jù)的遠(yuǎn)程傳輸， 但遠(yuǎn)距離條件下的RS-422總線傳輸?shù)乃俣容^慢，使得控制過程的響應(yīng)速度較慢。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種模擬信號(hào)的遠(yuǎn)程采集系統(tǒng)，以克服現(xiàn)有技術(shù)的總線遠(yuǎn)程數(shù)據(jù)傳輸速度慢的問題。它包括被測(cè)對(duì)象的模擬信號(hào)采集裝置1、A/D轉(zhuǎn)換電路2和遠(yuǎn)程計(jì)算機(jī)4，被測(cè)對(duì)象的模擬信號(hào)采集裝置1的模擬信號(hào)輸出端連接A/D轉(zhuǎn)換電路2的模擬信號(hào)輸入端，它還包括M-LVDS總線系統(tǒng)3，A/D轉(zhuǎn)換電路2的數(shù)字信號(hào)輸出端連接M-LVDS總線系統(tǒng)3的一端，M-LVDS總線系統(tǒng)3的另一端連接遠(yuǎn)程計(jì)算機(jī)4。本發(fā)明所使用的M-LVDS總線系統(tǒng)，具有以下優(yōu)點(diǎn)=M-LVDS多用于高速視頻信號(hào)傳輸，傳輸速率高；M-LVDS具有很強(qiáng)的抗干擾性；接口實(shí)現(xiàn)簡(jiǎn)單，易于擴(kuò)展；支持多種通訊協(xié)議和通訊方式。因此本發(fā)明在現(xiàn)場(chǎng)采集到的數(shù)據(jù)能快速傳遞到遠(yuǎn)程的控制臺(tái)上，從而能使控制臺(tái)及時(shí)據(jù)此作出控制命令，使控制過程的響應(yīng)速度快。


圖1是本發(fā)明的結(jié)構(gòu)示意圖，圖2是實(shí)施方式二的結(jié)構(gòu)示意圖。圖3是實(shí)施方式二中接收數(shù)據(jù)的狀態(tài)機(jī)的實(shí)現(xiàn)過程圖，圖4是實(shí)施方式二中發(fā)送數(shù)據(jù)的狀態(tài)機(jī)的實(shí)現(xiàn)過程圖。
具體實(shí)施例方式具體實(shí)施方式
一下面結(jié)合圖1具體說明本實(shí)施方式。本實(shí)施方式包括被測(cè)對(duì)象的模擬信號(hào)采集裝置1、A/D轉(zhuǎn)換電路2和遠(yuǎn)程計(jì)算機(jī)4，被測(cè)對(duì)象的模擬信號(hào)采集裝置1的模擬信號(hào)輸出端連接A/D轉(zhuǎn)換電路2的模擬信號(hào)輸入端，它還包括M-LVDS總線系統(tǒng)3，A/D 轉(zhuǎn)換電路2的數(shù)字信號(hào)輸出端連接M-LVDS總線系統(tǒng)3的一端，M-LVDS總線系統(tǒng)3的另一端連接遠(yuǎn)程計(jì)算機(jī)4。本實(shí)施方式中M-LVDS總線系統(tǒng)3的傳輸距離小于等于300米。高速的數(shù)據(jù)傳輸采用M-LVDS總線來實(shí)現(xiàn)，使用DS91C176數(shù)據(jù)驅(qū)動(dòng)接收芯片，該芯片能以高達(dá)IOOMHz的時(shí)鐘頻率及高達(dá)200Mb/s的數(shù)據(jù)傳輸率驅(qū)動(dòng)高達(dá)32個(gè)負(fù)載。同樣采用6線制，HDLC協(xié)議，傳輸速率設(shè)置為50Mb/s，大大超過422總線lOMb/s的傳輸速率。
具體實(shí)施方式
二 下面結(jié)合圖2、3和4具體說明本實(shí)施方式。本實(shí)施方式與實(shí)施方式一的不同點(diǎn)是所述M-LVDS總線系統(tǒng)3包括差分信號(hào)傳輸線纜3-1，近端總線接口電路3-3和遠(yuǎn)端總線接口電路3-2，所述近端總線接口電路包括發(fā)送器3-3-2、接收器3_3_3、 FPGA模塊3-3-4和PC104模塊3_3_5，發(fā)送器3_3_2的數(shù)據(jù)輸出端和接收器3_3_3的數(shù)據(jù)輸入端分別連接在差分信號(hào)傳輸線纜3-1的一端，發(fā)送器3-3-2的數(shù)據(jù)輸入端和接收器3-3-3 的數(shù)據(jù)輸出端分別連接在FPGA模塊3-3-4的數(shù)據(jù)輸出端和數(shù)據(jù)輸入端，F(xiàn)PGA模塊3-3-4的 PCI總線傳輸端口連接PC104模塊3-3-5，遠(yuǎn)端總線接口電路的雙向數(shù)據(jù)傳輸端口連接在差分信號(hào)傳輸線纜3-1的另一端，遠(yuǎn)端總線接口電路的組成結(jié)構(gòu)和連接方式與近端總線接口電路相同。采用DS90LV048芯片作為接收器，將接收的低壓差分信號(hào)轉(zhuǎn)換為TTL電平信號(hào)，采用DS90LV047作為發(fā)送器，將TTL電平信號(hào)轉(zhuǎn)換為低壓差分信號(hào)發(fā)送出去。數(shù)據(jù)的接收和發(fā)送是基于Verilog HDL語言的狀態(tài)機(jī)實(shí)現(xiàn)的。所述狀態(tài)機(jī)由PC104模塊3_3_5實(shí)現(xiàn)，接收數(shù)據(jù)的狀態(tài)機(jī)的過程如圖3所示。如圖3所示，Idle狀態(tài)為初始狀態(tài)，當(dāng)有數(shù)據(jù)發(fā)送過來進(jìn)入到Start狀態(tài)，在 Start狀態(tài)判斷幀頭，如果幀頭正確進(jìn)入Prg狀態(tài)，否則返回Idle狀態(tài)，放棄此幀數(shù)據(jù)繼續(xù)等待幀頭的到來。當(dāng)狀態(tài)機(jī)進(jìn)入到Prg狀態(tài)之后，開始接收數(shù)據(jù)，首先檢測(cè)數(shù)據(jù)的地址與該模塊設(shè)定的地址是否匹配，如果不匹配則說明數(shù)據(jù)不是發(fā)給該模塊的，返回Idle狀態(tài)，如果地址匹配則接收數(shù)據(jù)。當(dāng)接收完數(shù)據(jù)后，進(jìn)入到Stop狀態(tài)，停止?fàn)顟B(tài)機(jī)，返回到初始狀態(tài)等待下一幀數(shù)據(jù)。發(fā)送數(shù)據(jù)的狀態(tài)機(jī)的過程與接收過程相反，如圖4所示。如圖4所示，Idle狀態(tài)為初始狀態(tài)，當(dāng)接收到允許發(fā)送后進(jìn)入到Start狀態(tài)，在 Start發(fā)送幀頭，然后進(jìn)入Prg。當(dāng)狀態(tài)機(jī)進(jìn)入到Prg狀態(tài)之后，首先發(fā)送的數(shù)據(jù)，其中，數(shù)據(jù)的第一個(gè)字節(jié)為接收模塊的地址，由嵌入式計(jì)算機(jī)設(shè)定好。發(fā)送完數(shù)據(jù)后狀態(tài)機(jī)進(jìn)入到 Stop狀態(tài)，停止數(shù)據(jù)發(fā)送并返回到初始狀態(tài)等待下一此數(shù)據(jù)發(fā)送。
權(quán)利要求
1.一種模擬信號(hào)的遠(yuǎn)程采集系統(tǒng)，它包括被測(cè)對(duì)象的模擬信號(hào)采集裝置(1)、A/D轉(zhuǎn)換電路(2)和遠(yuǎn)程計(jì)算機(jī)(4)，被測(cè)對(duì)象的模擬信號(hào)采集裝置(1)的模擬信號(hào)輸出端連接A/ D轉(zhuǎn)換電路(2)的模擬信號(hào)輸入端，其特征在于它還包括M-LVDS總線系統(tǒng)(3)，A/D轉(zhuǎn)換電路⑵的數(shù)字信號(hào)輸出端連接M-LVDS總線系統(tǒng)(3)的一端，M-LVDS總線系統(tǒng)(3)的另一端連接遠(yuǎn)程計(jì)算機(jī)(4)。
2.根據(jù)權(quán)利要求1所述的一種模擬信號(hào)的遠(yuǎn)程采集系統(tǒng)，其特征在于M-LVDS總線系統(tǒng) ⑶的傳輸距離小于等于300米。
3.根據(jù)權(quán)利要求1所述的一種模擬信號(hào)的遠(yuǎn)程采集系統(tǒng)，其特征在于所述M-LVDS總線系統(tǒng)(3)包括差分信號(hào)傳輸線纜(3-1)，近端總線接口電路(3-3)和遠(yuǎn)端總線接口電路 (3-2)，所述近端總線接口電路包括發(fā)送器(3-3-2)、接收器(3-3-3)、FPGA模塊(3_3_4)和 PC104模塊(3-3-5)，發(fā)送器(3-3-2)的數(shù)據(jù)輸出端和接收器(3_3_3)的數(shù)據(jù)輸入端分別連接在差分信號(hào)傳輸線纜(3-1)的一端，發(fā)送器(3-3-2)的數(shù)據(jù)輸入端和接收器(3-3-3)的數(shù)據(jù)輸出端分別連接在FPGA模塊(3-3-4)的數(shù)據(jù)輸出端和數(shù)據(jù)輸入端，F(xiàn)PGA模塊(3_3_4) 的PCI總線傳輸端口連接PC104模塊(3-3-5)，遠(yuǎn)端總線接口電路的雙向數(shù)據(jù)傳輸端口連接在差分信號(hào)傳輸線纜(3-1)的另一端。
全文摘要
一種模擬信號(hào)的遠(yuǎn)程采集系統(tǒng)，本發(fā)明涉及一種信號(hào)采集系統(tǒng)，具體涉及一種模擬信號(hào)的現(xiàn)場(chǎng)采集遠(yuǎn)程傳輸系統(tǒng)。它克服了現(xiàn)有技術(shù)的總線遠(yuǎn)程數(shù)據(jù)傳輸速度慢的問題。用于信號(hào)采集。它包括被測(cè)對(duì)象的模擬信號(hào)采集裝置(1)、A/D轉(zhuǎn)換電路(2)和遠(yuǎn)程計(jì)算機(jī)(4)，被測(cè)對(duì)象的模擬信號(hào)采集裝置(1)的模擬信號(hào)輸出端連接A/D轉(zhuǎn)換電路(2)的模擬信號(hào)輸入端，它還包括M-LVDS總線系統(tǒng)(3)，A/D轉(zhuǎn)換電路(2)的數(shù)字信號(hào)輸出端連接M-LVDS總線系統(tǒng)(3)的一端，M-LVDS總線系統(tǒng)(3)的另一端連接遠(yuǎn)程計(jì)算機(jī)(4)。
文檔編號(hào)G08C19/00GK102346959SQ20111023028
公開日2012年2月8日 申請(qǐng)日期2011年8月11日 優(yōu)先權(quán)日2011年8月11日
發(fā)明者孫進(jìn), 王曉華, 盛曉文, 程鵬, 趙明, 鄧昕才 申請(qǐng)人:北京電子工程總體研究所