基于fpga和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)，包括FPGA、復(fù)位電路、模擬量輸入電路、第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、電平轉(zhuǎn)換電路、電源電路、開(kāi)關(guān)量輸入電路、第二信號(hào)調(diào)理電路、第一光纖收發(fā)模塊、第二光纖收發(fā)模塊和上位機(jī)；FPGA內(nèi)嵌UART，復(fù)位電路、電源電路的輸出端連接FPGA的輸入端，模擬量輸入電路經(jīng)第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路及電平轉(zhuǎn)換電路連接在FPGA的輸入端，開(kāi)關(guān)量輸入電路經(jīng)第二信號(hào)調(diào)理電路連接在FPGA的輸入端，UART的輸出端和第一光纖收發(fā)模塊雙向通信，第二光纖收發(fā)模塊和第一光纖收發(fā)模塊雙向通信，第二光纖收發(fā)模塊和上位機(jī)雙向通信。提高了電力系統(tǒng)數(shù)據(jù)采集的精確度和快速性。
【專(zhuān)利說(shuō)明】基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及數(shù)據(jù)采集與傳輸領(lǐng)域，具體地，涉及一種基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)。
【背景技術(shù)】
[0002]隨著計(jì)算機(jī)技術(shù)、通信技術(shù)和電子技術(shù)的迅猛發(fā)展，電力系統(tǒng)自動(dòng)化程度也日益提高，但現(xiàn)有的電力系統(tǒng)的數(shù)據(jù)采集和傳輸中存在采集精度低，采集速度滯后的缺陷。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的在于，針對(duì)電力系統(tǒng)對(duì)數(shù)據(jù)采集實(shí)時(shí)性高的要求，提出一種基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)，以實(shí)現(xiàn)精確，快速地采集和傳輸數(shù)據(jù)的優(yōu)點(diǎn)。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是:
[0005]—種基于FPGA和光纖通信的數(shù)據(jù)米集與傳輸系統(tǒng),包括FPGA、復(fù)位電路、模擬量輸入電路、第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、電平轉(zhuǎn)換電路、電源電路、開(kāi)關(guān)量輸入電路、第二信號(hào)調(diào)理電路、第一光纖收發(fā)模塊、第二光纖收發(fā)模塊和上位機(jī)；所述FPGA內(nèi)嵌UART,所述復(fù)位電路、電源電路的輸出端連接FPGA的輸入端，所述模擬量輸入電路經(jīng)第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路及電平轉(zhuǎn)換電路連接在FPGA的輸入端，所述開(kāi)關(guān)量輸入電路經(jīng)第二信號(hào)調(diào)理電路連接在FPGA的輸入端，所述UART的輸出端和第一光纖收發(fā)模塊雙向通信，所述第二光纖收發(fā)模塊和第一光纖收發(fā)模塊雙向通信，所述第二光纖收發(fā)模塊和上位機(jī)雙向通?目。
[0006]進(jìn)一步的，所述A/`D轉(zhuǎn)換電路采用ADS7864芯片。
[0007]進(jìn)一步的，所述第二信號(hào)調(diào)理電路包括光耦、電容C4、電阻R31、電阻R32和3腳接線柱，3腳接線柱的I號(hào)管腳連接在+24V直流電源上，電容C4的一端和3腳接線柱的I號(hào)管腳串聯(lián)，電容C4的另一端接地，3腳接線柱的2號(hào)管腳通過(guò)電阻R31串聯(lián)在光耦的正極，光耦的負(fù)極和集電極接地，光耦的發(fā)射極串聯(lián)電阻R32。
[0008]本實(shí)用新型的技術(shù)方案具有以下有益效果:
[0009]本實(shí)用新型的技術(shù)方案通過(guò)A/D轉(zhuǎn)換電路，F(xiàn)PGA和光纖通信實(shí)現(xiàn)電力系統(tǒng)數(shù)據(jù)采集和傳輸，即對(duì)電壓、電流、功率、功率因數(shù)和頻率等重要的電力參數(shù)實(shí)現(xiàn)實(shí)時(shí)檢測(cè)，并通過(guò)高速UART和光纖通信技術(shù)進(jìn)行數(shù)據(jù)的傳輸，不僅提高了電力系統(tǒng)數(shù)據(jù)采集的精確度和快速性。而且使用高速信號(hào)在光纖傳輸中無(wú)誤碼率的優(yōu)點(diǎn)，大大提高了電力系統(tǒng)的可靠性和安全性。達(dá)到了精確，快速地采集和傳輸數(shù)據(jù)的目的。而采用高速、低功耗、六通道、并且采樣保證無(wú)失碼的雙12位A/D轉(zhuǎn)換器ADS7864，進(jìn)一步增強(qiáng)了電力系統(tǒng)數(shù)據(jù)采集的精確度。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1為本實(shí)用新型實(shí)施例所述的基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)的原理框圖；[0011]圖2為本實(shí)用新型實(shí)施例所述的放大電路的電子電路圖；
[0012]圖3為本實(shí)用新型實(shí)施例所述的第二信號(hào)調(diào)理電路的電子電路圖。
【具體實(shí)施方式】
[0013]以下結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0014]—種基于FPGA和光纖通信的數(shù)據(jù)米集與傳輸系統(tǒng),包括FPGA、復(fù)位電路、模擬量輸入電路、第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、電平轉(zhuǎn)換電路、電源電路、開(kāi)關(guān)量輸入電路、第二信號(hào)調(diào)理電路、第一光纖收發(fā)模塊、第二光纖收發(fā)模塊和上位機(jī)；FPGA內(nèi)嵌UART,所述復(fù)位電路、電源電路的輸出端連接FPGA的輸入端，模擬量輸入電路經(jīng)第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路及電平轉(zhuǎn)換電路連接在FPGA的輸入端，開(kāi)關(guān)量輸入電路經(jīng)第二信號(hào)調(diào)理電路連接在FPGA的輸入端，UART的輸出端和第一光纖收發(fā)模塊雙向通信，第二光纖收發(fā)模塊和第一光纖收發(fā)模塊雙向通信，第二光纖收發(fā)模塊和上位機(jī)雙向通信。
[0015]第二信號(hào)調(diào)理電路如圖3所示，包括光耦4N25、電容C4、電阻R31、電阻R32和3腳接線柱，3腳接線柱的I號(hào)管腳連接在+24V直流電源上，電容C4 一端和3腳接線柱的I號(hào)管腳串聯(lián)，另一端接地，3腳接線柱的2號(hào)管腳通過(guò)電阻R31串聯(lián)在光耦4N25的正極，光耦4N25的負(fù)極和集電極接地，光耦4N25的發(fā)射極串聯(lián)電阻R32。
[0016]其中，A/D轉(zhuǎn)換電路采用ADS7864芯片。模擬量輸入電路與第一信號(hào)調(diào)理電路間，以及開(kāi)關(guān)量輸入電路和第二信號(hào)調(diào)理電路間串聯(lián)放大電路如圖2所示，放大電路:包括運(yùn)放器Al、電阻R1、電阻R2、電阻R5、電阻R6和運(yùn)放器A2，電阻R1、電阻R2、電阻R6和電阻R5依次首尾串聯(lián)，在電阻Rl和電阻R2之間的節(jié)點(diǎn)上電連接電阻R4，電阻R4的中間節(jié)點(diǎn)上電連接電阻R3，電阻R4串聯(lián)在運(yùn)放器Al的同相輸入端，運(yùn)放器Al的同相輸入端和運(yùn)放器A2的同相輸入端間串聯(lián)滑動(dòng)變阻器R7和電阻R8，運(yùn)放器Al的反相輸入端和輸出端間串聯(lián)電阻R9，運(yùn)放器A2的反相輸入端和輸出端間串聯(lián)電阻R10，運(yùn)放器Al的輸出端和運(yùn)放器A2的輸出端間串聯(lián)電阻Rll和電容C。
[0017]UARTUART是一種通用串行數(shù)據(jù)總線，用于異步通信。
[0018]最后應(yīng)說(shuō)明的是:以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施例而已，并不用于限制本實(shí)用新型，盡管參照前述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說(shuō)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)，其特征在于，包括FPGA、復(fù)位電路、模擬量輸入電路、第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路、電平轉(zhuǎn)換電路、電源電路、開(kāi)關(guān)量輸入電路、第二信號(hào)調(diào)理電路、第一光纖收發(fā)模塊、第二光纖收發(fā)模塊和上位機(jī)；所述FPGA內(nèi)嵌UART，所述復(fù)位電路、電源電路的輸出端連接FPGA的輸入端，所述模擬量輸入電路經(jīng)第一信號(hào)調(diào)理電路、A/D轉(zhuǎn)換電路及電平轉(zhuǎn)換電路連接在FPGA的輸入端，所述開(kāi)關(guān)量輸入電路經(jīng)第二信號(hào)調(diào)理電路連接在FPGA的輸入端，所述UART的輸出端和第一光纖收發(fā)模塊雙向通信，所述第二光纖收發(fā)模塊和第一光纖收發(fā)模塊雙向通信，所述第二光纖收發(fā)模塊和上位機(jī)雙向通信。
2.根據(jù)權(quán)利要求1所述的基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)，其特征在于，所述A/D轉(zhuǎn)換電路采用ADS7864芯片。
3.根據(jù)權(quán)利要求1或2所述的基于FPGA和光纖通信的數(shù)據(jù)采集與傳輸系統(tǒng)，其特征在于，所述第二信號(hào)調(diào)理電路包括光耦、電容C4、電阻R31、電阻R32和3腳接線柱，3腳接線柱的I號(hào)管腳連接在+24V直流電源上，電容C4的一端和3腳接線柱的I號(hào)管腳串聯(lián)，電容C4的另一端接地，3腳接線柱的2號(hào)管腳通過(guò)電阻R31串聯(lián)在光耦的正極，光耦的負(fù)極和集電極接地，光耦的發(fā)射極串聯(lián)電阻R32。
【文檔編號(hào)】G08C23/06GK203490832SQ201320634710
【公開(kāi)日】2014年3月19日 申請(qǐng)日期:2013年10月15日 優(yōu)先權(quán)日:2013年10月15日
【發(fā)明者】楊婉霞, 趙武云, 王關(guān)平, 李妙祺, 周蓓蓓 申請(qǐng)人:甘肅農(nóng)業(yè)大學(xué)