專利名稱：通過(guò)軟件進(jìn)行升級(jí)的超級(jí)vcd視盤(pán)機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種視盤(pán)機(jī)。
超級(jí)VCD視盤(pán)機(jī)是我國(guó)目前市場(chǎng)銷量最大的一種視盤(pán)機(jī)。為滿足市場(chǎng)需要，往往需要增加超級(jí)VCD視盤(pán)機(jī)的功能，通常的方法就是推出新型號(hào)的視盤(pán)機(jī)，對(duì)于已購(gòu)買超級(jí)VCD視盤(pán)機(jī)的用戶來(lái)說(shuō)，再購(gòu)買一臺(tái)新型號(hào)的視盤(pán)機(jī)，不僅開(kāi)銷較大而且會(huì)造成先購(gòu)視盤(pán)機(jī)的閑置和浪費(fèi)。也有通過(guò)更換芯片進(jìn)行升級(jí)的，但升級(jí)費(fèi)用仍較高。
本實(shí)用新型的目的是，提供一種只需更新軟件即可進(jìn)行升級(jí)的超級(jí)VCD視盤(pán)機(jī)，升級(jí)后的視盤(pán)機(jī)具有新增功能，升級(jí)費(fèi)用也較低。
本實(shí)用新型總的技術(shù)構(gòu)思是，采用使設(shè)置在MPEG解碼器中的中央處理器成為整機(jī)的單一中央處理器而對(duì)整個(gè)系統(tǒng)進(jìn)行控制的結(jié)構(gòu)形式，并采用程序存儲(chǔ)器，將存儲(chǔ)有升級(jí)模塊的程序存儲(chǔ)器與MPEG解碼器相連接，程序存儲(chǔ)器中的開(kāi)機(jī)程序模塊中含有識(shí)別升級(jí)光盤(pán)的程序段和記錄升級(jí)文件格式的子模塊，從而可實(shí)現(xiàn)對(duì)超級(jí)VCD視盤(pán)機(jī)的升級(jí)。
實(shí)現(xiàn)本實(shí)用新型目的的技術(shù)方案是，本視盤(pán)機(jī)具有機(jī)殼、設(shè)置在機(jī)殼中的整機(jī)機(jī)芯和電路裝置、設(shè)在機(jī)殼上的輸入輸出端口及設(shè)在機(jī)殼面板上的控制按鍵；整機(jī)機(jī)芯由機(jī)械機(jī)芯和光頭機(jī)芯構(gòu)成；電路裝置包括有前置放大電路、數(shù)字伺服及數(shù)字信號(hào)處理電路、MPEG解碼器、隨機(jī)存取存儲(chǔ)器、程序存儲(chǔ)器、視頻編碼及數(shù)模轉(zhuǎn)換電路、音頻數(shù)模轉(zhuǎn)換電路、第一功率驅(qū)動(dòng)電路、第二功率驅(qū)動(dòng)電路、電源電路、音頻放大電路、遙控接收器、按鍵電路及熒光屏驅(qū)動(dòng)電路及熒光管顯示器；電源電路的輸出端接電路裝置的各有關(guān)部件；光頭機(jī)芯的光電集成電路的電信號(hào)輸出端接前置放大電路；前置放大電路的輸出端接數(shù)字伺服及數(shù)字信號(hào)處理電路，數(shù)字伺服及數(shù)字信號(hào)處理電路的輸出端接第一功率驅(qū)動(dòng)電路；第一功率驅(qū)動(dòng)電路輸出端的相應(yīng)端口接光頭機(jī)芯的主導(dǎo)電機(jī)、滑行電機(jī)、聚焦線圈和跟蹤線圈；第二功率驅(qū)動(dòng)電路的輸出端接機(jī)械機(jī)芯的電機(jī)；MPEG解碼器輸入輸出端的相應(yīng)端口與隨機(jī)存取存儲(chǔ)器相連；其結(jié)構(gòu)特點(diǎn)是程序存儲(chǔ)器為電可擦寫(xiě)式存儲(chǔ)器或快閃存儲(chǔ)器，MPEG解碼器數(shù)據(jù)端的相應(yīng)端口與程序存儲(chǔ)器的數(shù)據(jù)端相連；MPEG解碼器輸出端的相應(yīng)端口與程序存儲(chǔ)器的擦寫(xiě)控制端相連；程序存儲(chǔ)器中設(shè)有開(kāi)機(jī)程序模塊、光盤(pán)播放程序模塊、解碼程序模塊和升級(jí)程序模塊；開(kāi)機(jī)程序模塊的光盤(pán)識(shí)別子模塊中含有識(shí)別升級(jí)光盤(pán)的程序段；升級(jí)程序模塊中含有格式分析記錄子模塊、校驗(yàn)子模塊和系統(tǒng)控制子模塊；本視盤(pán)機(jī)的電路裝置是單一中央處理器控制的系統(tǒng)，該中央處理器設(shè)置在RISC精簡(jiǎn)指令微處理器中、且該微處理器設(shè)置在MPEG解碼器中；隨機(jī)存取存儲(chǔ)器為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM或同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器SDRAM；MPEG解碼器的輸入輸出端的相應(yīng)端口與數(shù)字伺服及數(shù)字信號(hào)處理電路的輸入輸出端直接和間接相連；MPEG解碼器的輸入輸出端的相應(yīng)端口與按鍵電路及熒光屏顯示驅(qū)動(dòng)電路的輸入輸出端相連；MPEG解碼器的輸出端的相應(yīng)端口與視頻編碼及數(shù)模轉(zhuǎn)換電路的輸入端、音頻數(shù)模轉(zhuǎn)換電路的輸入端及第二功率驅(qū)動(dòng)電路的輸入端相連；MPEG解碼器輸入端的相應(yīng)端口與遙控接收器的輸出端相連。
上述前置放大電路、數(shù)字伺服及數(shù)字信號(hào)處理電路、MPEG解碼器、隨機(jī)存取存儲(chǔ)器、程序存儲(chǔ)器、視頻編碼及數(shù)模轉(zhuǎn)換電路、音頻數(shù)模轉(zhuǎn)換電路、第一功率驅(qū)動(dòng)電路、第二功率驅(qū)動(dòng)電路集成在一塊雙面主板上，該雙面主板的電路板為采用SMT貼片的電路板。
上述數(shù)字伺服及數(shù)字信號(hào)處理電路由一塊集成電路及其外圍電路構(gòu)成，該集成電路中固化有伺服自動(dòng)序列程式，MPEG解碼器的RISC精簡(jiǎn)指令微處理器是擁有32位指令和32位數(shù)據(jù)總線的RISC精簡(jiǎn)指令微處理器，MPEG解碼器還包括有DMA控制器、MPEG處理器、先入先出緩沖器、霍夫曼解碼器、音視頻數(shù)據(jù)傳送通道、屏顯功能硬件、只讀存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器、寄存器以及主接口、音頻串行接口、時(shí)分復(fù)用接口、先入先出緩沖器接口、視頻輸出接口等電路模塊；各電路模塊間由總線結(jié)構(gòu)相互連接。
上述MPEG解碼器的型號(hào)為SVD1811、ES4108、ES4208、ES4308；數(shù)字伺服及數(shù)字信號(hào)處理電路的集成電路的型號(hào)為CXD2545Q、CXD2585、CXD3008；視頻編碼及數(shù)模轉(zhuǎn)換電路和音頻數(shù)模轉(zhuǎn)換電路共用的集成電路的型號(hào)為SVD1810、ES3207、ES3209、ES4227。
本實(shí)用新型具有積極的效果(1)對(duì)于普通的超級(jí)VCD視盤(pán)機(jī)來(lái)說(shuō)，因其電路一般采用雙CPU控制結(jié)構(gòu)，工作時(shí)既要對(duì)執(zhí)行電路進(jìn)行控制、又要互相間保持通訊，故采用該電路結(jié)構(gòu)，很難實(shí)現(xiàn)僅通過(guò)更新軟件即可升級(jí)。本實(shí)用新型的視盤(pán)機(jī)采用了單CPU控制的結(jié)構(gòu)，即MPEG解碼器中設(shè)置的RISC精簡(jiǎn)指令微處理機(jī)代替了整個(gè)系統(tǒng)的中央處理器、總控全機(jī)。以此為物理基礎(chǔ)，對(duì)光盤(pán)的判別采取軟硬件并重的讀取和判別方式，對(duì)光盤(pán)所記載信息的外層格式的解碼采用軟硬結(jié)合、以硬件為主的解碼方式，對(duì)光盤(pán)內(nèi)層所記載的音視頻信息的解壓和數(shù)據(jù)還原采用以軟件為主的解碼方式。因而這樣的系統(tǒng)配置，有利于實(shí)現(xiàn)對(duì)類型不同、用途類似的光盤(pán)的解讀，也為通過(guò)軟件對(duì)超級(jí)VCD進(jìn)行升級(jí)提供了硬件基礎(chǔ)。(2)MPEG解碼器中的微處理機(jī)與集成電路內(nèi)的其它電路模塊由管線結(jié)構(gòu)連接，數(shù)據(jù)通信指令的傳輸有自己專門(mén)線路，各行其道，互不干擾，并以并行接口方式進(jìn)行，速度非?？旖菘煽俊＜由嫌嘘P(guān)外圍電路構(gòu)成數(shù)字伺服及數(shù)字信號(hào)處理電路的集成電路中固化有伺服程式軟件，更有利于程序運(yùn)行的迅速可靠，配合具有強(qiáng)大抗干擾能力的電壓型輸出激光頭以及對(duì)微處理機(jī)隨時(shí)進(jìn)行檢測(cè)看門(mén)狗控制軟件，可從根本上解決死機(jī)問(wèn)題。看門(mén)狗軟件模塊在視盤(pán)機(jī)工作時(shí)它會(huì)隨時(shí)隨地檢測(cè)系統(tǒng)資源利用和程序數(shù)據(jù)運(yùn)行處理情況，一旦系統(tǒng)由于某種原因造成無(wú)法正常工作時(shí)，它會(huì)重新啟動(dòng)系統(tǒng)，恢復(fù)機(jī)器功能。(3)本實(shí)用新型的視盤(pán)機(jī)整機(jī)的電路除電源、控制鍵、聲音混響處理等支節(jié)部分外，其它所有主要部分集成在一塊雙面主板上，該雙面主板的電路板為采用SMT貼片的電路板。因所用貼片元器件體積極小，信號(hào)經(jīng)過(guò)的路徑短，分布電感、電容小，信號(hào)之間相互影響幾乎為零，信號(hào)更為純凈。從生產(chǎn)過(guò)程來(lái)看，所有元器件都由高精度貼片機(jī)放置，回流爐工藝焊接，穩(wěn)定度與可靠性均較高，由此帶來(lái)整機(jī)質(zhì)量的提高。(4)本實(shí)用新型由于采用單一CPU的控制結(jié)構(gòu)，程序存儲(chǔ)器中不僅存儲(chǔ)有解碼程序模塊，而且所存儲(chǔ)的系統(tǒng)控制模塊中含有對(duì)數(shù)字伺服及數(shù)字信號(hào)處理電路的工作進(jìn)行控制的子模塊，解碼器中的微處理器從程序存儲(chǔ)器中取出有關(guān)的程序模塊，即可對(duì)MPEG處理器的解碼進(jìn)行控制，同時(shí)也對(duì)整個(gè)系統(tǒng)包括數(shù)字伺服及數(shù)字信號(hào)處理電路的工作進(jìn)行控制。因此，對(duì)本實(shí)用新型的超級(jí)VCD視盤(pán)機(jī)的升級(jí)，不僅可使解碼程序模塊進(jìn)行升級(jí)，而且還可使包括有對(duì)數(shù)字伺服及數(shù)字信號(hào)處理電路的工作進(jìn)行控制的子模塊的系統(tǒng)控制模塊進(jìn)行升級(jí)。這就使本實(shí)用新型的升級(jí)能滿足增加不同種類、不同程度的新的功能提供了有力的支撐。
本實(shí)用新型附圖的圖面說(shuō)明如下

圖1為本實(shí)用新型電路裝置的框圖。
圖2為本實(shí)用新型電路裝置的主板的一種電原理圖(由圖2-1和圖2-2組成)。
圖3為圖2中MPDG解碼器的內(nèi)部電路框圖。
圖4為本實(shí)用新型的視盤(pán)機(jī)開(kāi)機(jī)過(guò)程的框圖。
圖5為本實(shí)用新型的視盤(pán)機(jī)升級(jí)過(guò)程的框圖。
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的描述。
見(jiàn)圖1，本視盤(pán)機(jī)具有機(jī)殼、設(shè)置在機(jī)殼中的整機(jī)機(jī)芯和電路裝置、設(shè)在機(jī)殼上的輸入輸出端口及設(shè)在機(jī)殼面板上的控制按鍵；整機(jī)機(jī)芯由機(jī)械機(jī)芯和光頭機(jī)芯1構(gòu)成；機(jī)械機(jī)芯具有控制盒門(mén)開(kāi)關(guān)的電機(jī)19；光頭機(jī)芯1具有光電集成電路11、主導(dǎo)電機(jī)12、滑行電機(jī)13、聚焦線圈14和跟蹤線圈15。電路裝置包括有主機(jī)板2、電源與輸出板3、鍵控及顯示板4和話筒板5。主機(jī)板2上設(shè)有前置放大電路21、數(shù)字伺服及數(shù)字信號(hào)處理電路22、MPEG解碼器23、隨機(jī)存取存儲(chǔ)器24、程序存儲(chǔ)器25、視頻編碼及數(shù)模轉(zhuǎn)換電路26、音頻數(shù)模轉(zhuǎn)換電路27、第一功率驅(qū)動(dòng)電路28及第二功率驅(qū)動(dòng)電路29。電源與輸出板3上設(shè)有電源電路31、音頻放大電路32及輸出接口。鍵控及顯示板4上設(shè)有遙控接收器41、按鍵電路及熒光屏驅(qū)動(dòng)電路42及熒光管顯示器43。本視盤(pán)機(jī)的電路裝置是單一中央處理器控制的系統(tǒng)，該中央處理器設(shè)置在RISC精簡(jiǎn)指令微處理器中、且該微處理器設(shè)置在MPEG解碼器23中。隨機(jī)存取存儲(chǔ)器24為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM或同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器SDRAM。程序存儲(chǔ)器25為電可擦寫(xiě)式存儲(chǔ)器或快閃存儲(chǔ)器。
程序存儲(chǔ)器25中設(shè)有開(kāi)機(jī)程序模塊、光盤(pán)播放程序模塊、解碼程序模塊和升級(jí)程序模塊。開(kāi)機(jī)程序模塊中的光盤(pán)識(shí)別子模塊中含有識(shí)別升級(jí)光盤(pán)的程序段；升級(jí)程序模塊中含有格式分析記錄子模塊，校驗(yàn)子模塊和系統(tǒng)控制子模塊。
電源電路31的輸出端接電路裝置的各有關(guān)部件；光頭機(jī)芯1的光電集成電路11的光電信號(hào)輸出端接前置放大電路21；前置放大電路21的輸出端接數(shù)字伺服及數(shù)字信號(hào)處理電路22，數(shù)字伺服及數(shù)字信號(hào)處理電路22的輸入輸出端接MPEG解碼器23。數(shù)字伺服及數(shù)字信號(hào)處理電路22的輸出端接第一功率驅(qū)動(dòng)電路28；第一功率驅(qū)動(dòng)電路28的輸出端接光頭機(jī)芯1的主導(dǎo)電機(jī)12、滑行電機(jī)13、聚焦線圈14和跟蹤線圈15。MPEG解碼器23的輸入輸出端的相應(yīng)端口與按鍵電路及熒光屏顯示驅(qū)動(dòng)電路42的輸入輸出端相連；MPEG解碼器23的輸出端的相應(yīng)端口與視頻編碼及數(shù)模轉(zhuǎn)換電路26的輸入端、音頻數(shù)模轉(zhuǎn)換電路27的輸入端及第二功率驅(qū)動(dòng)電路29的輸入端相連；第二功率驅(qū)動(dòng)電路29的輸出端接機(jī)械機(jī)芯的電機(jī)19。MPEG解碼器23輸入輸出端的相應(yīng)端口與隨機(jī)存取存儲(chǔ)器24相連；MPEG解碼器23輸入端的相應(yīng)端口與程序存儲(chǔ)器25相連；MPEG解碼器23輸入端的相應(yīng)端口與遙控接收器41的輸出端相連。
圖2給出了電路裝置的具體電連接關(guān)系。圖中前置放大電路21主要由集成電路CXA2549M及其外圍電路構(gòu)成，數(shù)字伺服及數(shù)字信號(hào)處理電路22主要由集成電路CXD2545Q及其外圍電路構(gòu)成，MPEG解碼器23的型號(hào)為SVD1811，隨機(jī)存取存儲(chǔ)器24為SDRAM其容量為512K×16×2比特，程序存儲(chǔ)器25是型號(hào)為29F020的快閃存儲(chǔ)器FLASHROM(也可使用電可擦寫(xiě)式存儲(chǔ)器EEPROM)，視頻編碼及數(shù)模轉(zhuǎn)換電路26和音頻數(shù)模轉(zhuǎn)換電路27的主要部分設(shè)置在同一塊集成電路上、其型號(hào)為SVD1810，第一功率驅(qū)動(dòng)電路28主要由集成電路BA6392F及其外圍電路構(gòu)成；第二功率驅(qū)動(dòng)電路29由2塊BA6208集成電路及其外圍電路構(gòu)成。上述集成電路中CXA2549M及CXD2545Q由日本索尼公司制造，SVD1811及SVD1810由中日美三國(guó)高科技專家組成的“‘超越號(hào)’數(shù)字技術(shù)實(shí)驗(yàn)室”研制生產(chǎn)，BA6392F及BA6208由日本羅姆(ROHM)公司制造。本實(shí)用新型的其它實(shí)施例中，數(shù)字伺服及數(shù)字信號(hào)處理電路22的集成電路可采用日本索尼公司制造的CXD2585或CXD3008的集成電路，MPEG解碼器23的集成電路可采用美國(guó)億世(ESS)公司制造的ES4108、ES4208或ES4308集成電路，而該公司制造的ES3207、ES3209或ES4227集成電路則可代替SVD1810。
仍見(jiàn)圖1，SVD1811內(nèi)部的32位RISC精簡(jiǎn)指令微處理機(jī)代替了整個(gè)系統(tǒng)的中央處理器、總控全機(jī)，工作時(shí)有WATCH-DOG看門(mén)狗技術(shù)的控制軟件運(yùn)行在該CPU中并控制全機(jī)，數(shù)據(jù)通信、指令傳輸有自己專門(mén)線路，各行其道，互不干擾，并以并行接口方式進(jìn)行，速度非?？?。配合具有強(qiáng)大抗干擾能力的電壓型輸出激光頭以及稱作數(shù)碼平臺(tái)的CXD2545Q，有利于徹底解決死機(jī)問(wèn)題?？撮T(mén)狗軟件模塊在視盤(pán)機(jī)工作時(shí)它會(huì)隨時(shí)隨地檢測(cè)系統(tǒng)資源利用和程序數(shù)據(jù)運(yùn)行處理情況，一旦系統(tǒng)由于某種原因造成無(wú)法正常工作時(shí)，它會(huì)重新啟動(dòng)系統(tǒng)，恢復(fù)機(jī)器功能及原先的狀態(tài)。因采用了先進(jìn)的SMT貼片技術(shù)，所用貼片元器件體積極小，故本視盤(pán)機(jī)整機(jī)的電路除電源、控制鍵、聲音混響處理等支節(jié)部分外，其它所有主要部分集成在一塊雙面主板上。一個(gè)實(shí)施例中整塊主板大小僅140mm×78mm，信號(hào)經(jīng)過(guò)的路徑短，分布電感、電容小，信號(hào)之間相互影響幾乎為零，信號(hào)更為純凈。從生產(chǎn)過(guò)程來(lái)看，所有元器件都由高精度貼片機(jī)放置，回流爐工藝焊接，穩(wěn)定度與可靠性均較高，由此帶來(lái)整機(jī)質(zhì)量的提高。
前置放大電路21接受來(lái)自光頭機(jī)芯1的光電集成電路11的微弱電信號(hào)，對(duì)其放大、整形、均衡、運(yùn)算，分離出射頻RF信號(hào)、循跡伺服誤差信號(hào)TE、聚焦伺服誤差信號(hào)FE。
數(shù)字伺服及數(shù)字信號(hào)處理電路22的集成電路CXD2545Q負(fù)責(zé)進(jìn)行數(shù)字伺服及數(shù)字信號(hào)處理，加上其內(nèi)含32K的SRAM及內(nèi)部數(shù)據(jù)總線設(shè)計(jì)，使光盤(pán)大容量的數(shù)據(jù)處理電路均采用總線掛接方式掛接在數(shù)據(jù)總線上，從而方便了數(shù)據(jù)的傳送及處理，提高了數(shù)據(jù)處理速率。CXD2545Q內(nèi)含數(shù)字伺服系統(tǒng)，它是受軟件控制的，對(duì)信號(hào)的運(yùn)算也完全以固化在其中的程序軟件方式進(jìn)行，保證了伺服控制的穩(wěn)定性，并減少了生產(chǎn)調(diào)試環(huán)節(jié)。由軟件控制的伺服處理包括伺服誤差信號(hào)及其偏移消除功能、伺服環(huán)自動(dòng)增益控制、EF平衡和聚焦偏置調(diào)整等。其處理過(guò)程如下首先對(duì)由前置信號(hào)放大電路21送來(lái)的RF、TE、FE信號(hào)進(jìn)行采樣量化，變成數(shù)字信號(hào)，采樣頻率分別為1.4MHz、88.2KHz，88.2KHz。然后進(jìn)行平均值測(cè)量計(jì)算，得到的結(jié)果存入對(duì)應(yīng)寄存器并送入運(yùn)算單元與對(duì)應(yīng)的數(shù)字信號(hào)進(jìn)行差運(yùn)算，去掉信號(hào)中的誤差成分。經(jīng)過(guò)糾偏處理的數(shù)字信號(hào)在軟件控制下進(jìn)行相關(guān)程式的運(yùn)算，產(chǎn)生各種不同類型的伺服控制信號(hào)，送入對(duì)應(yīng)的脈沖寬度調(diào)制器(PWM)中產(chǎn)生7位PWM驅(qū)動(dòng)信號(hào)，再傳送到驅(qū)動(dòng)塊中進(jìn)行功率放大后驅(qū)動(dòng)相對(duì)應(yīng)的機(jī)構(gòu)，進(jìn)行精確伺服，消除了由于光頭、機(jī)芯等元器件不一致導(dǎo)致的伺服系統(tǒng)性能下降現(xiàn)象，對(duì)不同的光盤(pán)有不同的最佳對(duì)應(yīng)狀態(tài)。
CXD2545Q另一大主要功能是數(shù)字信號(hào)處理器DSP。DSP主要包括以下幾大功能恢復(fù)通道位時(shí)鐘、獲取幀同步信號(hào)、EFM解調(diào)、CIRC解糾錯(cuò)、子碼處理等功能。通道位時(shí)鐘頻率為4.3218KHz，用于信息讀取的同步和電機(jī)控制，解調(diào)出通道位時(shí)鐘是數(shù)字信號(hào)處理的第一步。解調(diào)出通道位時(shí)鐘必須用PLL環(huán)來(lái)消除由于主軸旋轉(zhuǎn)引起的波動(dòng)。CXD2545Q則采用了更為先進(jìn)的數(shù)字式三段PLL環(huán)。第一段PLL環(huán)用來(lái)產(chǎn)生可變式節(jié)距，第二段產(chǎn)生一個(gè)高頻時(shí)鐘信號(hào)供給第三段，第三段數(shù)字PLL環(huán)則產(chǎn)生實(shí)際應(yīng)用的通道位時(shí)鐘，具有±150KHz以上的捕獲范圍。因?yàn)橛辛巳绱藢挼牟东@范圍，主導(dǎo)電機(jī)12才能夠以非常均勻的線速度旋轉(zhuǎn)，保證數(shù)據(jù)讀取流暢穩(wěn)定。
及時(shí)獲取幀同步信號(hào)是非常重要的。因?yàn)樗怯脕?lái)確定哪些信號(hào)處在同一幀中的。若幀同步信號(hào)丟失，則數(shù)據(jù)就由于無(wú)法確認(rèn)而被以錯(cuò)誤碼對(duì)待。所以，要提高整機(jī)的播放能力就必須及時(shí)地、準(zhǔn)確地獲得幀同步信號(hào)。在CXD2545Q中，特別采用了窗口檢測(cè)、向前檢測(cè)、向后檢測(cè)等多種方法，它們既各擋一面，又相輔相成。窗口檢測(cè)有兩種窗口寬度，用于一般情況檢測(cè)。向前、向后檢測(cè)可在由于劃傷等原因無(wú)法檢測(cè)到同步頭時(shí)插入多達(dá)13幀的同步信號(hào)取而代之。上述幾種方法的綜合利用，使CXD2545Q獲取幀同步信號(hào)的能力達(dá)到非常強(qiáng)大的地步。
CXD2545Q內(nèi)置的DSP具有超強(qiáng)的糾錯(cuò)能力。眾所周知，為了解決光盤(pán)上數(shù)字信號(hào)數(shù)據(jù)的錯(cuò)誤、失落，在紀(jì)錄時(shí)必須加入了冗余糾錯(cuò)碼。CD格式采用了交織里德索羅門(mén)碼CIRC，該碼最小距離為5，以原有理論分析，C1、C2糾錯(cuò)能力都是二重。經(jīng)研究發(fā)現(xiàn)，只要在C1糾錯(cuò)后附加數(shù)據(jù)指針傳送給C2，C2就能達(dá)到四重糾錯(cuò)能力。代價(jià)是需要更多的內(nèi)存RAM來(lái)存儲(chǔ)中間數(shù)據(jù)。CXD2545Q內(nèi)部固化了具有這種超強(qiáng)糾錯(cuò)能力的軟件，內(nèi)置32KSRAM。
圖3給出了MPEG解碼器23的集成電路SVD1811的內(nèi)部框圖。圖中左側(cè)部分主要進(jìn)行控制和對(duì)壓縮數(shù)據(jù)進(jìn)行處理，右側(cè)部分處理中間數(shù)據(jù)和解壓以后的數(shù)據(jù)。視頻輸出接口輸出解壓縮以后的視頻圖象數(shù)據(jù)。主接口、TDM時(shí)分復(fù)用接口和音頻串行接口分別傳輸?shù)捅忍芈蕯?shù)據(jù)、壓縮信號(hào)數(shù)據(jù)或音頻數(shù)據(jù)。數(shù)據(jù)的輸入輸出量由DMA控制器控制，并連接在內(nèi)部總線上。所有工作都處于RISC微處理器的監(jiān)控下。
SVD1811內(nèi)置的微處理器是擁有32位指令和32位數(shù)據(jù)管道的RISC精簡(jiǎn)指令微處理器。處理器特別增加了一些指令來(lái)加速字節(jié)和字的存取速度，提高了中斷的處理能力。SVD1811采用了管線結(jié)構(gòu)，可用優(yōu)化提高版的C語(yǔ)言來(lái)編程。
主接口是用于一般用途的并行接口。它包括調(diào)試端口、命令端口和DMA端口三個(gè)端口。主接口一般用于與外部中央處理器通信，也可用于比特流數(shù)據(jù)輸入或用戶數(shù)據(jù)輸入/輸出。主接口帶有三個(gè)寄存器，用來(lái)控制標(biāo)志和中斷的操作。標(biāo)志是用來(lái)指示解碼器已經(jīng)準(zhǔn)備好通過(guò)主接口DMA通道接受或提供數(shù)據(jù)，中斷則被用于在RISC微處理器與主接口之間出現(xiàn)沖突指令時(shí)起作用，往往是隱蔽的。
音頻串行接口是一個(gè)連接DAC的雙向串行接口，用于傳輸PCM(脈沖編碼調(diào)制)音頻信號(hào)和ⅡS格式的音頻數(shù)據(jù)。它支持16、24、32位音頻格式，左右模式可以調(diào)整，且不需外部主時(shí)鐘供應(yīng)。音頻數(shù)據(jù)的解壓縮在芯片內(nèi)部完成，這種封閉耦合可以得到精確的視音頻同步。
TDM接口是時(shí)分復(fù)用接口，是一個(gè)高速雙向串行通道，用來(lái)傳輸編碼比特流到網(wǎng)絡(luò)接口。它支持各種高速串行傳輸協(xié)議?？捎糜谒俣葹?6Mbps的串行連接，這種連接不受TDM傳輸協(xié)議的約束。
RISC FIFO接口是SVD1811提供的一個(gè)無(wú)粘貼的16位DRAM存儲(chǔ)器接口。該接口有充足的帶寬，可以以周期為60ns的速度供應(yīng)MPEG數(shù)據(jù)流的解碼。DRAM接口可以配置具備多達(dá)16M的尋址范圍，支持EDO DRAM和SDRAM。這種配置可以有三種方法(1)EDO DRAM-256K×和1M×16；(2)SDRAM-16M(512K×16bit×2組)；(3)EDO DRAM和SDRAM混合使用。本實(shí)用新型的一個(gè)實(shí)施例使用SDRAM-16M(512K×16bit×2組)的配置。
DMA控制器有多個(gè)復(fù)用通道，用來(lái)在DRAM和視頻接口、霍夫曼解碼器、端口、視頻處理器、DRAM刷新之間傳輸16位數(shù)據(jù)。視頻接口、霍夫曼解碼器、視頻處理器都有存儲(chǔ)器，允許DMA控制器以DRAM頁(yè)模式傳輸數(shù)據(jù)。DMA通道之中有一個(gè)是用來(lái)提供DRAM刷新的。
視頻處理器(MPEG處理器)是一個(gè)可編程視頻信號(hào)處理器，執(zhí)行標(biāo)準(zhǔn)MPEG解壓縮及其它一些本身需要的運(yùn)算。它以軟件處理的方式對(duì)視頻進(jìn)行前處理和后處理，使得SVD1811擁有對(duì)視頻任意的濾波和縮放等性能。SVD1811內(nèi)置有2K×32的片載ROM用于存儲(chǔ)視頻的微碼。
視頻輸出端口輸出存儲(chǔ)在DRAM或SDRAM中的視頻幀信號(hào)，也提供可以與視頻處理軟件一起在視頻處理器中運(yùn)行的硬件后處理功能。更為突出的是，它包含有存儲(chǔ)/緩沖視頻輸出、彩色變換電路、內(nèi)差濾波器、時(shí)間濾波器，可以在不同的圖像清晰度格式之間，包括SIF、CIF、QCIF和其它一些常用于計(jì)算機(jī)和電視視頻編碼器中的顯示格式(例如CCIR601、640×480VGA)，進(jìn)行變換。同時(shí)，視頻輸出端口內(nèi)有一個(gè)可編程CRT控制器，可以輸出隔行掃描和編程掃描的信號(hào)。CRT控制器可編程產(chǎn)生視頻同步和消隱信號(hào)，也可以鎖定外部視頻。視頻輸出部分還包括了專門(mén)的實(shí)現(xiàn)OSD屏顯功能硬件。OSD功能中，每個(gè)象素的色彩可以用2、4或8個(gè)比特的數(shù)據(jù)，可以占據(jù)部分屏幕。OSD的數(shù)據(jù)是在彩色空間變換之前和縮放之后插入的。OSD的點(diǎn)位圖存儲(chǔ)在DRAM或SDRAM的特定空間中。
霍夫曼解碼器是應(yīng)用霍夫曼(Hoffman)表進(jìn)行解碼的?；舴蚵獯a器是可編程的，可由用戶改變?；舴蚵幋a數(shù)據(jù)由DMA通道傳輸?shù)摹?br> 電路裝置的鍵控及顯示板4設(shè)有遙控接收器41、按鍵及熒光屏驅(qū)動(dòng)電路42、熒光管顯示器43。由按鍵直接手動(dòng)輸入的選擇視盤(pán)機(jī)工作方式的指令經(jīng)驅(qū)動(dòng)電路42變換后輸入SVD1811的微處理器，微處理器根據(jù)指令執(zhí)行相應(yīng)的操作。遙控接收器41用于接收遙控的選擇視盤(pán)機(jī)工作方式的指令經(jīng)內(nèi)部處理后輸至微處理器。驅(qū)動(dòng)電路42也接收微處理器發(fā)出的顯示數(shù)據(jù)，經(jīng)譯碼后驅(qū)動(dòng)熒光管顯示器43顯示有關(guān)的信號(hào)。
話筒板5上設(shè)置放大及混響電路，由麥克風(fēng)通過(guò)插口輸入的聲音信號(hào)經(jīng)放大及混響電路處理后，由設(shè)置在電源與輸出板3上的音頻輸出端口輸出。
下面結(jié)合圖2至圖4，描述本實(shí)用新型的視盤(pán)機(jī)的通過(guò)軟件進(jìn)行升級(jí)的工作過(guò)程。視盤(pán)機(jī)接通電源后，視盤(pán)機(jī)按以下的開(kāi)機(jī)流程運(yùn)行。
(1)系統(tǒng)上電。由電源電路31對(duì)電路裝置的各有關(guān)部件上電。
(2)系統(tǒng)復(fù)位。復(fù)位電路向作為視頻編碼及數(shù)模轉(zhuǎn)換電路26和音頻轉(zhuǎn)換電路27的主要部分的集成電路SVD1810的13腳RST端提供復(fù)位信號(hào)而使其復(fù)位。然后從SVD1810的24腳RSTOUT端輸出復(fù)位信號(hào)至作為MPEG解碼器23的集成電路SVD1811的24腳RESET端、使SVD1811復(fù)位，SVD1810同時(shí)從其74腳取得時(shí)鐘信號(hào)后經(jīng)分頻由17腳、79腳、80腳輸出再分別經(jīng)整形電路輸至SVD1811的39腳、105腳、116腳和117腳為SVD1811提供時(shí)鐘信號(hào)，使SVD1811正常工作。
(3)開(kāi)機(jī)顯示。SVD1811初始化后，則由其RISC微處理器首先對(duì)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器SDRAM集成電路24初始化，同時(shí)由165、168、169腳向面板上的熒光管顯示器發(fā)出信號(hào)使熒光管顯示器發(fā)光。然后從用作存儲(chǔ)器25的集成電路29F040中調(diào)用開(kāi)機(jī)程序模塊至SDRAM中并由RISC微處理器執(zhí)行。執(zhí)行時(shí)SVD1811則由其RISC微處理器從29F040中讀出格式為MPEG2的開(kāi)機(jī)畫(huà)面的視頻數(shù)據(jù)及音頻數(shù)據(jù)存入其SRAM中，由MPEG處理器按MPEG2的格式進(jìn)行解碼，經(jīng)解碼后的音頻數(shù)據(jù)經(jīng)音頻串行接口從45～47腳輸至SVD1810的23腳、33腳以及37腳，經(jīng)SVD1810進(jìn)行音頻數(shù)模轉(zhuǎn)換后，輸至音頻放大電路32進(jìn)行信號(hào)放大后輸至音頻輸出插口，該音頻輸出插口可外接揚(yáng)聲器。經(jīng)解碼后的視頻數(shù)據(jù)通過(guò)SVD1811的106～110、113～115腳輸出開(kāi)機(jī)畫(huà)面的數(shù)據(jù)至SVD1810，再由SVD1810進(jìn)行視頻編碼及DAC轉(zhuǎn)換而從SVD1810的61腳YDAC端、64腳VDAC端以及58腳CDA端輸出開(kāi)機(jī)畫(huà)面的視頻信號(hào)至視頻輸出插口，該視頻輸出插口可外接顯示器。
(4)光頭回中和關(guān)閉盒門(mén)。CXD2545Q在接通電源或盒門(mén)由開(kāi)啟狀態(tài)運(yùn)動(dòng)至關(guān)閉狀態(tài)時(shí)均會(huì)初始化，在SVD1811通過(guò)126腳檢測(cè)機(jī)芯盒門(mén)開(kāi)關(guān)CLOSE的狀態(tài)而確定盒門(mén)是處于關(guān)閉狀態(tài)的前提下，若光頭不處于中間的零位狀態(tài)，則CXD2545Q的99腳SSTP端接收相應(yīng)的LIMIT信號(hào)后，由其2腳SRDR端和100腳SFDR端輸出控制信號(hào)至BA6392F，然后由BA6392F的16腳和17腳輸出一反向電壓至滑行電機(jī)13，使滑行電機(jī)13反向轉(zhuǎn)動(dòng)，令光頭迅速回中。當(dāng)光頭達(dá)到零位后，便觸動(dòng)零位開(kāi)關(guān)，使CXD2545Q的99腳SSTP端接收到零位信號(hào)，然后通過(guò)其80腳SENS端將該信號(hào)輸至SVD1810的9腳，再由SVD1810的微機(jī)并行接口LD接口通過(guò)SVD1811處理器接口的LD接口將零位信號(hào)輸至SVD1811的微處理器。與此同時(shí)，SVD1811通過(guò)126腳和127腳檢測(cè)托盤(pán)限位開(kāi)關(guān)的狀態(tài)而確定盒門(mén)是否處于開(kāi)門(mén)狀態(tài)，若為開(kāi)門(mén)狀態(tài)則由161～162腳向第二功率驅(qū)動(dòng)電路29的一個(gè)集成電路D107輸出關(guān)門(mén)信號(hào)、使D107通過(guò)插座XS102的M+和M-端口控制機(jī)械機(jī)芯的電機(jī)13轉(zhuǎn)動(dòng)而關(guān)閉盒門(mén)；當(dāng)SVD1811檢測(cè)到盒門(mén)處于關(guān)閉狀態(tài)的信號(hào)，并檢測(cè)到零位信號(hào)后，經(jīng)微處理器判斷后，通過(guò)SVD1811的LD接口輸出滑行驅(qū)動(dòng)停止信號(hào)，該信號(hào)進(jìn)入SVD1810后，再經(jīng)其XLAT端、DATA端以及SCLK端由CXD2545Q的86～88腳進(jìn)入CXD2545Q，CXD2545Q停止發(fā)出滑行驅(qū)動(dòng)信號(hào)。然后SVD1811的微處理器運(yùn)行開(kāi)機(jī)程序模塊中有關(guān)的檢測(cè)光盤(pán)的子模塊。先由SVD1811的微處理器控制由SVD1810的69腳輸出LDON信號(hào)至作為前置放大電路21的主要部分的集成電路CXA2549M的22腳，而由CXA2549M的1腳輸出信號(hào)使光頭機(jī)芯1上的半導(dǎo)體激光器導(dǎo)通發(fā)出激光。
(5)檢測(cè)光盤(pán)。由SVD1811將命令與數(shù)據(jù)通過(guò)LD接口進(jìn)入SVD1810，再由SVD1810的87、14、18腳SCLK端、XLAT端、DATA端將命令與數(shù)據(jù)輸至CXD2545Q的CPU接口86～88腳，CXD2545Q就調(diào)用固化在其伺服自動(dòng)序列模塊中的相應(yīng)程序并執(zhí)行之，從而CXD2545Q的8腳FFDR和10腳FRDR輸出系列聚焦搜索信號(hào)至集成電路BA6392F中，再通過(guò)BA6392F放大功率后由1腳和2腳經(jīng)插座XS101的F-及F+端口輸出至光頭機(jī)芯1的聚焦線圈14上，控制聚焦線圈14帶動(dòng)光頭物鏡上下移動(dòng)。
當(dāng)整機(jī)機(jī)芯中無(wú)光盤(pán)時(shí)，則物鏡上下移動(dòng)數(shù)次后、光頭機(jī)芯1的光敏檢測(cè)器檢測(cè)不到反射光，故與插座XS101的A～D端口相連的作為前置放大電路21的主要部分的集成電路CXA2549M的3～6腳無(wú)信號(hào)輸入，則CXA2549M的17腳輸出的信號(hào)經(jīng)外圍電路后由26腳輸至CXD2545Q中，經(jīng)內(nèi)部處理在CXD2545Q的93腳保持FOK信號(hào)為低電平不變，CXD2545Q及SVD1811均處于等待狀態(tài)。
(6)光盤(pán)識(shí)別。當(dāng)將待播放的光盤(pán)放入整機(jī)機(jī)芯中時(shí)，則CXD2545Q又初始化，當(dāng)物鏡上下移動(dòng)數(shù)次的過(guò)程中、按固化在伺服自動(dòng)序列模塊中的漸次逼近的程式使物鏡與光盤(pán)達(dá)到最佳聚焦位置。此時(shí)，CXD2545Q的26腳所得的信號(hào)經(jīng)CXD2545Q內(nèi)部處理后，在93腳輸出的FOK信號(hào)為高電平，該FOK信號(hào)經(jīng)SVD1810輸至SVD1811時(shí)，經(jīng)SVD1811處理，在其LD接口輸出啟動(dòng)光頭機(jī)芯的主軸旋轉(zhuǎn)的信號(hào)以及聚焦伺服進(jìn)入閉環(huán)程式的啟動(dòng)指令和伺服自動(dòng)序列模塊的跟蹤伺服和滑行伺服程式的啟動(dòng)指令經(jīng)SVD1810至CXD2545Q的CPU接口86～88腳，同時(shí)將開(kāi)機(jī)程序模塊中的光盤(pán)識(shí)別子模塊(按ISO-9660格式編制)從存儲(chǔ)器25讀入SDRAM中，并等待從28～30腳輸入光盤(pán)類別識(shí)別信號(hào)的到來(lái)。輸至CXD2545Q的CPU接口86～88腳的啟動(dòng)指令，經(jīng)CXD2545Q處理后，在其96腳輸出驅(qū)動(dòng)控制信號(hào)至BA6392F的24腳，再經(jīng)BA6392F處理后，在其26腳和27腳輸出驅(qū)動(dòng)信號(hào)經(jīng)插座XS103的SP+和SP-端口驅(qū)動(dòng)光頭機(jī)芯1的主導(dǎo)電機(jī)12帶動(dòng)主軸旋轉(zhuǎn)，并且開(kāi)始執(zhí)行固化在CXD2545Q芯片中的伺服自動(dòng)序列模塊的跟蹤伺服和滑行伺服程式以及閉環(huán)執(zhí)行聚焦伺服的程式。
跟蹤循跡伺服和滑行伺服程式同時(shí)進(jìn)行。執(zhí)行跟蹤循跡伺服程式時(shí)，CXA2549M從其8腳和9腳取得由三光束法讀取光盤(pán)得到的副光束的反光信號(hào)，將F、E信號(hào)經(jīng)CXA2549M的跟蹤誤差信號(hào)放大器放大從CXA2549M的13腳輸出TE信號(hào)，該TE信號(hào)經(jīng)過(guò)并聯(lián)的阻值不同的電阻后，分別從CXD2545Q的27腳和28腳輸入跟蹤誤差信號(hào)TE和進(jìn)給伺服信號(hào)SE，經(jīng)CXD2545Q處理后由4腳和6腳輸出TFDR信號(hào)和TRDR信號(hào)至BA6392F的4腳和5腳，由2腳和100腳輸出SRON信號(hào)和SFDR信號(hào)至BA6392F的19腳和20腳；經(jīng)BA6392F處理后，由其1腳和2腳經(jīng)插座XS101的T+和T-端口輸至跟蹤循跡線圈15，由跟蹤循跡線圈15控制物鏡再水平方向上進(jìn)行校正。再由BA6392F的16腳和17腳經(jīng)插座XS103的SL+和SL-端口輸至光頭機(jī)芯11的滑行電機(jī)13，帶動(dòng)光拾取器沿光盤(pán)徑向從中心向邊緣方向運(yùn)動(dòng)。
當(dāng)光拾取器經(jīng)過(guò)跟蹤循跡伺服和滑行伺服進(jìn)入正常的讀取狀態(tài)后，由光頭機(jī)芯1的光電集成電路11輸出光電信號(hào)經(jīng)插座XS101的A～D端口進(jìn)CXD2549M中，經(jīng)CXD2549M轉(zhuǎn)變成RF信號(hào)后，進(jìn)入CXD2545Q進(jìn)行CD解調(diào)，解調(diào)后的數(shù)據(jù)再由CXD2545Q的45～47腳輸至SVD1811的28～30腳進(jìn)入SVD1811中，由微處理器控制將所輸入的有關(guān)TOC的連續(xù)數(shù)據(jù)放入SDRAM的緩沖區(qū)。此時(shí)，微處理器不斷將連續(xù)數(shù)據(jù)(曲目表TOC等)從緩沖區(qū)中取出、將存放于SDRAM中的光盤(pán)識(shí)別子模塊調(diào)出執(zhí)行，從而識(shí)別出緩沖區(qū)中的數(shù)據(jù)類別，而對(duì)機(jī)芯中的光盤(pán)類別進(jìn)行判定。
上述步驟(1)至步驟(6)的開(kāi)機(jī)程序的框圖由圖4給出。
(7)見(jiàn)圖5，當(dāng)MPEG解碼器中的微處理器運(yùn)行開(kāi)機(jī)程序模塊的光盤(pán)識(shí)別子模塊中的升級(jí)光盤(pán)程序段而識(shí)別出機(jī)芯中的光盤(pán)為升級(jí)光盤(pán)時(shí)，微處理器從存儲(chǔ)器25中讀出升級(jí)程序模塊，將升級(jí)程序模塊存入SDRAM中，此時(shí)，微處理器由SDRAM中的升級(jí)程序控制；微處理器運(yùn)行升級(jí)程序模塊中的格式分析記錄子模塊，按ISO-9660的規(guī)格分析升級(jí)光盤(pán)的目錄結(jié)構(gòu)并找到升級(jí)文件，將升級(jí)文件的大小、位置的數(shù)據(jù)記錄于SDRAM中。然后，微處理器運(yùn)行升級(jí)程序模塊中的校驗(yàn)子模塊，先將升級(jí)文件起始段中的校驗(yàn)碼讀入內(nèi)存，再讀出升級(jí)文件的所有數(shù)據(jù)，并將這些數(shù)據(jù)按一定算法運(yùn)算；其中的一種算法是，當(dāng)遇到“1”時(shí)，則在累加器中加1，當(dāng)遇到“0”時(shí)則在累加器中減1，最后得到一個(gè)運(yùn)算結(jié)果(在生成該升級(jí)程序時(shí)，校驗(yàn)碼設(shè)置成與該運(yùn)算結(jié)果相一致)。當(dāng)運(yùn)算結(jié)果不等于校驗(yàn)碼時(shí)，微處理器則判斷該升級(jí)光盤(pán)為非法升級(jí)光盤(pán)；當(dāng)運(yùn)算結(jié)果等于校驗(yàn)碼時(shí)，微處理器則判斷該升級(jí)光盤(pán)為合法升級(jí)光盤(pán)，系統(tǒng)進(jìn)入等待升級(jí)的狀態(tài)；此時(shí)，由165、168、169腳向面板上的熒光管顯示器發(fā)出信號(hào)使熒光管顯示器顯示可以升級(jí)或等待升級(jí)操作命令的信息。同時(shí)，也由106～110、113～115腳輸出相應(yīng)的數(shù)據(jù)信號(hào)至SVD1810，再由SVD1810進(jìn)行視頻編碼及DAC轉(zhuǎn)換而從SVD1810的61腳YDAC端、64腳VDAC端以及58腳CDA端輸出可以升級(jí)或等待升級(jí)操作命令的視頻信號(hào)至視頻輸出插口。
此時(shí)，按下退出鍵，則系統(tǒng)進(jìn)入通常的STOP(停止)狀態(tài)，操作者可以關(guān)機(jī)或更換光盤(pán)。若按下升級(jí)按鍵，則微處理器調(diào)用升級(jí)程序模塊的系統(tǒng)控制子模塊對(duì)系統(tǒng)進(jìn)行控制，對(duì)程序存儲(chǔ)器進(jìn)行刷新；微處理器發(fā)出命令使半導(dǎo)體激光器發(fā)光、使主軸轉(zhuǎn)動(dòng)、以及使聚焦伺服、跟蹤循跡伺服和滑行伺服程式啟動(dòng)，同時(shí)把升級(jí)文件起始段后的地址告訴伺服系統(tǒng)；伺服系統(tǒng)按地址找到所需的升級(jí)文件經(jīng)處理后由光頭機(jī)芯1的光電集成電路輸出所讀出的升級(jí)文件的光電信號(hào)經(jīng)插座XS101的A～D端口進(jìn)入CXD2549M中，經(jīng)CXD2549M轉(zhuǎn)變成RF射頻信號(hào)后，CXD2545Q的36腳進(jìn)入其中，由CXD2545Q對(duì)射頻信號(hào)進(jìn)行處理，產(chǎn)生DATA、BCK、LRCK數(shù)據(jù)信號(hào)由CXD2545Q從其45～47腳輸出送往SVD1811，由SVD1811的時(shí)分復(fù)用接口28～30腳進(jìn)入SVD1811中。在微處理器的控制下，由SVD1811的198腳ME端向29F020的作為擦寫(xiě)控制端的31腳發(fā)出控制命令，通過(guò)數(shù)據(jù)總線LD0～LD7和地址總線LA0～LA17將升級(jí)文件寫(xiě)入程序存儲(chǔ)器。升級(jí)文件寫(xiě)完后，電視畫(huà)面變成黑白閃爍狀態(tài)，操作者關(guān)機(jī)后即完成了升級(jí)。
權(quán)利要求1．一種通過(guò)軟件進(jìn)行升級(jí)的超級(jí)VCD視盤(pán)機(jī)，具有機(jī)殼、設(shè)置在機(jī)殼中的整機(jī)機(jī)芯和電路裝置、設(shè)在機(jī)殼上的輸入輸出端口及設(shè)在機(jī)殼面板上的控制按鍵；整機(jī)機(jī)芯由機(jī)械機(jī)芯和光頭機(jī)芯(1)構(gòu)成；電路裝置包括有前置放大電路(21)、數(shù)字伺服及數(shù)字信號(hào)處理電路(22)、MPEG解碼器(23)、隨機(jī)存取存儲(chǔ)器(24)、程序存儲(chǔ)器(25)、視頻編碼及數(shù)模轉(zhuǎn)換電路(26)、音頻數(shù)模轉(zhuǎn)換電路(27)、第一功率驅(qū)動(dòng)電路(28)、第二功率驅(qū)動(dòng)電路(29)、電源電路(31)、音頻放大電路(32)、遙控接收器(41)、按鍵電路及熒光屏驅(qū)動(dòng)電路(42)及熒光管顯示器(43)；電源電路(31)的輸出端接電路裝置的各有關(guān)部件；光頭機(jī)芯(1)的光電集成電路(11)的電信號(hào)輸出端接前置放大電路(21)；前置放大電路(21)的輸出端接數(shù)字伺服及數(shù)字信號(hào)處理電路(22)，數(shù)字伺服及數(shù)字信號(hào)處理電路(22)的輸出端接第一功率驅(qū)動(dòng)電路(28)；第一功率驅(qū)動(dòng)電路(28)輸出端的相應(yīng)端口接光頭機(jī)芯(1)的主導(dǎo)電機(jī)(12)、滑行電機(jī)(13)、聚焦線圈(14)和跟蹤線圈(15)；第二功率驅(qū)動(dòng)電路(29)的輸出端接機(jī)械機(jī)芯的電機(jī)(19)；MPEG解碼器(23)輸入輸出端的相應(yīng)端口與隨機(jī)存取存儲(chǔ)器(24)相連；其特征在于程序存儲(chǔ)器(25)為電可擦寫(xiě)式存儲(chǔ)器或快閃存儲(chǔ)器，MPEG解碼器(23)數(shù)據(jù)端的相應(yīng)端口與程序存儲(chǔ)器(25)的數(shù)據(jù)端相連；MPEG解碼器(23)輸出端的相應(yīng)端口與程序存儲(chǔ)器(25)的擦寫(xiě)控制端相連；程序存儲(chǔ)器(25)中設(shè)有開(kāi)機(jī)程序模塊、光盤(pán)播放程序模塊、解碼程序模塊和升級(jí)程序模塊；開(kāi)機(jī)程序模塊的光盤(pán)識(shí)別子模塊中含有識(shí)別升級(jí)光盤(pán)的程序段；升級(jí)程序模塊中含有格式分析記錄子模塊、校驗(yàn)子模塊和系統(tǒng)控制子模塊；本視盤(pán)機(jī)的電路裝置是單一中央處理器控制的系統(tǒng)，該中央處理器設(shè)置在RISC精簡(jiǎn)指令微處理器中、且該微處理器設(shè)置在MPEG解碼器(23)中；隨機(jī)存取存儲(chǔ)器(24)為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM或同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器SDRAM；MPEG解碼器(23)的輸入輸出端的相應(yīng)端口與數(shù)字伺服及數(shù)字信號(hào)處理電路(22)的輸入輸出端直接和間接相連；MPEG解碼器(23)的輸入輸出端的相應(yīng)端口與按鍵電路及熒光屏顯示驅(qū)動(dòng)電路(42)的輸入輸出端相連；MPEG解碼器(23)的輸出端的相應(yīng)端口與視頻編碼及數(shù)模轉(zhuǎn)換電路(26)的輸入端、音頻數(shù)模轉(zhuǎn)換電路(27)的輸入端及第二功率驅(qū)動(dòng)電路(29)的輸入端相連；MPEG解碼器(23)輸入端的相應(yīng)端口與遙控接收器(41)的輸出端相連。
2.根據(jù)權(quán)利要求1所述的通過(guò)軟件進(jìn)行升級(jí)的超級(jí)VCD視盤(pán)機(jī)，其特征在于前置放大電路(21)、數(shù)字伺服及數(shù)字信號(hào)處理電路(22)、MPEG解碼器(23)、隨機(jī)存取存儲(chǔ)器(24)、程序存儲(chǔ)器(25)、視頻編碼及數(shù)模轉(zhuǎn)換電路(26)、音頻數(shù)模轉(zhuǎn)換電路(27)、第一功率驅(qū)動(dòng)電路(28)、第二功率驅(qū)動(dòng)電路(29)集成在一塊雙面主板(2)上，該雙面主板的電路板為采用SMT貼片的電路板。
3.根據(jù)權(quán)利要求1或2所述的通過(guò)軟件進(jìn)行升級(jí)的超級(jí)VCD視盤(pán)機(jī)，其特征在于數(shù)字伺服及數(shù)字信號(hào)處理電路(22)由一塊集成電路及其外圍電路構(gòu)成，該集成電路中固化有伺服自動(dòng)序列程式，MPEG解碼器(23)的RISC精簡(jiǎn)指令微處理器是擁有32位指令和32位數(shù)據(jù)總線的RISC精簡(jiǎn)指令微處理器，MPEG解碼器(23)還包括有DMA控制器、MPEG處理器、先入先出緩沖器、霍夫曼解碼器、音視頻數(shù)據(jù)傳送通道、屏顯功能硬件、只讀存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器、寄存器以及主接口、音頻串行接口、時(shí)分復(fù)用接口、先入先出緩沖器接口、視頻輸出接口等電路模塊；各電路模塊間由總線結(jié)構(gòu)相互連接。
4.根據(jù)權(quán)利要求3所述的通過(guò)軟件進(jìn)行升級(jí)的超級(jí)VCD視盤(pán)機(jī)，其特征在于MPEG解碼器(23)的型號(hào)為SVD1811、ES4108、ES4208、ES4308；數(shù)字伺服及數(shù)字信號(hào)處理電路(22)的集成電路的型號(hào)為CXD2545Q、CXD2585、CXD3008；視頻編碼及數(shù)模轉(zhuǎn)換電路(26)和音頻數(shù)模轉(zhuǎn)換電路(27)共用的集成電路的型號(hào)為SVD1810、ES3207、ES3209、ES4227。
專利摘要本實(shí)用新型涉及一種視盤(pán)機(jī)。本視盤(pán)機(jī)采用使設(shè)置在MPEG解碼器中的中央處理器成為整機(jī)的單一中央處理器而對(duì)整個(gè)系統(tǒng)進(jìn)行控制的結(jié)構(gòu)形式,程序存儲(chǔ)器為電可擦寫(xiě)式存儲(chǔ)器或快閃存儲(chǔ)器,其中存儲(chǔ)有開(kāi)機(jī)程序模塊和升級(jí)程序模塊,開(kāi)機(jī)程序模塊中含有識(shí)別升級(jí)光盤(pán)的程序段,用戶通過(guò)更新程序存儲(chǔ)器中的軟件對(duì)本超級(jí)VCD視盤(pán)機(jī)進(jìn)行升級(jí)時(shí),不僅可使解碼程序模塊進(jìn)行升級(jí),而且還可使包括有對(duì)數(shù)字伺服進(jìn)行控制的系統(tǒng)控制模塊進(jìn)行升級(jí)。
文檔編號(hào)G11B20/10GK2419664SQ00220028
公開(kāi)日2001年2月14日 申請(qǐng)日期2000年4月16日 優(yōu)先權(quán)日2000年4月16日
發(fā)明者姜加偉, 上官衛(wèi)豐 申請(qǐng)人:江蘇新科電子集團(tuán)有限公司