專利名稱：集成存儲(chǔ)器及相應(yīng)的工作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有存儲(chǔ)單元和差動(dòng)讀放大器的集成存儲(chǔ)器，所述存儲(chǔ)單元排列在字線與位線的交叉點(diǎn)中。
在Betty Prince“半導(dǎo)體存儲(chǔ)器”，John Wiley&Sons，WestSussex，1996年第2版，第5.8.5章以及附圖5.14中曾講述過一種DRAM形式的集成存儲(chǔ)器。其中是一對(duì)位線與一個(gè)差動(dòng)讀放大器相連。這是一種典型的DRAM裝置。從該書的附圖6.54(e)也可以得知，DRAM的存儲(chǔ)單元被布置在字線與位線對(duì)的兩個(gè)位線所形成的交叉點(diǎn)中，且所述的位線對(duì)與同一讀放大器相連。
本發(fā)明所基于的任務(wù)在于提供一種集成存儲(chǔ)器，其中可借助一種差動(dòng)讀放大器來放大需讀取的數(shù)據(jù)，而且該存儲(chǔ)器具有位置節(jié)省的結(jié)構(gòu)。
該任務(wù)利用權(quán)利要求1所述的集成存儲(chǔ)器來實(shí)現(xiàn)。
在本發(fā)明的集成電路中，所述的差動(dòng)讀放大器通過一種多路轉(zhuǎn)換器被接至三個(gè)位線，而且所述的多路轉(zhuǎn)換器根據(jù)其控制把所述讀放大器的差動(dòng)輸入電連接到與其相連的三個(gè)位線中的任意兩個(gè)上。
因此，與現(xiàn)有技術(shù)不同的是，本發(fā)明存儲(chǔ)器中的讀放大器并不總是與同一位線對(duì)相連。更具體地講，可以得出三個(gè)不同組合的位線對(duì)，它們具有不同的、由三個(gè)位線中的各兩個(gè)形成的組合。
根據(jù)本發(fā)明的擴(kuò)展方案，所述的集成存儲(chǔ)器具有第一類型的字線、第二類型的字線、以及第三類型的字線，所述的第一類型字線在其與第一及第二位線的交叉點(diǎn)中具有存儲(chǔ)單元，所述的第二類型字線在其與第一及第三位線的交叉點(diǎn)中具有存儲(chǔ)單元，而所述的第三類型字線在其與第二及第三位線的交叉點(diǎn)中具有存儲(chǔ)單元。
本發(fā)明的工作方法適合于集成存儲(chǔ)器的這種擴(kuò)展方案的工作。據(jù)此，每次在與同一字線相連的兩個(gè)存儲(chǔ)單元中存入并協(xié)的數(shù)據(jù)，然后再讀出，而且在讀或?qū)懺L問時(shí)將與所述兩個(gè)存儲(chǔ)單元相連的兩個(gè)位線通過多路轉(zhuǎn)換器而電連接到讀放大器的差動(dòng)輸入上。于是，在寫或讀訪問中，通過所屬的字線來選定布置在與三個(gè)位線中的兩個(gè)所形成的交叉點(diǎn)中的兩個(gè)存儲(chǔ)單元，并將其接至所屬的位線。所述兩個(gè)相關(guān)的位線通過多路轉(zhuǎn)換器被連到讀放大器上，以便在寫入時(shí)同時(shí)向兩個(gè)存儲(chǔ)單元中寫入數(shù)據(jù)，以及在讀出時(shí)同時(shí)從兩個(gè)存儲(chǔ)單元讀出數(shù)據(jù)。由于所述的讀放大器是差動(dòng)式地工作的，所以當(dāng)它對(duì)與其電連接的兩個(gè)位線進(jìn)行寫訪問時(shí)，總是產(chǎn)生并協(xié)的信號(hào)，以便還向所述屬于同一字線的兩個(gè)存儲(chǔ)單元中寫入并協(xié)的信號(hào)。在對(duì)這些存儲(chǔ)單元進(jìn)行讀訪問時(shí)，所述相互并協(xié)的數(shù)據(jù)又被讀出來，并通過所述讀放大器放大。
下面借助示出了本發(fā)明實(shí)施例的附圖來詳細(xì)講述本發(fā)明。其中

圖1示出了本發(fā)明集成存儲(chǔ)器的一部分，圖2示出了圖1所示實(shí)施例的信號(hào)表，圖3示出了圖1所示存儲(chǔ)器的存儲(chǔ)單元，以及圖4示出了圖1所示存儲(chǔ)器的較大一部分。
圖1示出了本發(fā)明的DRAM形式的集成存儲(chǔ)器。該存儲(chǔ)器在字線WLi與位線BLi的交叉點(diǎn)中具有存儲(chǔ)單元MC。該存儲(chǔ)單元MC為圖3所示的類型。它涉及具有存儲(chǔ)電容C的1晶體管-1電容式的存儲(chǔ)單元，所述電容C的一個(gè)電極接在參考電位上，而另一個(gè)電極則通過選擇晶體管T與所屬的位線BLi相連。所述選擇晶體管T的控制端接在所屬的字線WLi上。
在圖1中，所述的存儲(chǔ)單元MC是用字線與位線的交叉點(diǎn)中的粗點(diǎn)來標(biāo)示的。在圖1中，三個(gè)位線BLi通過一個(gè)多路轉(zhuǎn)換器MUX而被連至差動(dòng)讀放大器SA的差動(dòng)輸入端上。所述的讀放大器SA與在DRAM中一樣是普通構(gòu)造的，因此不再詳述。所述讀放大器SA的上部端子通過第一晶體管T1和與之相并聯(lián)的第二晶體管T2被接至第一位線BL1上。此外，所述讀放大器SA的上部端子還通過第三晶體管T3被接到第二位線BL2上。所述讀放大器SA的下部端子通過第四晶體管T4同樣也接到第二位線BL2上。此外，該下部端子還通過第五晶體管T5和與之相并聯(lián)的第六晶體管T6被接到第三位線BL3上。晶體管T1～T6均為n溝道晶體管。它們?yōu)槎嗦忿D(zhuǎn)換器MUX的組件。第一晶體管T1和第六晶體管T6的門極被接在第一控制輸入MUX0上，第三晶體管T3和第五晶體管T5的門極被接在第二控制輸入MUX1上，而第二晶體管T2和第四晶體管T4的門極被接在第三控制輸入MUX2上。
圖2示出了用于闡述圖1所示存儲(chǔ)器的作用方式的信號(hào)表。如果譬如字線WL0通過圖1未示出的字線譯碼器被選通，并被置為高電位，那么與字線WL0相連的兩個(gè)存儲(chǔ)單元MC便被接到所屬的位線BL1和BL3上。同時(shí)，另外兩個(gè)字線WL1和WL2保持在低電位。所述第一控制輸入MUX0被置為高電平，使得第一位線BL1通過第一晶體管T1被接至讀放大器SA的上部端子，而第三位線BL3則通過第六晶體管T6被接至所述放大器的下部端子。由此，兩個(gè)被選定的存儲(chǔ)單元MC的存儲(chǔ)電容中所存儲(chǔ)的數(shù)據(jù)可以被傳輸至讀放大器SA。讀放大器SA對(duì)所確定的信號(hào)差進(jìn)行放大，并把相應(yīng)放大的差信號(hào)提供給存儲(chǔ)器外部(圖1沒有示出)?？刂戚斎隡UXi中同時(shí)只有一個(gè)有效，使得在前面講述的情況下，所述第二控制輸入MUX1和第三輸入MUX2具有低電平，而晶體管T2、T3、T4和T5保持截止。與上述讀訪問相類似，當(dāng)以反方向進(jìn)行寫訪問時(shí)，差信號(hào)從讀放大器SA被傳輸至兩個(gè)位線BL1、BL3。由此向兩個(gè)配套的存儲(chǔ)單元MC中寫入相互并協(xié)的數(shù)據(jù)。該數(shù)據(jù)在稍后的讀訪問中又被讀出來。
因此，在圖1所示的存儲(chǔ)器中，總有兩個(gè)存儲(chǔ)單元MC被用來存儲(chǔ)共同的信息。換句話說，人們也可以把與同一字線WLi相連的兩個(gè)配套存儲(chǔ)單元理解成一個(gè)單獨(dú)的2晶體管-2電容式的存儲(chǔ)單元。圖1所示的六個(gè)存儲(chǔ)單元MC構(gòu)成了三個(gè)這種2晶體管-2電容式的存儲(chǔ)單元。
在常規(guī)的DRAM中，兩個(gè)位線至一個(gè)與其所屬的讀放大器相連的共同位線對(duì)之間的分配是固定的，而在圖1所示的存儲(chǔ)器中，根據(jù)多路轉(zhuǎn)換器MUX的控制，三個(gè)位線BL1～BL3中總有兩個(gè)形成不同的組合而連接在讀放大器SA的差動(dòng)輸入上。由此可以實(shí)現(xiàn)，此時(shí)能給同一讀放大器分配三個(gè)位線，而不是普通的兩個(gè)位線。由此可得出如下優(yōu)點(diǎn)，即為了實(shí)現(xiàn)所述的讀放大器SA，并使其尺寸有利地與位線所需的面積匹配起來，可以提供較大的使用面積。也即，在預(yù)定數(shù)目的位線情況下，與兩個(gè)位線總是必須裝設(shè)一個(gè)自己的讀放大器相比，這可以減少讀放大器的數(shù)目。
圖4示出了圖1所示存儲(chǔ)器的較大一部分，它具有六個(gè)位線BLi和六個(gè)字線WLi。存儲(chǔ)單元MC也被標(biāo)為字線與位線的交叉點(diǎn)中的點(diǎn)。每三個(gè)位線BLi通過一個(gè)多路轉(zhuǎn)換器MUX與一個(gè)讀放大器SAi相連。圖4所示的部分是通過加入兩個(gè)如圖1所示的存儲(chǔ)器部分而得出的。兩個(gè)多路轉(zhuǎn)換器MUX的結(jié)構(gòu)相同。其晶體管T1～T6被接至相同的控制輸入MUX0～MUX2上?？梢钥闯觯鎯?chǔ)單元MC是有規(guī)則地分配到字線與位線上的。在字線和位線方向上，總是有兩個(gè)存儲(chǔ)單元MC直接相鄰地布置，隨后，字線與位線之間為一個(gè)沒有存儲(chǔ)單元MC的交叉點(diǎn)，接著又是兩個(gè)存儲(chǔ)單元MC，并依此類推。
從圖4可以看出，字線WL0和WL3、字線WL1和WL4、以及字線WL2和WL5分別構(gòu)成了不同類型的字線，其中，存儲(chǔ)單元總是布置在與同一位線BLi相連的交叉點(diǎn)中。當(dāng)激勵(lì)第一類型的字線WL0、WL3中的一個(gè)時(shí)，第一控制輸入MUX0必須被置為高電位，而在其它類型的字線中，控制輸入MUXi中的其它輸入必須被置為高電位。這可以參看已講述過的圖2。
盡管本發(fā)明在上文是借助DRAM示例地講述的，但它也適用于在其它存儲(chǔ)器類型中實(shí)現(xiàn)，在這些存儲(chǔ)器類型中，從存儲(chǔ)單元讀出的差信號(hào)通過差動(dòng)讀放大器來放大。這譬如在類似于DRAM構(gòu)造的FRAM或FeRAM中也是如此，只不過它們的存儲(chǔ)電容具有鐵電介質(zhì)。
權(quán)利要求
1.集成存儲(chǔ)器，-具有一些存儲(chǔ)單元(MC)，它們布置在字母(WLi)與位線(BLi)的交叉點(diǎn)中，-具有一種差動(dòng)讀放大器(SA)，它通過多路轉(zhuǎn)換器(MUX)與三個(gè)位線(BLi)相連，-其多路轉(zhuǎn)換器(MUX)根據(jù)其控制把所述讀放大器(SA)的差動(dòng)輸入分別電連接到與其相連的三個(gè)位線(BLi)中的任意兩個(gè)上。
2.如權(quán)利要求1所述的集成存儲(chǔ)器，-具有第一類型的字線(WL0，WL3)，它們?cè)谄渑c第一位線(BL1)及第三位線(BL3)的交叉點(diǎn)中具有存儲(chǔ)單元(MC)，-具有第二類型的字線(WL1，WL4)，它們?cè)谄渑c第二位線(BL2)及第三位線(BL3)的交叉點(diǎn)中具有存儲(chǔ)單元(MC)，-具有第三類型的字線(WL2，WL5)，它們?cè)谄渑c第一位線(BL1)及第二位線(BL2)的交叉點(diǎn)中具有存儲(chǔ)單元(MC)。
3.權(quán)利要求2所述的集成存儲(chǔ)器的工作方法，-其中，每次在與同一字線(WLi)相連的存儲(chǔ)單元(MC)中存儲(chǔ)并協(xié)的數(shù)據(jù)，然后又讀出來，-而且其中，在讀或?qū)懺L問時(shí)，與所述兩個(gè)存儲(chǔ)單元(MC)相連的兩個(gè)位線(BLi)通過所述的多路轉(zhuǎn)換器(MUX)被電連接到所述讀放大器(SA)的差動(dòng)輸入端上。
全文摘要
集成存儲(chǔ)器具有一種差動(dòng)讀放大器(SA),所述讀放大器通過多路轉(zhuǎn)換器(MUX)被接到三個(gè)位線(BLi)上。所述的多路轉(zhuǎn)換器(MUX)根據(jù)其控制把所述讀放大器(SA)的差動(dòng)輸入分別電連接到與其相連的三個(gè)位線(BLi)中的任意兩個(gè)上。
文檔編號(hào)G11C11/401GK1339158SQ00803218
公開日2002年3月6日 申請(qǐng)日期2000年1月25日 優(yōu)先權(quán)日1999年1月27日
發(fā)明者H·赫尼格施米德, G·布勞恩, Z·曼約基, T·貝姆, T·雷爾, S·拉默斯 申請(qǐng)人:因芬尼昂技術(shù)股份公司