專利名稱：帶有嵌入的快閃和eeprom存儲(chǔ)器的器件的制作方法
背景本發(fā)明總的涉及包括嵌入的非易失性存儲(chǔ)器的器件。
非易失性存儲(chǔ)器單元由于它們即使在存儲(chǔ)器的電源關(guān)斷時(shí)仍舊能保持記錄的信息因而十分有好處。有幾種不同類型的非易失性存儲(chǔ)器，包括可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、和快閃(flash)EEPROM存儲(chǔ)器。EPROM是可通過曝光而擦除的，但可通過溝道熱電子注入到浮柵上而被電編程。傳統(tǒng)的EEPROM具有相同的編程功能，但代替光可擦除作用，它們可以通過電子隧道效應(yīng)被擦除和被編程。因此，信息可被存儲(chǔ)在這些存儲(chǔ)器中，當(dāng)電源關(guān)斷時(shí)信息被保持，以及如果必要的話，使用適當(dāng)?shù)募夹g(shù)時(shí)存儲(chǔ)器就可被擦除以便重新編程?？扉WEEPROM可被成塊地被擦除，典型地比常規(guī)的EEPROM給出較佳的讀存取時(shí)間。
當(dāng)前，快閃存儲(chǔ)器的使用很流行。例如，快閃存儲(chǔ)器常常被利用于希望在其中存儲(chǔ)需要快速更新的代碼的微控制器、調(diào)制解調(diào)器和智能(SMART)卡等之中提供芯片上存儲(chǔ)器。
雖然快閃存儲(chǔ)器和EEPROM是緊密有關(guān)的，在許多場合下，快閃存儲(chǔ)器是優(yōu)選的，因?yàn)樗鼈兊母〉膯卧叽缫馕吨鼈兡茏龅酶?jīng)濟(jì)。然而，快閃存儲(chǔ)器和EEPROM常常具有非常類似的單元屬性。
非易失性存儲(chǔ)器單元在某些方面不同于在所謂的邏輯裝置的電子部件(諸如連同存儲(chǔ)器單元一起工作的微控制器)中所利用的晶體管。邏輯裝置由使用單個(gè)柵極的晶體管形成。非易失性存儲(chǔ)器通常包括兩個(gè)柵極，被稱為控制柵和浮柵，其一個(gè)放置在另一個(gè)上。因?yàn)檫@種結(jié)構(gòu)上的差別，非易失性存儲(chǔ)器和邏輯裝置可以通過不同的處理過程制成。這會(huì)在處理復(fù)雜性和制造成本上造成很大的增加。
特別是對(duì)于EEPROM，各個(gè)單元進(jìn)行電編程通常需要向這些單元加上很顯著的電位。這些電位包括從N+區(qū)域到浮柵的電子隧道效應(yīng)。比起通常的晶體管運(yùn)行所需要的電壓來說，如果需要提供更高的電壓給存儲(chǔ)器單元，就會(huì)造成附加的復(fù)雜性。
雖然在工業(yè)上已趨向于對(duì)于邏輯電路和非易失性存儲(chǔ)器的處理技術(shù)要加以區(qū)分開，以及雖然在工業(yè)上人們已認(rèn)識(shí)到對(duì)快閃EEPROM編程需要很大的電流，但對(duì)于不需要專門的處理技術(shù)或不需要相對(duì)較高的編程電壓和較高的電流的電可擦和可編程非易失性存儲(chǔ)器有重大的要求。
而且，對(duì)于傳統(tǒng)的FLASH EEPROM，對(duì)各個(gè)單元進(jìn)行電編程需要向這些單元施加很高的電流。這樣，非常小量的這種電子流就從漏極耗盡區(qū)注入浮柵。這意味著，這樣的器件的注入效率是低的(例如，1×10-9)。由于運(yùn)行在低電壓下的高的電流泵的設(shè)計(jì)，高電流的需求增加了附加的復(fù)雜性。
傳統(tǒng)上，利用三種方法來把FLASH和EEPROM集成在單個(gè)集成電路晶片上。一種方法是通過使用適當(dāng)?shù)奶幚砑夹g(shù)建造EEPROM和FLASH器件，以便把兩種不同類型的器件產(chǎn)生在同一個(gè)晶片上。然而，這導(dǎo)致所涉及的處理步驟數(shù)目的很大的增加，所以大大地增加了所得到的器件的成本。所以，這樣的技術(shù)在工業(yè)界不能得到顯著的接受。
替換地，可以產(chǎn)生一種基本的FLASH存儲(chǔ)器，以及使一個(gè)附加的FLASH部分設(shè)計(jì)成適合于模仿EEPROM存儲(chǔ)器。這通常涉及把軟件制做在FLASH存儲(chǔ)器中，以使得FLASH能夠作為EEPROM存儲(chǔ)器運(yùn)行。該軟件被存儲(chǔ)在一個(gè)也是FLASH存儲(chǔ)器的引導(dǎo)塊中。因此，該系統(tǒng)需要一個(gè)作為FLASH的第一FLASH存儲(chǔ)器，一個(gè)用于存儲(chǔ)對(duì)于模仿EEPROM運(yùn)行所需要的軟件的第二FLASH存儲(chǔ)器，以及一個(gè)能實(shí)際實(shí)施像FLASH那樣的能力的附加FLASH存儲(chǔ)器。這導(dǎo)致非常昂貴的結(jié)構(gòu)，它的運(yùn)行很復(fù)雜。因此，這種技術(shù)從管理學(xué)的角度也不能被接受。
第三種方法是使用EEPROM存儲(chǔ)器來模仿FLASH存儲(chǔ)器。然而，EEPROM存儲(chǔ)器通常很大，所以顯得昂貴得多。事實(shí)上，EEPROM存儲(chǔ)器比FLASH存儲(chǔ)器大三到四倍。所以，這種方法通常認(rèn)為商業(yè)上是不可行的，同樣得不到市場的接受。
因此，需要繼續(xù)尋求把EEPROM和FLASH能力建造在單個(gè)集成電路晶片上的方法。
發(fā)明概要按照一個(gè)實(shí)施例，集成電路晶片包括第一部分，其上包括邏輯電路；第二部分，其上包括EEPROM存儲(chǔ)器；以及第三部分，其上包括FLASH存儲(chǔ)器。
附圖簡述

圖1是用于一個(gè)實(shí)施例的陣列結(jié)構(gòu)的示意圖；圖2是顯示圖1所示的實(shí)施例的一個(gè)單元的半導(dǎo)體實(shí)施方案的配置的顯著地放大的頂視圖；圖3是總的沿圖2的線3-3截取的截面圖；圖4是本發(fā)明的一個(gè)實(shí)施例的放大頂視圖；圖5是本發(fā)明的一個(gè)實(shí)施例的方框圖；圖6是用于一個(gè)實(shí)施例的陣列結(jié)構(gòu)的示意圖；圖7是總的沿圖8的線7-7截取的截面圖；圖8是顯示圖6所示的實(shí)施例的一個(gè)單元的半導(dǎo)體實(shí)施方案的配置的很大地放大的、頂視圖；圖9是圖8所示的單元的部分三維視圖；圖10是另一個(gè)實(shí)施例的截面圖。
優(yōu)選實(shí)施例描述邏輯器件100可以被制造在一個(gè)其中也包括嵌入的FLASH和EEPROM存儲(chǔ)器102和104的晶片上。這樣，以同一種處理技術(shù)制做的邏輯器件和兩種存儲(chǔ)器器件，可以以緊湊的形式被集成在一起。在某些實(shí)施例中，這種形式具有成本和速度上的優(yōu)點(diǎn)。
例如，EEPROM存儲(chǔ)器104在單元尺寸上可能較大，以及可以提供字節(jié)擦除。FLASH存儲(chǔ)器在單元尺寸上可能較小，以及可以進(jìn)行塊擦除。例如在一個(gè)例子中，邏輯電路可以是用于蜂窩電話的邏輯電路，其中包括處理器106，如圖5所示，它使用EEPROM存儲(chǔ)器104，用來存儲(chǔ)經(jīng)常改變的電話號(hào)碼；以及FLASH存儲(chǔ)器102，用來存儲(chǔ)很少改變的協(xié)議。
在一個(gè)實(shí)施例中，如圖5所示，存儲(chǔ)器102和104可以通過本地總線112和接口110被耦合到處理器106和系統(tǒng)存儲(chǔ)器控制器108?？刂破?08可以控制芯片以外的隨機(jī)接入存儲(chǔ)器(以虛線表示)。
如圖1所示，EEPROM存儲(chǔ)器單元10包括傳感晶體管12和選擇晶體管14.這個(gè)結(jié)構(gòu)被有利地實(shí)施在半導(dǎo)體層上，在該層上設(shè)置有電絕緣的浮柵22。
對(duì)于每個(gè)單元10a-10d，選擇晶體管14的源極13被源極節(jié)點(diǎn)56控制。選擇晶體管11的柵極被節(jié)點(diǎn)51控制。傳感晶體管12的控制柵27被控制節(jié)點(diǎn)57控制。傳感晶體管12的漏極16被連接到漏極節(jié)點(diǎn)55。
如圖2所示，用于實(shí)施單元10的一個(gè)配置包括控制柵27。控制柵27延伸跨過有源區(qū)18，它以傳感晶體管12的漏極16和選擇晶體管14的源極13為邊界。選擇柵11也平行地延伸，以及穿過控制柵27，到達(dá)控制柵27的邊緣和區(qū)域15a。控制柵27可以非自對(duì)準(zhǔn)選擇柵11和傳感柵極12。浮柵22也被設(shè)置在有源區(qū)18之上以及在控制柵27的下面被隔離開。
漏極16可以包括觸點(diǎn)55，如圖2所示，它被連接到漏極擴(kuò)散區(qū)16。源極節(jié)點(diǎn)56也可以由一個(gè)觸點(diǎn)來實(shí)現(xiàn)。
圖3上顯示了傳感晶體管12與選擇晶體管14之間的關(guān)系。浮柵22形成了晶體管的一些部分，該晶體管具有漏極16和源極13。同樣地，選擇柵11形成在晶體管的源極13與漏極16之間的其它部分。傳感晶體管12包括溝道25a，而選擇晶體管14包括溝道24?？刂茤判纬呻娙莸钠桨?，它的溝道是15a。選擇柵14、浮柵22和控制柵27形成帶有源極13和漏極16的晶體管的柵極。
在顯示的實(shí)施例中，溝道25a和24是P型半導(dǎo)體材料，以及是P阱28的一部分。P阱28又被形成在N阱29中。最后，N阱29被形成在P型襯底38中。P阱28可以被加上一個(gè)偏壓，如在70處所示的，以及N阱29可以被加上偏壓，如在72處所示的。
在控制柵27重疊在選擇柵11和浮柵22之間的襯底區(qū)域15a的地方形成了電容50，它控制區(qū)域15a的耗盡/反型區(qū)，造成由傳感晶體管12形成的耗盡/反型區(qū)域25的擴(kuò)展。這是在編程和讀出操作期間運(yùn)行的。在讀操作中，電容50通過形成一個(gè)反型區(qū)從而橋接傳感和選擇晶體管溝道。當(dāng)反型區(qū)在區(qū)域15a下被形成時(shí)，傳感和選擇晶體管12和14被連接。
浮柵22通過它與溝道25a的交互作用而形成隧道電容33。隧道氧化層30把浮柵22與溝道25a分開。同樣地，共聚介質(zhì)氧化層40(它是耦合電容32的一部分)把浮柵22與控制柵27分開。最后，由氧化層51把控制柵27與區(qū)域15a分開。同樣地，選擇晶體管14包括柵極氧化層52，它可以具有與隧道氧化層30相同的厚度。
控制柵27與選擇柵11的重疊是為了處理的便利。同樣地，控制柵27被顯示為與漏極16重疊，但這也僅僅是為了處理的便利?？刂茤?7不需要自對(duì)準(zhǔn)傳感或選擇晶體管。
單元10可被描述為一個(gè)利用用于編程的高效率的襯底熱電子注入和用于擦除的Fowler-Nordheim隧道效應(yīng)的EEPROM。襯底熱電子注入的處理過程在以下的論文中有很好的描述T.H.Ning，C.M，Osburn和J.W.Yu，“Emission Probability of Hot Electrons from Silicon intoSilicon Dioxide(熱電子從硅到二氧化硅的發(fā)射概率)”，J.Appl.Phus.，vol.48，p.286，(1977)；Boaz Eitan，James L.McCreary，Daniel Amrany，Joseph Shappir，“Substrate Hot-electronInjection EPROM(襯底熱電子注入EPROM)”，IEEE Transactions onElectron Devices，Vol.ED-31，No.1，p.934，(July 1984)；I.C.Chen，C.Kaya，and J.Paterson，“Band-to-Band Tunneling InducedSubstrate Hot-electron(BBISHE)InjectionA New ProgrammingMechanism for Nonvolatile Memory Devices(帶到帶隧道效應(yīng)感應(yīng)的襯底熱電子注入用于非易失性存儲(chǔ)器器件的新的編程機(jī)制)”，IEDM(1989) p.263；和C.Y.Hu，D.L.Kencke，S.K.Benerjee，“Substrate-current-induced Hot-electron(SCIHE)InjectionA New Convergence Scheme for FLASH Memory(襯底電流感應(yīng)的熱電子注入用于FLASH存儲(chǔ)器的新的會(huì)聚方案)”，IEDM(1995)p.283。這些論文中的每一篇都直接在此引用，以供參考。
編程是通過高效率的襯底熱電子注入而達(dá)到的。如圖3所示，襯底電子(用在60處的箭頭表示)是通過給源極13加正向偏置而產(chǎn)生的，源極13是由選擇晶體管溝道24和在電容50下面的區(qū)域15a而與傳感晶體管12溝道25a分開的。某些襯底電極60擴(kuò)散通過溝道24下面的區(qū)域，到傳感晶體管12下面的區(qū)域25a。
對(duì)于需要被編程的單元，溝道區(qū)域25a被加偏置，以使得形成耗盡區(qū)25。耗盡區(qū)25通過電容50的運(yùn)行，也在電容50之下被擴(kuò)展，如在15處表示的。當(dāng)電子達(dá)到耗盡區(qū)25時(shí)，它被電場Vcs加速。電場Vcs是溝道25a的電位(表面反型區(qū)的電位)與P阱28的電位之間的差值。這些電子中某些電子得到了超過有效的氧化層勢壘高度電位的足夠能量，從而被注入到浮柵22。
對(duì)于不要被編程的單元，溝道到P阱的電位小于有效的氧化層勢壘高度。在這種情形下，電子沒有得到足以克服勢壘高度的能量，以及不被注入到浮柵22。
N+摻雜區(qū)13、在選擇晶體管14與傳感晶體管溝道25a之下的P區(qū)24、以及在電容50之下的耗盡區(qū)15形成了橫向雙極性晶體管62。雙極性晶體管的發(fā)射極(源極13)用作為電荷注入器，把襯底電子從源極擴(kuò)散區(qū)注入到處在浮柵22下的偏置耗盡區(qū)。通過以擴(kuò)散區(qū)13作為發(fā)射極和溝道24作為基極，收集極是偏置耗盡區(qū)25(包括區(qū)15)。由于溝道區(qū)25a在讀期間用作為對(duì)于傳感晶體管的溝道，以及在傳感晶體管12之下的偏置耗盡區(qū)25在編程期間用作為雙極性晶體管62的收集極，所以得到緊湊的單元配置。
襯底熱電子注入的效率是多個(gè)特性的函數(shù)。考慮耗盡區(qū)25，電子以晶格聲子散射的方式通過具有一定的電子平均自由路徑的耗盡區(qū)25進(jìn)行散射。這些電子中的某些電子由于沒有被較多地散射，所獲得的能量足以克服有效的勢壘高度，以及被注入到浮柵22。某些電子得到比有效的勢壘高度較少的能量，以及不被注入到浮柵22。注入效率是一個(gè)與摻雜特性和溝道到P阱的電位Vcs的相關(guān)性很強(qiáng)的函數(shù)。
由于單元10位于被嵌入在N阱29中的P阱28中，在編程期間，通過把控制柵27上升到Vpp(它可以是7到14伏)，浮柵22經(jīng)過耦合電容32被容性耦合到更高的電壓。浮柵22達(dá)到一個(gè)低的漏極偏置情況下的電壓近似地為當(dāng)控制柵27和P阱28與漏極16處在地電位時(shí)的浮柵電壓加上耦合比乘以控制柵27上的電壓的函數(shù)。所述耦合比在一階近似時(shí)等于電容32的電容值除以耦合電容32和隧道電容33的電容值的總和。
當(dāng)選擇晶體管14關(guān)斷時(shí)，傳感晶體管漏極16的電位可被強(qiáng)制地接近于電源電位Vcc或更高。由于選擇晶體管14被關(guān)斷，節(jié)點(diǎn)51的電位跟隨溝道25a的電位。溝道25a的電位就是溝道區(qū)25a的表面反型區(qū)的電位，它被按照如下方式來設(shè)置。當(dāng)浮柵22的電位(Vfg)比漏極16的電位高出一個(gè)傳感晶體管12的門限電壓時(shí)，溝道電位與漏極電位相同。另一方面，當(dāng)浮柵22的電位小于漏極16的電位加上傳感晶體管12的門限電壓時(shí)，溝道電位是浮柵22的電壓與傳感晶體管12的門限電壓之間的差值。
P阱的電位是加到P阱28的電壓70。由于P阱28被嵌入在N阱29中，以及N阱被設(shè)置為近似于Vss或更高的電壓72，P阱的電位Vp可以是負(fù)的，典型地是-1到-2伏。而且，它通常小于有效的氧化層勢壘高度，以便避免任何電位擾動(dòng)問題。
在溝道25a區(qū)與P阱28的電位(Vp)70之間的電位差是跨在耗盡區(qū)25上的電壓。對(duì)于要被編程的單元，漏極16的電壓被升高，典型地接近Vcc或更高。在傳感晶體管12和電容50之下的溝道25a和24中的耗盡區(qū)25可以用一個(gè)等于溝道電位減去P阱的電位70的電壓降來形成。
對(duì)于不要被編程的單元，漏極16的電壓被設(shè)置為0伏(Vss)。在耗盡區(qū)25的電壓降等于Vp的絕對(duì)值，它典型地小于有效的氧化層勢壘高度。
單元10的擦除是通過電子從浮柵22到溝道區(qū)25a和漏極擴(kuò)散區(qū)16的Fowler-Nordheim隧道效應(yīng)而達(dá)到的。在擦除期間，控制柵27被強(qiáng)制為從-7到-14伏的負(fù)電壓。至于漏極擴(kuò)散區(qū)16、P阱28、和N阱29，它們被加偏壓到接近于Vcc或更高的正電位。Vcc是由所利用的特定的技術(shù)確定的。例如，利用本技術(shù)，它可以是5.0到2.5伏。這減小了在N+擴(kuò)散區(qū)16與P阱28之間結(jié)上的電場。減小了的電場阻止在浮柵22下面的柵極氧化層中熱空穴的加速俘獲。
優(yōu)選地不把漏極16的偏壓加到高于P阱28的電壓從而達(dá)到這樣的程度，以致于使得柵極感應(yīng)的漏極泄漏(GIDL)成為一個(gè)問題。對(duì)于當(dāng)前的技術(shù)，這意味著漏極16的偏壓不可能比P阱28的偏壓高出約1伏。另外，如果漏極16的偏壓大大地超過P阱28的偏壓，則由于橫向結(jié)場的加速度，在選擇的柵極氧化層52中會(huì)發(fā)生熱空穴俘獲。
因?yàn)镻阱28被嵌入在N阱29中，這使得把正電壓加到P阱的能力上升。P阱的電壓優(yōu)選地等于或小于N阱的電位，以避免P阱/N阱正向偏置。因此，把Vcc或更高的正電壓加到P阱、N阱和漏極16，可以消除由GIDL引起的熱空穴俘獲，而同時(shí)允許漏極16的電壓上升到Vcc或更高。
在電容33上的電壓是在一方面的浮柵22的電位與擴(kuò)散區(qū)16和P阱28的電位之間的差值。當(dāng)電位超過8到10伏時(shí)，產(chǎn)生足夠的隧道電流，以及根據(jù)隧道氧化層30的厚度，浮柵22可以在幾毫秒到幾秒的時(shí)間范圍內(nèi)被擦除到負(fù)的電位。
電子從隧道到達(dá)漏極區(qū)16(漏極擦除)。隧道電流取決于從浮柵22到漏極16的電壓。在本發(fā)明的一個(gè)實(shí)施例中，使用字節(jié)擦除。
讀單元10的編程狀態(tài)可以如下地完成。通過強(qiáng)制控制柵27成為正的電位(例如2.5到5伏)，浮柵22被容性耦合到更高的電位。浮柵22被耦合到電位Vfg，它可被計(jì)算為等于當(dāng)控制柵27保持為接地時(shí)的浮柵電位加上在控制柵27上的電位乘以耦合比之和。
在讀操作期間的漏極16的電位被限制為小于2伏的電壓。這可避免任何讀干擾。
對(duì)于要被讀出的被選擇的單元，選擇柵11被強(qiáng)制成為Vcc，以及源極13被強(qiáng)制成為接地。未被選擇的選擇柵11也被強(qiáng)制成為接地。
當(dāng)這些電位被加到選擇的單元10時(shí)，電流流過傳感晶體管12。這個(gè)電流然后被饋送到一個(gè)電流傳感放大器(未示出)。如果在浮柵22上的電壓大于在傳感晶體管12上的門限電壓，則一個(gè)較高的電流(或許大于20微安)被檢測為導(dǎo)通狀態(tài)。當(dāng)浮柵的電位小于門限電壓時(shí)，則將會(huì)流過較低的電流(例如小于20微安)，以及檢測到非導(dǎo)通狀態(tài)。
被檢測的導(dǎo)通狀態(tài)可被稱為“1”狀態(tài)。非導(dǎo)通狀態(tài)可被稱為“0”狀態(tài)。
一個(gè)關(guān)于在編程、讀出和擦除時(shí)單元運(yùn)行的例子可以被概括在以下的圖表中單元運(yùn)行
*0是對(duì)于未選擇的列。
Vpp≈7到14伏。
Vs是由注入電流量設(shè)置的節(jié)點(diǎn)電壓，其電流范圍從幾十納安到幾十微安，這取決于編程速度要求。典型地，它是從幾十毫秒到幾十微秒。Vbias是P阱28上的偏壓，它可以是Vss或它可被強(qiáng)制成為-1到-2伏，以便提高注入效率。
用于產(chǎn)生兩個(gè)負(fù)的偏置電位(一個(gè)給控制柵57加偏壓，另一個(gè)給P阱28加負(fù)的偏壓)的適當(dāng)?shù)男酒想娐房稍谝韵碌闹髦姓业絃.A.Glasset和D.W.Dobberpuhl，“The Design and Analysis of VLSICircuits(超大規(guī)模集成電路的設(shè)計(jì)和分析)”，(Dec.1985)，Addison-Wesley出版，pp.301-329，該著作直接在此引用，以供參考。Vss是外部地電位。
雖然單元10可以作為單個(gè)元件被利用，但它也可被連接為陣列，如圖1所示。在陣列中，顯示了多個(gè)單元10，10a，10b，10c，10d。源極節(jié)點(diǎn)13是通過連接在同一個(gè)行中所有的單元的源極節(jié)點(diǎn)作為一個(gè)單個(gè)節(jié)點(diǎn)56而被形成的。控制節(jié)點(diǎn)17是通過連接在同一個(gè)行中各個(gè)單元的所有的控制節(jié)點(diǎn)在一起作為一個(gè)單個(gè)節(jié)點(diǎn)57而被形成的。選擇柵節(jié)點(diǎn)11是通過連接在同一個(gè)行中所有的單元的選擇柵節(jié)點(diǎn)在一起作為一個(gè)節(jié)點(diǎn)51而被形成的。同樣地，漏極節(jié)點(diǎn)16是通過連接在同一列中所有單元的漏極節(jié)點(diǎn)在一起作為一個(gè)單個(gè)節(jié)點(diǎn)55而被形成的。這個(gè)節(jié)點(diǎn)被引到傳感放大器(未示出)。
用于FLASH存儲(chǔ)器102的一對(duì)FLASH存儲(chǔ)器單元210a和210b(如圖6所示)位于兩個(gè)相鄰的字線212a和212b中。兩個(gè)單元210被安排在同一個(gè)比特線214上。其它的單元216，218，和220被安排在比特線222，224和226元件字線212上。這種結(jié)構(gòu)在一個(gè)其上設(shè)置了電絕緣的浮柵228的半導(dǎo)體層上有利地被實(shí)施。
每個(gè)單元210，216，218和220的源極端子230被源132或234控制。單元210，216，218和220的控制柵236a和236b被字線212控制。單元的漏極238被連接到比特線214，222，224和226。
圖7所示的、用于實(shí)施一對(duì)單元210的一種配置包括一對(duì)控制柵236a和236b。同一個(gè)配置可被使用于其它的單元對(duì)216，218和220。控制柵36擴(kuò)展到場氧化層隔離區(qū)240，后者在一邊以漏極238為邊界以及在另一邊以源極232和234為邊界。浮柵228a和228b被設(shè)置在氧化層隔離區(qū)240上與控制柵236a和238a相隔離，并處在控制柵236a和238a之下。
在顯示的實(shí)施例中，在比特線下的有源區(qū)是P型半導(dǎo)體材料以及是P阱244的一部分。P阱244又被形成在N阱246中。最后，N阱246被形成在P型襯底248上。P阱244可以通過加重?fù)诫s的P型觸點(diǎn)252而被加偏壓(如在250處所表示的)，以及N阱246可被加偏壓(如在254處所表示的)。
每個(gè)浮柵228通過它與溝道258交互作用而形成隧道電容257。隧道介質(zhì)256把浮柵228與溝道258分開。同樣地，作為耦合電容261的一部分的共聚介質(zhì)260把浮柵228與控制柵236分開。最后，由介質(zhì)262把控制柵236與溝道264分開。
圖8上顯示單元210，216，218和220的物理關(guān)系。浮柵228以虛線顯示。同樣地，控制柵236跨在漏極238與源極232或234之間。漏極觸點(diǎn)242位于控制柵236與比特線214，222和226之間。比特線214，222，224和226橫向延伸到控制柵236。
單元210可被描述為一個(gè)利用用于擦除的高效率的襯底熱電子注入和用于編程的Fowler-Nordheim隧道效應(yīng)的快閃EEPROM。
各個(gè)單元是通過使得電荷積累在浮柵228上而被擦除的，以及可以在電荷從浮柵被去除時(shí)達(dá)到編程。因此，一開始所有的單元在它們的浮柵上累積了電荷。所有的單元210，216，218和220通過使用塊擦除方式從而一起被擦除。
擦除是通過高效率襯底熱載流子注入而實(shí)現(xiàn)的。如圖7所示，襯底載流子(諸如電子，在266處以箭頭表示)可以通過給源極232或234加正向偏壓而被產(chǎn)生。也就是，一個(gè)單元的源極被用作為用于一對(duì)單元210，216，218或220中的另一個(gè)單元的注入器。因此，源極232用作為圖7上被擦除的單元210b的注入器。同樣地，當(dāng)單元210a被擦除時(shí)，源極234被用作為用于單元210a的注入器。
由溝道264a和258以及漏極238把源極232與單元210b分開。某些襯底電子266通過這些區(qū)擴(kuò)散到單元210b下面的溝道區(qū)256b。漏極238低效率地取得一些電子。
對(duì)于需要被擦除的單元，溝道區(qū)256可以被加偏壓，從而形成耗盡區(qū)。當(dāng)電子達(dá)到耗盡區(qū)時(shí)，它被電場Vcs加速。電場Vcs是溝道電位(表面反型區(qū)的電位)與P阱244的電位之間的差值。這些電子中的某些電子得到超過有效的氧化層勢壘高度電位的足夠能量，從而被注入到浮柵228b。
對(duì)于不需要被擦除的單元，溝道到P阱的電位小于有效的氧化層勢壘高度。在這種情形下，電子沒有得到足以克服勢壘高度的能量，以及不被注入到浮柵228。
在希望快閃擦除的情形下，存在這樣一種方案，其中在同一個(gè)P阱內(nèi)的所有的單元可以一起被擦除。這是通過給P阱244相對(duì)于N阱246加正向偏壓而達(dá)到。電子從P阱244的底部被注入(如箭頭280所表示的)，以及被浮柵或漏極收集(如圖10所示)。
加重?fù)诫s的N型源232、在單元210a之下的P型區(qū)264a和256a、以及在漏極238與單元210b溝道256a之下的區(qū)形成橫向雙極性晶體管268。雙極性晶體管268的發(fā)射極(源極232)被用作為一個(gè)電荷注入器，把襯底電子從源極注入到在浮柵228a之下的偏置耗盡區(qū)。通過將源極232作為發(fā)射極和溝道268a，256a，以及將在漏極238下的區(qū)作為基極，則收集極是偏置耗盡區(qū)256b。
因?yàn)榉珠_的選擇晶體管是不必要的以及漏極238被用作為用于一對(duì)單元的兩個(gè)相鄰的單元的漏極，所以得到緊湊的單元配置。一個(gè)單元的源極也被用作為用于一對(duì)單元中的另一個(gè)單元的有效的注入器。
襯底熱電子注入的效率是多個(gè)特性的函數(shù)?？紤]耗盡區(qū)256b，電子以晶格聲子散射的方式通過具有一定的電子平均自由路徑的耗盡區(qū)25上散射。這些電子中的某些電子由于沒有被較多地散射，所獲得的能量足以克服有效的勢壘高度，以及被注入到浮柵228。某些電子得到比有效的勢壘高度較少的能量，以及不被注入到浮柵228。注入效率是一個(gè)與摻雜濃度和溝道到P阱的電位Vcs的相關(guān)性很強(qiáng)的函數(shù)。
由于單元210位于被嵌入處在N阱246中的P阱244之中，在擦除期間，通過提升比特線上的電位(它可被加偏壓到從7到14伏的電位)，浮柵228被容性耦合到高電壓。浮柵228達(dá)到一個(gè)低的漏極偏置情況下的電壓近似地為當(dāng)控制柵236b和P阱244與漏極238處在地電位時(shí)的浮柵上的電壓加上耦合比乘以控制柵236b上的電壓的函數(shù)。該耦合比在一階近似時(shí)等于耦合電容261的電容值除以耦合電容261和隧道效應(yīng)電容257的電容值的總和。
當(dāng)單元210a關(guān)斷時(shí)，漏極238電位可被強(qiáng)制地接近于電源電位Vcc或更高。溝道256a的電位是溝道區(qū)的表面反型區(qū)的電位，它被設(shè)置為如下所述的那樣。當(dāng)浮柵228的電位(Vfg)比漏極238的電位高出一個(gè)單元門限電壓時(shí)，溝道電位與漏極電位相同。另一方面，當(dāng)浮柵228的電位小于漏極238的電位加上單元門限電壓時(shí)，溝道電位是浮柵228的電壓與單元門限電壓之間的差值。
P阱的電位是加到P阱244的電壓250。P阱244被嵌入在N阱246中，以及N阱被設(shè)置為近似于Vss或更高的電壓254，諸如Vcc。因此，P阱的電位Vp可以是Vss或負(fù)的，典型地是-1到-2伏。而且，P阱的電位通常小于有效的氧化層勢壘高度，以避免任何電位擾動(dòng)問題。
在溝道256b區(qū)與P阱244的電位250之間的電位差是跨在耗盡區(qū)上的電壓。對(duì)于要被擦除的單元，漏極238的電壓被升高，典型地接近Vcc或更高。在要被擦除的單元下面的耗盡區(qū)可以用一個(gè)等于溝道電位減去P阱的電位250的電壓降來形成。
對(duì)于不要被擦除的單元，未選擇的字線電壓可被設(shè)置為0伏(Vss)。耗盡區(qū)上的電壓降小于有效的氧化層勢壘高度。
單元210的編程是通過電子從浮柵228到溝道區(qū)256b和漏極238的Fowler-Nordheim隧道效應(yīng)而達(dá)到的。在編程期間，選擇的比特線236b被強(qiáng)制成為約5伏的高電壓“H”(高于Vcc)。未選擇的比特線被保持在Vss。如果N阱和P阱分別保持在Vcc和Vss，則漏極238和P阱244之間的結(jié)上的電場將被減小。減小的電場阻止在浮柵22下的柵極氧化層中熱空穴的加速俘獲。
電子從隧道到達(dá)漏極區(qū)238(漏極編程)。隧道電流取決于從浮柵228到漏極238的電壓。讀出單元的編程狀態(tài)可以如下地完成。被選擇的比特線被加偏壓大約0.7到1伏。其余的比特線被允許浮動(dòng)。源極232可被加偏壓到-Vs，以及源極234可被加偏壓到VH。被選擇的字線被加偏壓到VHH，以及相鄰的字線被加偏壓到-Vs。P阱被加偏壓到Vss，以及N阱被加偏壓到Vcc。Vs是由注入電流量來設(shè)定的節(jié)點(diǎn)電壓，電流范圍從幾十納安到幾十微安，這取決于編程速度要求。典型地，它是從幾十毫秒到幾十微秒。Vss是外部地電位。
當(dāng)這些電位被加到選擇的單元210時(shí)，電流流過該單元。這個(gè)電流然后被饋送到電流傳感放大器(未示出)。如果在浮柵228上的電壓大于在傳感晶體管212上的門限電壓，則一個(gè)較高的電流(或許大于20微安)被檢測為導(dǎo)通狀態(tài)。當(dāng)浮柵的電位小于門限電壓時(shí)，則流過一個(gè)較低的電流(例如小于20微安)以及檢測到非導(dǎo)通狀態(tài)。
源232被加偏壓-Vs(即，二極管電壓降，約為0.7伏)，而源234是處在VHH。在一個(gè)實(shí)施例中，VHH可以約為10到14伏。選擇的字線被加偏壓到VHH，以及該對(duì)的相鄰的字線被加偏壓到-Vs。P阱的偏壓是-Vss，以及N阱的偏壓是Vcc。
在電容257上的電壓是在一方面浮柵228的電位與漏極238和P阱244的電位之間的差值。當(dāng)差值超過8到10伏時(shí)，產(chǎn)生足夠的隧道電流，以及浮柵228可以在幾毫秒到幾秒的時(shí)間范圍內(nèi)被擦除到負(fù)的電位，這取決于隧道氧化層56的厚度。
被檢測的導(dǎo)通狀態(tài)可被稱為“1”狀態(tài)。非導(dǎo)通狀態(tài)可被稱為“0”狀態(tài)。
用于產(chǎn)生兩個(gè)負(fù)的偏置電位(一個(gè)給字線236加偏壓，另一個(gè)給P阱244加負(fù)的偏壓)的適當(dāng)?shù)男酒想娐房稍谝韵轮髦姓业絃.A.Glasser和D.W.Dobberpuhl，“The Design and Analysis of VLSICircuits(超大規(guī)模集成電路的設(shè)計(jì)和分析)”，(Dec.1985)，Addison-Wesley出版，pp.301-329，該著作直接在此引用，以供參考。
在陣列中的單元可以通過使用傳統(tǒng)的處理過程技術(shù)(諸如雙聚合，單金屬CMOS處理過程)而被形成。這里闡述的說明性參量規(guī)劃一個(gè)0.25微米或更低的特性尺寸，采用1.8伏的Vcc電位。當(dāng)技術(shù)允許使用降低的電壓和較小的特性尺寸時(shí)，這里的參量隨之加以換算。
再次參照?qǐng)D7，圖上顯示電子流從注入器(它在說明的實(shí)施例中是源極232)到浮柵228b的流動(dòng)。襯底電子(用箭頭表示)可以從源極232沿著在相鄰的隔離區(qū)240之間的單元的整個(gè)寬度“W”流動(dòng)。另外，電子從擴(kuò)展到單元寬度以外的部分232a和232b流動(dòng)。即，在寬度方向擴(kuò)展到單元的任一邊的源極232的部分也貢獻(xiàn)出電子，它們可被利用來編程浮柵228。這可大大地增加對(duì)于擦除可提供的電子流，因此可以加快擦除。
這個(gè)安排是可能的，因?yàn)榧又負(fù)诫s的N型源232和234平行于控制柵236。換句話說，源232和234平行于陣列的字線或行。由于存在這樣的幾何關(guān)系，其長度大于單元的寬度的一部分源極可被利用于擦除的目的。即，附加的電子可以從單元的相鄰列之間的擴(kuò)展部分210a和210b流出。
本發(fā)明的一個(gè)實(shí)施例的運(yùn)行被顯示在以下的模式表中
陣列中的單元可以通過使用傳統(tǒng)的處理過程技術(shù)(諸如雙聚合，單金屬CMOS處理過程)而被形成。這里闡述的說明性參量規(guī)劃一個(gè).25微米或更低的特性尺寸，它采用1.8伏的Vcc電位。當(dāng)技術(shù)允許采用降低的電壓和較小的特性尺寸時(shí)，這里的參量隨之被加以換算。
在本發(fā)明的一個(gè)有利的實(shí)施例中，F(xiàn)LASH和EEPROM存儲(chǔ)器可以用基本上同一個(gè)處理步驟被產(chǎn)生。通過減小附加處理步驟的數(shù)目，該器件的總體成本可被大大地改變。在某些實(shí)施例中，完全相同的處理步驟可被利用于兩種存儲(chǔ)器，這樣，不需要額外的其他步驟和額外的掩膜步驟，在單個(gè)晶片上得到兩種存儲(chǔ)器。
開始時(shí)使用的襯底材料典型地是P型(100)硅，例如，具有范圍為10-20歐姆-厘米的電阻率。P阱28和244在所謂的三阱處理過程中被嵌入N阱29和246中。P阱28和244具有典型的4-8微米的阱的深度。摻雜濃度可以是從4×1015到1×1016原子/厘米3。三阱由相反摻雜N阱29和246的P阱28和244形成。
三阱中單元的形成為如下。一個(gè)N阱植入物通過利用具有1到1.5×1016原子/厘米3的典型的劑量和160到100Kev的能量的磷31來構(gòu)成。N阱植入物通過使用高溫度步驟被激發(fā)，它典型地是在1125到1150℃下經(jīng)歷6到12小時(shí)。N阱29和246然后利用P阱植入物被反向摻雜。對(duì)于P阱植入物的典型的劑量可以是利用諸如硼11的物質(zhì)的1.5到2.5×1013原子/厘米3和30到180Kev的能量。N阱29和246以及P阱28和244然后被激發(fā)，典型地是在1125到1150℃下經(jīng)歷6到12小時(shí)。這樣可以把阱設(shè)置到想要的摻雜濃度和深度。
在阱形成后，應(yīng)用標(biāo)準(zhǔn)的邏輯場氧化層形成和溝道停止形成步驟。場氧化層厚度和植入物劑量被調(diào)節(jié)達(dá)到7到14伏的場門限值，它是由用于編程和擦除的Vpp電平和由邏輯處理能力所確定的。在這個(gè)形成后，可以執(zhí)行存儲(chǔ)器單元植入。例如，具有1.5到3×1013原子/厘米3劑量在30到50Kev的能量下的硼11的植入物可以通過犧牲氧化層來實(shí)現(xiàn)。例如，85到100埃(Angstrom)的干氧化層可以在晶片上生長。干氧化層在部分氧中在900℃下生長，隨后是975到1050℃退火。
浮柵22和228然后可由多晶硅、硅化物或金屬形成。如果使用多晶硅，則它的厚度可以是1600埃，以及在870到1000℃下進(jìn)行POCL3摻雜。共聚介質(zhì)由氧化物-氮化物-氧化物夾層(ONO)形成，下部的氧化層是60到80埃，氮化物層具有90到180埃的厚度，以及上部的氧化層是30到40埃。125到200埃的柵氧化層可以被生長以用于電容50之下的氧化層。
在規(guī)定浮柵和選擇柵后，N+植入物被注入到選擇晶體管14和210的源極和傳感晶體管12和210的漏極。它被阻塞在兩個(gè)柵極之間，這樣，它并不進(jìn)入在電容50的極板下面的區(qū)域，N+植入物可以是劑量為1到3×1013原子/厘米3及60Kev下的磷，后隨的是植入物劑量為2.5到4.5×1015原子/厘米3及60Kev下的砷。也有可能通過使用輕微摻雜漏極(LDD)技術(shù)來形成源極和漏極。
如果需要的話，用于控制柵的多晶硅(poly 2)然后可被淀積和硅化。柵極通過使用標(biāo)準(zhǔn)的技術(shù)被形成圖案和被限定?？刂茤艣]有自對(duì)準(zhǔn)傳感和選擇柵。
在完成這些電容和晶體管結(jié)構(gòu)的情況下，用于觸點(diǎn)和交互連接層的所有隨后的處理遵從標(biāo)準(zhǔn)的邏輯后端處理。
雖然在上述的說明中給出多個(gè)參量和量值，本領(lǐng)域技術(shù)人員將會(huì)看到，這些參量和量值僅僅是用于說明的。例如，通過顛倒摻雜結(jié)的導(dǎo)電類型和偏壓極性，可以實(shí)施使用襯底熱空穴注入的單元結(jié)構(gòu)。希望由所附屬的權(quán)利要求覆蓋屬于本發(fā)明的的精神和范圍的所有的修改和變動(dòng)。
權(quán)利要求
1.集成電路晶片包括在所述晶片上的EEPROM存儲(chǔ)器；以及在所述晶片上用與所述EEPROM存儲(chǔ)器基本相同的處理步驟形成的FLASH存儲(chǔ)器。
2.權(quán)利要求1的晶片，還包括用與所述EEPROM和FLASH存儲(chǔ)器基本上相同的處理步驟形成的邏輯電路。
3.權(quán)利要求2的晶片，其中所述邏輯電路包括處理器。
4.權(quán)利要求3的晶片，其中所述邏輯電路包括總線接口和本地總線，所述存儲(chǔ)器被耦合到所述本地總線。
5.權(quán)利要求1的晶片，其中至少一個(gè)所述存儲(chǔ)器包括浮柵，以及通過使用襯底熱電子注入，把電荷注入到所述浮柵。
6.權(quán)利要求1的晶片，其中兩種所述存儲(chǔ)器都使用襯底熱電子注入。
7.權(quán)利要求1的晶片，其中所述EEPROM存儲(chǔ)器實(shí)行字節(jié)擦除。
8.權(quán)利要求1的晶片，其中所述FLASH存儲(chǔ)器實(shí)行塊擦除。
9.權(quán)利要求1的晶片，其中所述EEPROM和FLASH存儲(chǔ)器包括單元，所述FLASH存儲(chǔ)器的所述單元小于所述EEPROM存儲(chǔ)器的所述單元。
10.權(quán)利要求1的晶片，其中所述單元包括雙層多晶硅傳感晶體管。
11.權(quán)利要求1的晶片，其中所述FLASH和EEPROM單元包括選擇晶體管。
12.形成集成電路晶片的方法，包括在所述晶片上形成EEPROM存儲(chǔ)器；在所述晶片上形成FLASH存儲(chǔ)器；以及使用基本上相同的處理步驟形成所述EEPROM和FLASH存儲(chǔ)器。
13.權(quán)利要求12的方法，包括使用完全相同的處理步驟形成所述EEPROM和FLASH存儲(chǔ)器。
14.權(quán)利要求12的方法，包括使用襯底熱電子注入以便把電荷注入到所述存儲(chǔ)器的浮柵。
15.權(quán)利要求12的方法，包括對(duì)于所述EEPROM存儲(chǔ)器使用字節(jié)擦除。
16.權(quán)利要求12的方法，包括對(duì)于所述FLASH存儲(chǔ)器使用塊擦除。
17.權(quán)利要求12的方法，包括形成所述EEPROM和FLASH存儲(chǔ)器，以使得所述FLASH存儲(chǔ)器的所述單元小于所述EEPROM存儲(chǔ)器的所述單元。
18.權(quán)利要求12的方法，還包括通過使用與形成所述EEPROM和FLASH存儲(chǔ)器的基本上相同的處理步驟，以便在所述晶片上形成邏輯電路
19.權(quán)利要求18的方法，包括使用完全相同的處理步驟來形成所述邏輯電路和所述存儲(chǔ)器。
20.權(quán)利要求18的方法，其中形成所述邏輯電路包括形成處理器。
全文摘要
集成電路晶片(100)包括第一部分,其上包括邏輯電路。晶片的第二部分(104)包括EEPROM存儲(chǔ)器,以及第三部分(102)包括FLASH存儲(chǔ)器。
文檔編號(hào)G11C16/04GK1345448SQ00805604
公開日2002年4月17日 申請(qǐng)日期2000年2月25日 優(yōu)先權(quán)日1999年3月26日
發(fā)明者D·K·劉, 王鼎華 申請(qǐng)人:硅芯片公司