專利名稱：表面尺寸減小的調(diào)出存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有一個(gè)調(diào)出功能的存儲(chǔ)器或者調(diào)出存儲(chǔ)器(COM)。在本發(fā)明申請(qǐng)的框架工作內(nèi)，一個(gè)調(diào)出功能是被定義為搜索一個(gè)存儲(chǔ)器的功能，其中1)在總的存儲(chǔ)器單元中，一部分存儲(chǔ)器單元被選擇來在其上進(jìn)行搜索；2)需要被搜索的一個(gè)值被提供在一個(gè)總線上；3)這個(gè)存儲(chǔ)器在一個(gè)總線上返回具有與該數(shù)據(jù)匹配的一個(gè)存儲(chǔ)器單元的地址，這個(gè)存儲(chǔ)器單元是在在所有被選擇的存儲(chǔ)器單元中沿一預(yù)定方向上的最高地址。在對(duì)包括所請(qǐng)求數(shù)據(jù)的存儲(chǔ)器單元進(jìn)行定位時(shí)，這個(gè)調(diào)出功能就避免了對(duì)所有存儲(chǔ)器單元進(jìn)行掃描，由此就顯著地減少了操作時(shí)間。具有一個(gè)調(diào)出功能的存儲(chǔ)器的示例已經(jīng)在專利申請(qǐng)PCT/IL00/00121中被進(jìn)行了描述，該申請(qǐng)的申請(qǐng)人是MemCall。PCT/IL00/00121的調(diào)出存儲(chǔ)器具有一個(gè)并行的結(jié)構(gòu)，其中每一個(gè)存儲(chǔ)器單元被獨(dú)立地連接到一個(gè)地址總線，一個(gè)數(shù)據(jù)總線和一個(gè)開始總線。結(jié)果，存儲(chǔ)器操作的響應(yīng)時(shí)間就與存儲(chǔ)器的規(guī)模無關(guān)，與被搜索數(shù)據(jù)的位置或者實(shí)現(xiàn)“該調(diào)出功能”所需要的邏輯門的數(shù)目無關(guān)。
如在PCT/IL00/00121中所描述的一個(gè)“調(diào)出”器件也可以工作在一個(gè)所謂的正常模式下，其中其功能與一個(gè)已知存儲(chǔ)器類型的一個(gè)標(biāo)準(zhǔn)存儲(chǔ)器的工作類似。
該領(lǐng)域內(nèi)的技術(shù)人員應(yīng)理解，PCT/IL00/00121的調(diào)出存儲(chǔ)器器件需要數(shù)目巨大的線來完成調(diào)出功能。
在PCT/IL00/00121的這個(gè)調(diào)出器件中，每一個(gè)獨(dú)立的存儲(chǔ)器單元對(duì)被設(shè)置在地址總線上的數(shù)據(jù)和被保存在這個(gè)單元中的數(shù)據(jù)進(jìn)行比較。這樣，就需要每一個(gè)存儲(chǔ)器單元被連接到許多地址線上。
進(jìn)一步，每一個(gè)存儲(chǔ)器單元將其自己的地址與這個(gè)開始地址值進(jìn)行比較，由此如果這個(gè)單元的地址在一預(yù)定方向上比這個(gè)開始地址的值小，然后，就僅激活這個(gè)單元內(nèi)的優(yōu)先級(jí)掩碼電路。這個(gè)功能需要使用另外一部分?jǐn)?shù)目的線，并且這部分?jǐn)?shù)目的線被連接到每一個(gè)存儲(chǔ)器單元，以將這個(gè)開始地址值傳送到每一個(gè)單元。
這個(gè)優(yōu)先級(jí)掩碼電路然后通過一個(gè)處理過程來選擇需要被輸出到數(shù)據(jù)總線上的比特，在這個(gè)處理過程中，保存了被搜索數(shù)據(jù)并且滿足這個(gè)單元的地址比這個(gè)“開始”地址小的要求的所有存儲(chǔ)器單元的所有設(shè)置比特被在一個(gè)“或”功能中進(jìn)行組合，以設(shè)置數(shù)據(jù)總線的相應(yīng)比特。這個(gè)“比特掩碼”電路的整體功能是在比特與更高的地址被一起輸出到數(shù)據(jù)總線上時(shí)，對(duì)將促使更高地址上的比特發(fā)生改變的比特輸出進(jìn)行掩碼。結(jié)果，在數(shù)據(jù)總線上所看到的最后的數(shù)據(jù)將與其地址是最高的、但是比開始地址小的這個(gè)單元的地址相等的一個(gè)值，并且這個(gè)單元包括與被施加到地址總線上的數(shù)據(jù)相互匹配的數(shù)據(jù)。
所以，為了在根據(jù)專利PCT/IL00/00121所設(shè)計(jì)的一個(gè)系統(tǒng)中激活這個(gè)調(diào)出功能，就需要幾個(gè)地址線和幾個(gè)開始線被分別連接到每一個(gè)存儲(chǔ)器單元。
在一個(gè)COM器件是用一個(gè)芯片的形式被實(shí)現(xiàn)的情形下，每一個(gè)存儲(chǔ)器單元就需要被給予一足夠大的表面S1以為所有的地址和開始線提供布線空間。為了實(shí)現(xiàn)每一個(gè)存儲(chǔ)器單元的邏輯功能，就需要另一個(gè)最小化的空間S2。
如果S2比S1大，就有可能將上面的地址和開始線連接到每一個(gè)存儲(chǔ)器單元，而不需要增加所需要的表面大小。但是，如果S1比S2大，然后，每一個(gè)存儲(chǔ)器單元為了進(jìn)行地址線和開始線的布線就需要一個(gè)空間，該空間將超過執(zhí)行這個(gè)單元的邏輯功能所需要的空間。
應(yīng)理解，當(dāng)需要這樣的附加空間時(shí)，將減小可以被安裝在一個(gè)芯片上的單元的總數(shù)目，這樣將減小COM的容量。另外，每一個(gè)存儲(chǔ)器單元的成本也將增加。
所以，需要設(shè)計(jì)具有調(diào)出功能的一個(gè)存儲(chǔ)器，其中被連接到每一個(gè)存儲(chǔ)器單元的線的數(shù)目可以被減少。
本領(lǐng)域的普通技術(shù)人員都知道在一個(gè)2維陣列內(nèi)安排一個(gè)存儲(chǔ)器，以使每一個(gè)單元可以被用一個(gè)行和一個(gè)列來進(jìn)行選擇。(見＂Introduction tonMos and CMOS VLSI system design＂，Amar Murkherjee，Prentice-Hall，Chapter 8.3)。這個(gè)方法允許僅通過2條線，即一個(gè)行線和一個(gè)列線來對(duì)一個(gè)存儲(chǔ)器單元進(jìn)行尋址。用于選擇這個(gè)單元的邏輯功能是非常簡(jiǎn)單的，僅僅是行和列設(shè)置狀態(tài)的一個(gè)簡(jiǎn)單的與功能。這個(gè)簡(jiǎn)化的選擇功能減小了每一個(gè)單元是需要的表面，因?yàn)樵诿恳粋€(gè)存儲(chǔ)器單元中僅需要一個(gè)簡(jiǎn)單的邏輯與能夠。
在具有一個(gè)調(diào)出功能的一個(gè)存儲(chǔ)器中使用一個(gè)類似的方法和設(shè)計(jì)也是所希望的，這樣，就可以減少實(shí)現(xiàn)調(diào)出器件(例如芯片)所需要的邏輯門的數(shù)目和激活它，并且可以增加存儲(chǔ)器單元的數(shù)目而不會(huì)增加存儲(chǔ)器器件的尺寸。
通過減少需要被連接到每一個(gè)存儲(chǔ)器單元的線的數(shù)目，可以減少存儲(chǔ)器表面尺寸。
本發(fā)明調(diào)出系統(tǒng)的存儲(chǔ)器單元中的每一個(gè)包括與在專利PCT/IL00/00121中所描述的優(yōu)先級(jí)掩碼電路類似的一個(gè)優(yōu)先級(jí)掩碼電路，但是這個(gè)存儲(chǔ)器是根據(jù)一個(gè)新的設(shè)計(jì)方法而構(gòu)造的，在這個(gè)設(shè)計(jì)方法中，地址線不被獨(dú)立地布線也不被獨(dú)立地連接到每一個(gè)存儲(chǔ)器單元。相反，僅一個(gè)“行”和一個(gè)“列”被布線到每一個(gè)存儲(chǔ)器單元，這是根據(jù)傳統(tǒng)存儲(chǔ)器中通常所使用的一個(gè)2維陣列方法而實(shí)現(xiàn)的。
在本發(fā)明的調(diào)出系統(tǒng)中，相同的“行”和“列”還可以被用于實(shí)現(xiàn)范圍功能。使用所述行和列，每一個(gè)存儲(chǔ)器單元將其自己的地址值與開始地址進(jìn)行比較，并且根據(jù)這個(gè)比較的結(jié)果來選擇性地激活該存儲(chǔ)器單元的優(yōu)先級(jí)掩碼電路。因?yàn)楸景l(fā)明的設(shè)計(jì)，所以就不需要將開始線布線到每一個(gè)存儲(chǔ)器單元，并且進(jìn)一步減少了單元表面尺寸。
可以通過3個(gè)優(yōu)選實(shí)施方式來展示本發(fā)明的方法。在所有的實(shí)施方式中，調(diào)出器件中被布線到每一個(gè)存儲(chǔ)器單元的線的數(shù)目均已經(jīng)被減少了。在前2個(gè)優(yōu)選實(shí)施方式中，被搜索的數(shù)據(jù)被提供到數(shù)據(jù)總線上，開始地址值被提供到地址總線上，并且每一個(gè)存儲(chǔ)器單元的比較結(jié)果被保存到附加到這個(gè)器件的每一個(gè)存儲(chǔ)器單元上的一個(gè)專用1比特存儲(chǔ)器單元中。
在第一實(shí)施方式中，實(shí)現(xiàn)了一個(gè)調(diào)出存儲(chǔ)器，其中地址線沒有被連接到存儲(chǔ)器單元，并且單元是按行和列的方式被排列的，如標(biāo)準(zhǔn)存儲(chǔ)器器件中的方式，而這個(gè)系統(tǒng)仍然能夠激活該器件來執(zhí)行調(diào)出功能。
在第二實(shí)施方式中，進(jìn)行了進(jìn)一步的改進(jìn)，其中地址線和開始線都不被連接到存儲(chǔ)器單元。在這個(gè)第二實(shí)施方式中，通過根據(jù)與開始地址的一個(gè)預(yù)定關(guān)系來選擇性設(shè)置所述行和列，就可以幫助實(shí)現(xiàn)調(diào)出器件的范圍確定功能。
在第三實(shí)施方式中，這個(gè)范圍確定電路沒有被使用，以進(jìn)一步減少表面的大小。相反，在這個(gè)單元中的一個(gè)存儲(chǔ)器比特被用于根據(jù)這個(gè)存儲(chǔ)器的要求來選擇這些單元并且對(duì)一個(gè)隨后的搜索而去激活他們，或者通過指定的線來去激活這個(gè)單元。
在本發(fā)明系統(tǒng)的一第一實(shí)施方式中，如

圖1所顯示的，以一個(gè)2維的方式來安排這些存儲(chǔ)器單元，即以行和列的方式。然后，每一個(gè)存儲(chǔ)器單元被連接到幾個(gè)數(shù)據(jù)總線線，被連接到幾個(gè)開始線，并且被連接到一個(gè)列線和一個(gè)行線。附加的控制線，例如一個(gè)讀/寫線，也被連接到每一個(gè)存儲(chǔ)器單元。每一個(gè)存儲(chǔ)器單元包括一個(gè)數(shù)據(jù)保存電路，一個(gè)比較器，一個(gè)附加的、在以后將被稱作比較結(jié)果保存比特的比特存儲(chǔ)器，一個(gè)范圍確定電路和一個(gè)比特掩碼電路。
從標(biāo)準(zhǔn)的存儲(chǔ)器中我們可以知道，在這樣一個(gè)2維陣列中，列線并不需要被連接到這個(gè)列上的每一個(gè)存儲(chǔ)器單元上。所以，第一優(yōu)選實(shí)施方式的一個(gè)進(jìn)一步的變化就被提出了，其中列線被用于通過晶體管開關(guān)將數(shù)據(jù)總線的比特線連接到這個(gè)列上的存儲(chǔ)器單元，而不是將這些列線連接到這個(gè)列上的每一個(gè)獨(dú)立的存儲(chǔ)器單元(見＂Introduction to nMos andCMOS VLSI System Design＂，Amar Murkhekherjee，Prentice-Hall，Chapter8.3)。
在這個(gè)領(lǐng)域內(nèi)被使用來選擇性地激活一個(gè)行或者一個(gè)列內(nèi)的這些單元的、上面所描述的方法和其他任何類似的方法，將被進(jìn)一步稱作行選擇或者列選擇，而所述方法是選擇的一個(gè)行或者一個(gè)列就被稱作被選擇的行或者被選擇的列。
本發(fā)明的系統(tǒng)可以工作在2個(gè)工作模式下，正常工作模式和調(diào)出模式。
在正常工作模式下，數(shù)據(jù)可以被傳送到標(biāo)準(zhǔn)存儲(chǔ)器的一個(gè)存儲(chǔ)器單元或者從其中傳送出數(shù)據(jù)，即被設(shè)置在地址總線上的一個(gè)地址被處理，并且一個(gè)列和一個(gè)行被選擇。然后，根據(jù)R/W線的狀態(tài)，這些行和列所選擇的存儲(chǔ)器單元被選擇來將數(shù)據(jù)傳送到這個(gè)存儲(chǔ)器或者從其中傳送出數(shù)據(jù)。
在調(diào)出模式下，使用2個(gè)步驟來執(zhí)行一個(gè)數(shù)據(jù)搜索操作在第一步驟中，這個(gè)系統(tǒng)被放置在這個(gè)調(diào)出模式下和寫周期中。在這個(gè)第一步驟中，開始地址值被設(shè)置到地址總線上，而需要被搜索的數(shù)據(jù)被設(shè)置在數(shù)據(jù)總線上。開始地址值被保存在一個(gè)專用寄存器，即開始地址寄存器中。
另外，在第一步驟中，每一個(gè)存儲(chǔ)器單元被激活以通過一個(gè)比較器來對(duì)被設(shè)置在數(shù)據(jù)總線上的數(shù)據(jù)和被保存在這個(gè)單元中的數(shù)據(jù)進(jìn)行比較。然后，這個(gè)比較結(jié)果被保存在比較結(jié)果保存比特中。
在第二步驟中，這個(gè)系統(tǒng)被放置在調(diào)出模式下和讀出模式中。在這個(gè)模式下，范圍確定電路和比較結(jié)果保存比特選擇性地激活這個(gè)比特掩碼電路來將這個(gè)單元的地址輸出到數(shù)據(jù)總線上。
根據(jù)第一實(shí)施方式的本發(fā)明的優(yōu)點(diǎn)是，不需要數(shù)目很大的線，由此就可以實(shí)現(xiàn)能夠增加存儲(chǔ)器單元數(shù)目的調(diào)出存儲(chǔ)器的設(shè)計(jì)。本發(fā)明的另一個(gè)優(yōu)點(diǎn)是，一個(gè)調(diào)出存儲(chǔ)器器件的尺寸可以被減小，而不會(huì)減少這個(gè)存儲(chǔ)器器件中存儲(chǔ)器單元的數(shù)目。
在第二實(shí)施方式中，也是以行和列的方式來安排存儲(chǔ)器單元的。但是，開始地址線沒有被連接到存儲(chǔ)器單元。在調(diào)出模式下，使用了相同的第一和第二步驟，這與第一實(shí)施方式相同。但是，使用行和列線來幫助實(shí)現(xiàn)范圍確定電路，如圖5所顯示的。
在行r和列c上的每一個(gè)存儲(chǔ)器單元接收作為輸入的2個(gè)行r和r+1，和一個(gè)列c。對(duì)這個(gè)器件的所有單元為共用的一個(gè)電路將使用下面的2個(gè)方法來選擇行和列如果開始地址是在行r0和列c0上的存儲(chǔ)器單元的地址，然后，所有行r，其中r＜＝r0將被設(shè)置為邏輯狀態(tài)1，并且所有列c，其中c＜＝c0，將被選擇。所有其他線保持不被選擇。
然后，在各單個(gè)的單元內(nèi)的范圍確定電路將一個(gè)使能信號(hào)輸出到這個(gè)比較器，如果這個(gè)單元的行和列滿足下面的條件行r+1被選擇，或者r+1沒有被選擇但是r和c都被選擇。
在該第二實(shí)施方式中，開始行不需要被布線到每一個(gè)存儲(chǔ)器單元。相反，每一個(gè)存儲(chǔ)器單元被下一行線r+1進(jìn)行額外的選擇。這在布線中不會(huì)產(chǎn)生困難，因?yàn)閞+1行是一個(gè)相鄰行。另外，使用一個(gè)非常簡(jiǎn)單的方法來實(shí)現(xiàn)這個(gè)范圍確定功能，這樣減少了每一個(gè)存儲(chǔ)器單元中邏輯門的數(shù)目。
在第三實(shí)施方式中，就不需要范圍確定功能，由此進(jìn)一步減少了存儲(chǔ)器表面的尺寸。作為代替，一個(gè)存儲(chǔ)器比特被用于選擇這些單元，并且在隨后的搜索中去使能他們。根據(jù)為這個(gè)實(shí)施方式而設(shè)想的一個(gè)設(shè)計(jì)，被用于選擇這些單元和/或者在隨后的搜索中去使能他們的這個(gè)存儲(chǔ)器比特是比較結(jié)果保存比特。
本發(fā)明方法和器件的優(yōu)點(diǎn)是能夠減少一個(gè)調(diào)出存儲(chǔ)器器件的單元表面尺寸。因?yàn)檎{(diào)出存儲(chǔ)器不需要通過掃描整個(gè)存儲(chǔ)器來發(fā)現(xiàn)被搜索的數(shù)據(jù)，所以調(diào)出存儲(chǔ)器顯著地減少了操作時(shí)間，所以本發(fā)明的方法與器件具有節(jié)省時(shí)間和空間的雙重優(yōu)點(diǎn)。
本發(fā)明器件還具有另一個(gè)優(yōu)點(diǎn)，即節(jié)省費(fèi)用，這是通過減少實(shí)現(xiàn)這個(gè)調(diào)出功能是需要的線和門的數(shù)目而獲得的，由此制造過程被簡(jiǎn)化，并且制造時(shí)間被縮短。
現(xiàn)在將參考優(yōu)選實(shí)施方式和參考附圖來詳細(xì)地描述本發(fā)明。但是，應(yīng)理解，可以對(duì)本發(fā)明進(jìn)行很多的修改和應(yīng)用，而仍然位于說明和權(quán)利要求書的范圍內(nèi)。
參考圖1，顯示了第一實(shí)施方式。在這個(gè)第一實(shí)施方式中，使用行和列的方式來安排存儲(chǔ)器單元。2個(gè)模塊，即一個(gè)行選擇器和一個(gè)列選擇器，被用于選擇行或者列。行選擇器和列選擇器在存儲(chǔ)器器件中是常用的(見見＂Introduction to nMos and CMOS VLSI System Design＂，AmarMurkherjee，Prentice-Hall，Chapter 8.3)。數(shù)據(jù)總線線也被連接到每一個(gè)存儲(chǔ)器單元。
一個(gè)專用的保存部分，開始寄存器，被定義了并且被用于保存一個(gè)開始地址值。一組線，稱作開始線，被連接到每一個(gè)存儲(chǔ)器單元。這些開始線也被連接到開始寄存器，以使開始地址值可以被設(shè)置到開始線上。
地址總線，數(shù)據(jù)總線和控制線的集合被稱作總線系統(tǒng)。這些控制線包括被用于定義總線系統(tǒng)的一個(gè)讀或者寫周期的一個(gè)讀/寫線，這在傳統(tǒng)存儲(chǔ)器中是眾所周知的。
現(xiàn)在參考圖2，第一實(shí)施方式的調(diào)出存儲(chǔ)器包括3個(gè)模塊行選擇器，列選擇器，和開始寄存器，他們都向這個(gè)系統(tǒng)總線提供了一個(gè)接口。
這些模塊被包括在這個(gè)器件的公共電路中。應(yīng)理解，一個(gè)存儲(chǔ)器器件包括數(shù)目很多的存儲(chǔ)器單元，雖然圖2僅顯示了公共電路，并且僅顯示了在給定行r和列c上的一個(gè)存儲(chǔ)器單元。
每一個(gè)存儲(chǔ)器單元包括下面的部件
一個(gè)數(shù)據(jù)保存電路。這個(gè)電路被用于保存數(shù)據(jù)，并且它與在該領(lǐng)域內(nèi)所常用的存儲(chǔ)器單元中的等價(jià)電路是類似的。
一個(gè)比較器電路。這個(gè)比較器檢查被設(shè)置在數(shù)據(jù)總線上的數(shù)據(jù)和這個(gè)數(shù)據(jù)保存電路中的數(shù)據(jù)是否滿足了一個(gè)給定關(guān)系。這個(gè)給定關(guān)系可以是任何類型的關(guān)系，例如，大于，小于，相等或者任何其他關(guān)系。這個(gè)給定關(guān)系可以是預(yù)定的，或者可以是被某些控制線所設(shè)置的，或者可以是被一個(gè)特定總線周期的操作所設(shè)置的。如果這個(gè)給定關(guān)系被證實(shí)了，然后一個(gè)匹配信號(hào)就被輸出到一個(gè)比較結(jié)果保存電路。這個(gè)電路是一個(gè)1比特存儲(chǔ)器，該存儲(chǔ)器保存這個(gè)比較的結(jié)果。
如圖2中顯示的，這個(gè)單元電路進(jìn)一步包括一個(gè)比特掩碼電路。這個(gè)電路與在PCT/IL00/00121中所描述的這個(gè)電路類似，并且它被詳細(xì)地顯示在圖6中。比特掩碼電路的作用是當(dāng)被使能時(shí)，在數(shù)據(jù)總線上輸出這個(gè)單元的地址。因?yàn)閹讉€(gè)存儲(chǔ)器單元包括匹配數(shù)據(jù)，所以使用了一個(gè)本發(fā)明的反饋系統(tǒng)來在這個(gè)數(shù)據(jù)總線上僅輸出一個(gè)地址，該地址是在所有匹配的存儲(chǔ)器單元中沿一預(yù)定方向上最高的地址。
從圖2中可以看出，這個(gè)比特掩碼電路包括一個(gè)范圍確定電路和一個(gè)優(yōu)先級(jí)掩碼電路。這個(gè)范圍確定電路將開始地址值與這個(gè)存儲(chǔ)器單元地址值進(jìn)行比較。
如果這個(gè)存儲(chǔ)器單元的地址值在一預(yù)定方向上是比這個(gè)開始地址值“更低”的，然后一個(gè)使能的輸出被發(fā)送到這個(gè)優(yōu)先級(jí)掩碼。這里，“更低的”是下面所定義的各種關(guān)系中的一個(gè)“小于”，“小于或者等于”，“大于”，“大于或者等于”。
在這個(gè)范圍確定電路輸出一個(gè)使能信號(hào)的情形下，這個(gè)優(yōu)先級(jí)掩碼電路通過一個(gè)處理過程來選擇需要被輸出到數(shù)據(jù)總線上的比特，在這個(gè)處理過程中，保存這個(gè)被搜索數(shù)據(jù)并且滿足單元地址比開始地址小的所有存儲(chǔ)器單元的所有設(shè)置比特被在一個(gè)“或”功能中進(jìn)行組合，以設(shè)置“數(shù)據(jù)總線”的相應(yīng)比特，并且最后僅被這個(gè)優(yōu)先級(jí)掩碼電路所選擇的比特被傳送到數(shù)據(jù)總線。然后，在這個(gè)數(shù)據(jù)總線上可以看見的、所產(chǎn)生的數(shù)據(jù)與具有最高地址但是地址比開始地址小的、并且包括與被施加到地址總線上的數(shù)據(jù)匹配的數(shù)據(jù)的單元地址相等。
這個(gè)調(diào)出存儲(chǔ)器器件可以被放置在2個(gè)工作模式下，正常模式和調(diào)出模式。在這個(gè)優(yōu)選實(shí)施方式中，一個(gè)專用線CO被用于這個(gè)目的，如圖2中所顯示的。但是，應(yīng)理解，在該領(lǐng)域內(nèi)已經(jīng)存在的各種方法或者技術(shù)中的任何一個(gè)可以被用于設(shè)置這個(gè)調(diào)出存儲(chǔ)器的工作模式。
在正常工作模式中，存儲(chǔ)器的功能與已經(jīng)存在的各種類型存儲(chǔ)器的功能類似，其中地址被設(shè)置在地址總線上，數(shù)據(jù)被設(shè)置在數(shù)據(jù)總線上。這個(gè)地址被行選擇器和列選擇器解碼為一個(gè)列選擇和一個(gè)行選擇。被連接到這2個(gè)被選擇的行和列的存儲(chǔ)器單元被激活，以向數(shù)據(jù)總線傳送數(shù)據(jù)或者從數(shù)據(jù)總線傳送數(shù)據(jù)，其方式是熟知的用于存儲(chǔ)器的使用方法。
在調(diào)出工作模式下，在第一步驟中，這個(gè)存儲(chǔ)器被放置在這個(gè)調(diào)出模式下和寫周期中。在該第一步驟中，開始地址值被設(shè)置在地址總線上，并且需要被搜索的數(shù)據(jù)被設(shè)置在數(shù)據(jù)總線上。
在第一步驟中，開始地址被保存在開始寄存器中，所述開始寄存器被激活，來保存被這個(gè)調(diào)出模式(CO)和寫狀態(tài)下的讀/寫線所設(shè)置在地址線上的地址。
另外，在這個(gè)第一步驟中，需要被搜索的數(shù)據(jù)被設(shè)置在數(shù)據(jù)總線上。在每一個(gè)存儲(chǔ)器單元中，這個(gè)比較器被這個(gè)調(diào)出模式(CO)和寫狀態(tài)下的讀/寫線所使能。被保存在這個(gè)單元中的數(shù)據(jù)被與這個(gè)數(shù)據(jù)總線上的數(shù)據(jù)進(jìn)行比較，并且在發(fā)生匹配的條件下，這個(gè)單元的結(jié)果保存比特被設(shè)置到邏輯狀態(tài)1并且被保存。否則，這個(gè)結(jié)果保存比特被清除并且被保存。
在這個(gè)調(diào)出模式的第二步驟下，這個(gè)總線系統(tǒng)被設(shè)置到一個(gè)讀周期。然后，這個(gè)范圍確定電路被激活以對(duì)開始地址與存儲(chǔ)器單元地址進(jìn)行比較。如果這個(gè)存儲(chǔ)器單元地址在一個(gè)預(yù)定方向上比開始地址小(小于或者等于)，然后，這個(gè)范圍確定電路向這個(gè)優(yōu)先級(jí)掩碼輸出一個(gè)使能信號(hào)。在發(fā)生一個(gè)匹配的條件下，這個(gè)優(yōu)先級(jí)掩碼從這個(gè)結(jié)果保存比特接收另一個(gè)使能信號(hào)。僅當(dāng)這2個(gè)使能信號(hào)被設(shè)置時(shí)，優(yōu)先級(jí)掩碼才被使能。
最后，如前面所描述的，這個(gè)存儲(chǔ)器單元的地址具有a)匹配數(shù)據(jù)和b)地址比這個(gè)開始地址小(或者小于或者等于)，并且在能夠滿足條件a)和b)的所有存儲(chǔ)器單元中在一個(gè)預(yù)定方向上是具有最高地址，然后，這個(gè)存儲(chǔ)器單元的地址被輸出到數(shù)據(jù)總線上。
參考圖3，顯示了一第二實(shí)施方式，其中通過不將開始線連接到每一個(gè)存儲(chǔ)器單元而進(jìn)一步減少了這個(gè)存儲(chǔ)器器件的尺寸。根據(jù)該第二實(shí)施方式而設(shè)計(jì)的這個(gè)器件具有與第一實(shí)施方式的功能類似的功能。唯一的差別在于這個(gè)范圍確定功能的實(shí)現(xiàn)上，現(xiàn)在，是根據(jù)行線和列線的狀態(tài)來執(zhí)行這個(gè)范圍確定功能。如圖4中所顯示的，在行r和列c上的每一個(gè)存儲(chǔ)器單元范圍確定電路接收作為輸入的2個(gè)行r和r+1，和一個(gè)列c。
現(xiàn)在，行選擇器和列選擇器具有調(diào)出模式和寫周期中的一個(gè)功能，如下面所描述的當(dāng)設(shè)置了調(diào)出和寫周期時(shí)，一個(gè)開始地址值被設(shè)置在地址總線上。在正常工作模式下，這個(gè)地址被編碼為正在被選擇的(設(shè)置的)一個(gè)行r0和一個(gè)列c0。在調(diào)出模式下，選擇(設(shè)置)所有的行r，其中r＜＝r0，和所有的列c，其中c＜＝c0。
雖然在這個(gè)優(yōu)選實(shí)施方式中，小于或者等于r0的r和小于或者等于c0的c被選擇，這是作為示例的，而應(yīng)理解，可以選擇任何排序關(guān)系，例如小于，大于，大于或者等于，或者其他的關(guān)系。
然后，這個(gè)范圍確定電路執(zhí)行一個(gè)簡(jiǎn)單的邏輯功能來輸出一個(gè)使能信號(hào)。在這個(gè)優(yōu)選實(shí)施方式中，如果選擇了行r+1，或者如果選擇了行r和列c，就輸出這個(gè)使能信號(hào)。
圖5通過顯示關(guān)于9個(gè)存儲(chǔ)器單元，關(guān)于行線r，r-1，和r-2，和關(guān)于列c+1，c，和c-1的范圍確定電路，而顯示了第二實(shí)施方式的本發(fā)明的方法。在這個(gè)示例中，開始地址值被編碼為r和c，以使行r，r-1，和r-2，和列c，和c-1被選擇(在圖5中被加重)。根據(jù)本發(fā)明的方法，這個(gè)范圍確定電路為圖5的8個(gè)存儲(chǔ)器單元(加重的單元)輸出一個(gè)使能信號(hào)。很明顯，對(duì)這個(gè)范圍確定電路功能來說，行和列的作用可以被反過來。
在第二實(shí)施方式中，不需要保存開始地址。相反，在這個(gè)調(diào)出模式的第一步驟中，通過選擇滿足其地址比開始地址值小的條件的這些存儲(chǔ)器單元而部分地執(zhí)行這個(gè)范圍確定功能，這個(gè)開始地址值是被所述開始地址的行線和列線所確定的。在這個(gè)單元被范圍確定電路所使能的情形下，這個(gè)使能輸出信號(hào)被連接到這個(gè)比較器電路。如果這個(gè)范圍確定電路使能了這個(gè)比較器，并且存儲(chǔ)器單元具有匹配的數(shù)據(jù)，然后結(jié)果保存比特將被設(shè)置，并且在下一個(gè)步驟中優(yōu)先級(jí)掩碼將被設(shè)置，使這個(gè)存儲(chǔ)器單元成為將其自己的地址輸出到數(shù)據(jù)總線上的一個(gè)候選者。
如針對(duì)第一實(shí)施方式而進(jìn)行描述的，這個(gè)優(yōu)先級(jí)掩碼電路通過一個(gè)處理過程來選擇需要被輸出到數(shù)據(jù)總線上的比特，在這個(gè)處理過程中，保存這個(gè)被搜索數(shù)據(jù)并且滿足單元地址比開始地址小的所有存儲(chǔ)器單元的所有設(shè)置比特被在一個(gè)“或”功能中進(jìn)行組合，以設(shè)置“數(shù)據(jù)總線”的相應(yīng)比特，并且最后僅被這個(gè)優(yōu)先級(jí)掩碼電路所選擇的比特被傳送到數(shù)據(jù)總線。然后，在這個(gè)數(shù)據(jù)總線上可以看見的、所產(chǎn)生的數(shù)據(jù)與具有最高地址但是地址在一個(gè)預(yù)定方向上比開始地址小的、并且包括與被施加到地址總線上的數(shù)據(jù)匹配的數(shù)據(jù)的單元地址相等。
這第二實(shí)施方式進(jìn)一步顯示了本發(fā)明系統(tǒng)和方法的優(yōu)點(diǎn)，并且能夠更進(jìn)一步地大大減小能夠執(zhí)行一個(gè)調(diào)出功能的存儲(chǔ)器器件的尺寸。
在第三實(shí)施方式中，如圖6所顯示的，這個(gè)調(diào)出存儲(chǔ)器器件不包括范圍確定電路。相反，這個(gè)比較結(jié)果保存被用于在前一個(gè)調(diào)出周期中已經(jīng)發(fā)現(xiàn)一個(gè)匹配的條件下禁止這個(gè)比較器。
在這個(gè)實(shí)施方式中，在每一個(gè)調(diào)出周期中，這個(gè)比較結(jié)果保存比特不被復(fù)位，相反，僅在特定事件發(fā)生后才被清零，這些事件是根據(jù)應(yīng)用要求而定義的。這樣，例如，根據(jù)請(qǐng)求，已經(jīng)被搜索到的地址會(huì)被去使能以進(jìn)行隨后的搜索。
這個(gè)比較結(jié)果保存比特被提供標(biāo)準(zhǔn)的讀或者寫裝置，這取決于應(yīng)用的要求。這樣，例如，將一個(gè)新的數(shù)據(jù)寫到特定的單元將對(duì)這個(gè)單元的比較結(jié)果保存比特進(jìn)行清零，或者一個(gè)指定的線可以被用于對(duì)這個(gè)存儲(chǔ)器器件的所有比較結(jié)果保存比特或者其中的一部分進(jìn)行清零。
應(yīng)理解，現(xiàn)有技術(shù)領(lǐng)域內(nèi)有很多熟知的方法來設(shè)置一個(gè)特定的信號(hào)。然后，這樣的信號(hào)可以被用于使能或者去使能這個(gè)單元的比較功能，由此提供一種在調(diào)出周期中跳過特定的單元的方式。
在圖7中，顯示了第一優(yōu)選實(shí)施方式的一個(gè)存儲(chǔ)器單元的一個(gè)比特掩碼電路，并且一個(gè)范圍確定電路被連接到一個(gè)開始地址線，一個(gè)或邏輯電路被連接到一個(gè)數(shù)據(jù)總線，一個(gè)優(yōu)先級(jí)掩碼電路也被連接到這個(gè)所述數(shù)據(jù)總線。
如前面描述的，這個(gè)范圍確定電路在特定單元的地址與開始地址之間進(jìn)行比較。如果開始地址在一個(gè)預(yù)定的方向上是高的，然后，這個(gè)電路輸出一個(gè)使能信號(hào)。當(dāng)這個(gè)器件被放置在調(diào)出和讀模式下時(shí)，輸出另一個(gè)使能信號(hào)E1。
一個(gè)第三使能信號(hào)E2被從這個(gè)比較保存比特中發(fā)出。
一個(gè)與功能對(duì)這3個(gè)使能信號(hào)進(jìn)行收集，并且向優(yōu)先級(jí)掩碼輸出一個(gè)最終的使能信號(hào)。
這可以確保如果并且僅當(dāng)下面的3個(gè)條件被滿足時(shí)，優(yōu)先級(jí)掩碼被使能a)這個(gè)器件被放置在調(diào)出和寫模式下b)這個(gè)單元地址比開始地址小(在一個(gè)預(yù)定方向上)c)在前一個(gè)調(diào)出和寫周期中被提供到數(shù)據(jù)總線上的數(shù)據(jù)被發(fā)現(xiàn)與被保存在這個(gè)單元中的數(shù)據(jù)相互匹配。
現(xiàn)在參考圖8，顯示了第二實(shí)施方式的一個(gè)存儲(chǔ)器單元的一個(gè)比特掩碼電路，其中一個(gè)或邏輯電路被連接到一個(gè)數(shù)據(jù)總線，一個(gè)優(yōu)先級(jí)掩碼電路也被連接到所述數(shù)據(jù)總線。在這個(gè)實(shí)施方式中，如果這個(gè)器件被放置在調(diào)出和讀模式中，并且這個(gè)比較結(jié)果保存比特被設(shè)置時(shí)，就產(chǎn)生一個(gè)使能信號(hào)。然后，這個(gè)使能信號(hào)被施加到這個(gè)優(yōu)先級(jí)掩碼。
在圖7，8和9中，這個(gè)單元的地址用N來表示。然后，N可以被寫成下面的形式N=Σk=0K2[u(N,k)]]]>其中u(N，k)表示N的設(shè)置數(shù)字的二進(jìn)制表示，并且可以取0到W-1的值(W是被用于表示這個(gè)單元地址的比特的數(shù)目)；k+1是這個(gè)特定地址值N的設(shè)置比特的數(shù)目，并且B[U]表示數(shù)據(jù)總線的比特u的值(0或者1)。
當(dāng)被使能時(shí)，優(yōu)先級(jí)掩碼電路的工作如下面所顯示的如圖7和8中所顯示的，具有比特u(N，k)集合的所有存儲(chǔ)器單元(M)中的所有P[M，u(N，k)]線被輸入到所述或邏輯電路，并且這個(gè)電路的輸出被作為比特u(N，k)設(shè)置在數(shù)據(jù)總線上。M是一個(gè)一般的、表示這個(gè)器件中具有比特u(N，k)集合的所有單元的地址的形式。
在一個(gè)調(diào)出周期的開始，數(shù)據(jù)總線線B
到B[W-1]處于一個(gè)非激活的開始狀態(tài)(邏輯0)。例如，如果我們使用負(fù)邏輯，所有的線都被一個(gè)電阻“上拉”到正系統(tǒng)電源。在第一步驟中，這個(gè)優(yōu)先級(jí)掩碼探測(cè)到所有的線為非激活狀態(tài)，并且輸出這個(gè)P[N，u(N，k)]。在這個(gè)第一步驟中，很多其他的單元也可以通過或電路來設(shè)置數(shù)據(jù)總線。數(shù)據(jù)總線的新狀態(tài)然后分別被每一個(gè)單元的優(yōu)先級(jí)掩碼電路探測(cè)到，并且某些P[N，u(N，k)]線將被去激活，這是根據(jù)優(yōu)先級(jí)掩碼規(guī)則來完成的。最后，沒有被設(shè)置在保存被搜索數(shù)據(jù)的最高單元的地址中的比特P[N，u(N，k)]被清零，并且數(shù)據(jù)總線被設(shè)置到該最高的單元地址。
作為上面處理過程的一個(gè)結(jié)果，“優(yōu)先級(jí)掩碼”將所有的P[N，u(N，k)]線復(fù)位到邏輯0的狀態(tài)，如果下面條件中一個(gè)沒有被滿足-這個(gè)單元地址比開始地址高或者相等。
-被保存在這個(gè)單元中的數(shù)據(jù)與被提供在數(shù)據(jù)總線上的數(shù)據(jù)相等。
-這個(gè)器件沒有處于“調(diào)出”模式中。
這個(gè)過程不是同步的；這些線穩(wěn)定到其穩(wěn)定值所需要的時(shí)間與這個(gè)電路的電子元件的上升時(shí)間為相同的數(shù)量級(jí)。結(jié)果，搜索一個(gè)數(shù)據(jù)所需要的時(shí)間與一個(gè)正常的讀或者寫周期的時(shí)間為同一個(gè)數(shù)量級(jí)。
現(xiàn)在參考圖9，詳細(xì)地顯示了“優(yōu)先級(jí)掩碼”電路。圖9的這個(gè)優(yōu)先級(jí)掩碼電路輸出比特P[N，u(N，k)]，如果下面的條件被滿足對(duì)最高的比特集合u(N，k)a)如果“E”信號(hào)是激活的。
b)并且如果比u(N，k)高的所有數(shù)據(jù)總線的比特沒有被設(shè)置。
如果沒有更高的比特，即，如果最高的比特是比特W-1(其中W指定了被用于表示這個(gè)單元地址的比特的數(shù)目)，然后這個(gè)比特被這個(gè)“E”信號(hào)直接設(shè)置。
對(duì)其他比特u(N，k)，k＜Ka)更高的比特u(N，k+1)被設(shè)置b)并且在目前比特u(N，k)和更高的比特u(N，k+1)之間的所有內(nèi)部總線B[u(N，k)]的比特沒有被設(shè)置。
這可以確保，如果具有更高地址的另一個(gè)單元已經(jīng)將其地址輸出到數(shù)據(jù)總線上，在目前的單元中沒有被設(shè)置的那些比特上，然后，目前單元地址的比特k和更低的比特就不被輸出。最后，僅在最高匹配存儲(chǔ)器中被設(shè)置的比特將被輸出。
應(yīng)理解，上面的描述是針對(duì)一個(gè)下行方向的搜索的，并且當(dāng)其中這個(gè)系統(tǒng)被定義為構(gòu)造一個(gè)上行方向的搜索時(shí)，是最低匹配存儲(chǔ)器將被輸出到這個(gè)數(shù)據(jù)總線上。
本發(fā)明的方法和系統(tǒng)的優(yōu)點(diǎn)是與常用的計(jì)算機(jī)設(shè)備兼容的，所以可以廣泛應(yīng)用于各類電子系統(tǒng)中，例如計(jì)算機(jī)系統(tǒng)，通信系統(tǒng)和很多其他系統(tǒng)，其中它可以被與不同類型的標(biāo)準(zhǔn)存儲(chǔ)器器件一起使用或者替代這些標(biāo)準(zhǔn)存儲(chǔ)器器件。
權(quán)利要求
1.一個(gè)存儲(chǔ)器系統(tǒng)，包括一個(gè)地址總線和一個(gè)數(shù)據(jù)總線和以行與列而安排的一個(gè)2維存儲(chǔ)器單元陣列，以使可以通過至少一個(gè)行和一個(gè)列來選擇每一個(gè)存儲(chǔ)器單元，每一個(gè)所述存儲(chǔ)器單元可以被連接到多個(gè)數(shù)據(jù)總線線并且每一個(gè)所述存儲(chǔ)器單元包括一個(gè)比較器電路，一個(gè)掩碼電路和多個(gè)存儲(chǔ)器比特，由此所述存儲(chǔ)器系統(tǒng)可以工作在讀取和寫模式下，或者它可以工作在一個(gè)搜索模式，其中(a)每一個(gè)存儲(chǔ)器單元執(zhí)行一個(gè)比較功能，由此被設(shè)置在數(shù)據(jù)總線上的數(shù)據(jù)可以被與保存在這個(gè)單元中的數(shù)據(jù)進(jìn)行比較，并且這個(gè)比較結(jié)果被保存在一個(gè)存儲(chǔ)器比特中，當(dāng)這個(gè)結(jié)果是匹配時(shí)，該存儲(chǔ)器比特被設(shè)置；(b)每一個(gè)所述存儲(chǔ)器單元執(zhí)行一個(gè)功能，來將這個(gè)搜索限制到那些具有預(yù)定特征的單元上，這是通過當(dāng)所述特征被證實(shí)時(shí)，選擇性地將一個(gè)使能信號(hào)發(fā)送到所述掩碼電路或者所述比較器電路來進(jìn)行的；(c)所述掩碼電路執(zhí)行一個(gè)掩碼功能，該功能將在一預(yù)設(shè)置方向上是最高并且滿足所述預(yù)定公共特征的單元被選擇以將其地址放到數(shù)據(jù)總線上；(d)所述過程可以被重復(fù)，直到幾個(gè)匹配的單元已經(jīng)將它們的地址放置到所述數(shù)據(jù)總線上。
2.如權(quán)利要求1的一個(gè)存儲(chǔ)器系統(tǒng)，其中每一個(gè)存儲(chǔ)器單元進(jìn)一步包括一個(gè)范圍確定電路，所述預(yù)定特征指的是與一個(gè)預(yù)設(shè)置開始地址之間的預(yù)定關(guān)系并且在所述搜索模式中(a)所述范圍確定電路執(zhí)行一個(gè)范圍確定功能，該范圍確定功能證實(shí)與所述預(yù)定設(shè)置開始地址的所述預(yù)定關(guān)系并且選擇性地將所述使能信號(hào)發(fā)送到所述掩碼電路；(b)所述掩碼電路執(zhí)行一個(gè)掩碼功能，該掩碼功能使得在一預(yù)設(shè)置方向上是最高的并且滿足與這個(gè)開始地址的所述預(yù)定關(guān)系的單元被選擇以將其地址放置在數(shù)據(jù)總線上；(c)可以使用不同的開始地址來重復(fù)所述處理過程，直到幾個(gè)匹配單元已經(jīng)將它們的地址放置到所述數(shù)據(jù)總線上。
3.如權(quán)利要求2的一個(gè)存儲(chǔ)器系統(tǒng)，其中所述存儲(chǔ)器系統(tǒng)也包括一個(gè)指定寄存器，并且每一個(gè)所述存儲(chǔ)器單元進(jìn)一步被連接到一個(gè)開始線并且在所述搜索模式中(a)在第一步驟中，所述開始地址值被放置到地址總線上并且被保存在所述指定寄存器中，需要被搜索的數(shù)據(jù)通過所述數(shù)據(jù)總線線被傳送到這些存儲(chǔ)器單元，以執(zhí)行所述比較功能；(b)在第二步驟中i.所述范圍確定功能被一個(gè)指定范圍確定電路所執(zhí)行，并且該指定范圍確定電路直接對(duì)通過開始線所接收的開始地址和單元地址進(jìn)行比較以證實(shí)所述預(yù)定關(guān)系；ii.在被保存在所述存儲(chǔ)器比特中的信息是一個(gè)匹配條件，并且這個(gè)范圍確定電路證實(shí)了所述預(yù)定關(guān)系的情形下，所述掩碼電路被使能，并且執(zhí)行一個(gè)邏輯功能來將這個(gè)單元地址與其它匹配單元的地址進(jìn)行比較，其比較的結(jié)果是在一預(yù)定設(shè)置方向上具有最高值的地址被獲得，并且這個(gè)邏輯功能證實(shí)與一個(gè)預(yù)定設(shè)置開始地址的一個(gè)預(yù)定關(guān)系，并且該預(yù)定開始地址被放置到這個(gè)數(shù)據(jù)總線上；(c)可以使用不同的開始地址來重復(fù)所述處理過程，直到幾個(gè)匹配單元已經(jīng)將它們的地址放置到所述數(shù)據(jù)總線上。
4.如權(quán)利要求2的一個(gè)存儲(chǔ)器系統(tǒng)，其中所述存儲(chǔ)器單元沒有被連接到任何開始線，并且每一個(gè)存儲(chǔ)器單元接收作為輸入的兩個(gè)相鄰行和一個(gè)列，并且在所述搜索模式中a.在第一步驟中i.需要被搜索的數(shù)據(jù)通過所述數(shù)據(jù)總線線被傳送到存儲(chǔ)器單元，以執(zhí)行所述比較功能，并且一個(gè)開始地址值r0；c0被放置到地址總線上；ii.所述開始地址值被進(jìn)行編碼，以使在一個(gè)預(yù)定方向上小于或者等于開始地址行(r＜＝r0)的所有行或者小于開始地址行(r＜r0)的所有行，和在第二預(yù)定方向上小于或者等于開始地址列(c＜＝c0)的所有列或者小于開始地址列(c＜c0)的所有列都被選擇；b.在第二步驟中i.在每一個(gè)匹配單元內(nèi)的所述范圍確定電路執(zhí)行一個(gè)范圍確定功能來證實(shí)這個(gè)單元地址與所述前一個(gè)被設(shè)置行和列的一個(gè)預(yù)定關(guān)系，以使僅當(dāng)與這個(gè)單元行相鄰并且在一個(gè)預(yù)定方向上超過該單元值為一個(gè)數(shù)量級(jí)的行被選擇或者如果行r和列c都被選擇時(shí)，或者僅當(dāng)與這個(gè)單元列相鄰并且在一個(gè)第二預(yù)定方向上超過該單元值為一個(gè)數(shù)量級(jí)的列被選擇時(shí)，才使能一個(gè)單元r；c；ii.被使能單元地址被設(shè)置在所述數(shù)據(jù)總線上；c.可以使用不同的開始地址來重復(fù)所述處理過程，直到幾個(gè)匹配單元都被發(fā)現(xiàn)到。
5.如前面權(quán)利要求中任何一個(gè)的一個(gè)存儲(chǔ)器系統(tǒng)，其中保存了比較結(jié)果的所述存儲(chǔ)器比特將保持不變，在第一周期中它被設(shè)置后，并且，在第二周期中，所述存儲(chǔ)器比特與這個(gè)比較器使能信號(hào)的一個(gè)邏輯組合將在這個(gè)周期內(nèi)去使能該比較器，由此已經(jīng)被搜索的任何地址將在隨后的搜索中被去使能，而不需要范圍確定功能。
6.如權(quán)利要求1的一個(gè)存儲(chǔ)器系統(tǒng)，其中保存了比較結(jié)果的所述存儲(chǔ)器比特被提供了標(biāo)準(zhǔn)的讀或者寫裝置，由此通過將新的數(shù)據(jù)寫到一個(gè)特定的單元以對(duì)所述單元的所述存儲(chǔ)器比特進(jìn)行復(fù)位，以使所述存儲(chǔ)器比特向所述掩碼電路發(fā)送一個(gè)使能信號(hào)，就可以將搜索限制到具有一個(gè)預(yù)定特征的單元上。
7.如前面權(quán)利要求中任何一個(gè)的一個(gè)存儲(chǔ)器系統(tǒng)，其中一個(gè)指定行被用于復(fù)位保存比較結(jié)果的所述存儲(chǔ)器比特的多重性，由此這個(gè)搜索將包括被連接到所述指定線的所有單元。
8.在一個(gè)2維存儲(chǔ)器單元陣列內(nèi)的一個(gè)存儲(chǔ)器單元，所述單元接收一個(gè)數(shù)據(jù)總線線，一個(gè)開始總線線，一個(gè)或者多個(gè)控制線，一個(gè)行和一個(gè)列，并且包括帶一個(gè)比較器的一個(gè)存儲(chǔ)器電路，一個(gè)比較結(jié)果保存比特，一個(gè)范圍確定電路和一個(gè)優(yōu)先級(jí)掩碼電路，其中需要被進(jìn)行搜索的數(shù)據(jù)被所述數(shù)據(jù)總線傳送到這些存儲(chǔ)器單元，并且通過所述比較器被與這個(gè)單元的數(shù)據(jù)進(jìn)行比較，這個(gè)比較結(jié)果被保存在所述比較保存比特中，所述范圍確定電路檢查在這個(gè)單元地址與一個(gè)開始地址之間的一個(gè)預(yù)定關(guān)系，由此在被保存在所述存儲(chǔ)器比特中的信息是一個(gè)匹配條件并且所述范圍確定電路證實(shí)了所述預(yù)定關(guān)系的情形下，所述掩碼電路被使能來執(zhí)行一個(gè)邏輯功能，該邏輯功能將這個(gè)單元的地址與其他匹配單元的地址進(jìn)行比較，進(jìn)行比較所獲得的結(jié)果是在一個(gè)預(yù)定設(shè)置方向上具有最高地址并且滿足與一個(gè)預(yù)定設(shè)置的開始地址的一個(gè)預(yù)定關(guān)系的單元的地址被放置到所述數(shù)據(jù)總線上。
9.在一個(gè)2維存儲(chǔ)器單元陣列內(nèi)的一個(gè)存儲(chǔ)器單元，所述單元接收一個(gè)數(shù)據(jù)總線線，一個(gè)或者多個(gè)控制線，一個(gè)行和2個(gè)列，并且包括帶一個(gè)比較器的一個(gè)存儲(chǔ)器電路，一個(gè)比較結(jié)果保存比特，一個(gè)范圍確定電路和一個(gè)優(yōu)先級(jí)掩碼電路，其中需要被進(jìn)行搜索的數(shù)據(jù)被所述數(shù)據(jù)總線傳送到這些存儲(chǔ)器單元，并且通過所述比較器被與這個(gè)單元的數(shù)據(jù)進(jìn)行比較，這個(gè)比較結(jié)果被保存在所述比較保存比特中，所述范圍確定電路檢查在這個(gè)單元地址與一個(gè)開始地址之間的一個(gè)預(yù)定關(guān)系，這個(gè)開始地址是被所述行和列和所述控制線傳送到這個(gè)單元的，由此在被保存在所述存儲(chǔ)器比特中的信息是一個(gè)匹配條件并且所述范圍確定電路證實(shí)了所述預(yù)定關(guān)系的情形下，所述掩碼電路被使能來執(zhí)行一個(gè)邏輯功能，該邏輯功能將這個(gè)單元的地址與其他匹配單元的地址進(jìn)行比較，進(jìn)行比較所獲得的是在一個(gè)預(yù)定設(shè)置方向上具有最高地址并且滿足與一個(gè)預(yù)定設(shè)置的開始地址的一個(gè)預(yù)定關(guān)系的單元的地址被放置到所述數(shù)據(jù)總線上。
10.如權(quán)利要求5的一個(gè)存儲(chǔ)器單元，其中所述存儲(chǔ)器單元被連接到一個(gè)單個(gè)列和2個(gè)行。
11.如權(quán)利要求7-9中任何一個(gè)的一個(gè)存儲(chǔ)器單元，它沒有一個(gè)范圍確定電路，并且可以通過被寫到比較保存比特中的數(shù)據(jù)來選擇性被去使能。
12.如權(quán)利要求10的一個(gè)存儲(chǔ)器單元，在已經(jīng)在第一周期內(nèi)被搜索后的第二周期內(nèi)，該存儲(chǔ)器單元被所述比較保存比特與比較器使能信號(hào)的一個(gè)邏輯組合去使能。
13.在一個(gè)存儲(chǔ)器系統(tǒng)內(nèi)用于搜索存儲(chǔ)器單元的方法，這個(gè)存儲(chǔ)器系統(tǒng)包括一個(gè)地址總線和一個(gè)數(shù)據(jù)總線，一個(gè)行選擇器和一個(gè)列選擇器和一個(gè)2維存儲(chǔ)器單元陣列，每一個(gè)存儲(chǔ)器單元被連接到至少一個(gè)行和一個(gè)列和多個(gè)數(shù)據(jù)總線線，由此所述存儲(chǔ)器系統(tǒng)可以工作在一個(gè)讀和寫模式，或者它可以工作在包括下面步驟的一個(gè)搜索模式a.每一個(gè)存儲(chǔ)器單元執(zhí)行一個(gè)比較功能，由此被設(shè)置在數(shù)據(jù)總線上的數(shù)據(jù)被與保存在這個(gè)單元中的數(shù)據(jù)進(jìn)行比較，并且比較結(jié)果被保存在一個(gè)存儲(chǔ)器比特中，當(dāng)這個(gè)結(jié)果是一個(gè)匹配時(shí)，這個(gè)存儲(chǔ)器比特被設(shè)置；b.每一個(gè)所述存儲(chǔ)器單元執(zhí)行一個(gè)范圍確定功能，當(dāng)所述特征被證實(shí)時(shí)通過產(chǎn)生一個(gè)使能信號(hào)，該功能將搜索限制到具有一個(gè)預(yù)定特征的單元上；c.每一個(gè)所述存儲(chǔ)器單元執(zhí)行一個(gè)掩碼功能，該掩碼功能使得在一個(gè)預(yù)定設(shè)置方向上具有最高地址并且滿足所述預(yù)定關(guān)系的單元被選擇以將其地址放置到數(shù)據(jù)總線上；d.可以重復(fù)所述處理過程，直到幾個(gè)匹配的單元已經(jīng)將他們的地址放置到所述數(shù)據(jù)總線上。
14.如權(quán)利要求2的在存儲(chǔ)器系統(tǒng)內(nèi)用于搜索存儲(chǔ)器單元的方法，其中所述預(yù)定關(guān)系是與一個(gè)預(yù)定設(shè)置開始地址的一個(gè)預(yù)定關(guān)系，并且這個(gè)搜索包括如下面步驟的一個(gè)范圍確定功能a.每一個(gè)所述存儲(chǔ)器單元執(zhí)行一個(gè)范圍確定功能，來證實(shí)與所述預(yù)定設(shè)置開始地址的所述預(yù)定關(guān)系，并且選擇性地產(chǎn)生一個(gè)使能信號(hào)；b.每一個(gè)所述存儲(chǔ)器單元執(zhí)行一個(gè)掩碼功能，該掩碼功能使得在一個(gè)預(yù)定設(shè)置方向上具有最高地址并且滿足所述預(yù)定關(guān)系的單元被選擇以將其地址放置到數(shù)據(jù)總線上；c.可以使用不同的開始地址來重復(fù)所述處理過程，直到所有的匹配單元已經(jīng)將他們的地址放置到所述數(shù)據(jù)總線上。
15.如權(quán)利要求3的在存儲(chǔ)器系統(tǒng)內(nèi)用于搜索存儲(chǔ)器單元的方法，包括下面的步驟a.在第一步驟中，一個(gè)開始地址值被放置到地址總線上并且被保存在一個(gè)指定寄存器中，需要被搜索的數(shù)據(jù)被所述數(shù)據(jù)總線線傳送到這些存儲(chǔ)器單元，以執(zhí)行所述比較功能；b.在第二步驟中i.一個(gè)指定范圍確定電路執(zhí)行所述范圍確定功能，該指定范圍確定電路直接將通過開始線所接收到的開始地址與這個(gè)單元地址進(jìn)行比較，以證實(shí)所述預(yù)定關(guān)系；ii.在被保存在所述存儲(chǔ)器比特中的信息是一個(gè)匹配條件并且所述范圍確定電路證實(shí)了所述預(yù)定關(guān)系的情形下，所述掩碼電路被使能來執(zhí)行一個(gè)邏輯功能，該邏輯功能將這個(gè)單元的地址與其他匹配單元的地址進(jìn)行比較，進(jìn)行比較所獲得的結(jié)果是在一個(gè)預(yù)定設(shè)置方向上具有最高地址并且滿足與一個(gè)預(yù)定設(shè)置的開始地址的一個(gè)預(yù)定關(guān)系的單元的地址被放置到所述數(shù)據(jù)總線上。c.可以使用不同的開始地址來重復(fù)所述處理過程，直到所有的匹配單元已經(jīng)將他們的地址放置到所述數(shù)據(jù)總線上。
16.如權(quán)利要求3的在存儲(chǔ)器系統(tǒng)內(nèi)用于搜索包括一個(gè)被搜索數(shù)據(jù)的存儲(chǔ)器單元的方法，其中所述存儲(chǔ)器單元沒有被連接到任何開始線，并且每一個(gè)存儲(chǔ)器單元接收作為輸入的2個(gè)相鄰行和1個(gè)列，由此在所述第二處理過程中a.在第一步驟中i.需要被搜索的數(shù)據(jù)通過所述數(shù)據(jù)總線線被傳送到存儲(chǔ)器單元，以執(zhí)行所述比較功能，并且一個(gè)開始地址值r0；c0被放置到地址總線上；ii.所述開始地址值被進(jìn)行編碼，以使在一個(gè)預(yù)定方向上小于或者等于開始地址行(r＜＝r0)的所有行或者小于開始地址行(r＜r0)的所有行，和在第二預(yù)定方向上小于或者等于開始地址列(c＜＝c0)的所有列或者小于開始地址列(c＜c0)的所有列都被設(shè)置；b.在第二步驟中i.在每一個(gè)匹配單元內(nèi)的所述范圍確定電路執(zhí)行一個(gè)范圍確定功能來證實(shí)這個(gè)單元地址與所述前一個(gè)被選擇行和列的一個(gè)預(yù)定關(guān)系，以使僅當(dāng)與這個(gè)單元行相鄰并且在一個(gè)預(yù)定方向上超過該單元值為一個(gè)數(shù)量級(jí)的行被選擇或者如果行r和列c都被選擇時(shí)，或者僅當(dāng)與這個(gè)單元列相鄰并且在一個(gè)第二預(yù)定方向上超過該單元值為一個(gè)數(shù)量級(jí)的列被選擇時(shí)，才使能一個(gè)單元r；c；ii.被使能單元地址被設(shè)置在所述數(shù)據(jù)總線上；c.可以使用不同的開始地址來重復(fù)所述處理過程，直到幾個(gè)匹配單元都被發(fā)現(xiàn)到。
17.如權(quán)利要求1的在存儲(chǔ)器系統(tǒng)內(nèi)用于搜索包括被搜索數(shù)據(jù)的存儲(chǔ)器單元的方法，其中通過那些在單元內(nèi)用于保存比較結(jié)果的存儲(chǔ)器比特在所述第一周期內(nèi)被設(shè)置后保持不變，使得搜索被限制到在第一周期內(nèi)沒有被搜索的單元上，并且在第二周期內(nèi)，所述存儲(chǔ)器比特與這個(gè)比較器使能信號(hào)的一個(gè)邏輯組合在這個(gè)周期內(nèi)去使能該比較器，由此在隨后的搜索中，已經(jīng)被搜索的任何地址被去使能，而不需要使用范圍確定功能。
18.如權(quán)利要求1的在存儲(chǔ)器系統(tǒng)內(nèi)用于搜索包括被搜索數(shù)據(jù)的存儲(chǔ)器單元的方法，其中通過向保存了比較結(jié)果的所述存儲(chǔ)器比特提供了標(biāo)準(zhǔn)的讀或者寫裝置，通過將新的數(shù)據(jù)寫到一個(gè)特定的單元以對(duì)所述單元的所述存儲(chǔ)器比特進(jìn)行復(fù)位，以使所述存儲(chǔ)器比特向所述掩碼電路發(fā)送一個(gè)使能信號(hào)，就可以將搜索限制到具有一個(gè)預(yù)定特征的單元上。
19.如前面權(quán)利要求中任何一個(gè)的在存儲(chǔ)器系統(tǒng)內(nèi)用于搜索包括被搜索數(shù)據(jù)的存儲(chǔ)器單元，其中一個(gè)指定行被用于復(fù)位保存比較結(jié)果的所述存儲(chǔ)器比特的多重性，由此這個(gè)搜索將包括被連接到所述指定線的所有單元。
全文摘要
對(duì)包括一個(gè)被搜索數(shù)據(jù)的存儲(chǔ)器單元進(jìn)行定位的一個(gè)存儲(chǔ)器系統(tǒng)和方法,它使用數(shù)目有限的行,由此減少存儲(chǔ)器的表面大小,而同時(shí)通過將該搜索限制到具有一個(gè)預(yù)定特征的單元而加速這個(gè)搜索處理過程。這個(gè)存儲(chǔ)器系統(tǒng)包括一個(gè)地址總線和一個(gè)數(shù)據(jù)總線,一個(gè)行選擇器和一個(gè)列選擇器和一個(gè)2維存儲(chǔ)器單元陣列,每一個(gè)存儲(chǔ)器單元包括一個(gè)掩碼電路,一個(gè)比較器電路,一個(gè)用于保存比較結(jié)果的存儲(chǔ)器比特,在某些實(shí)施方式中,這個(gè)存儲(chǔ)器單元也包括一個(gè)范圍確定電路。這個(gè)存儲(chǔ)器可以工作在一個(gè)讀和寫模式,或者它可以工作在一個(gè)新的、快速的搜索模式。
文檔編號(hào)G11C15/00GK1375102SQ00812567
公開日2002年10月16日 申請(qǐng)日期2000年6月7日 優(yōu)先權(quán)日2000年6月7日
發(fā)明者依夫斯·E·維拉里特, 謝繆爾·普羅科皮茲 申請(qǐng)人:梅姆考爾有限責(zé)任公司