專利名稱：2v/3v低電壓讀取共射一共基放大器與同時(shí)操作閃速內(nèi)存用的無替代金屬不同存儲體的組織的制作方法
技術(shù)領(lǐng)域：
典型的計(jì)算機(jī)、個(gè)人數(shù)字助理、移動(dòng)電話和其它電子系統(tǒng)與裝置等等基本上包含處理器和內(nèi)存二部份。內(nèi)存用于儲存要執(zhí)行的指令(通常是計(jì)算機(jī)程序的形式)，和/或儲存由處理器運(yùn)算時(shí)所用的數(shù)據(jù)，從而取得裝置需求的功能。在某些應(yīng)用情況，系統(tǒng)和裝置可能需要將指令和/或數(shù)據(jù)以特定的方式保存，例如保存在永久/非易失性的儲存媒體，以使該信息在裝置關(guān)機(jī)或者電源移走時(shí)不會(huì)遺失。范例性應(yīng)用包括計(jì)算機(jī)BIOS的儲存，以及無磁盤手持式計(jì)算設(shè)備，如個(gè)人數(shù)字助理。
為避免EPROM的復(fù)雜性并提供一種可以在實(shí)用范圍重復(fù)編程的裝置，很多電子工程設(shè)計(jì)師采用電可擦可編程只讀存儲器(EEPROM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、或者是閃速內(nèi)存，閃速內(nèi)存可以電子式重復(fù)編程而不需要特別的硬件。從技術(shù)角度而言，SRAM不屬于非易失性內(nèi)存的類型，但是能夠應(yīng)用在需要非易失功能的某些應(yīng)用當(dāng)中。
EEPROM有一些缺點(diǎn)，即其成本高，而且生命周期非常有限，也就是EEPROM可以擦除和再寫入的次數(shù)是有限的，超過次數(shù)，它們所形成的裝置就會(huì)失去功能。SRAM可以有高的操作速度，但所保存的數(shù)據(jù)只有在電源供應(yīng)的情況下才會(huì)有效，因此它們需要電池或其它的電力來源。這些缺點(diǎn)使得必須要有額外的硬件，以便能為SRAM維持電源，從而維持所儲存的數(shù)據(jù)內(nèi)容，但這些硬件會(huì)增加制造成本和復(fù)雜性。再者，額外的硬件會(huì)在設(shè)計(jì)的實(shí)體尺寸上帶來不希望有的限制。此外，EEPROM和SRAM與其它儲存媒體相較之下，它們的數(shù)據(jù)儲存密度不夠高。因此，當(dāng)成本、尺寸大小、或者密度是考慮因素時(shí)，閃速內(nèi)存是較好的選擇，因?yàn)槠渚幊谭绞奖菶PROM簡單，也比EEPROM便宜，與需要電池才能維持的SRAM比較起來，閃速內(nèi)存也較易于設(shè)置，并且也有高數(shù)據(jù)儲存密度的閃速內(nèi)存。
閃速內(nèi)存(或者快閃RAM)屬于非易失性內(nèi)存的類型，使用帶有浮柵的內(nèi)存單元設(shè)計(jì)。高電壓施加于內(nèi)存單元的輸入端，以在浮柵上進(jìn)行編程/儲存式的充電，或者在浮柵上進(jìn)行擦除/移除式充電。編程通過熱電子的移轉(zhuǎn)而完成，即將電荷置于浮柵上，而擦除的動(dòng)作是利用福勒—諾爾德哈姆隧道效應(yīng)，使電子穿透一層薄的介電材料，降低浮柵上的電荷數(shù)目。擦除一個(gè)單元即將該單元的邏輯值設(shè)為1，而編程一個(gè)單元即將該單元的邏輯值設(shè)為0。除了編程或者擦除的操作外，閃速內(nèi)存的操作方式和隨機(jī)只讀存儲器(randomly accessible read only memory，ROM)類似。傳統(tǒng)上，包含閃速內(nèi)存存儲單元和支持邏輯電路之類的閃速內(nèi)存芯片，通過在基底上生長一層層的半導(dǎo)體材料、多晶硅互連層和第一與第二金屬層等所制成。應(yīng)認(rèn)識到，在集成電路的制程技術(shù)上，還有許多制造方式，可包含較多或較少的層數(shù)，也可應(yīng)用在本發(fā)明中。
早期閃速內(nèi)存的擦除方式是將全部內(nèi)存芯片一起擦除，即所謂成批擦除(bulk erasure)，而不能逐字節(jié)(byte)地擦除。為了減少這種問題所帶來的困擾，現(xiàn)今的閃速內(nèi)存通常在邏輯上分割成不同的區(qū)塊(block)，也稱之為區(qū)段(sector)，每一區(qū)段所包含的數(shù)據(jù)是可用數(shù)據(jù)儲存的全部位的一部份。例如，一個(gè)典型的閃速內(nèi)存全部有32兆位儲存容量，在邏輯上可以分割成64個(gè)區(qū)段，每一區(qū)段有64K字節(jié)的數(shù)據(jù)(一個(gè)字節(jié)等于八個(gè)位)。除了全部內(nèi)存的成批擦除外，這種設(shè)置可進(jìn)行選擇性擦除，即一次擦除一個(gè)區(qū)段。然而典型的閃速內(nèi)存還是不能進(jìn)行逐字節(jié)擦除，因此閃速內(nèi)存內(nèi)的數(shù)據(jù)要逐個(gè)字節(jié)(或者有時(shí)是逐個(gè)的字(word)，而一個(gè)字等于四個(gè)字節(jié))的編程，依裝置而定。應(yīng)認(rèn)識到，對要被編程或擦除的閃速內(nèi)存裝置，其顆粒度(granularity)因情況而不同，而降低顆粒度至位程度的編程/擦除，是值得考慮的課題。
為了可以編程和/或擦除一個(gè)閃速內(nèi)存，通常必須追隨一種復(fù)雜的過程。例如，在擦除某一個(gè)特定的區(qū)段，該區(qū)段必須經(jīng)過編程(即預(yù)編程)。而這些擦除和編程的步驟包含在特定期間內(nèi)和特定程序中，在內(nèi)存單元上施以高電壓的復(fù)雜應(yīng)用過程。許多閃速內(nèi)存提供有內(nèi)嵌式狀態(tài)機(jī)，它們用于自動(dòng)地進(jìn)行其復(fù)雜的編程與擦除操作。這些編程與擦除閃速內(nèi)存的過程可能會(huì)需要一段長的時(shí)間來完成。一個(gè)典型的擦除程序其所花費(fèi)的時(shí)間可以是每一區(qū)段從0.7秒到15秒。根據(jù)區(qū)段的數(shù)目，將全部的芯片擦除可能需要49秒的時(shí)間。另一方面，編程的動(dòng)作比較快，每一位大約是7到300微秒的時(shí)間，但這樣的時(shí)間長度還是比其它內(nèi)存裝置慢。根據(jù)芯片的容量，對全部的芯片編程最高可能需要120秒(包括確認(rèn)數(shù)據(jù)的時(shí)間)。通常，標(biāo)準(zhǔn)的動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)的寫入存取時(shí)間是在納秒(nano-second)量級，和閃速內(nèi)存相比，其差異是一個(gè)很大的數(shù)量級。
由于閃速內(nèi)存裝置上編程與擦除的復(fù)雜特性，它們就不能提供足夠快的寫入存取的功能，因此也就會(huì)影響讀出存取的功能，這些限制會(huì)帶來很大的問題。例如，當(dāng)于閃速內(nèi)存裝置內(nèi)正在進(jìn)行編程或擦除時(shí)，傳統(tǒng)的閃速內(nèi)存裝置通常不充許處理器對其進(jìn)行讀取操作。在大部份的裝置中，處理器會(huì)被要求定期輪詢閃速內(nèi)存裝置的狀態(tài)寄存器，以便在該閃速內(nèi)存裝置開始一個(gè)讀取動(dòng)作前，先檢測編程或擦除的操作是否已結(jié)束。
不幸如前文所述，典型閃速內(nèi)存裝置的編程和擦除的工作時(shí)間比傳統(tǒng)應(yīng)用動(dòng)態(tài)隨機(jī)存取存儲器(“DRAM”)的隨機(jī)存取主存儲器的可接受寫入存取時(shí)間大上許多倍。這種因編程或擦除操作而引起的長時(shí)間延遲，如果在電子系統(tǒng)中只有閃速內(nèi)存做為內(nèi)存的話，會(huì)鎖住操作系統(tǒng)，而使得系統(tǒng)在一段不可忍受的長時(shí)間內(nèi)不能動(dòng)作。擦除的延緩會(huì)讓處理器暫停擦除的操作，所以另一區(qū)段可以被讀取。然而，這種內(nèi)存通常會(huì)在一個(gè)讀取操作開始之前，引入一個(gè)時(shí)間延遲，其長度約是數(shù)微秒。典型的時(shí)間延遲為0.1到20微秒。
早期的系統(tǒng)會(huì)應(yīng)用多重閃速內(nèi)存裝置，以防止操作系統(tǒng)的鎖住。在這種系統(tǒng)中，其處理器通?？梢宰x取這些的閃速內(nèi)存裝置中的一個(gè)閃速內(nèi)存裝置，而與此同時(shí)，其它閃速內(nèi)存裝置進(jìn)行編程或擦除操作。然而這些系統(tǒng)通常成本較高，因?yàn)槠渲醒b置了多重閃速內(nèi)存裝置，即使一個(gè)閃速內(nèi)存裝置就足以完成該特定電子裝置的需求。
另一種早期的系統(tǒng)一起使用閃速內(nèi)存和EEPROM內(nèi)存。這種系統(tǒng)允許在其中一個(gè)內(nèi)存進(jìn)行讀取操作，而同時(shí)對其它內(nèi)存寫入。但是，EEPROM內(nèi)存單元的大小比閃速內(nèi)存單元大很多，這就降低了內(nèi)存芯片上面的儲存容量。另外，設(shè)計(jì)和制造上的復(fù)雜度也顯著增加，因?yàn)槠渲袪砍兜綄煞N不同的記體技術(shù)集成到同一芯片上。因此，從設(shè)計(jì)和制造上而言，使用EEPROM和閃速內(nèi)存的裝置通常較昂貴。
此外，和讀取操作比較起來，對一個(gè)閃速內(nèi)存編程和擦除包含了施加比正常電壓還要高的電壓。當(dāng)試圖要同時(shí)進(jìn)行讀取和編程/擦除操作時(shí)，施加比正常電壓還要高的電壓會(huì)引起一些問題。這些問題包含分配高電壓給編程和擦除操作，但又要分配正常電壓給讀取操作和處理上的困難性，也會(huì)增加因?yàn)檠b置內(nèi)的高電壓而于讀取檢測輸出上的噪聲。再者，根據(jù)實(shí)施的形式，可能會(huì)引入多余的邏輯電路，這就更增加了復(fù)雜性。
因此，迫切需要尋求一種可有效設(shè)計(jì)和制造的閃速內(nèi)存裝置，而該閃速內(nèi)存裝置應(yīng)當(dāng)可以同時(shí)進(jìn)行讀取和寫入的操作。
本發(fā)明具體施方式在本文中，“耦合(coupled)”一詞表示可直接或間接經(jīng)由一個(gè)或多個(gè)裝置和其它的裝置相連接，參考

圖1，以圖標(biāo)來展示一個(gè)根據(jù)本發(fā)明而制造的閃速內(nèi)存裝置100，本發(fā)明的閃速內(nèi)存可以在編程或擦除的操作過程中，同時(shí)進(jìn)行讀取的動(dòng)作。根據(jù)本發(fā)明的內(nèi)存裝置100可以包括下述美國專利的內(nèi)存裝置的一個(gè)或多個(gè)部件(components)美國專利號5867430，標(biāo)題為“用于同時(shí)啟動(dòng)讀取和寫入的非易失性存儲器的存儲體結(jié)構(gòu)體系(BANK ARCHITECTURE FOR A NON-VOLATILEMEMORY ENBLING SIMULTANEOUS READING AND WRITING)”，專利權(quán)人為Chen等；美國專利號碼5847998，標(biāo)題為“同時(shí)啟動(dòng)讀取和寫入操作的非易失性存儲器矩陣(NON-VOLATILE MEMORYARRAY THAT ENBLES SIMULTANEOUS READING AND WRITINGOPERATIONS)”，專利權(quán)人為V Buskirk，這二專利將以參考文獻(xiàn)的方式并述在本文中，更進(jìn)一步描述該型式裝置的實(shí)施和操作。內(nèi)存裝置100也可以包含一個(gè)或多個(gè)如本示例性閃速內(nèi)存裝置中的裝置，而這里的閃速內(nèi)存裝置可同時(shí)進(jìn)行讀取和寫入的操作，就如同Am29DL162C和Am29DL163C 16兆位(Mb)閃速內(nèi)存芯片一樣，也和Am29DL322C和Am29DL323C 32Mb閃速內(nèi)存芯片一樣，這些閃速內(nèi)存芯片由位于美國加州Sunnyvale的先進(jìn)微裝置公司所制造。關(guān)于這些示例性的閃速內(nèi)存芯片的更詳細(xì)說明，可參考“Am29DL322C/Am29L323C 32Megabit(4M x 8-Bit/2M x 16-Bit)CMOS 3.0 volt-only，SimultaneousOperation Flash Memory”的數(shù)據(jù)表，以及“Am29DL162C/Am29DL163C16 Megabit(2M x 8-Bit/1M x 16-Bit)CMOS 3.0 volt-only，SimultaneousOperation Flash Memory”的數(shù)據(jù)表。但是這些所公開的范例裝置只有16或32Mb的容量，應(yīng)認(rèn)識到，本發(fā)明所公開的實(shí)施例，也可以同樣方式應(yīng)用在具有更高位密度的裝置，像如64或128Mb裝置。
上述的示例性而具同時(shí)操作能力的閃速內(nèi)存100，在一個(gè)典型的內(nèi)嵌式應(yīng)用中，可利用的數(shù)據(jù)儲存空間可以被構(gòu)造成在一個(gè)存儲體中儲存數(shù)據(jù)和引導(dǎo)碼(boot code)，而在另一個(gè)存儲體中儲存控制碼。控制碼包含指令序列，而指令序列可以命令一個(gè)存儲體，例如存儲體196，去對數(shù)據(jù)區(qū)段執(zhí)行編程/擦除，而控制碼以可執(zhí)行碼的方式保存在另一個(gè)存儲體中，例如存儲體194。當(dāng)?shù)谝粋€(gè)存儲體正在被編程/擦除時(shí)，系統(tǒng)會(huì)繼續(xù)從另一個(gè)存儲體中執(zhí)行程序代碼，以便管理其它系統(tǒng)的操作。同樣地，根據(jù)在系統(tǒng)上的實(shí)施方案，CPU可以從第一個(gè)存儲體中執(zhí)行程序代碼，而其它的存儲體正在進(jìn)行編程/擦除動(dòng)作。因此沒有存儲體切換延遲，也沒有必要為了執(zhí)行讀取的將作，而將編程/擦除的操作暫停。這樣的安排將CPU的讀取/寫入的工作時(shí)間減至最小，而將數(shù)據(jù)的處理達(dá)到最大化，同時(shí)通過去除不必要的額外硬件，而減低整體系統(tǒng)的成本。應(yīng)認(rèn)識到，本示例性的裝置只有兩存儲體的內(nèi)存單元，而具有多于兩存儲體內(nèi)存單元的裝置也在此適用。
再參照圖1，其中的內(nèi)存裝置100根據(jù)本發(fā)明的實(shí)施例而構(gòu)造，其擁有32Mb的容量，而在字位可尋址模式(word addressable mode)中操作，因此內(nèi)存裝置100包含一個(gè)21位地址輸入102、一個(gè)16位數(shù)據(jù)輸入/輸出(“DATA”)192、數(shù)個(gè)電源輸入(圖中未示)、以及一個(gè)控制輸入(圖中未示)。應(yīng)認(rèn)識到，具有16Mb容量的內(nèi)存裝置100只需20個(gè)地址位，而且當(dāng)其在字節(jié)模式操作時(shí)32Mb裝置100需要22個(gè)地址位，而16Mb裝置100需要21個(gè)地址位?？刂戚斎氚酒瑔?dòng)(ChipEnable)、輸出啟動(dòng)(Output Enable)、和寫入啟動(dòng)(Write Enable)。芯片啟動(dòng)信號會(huì)激活芯片的控制邏輯和輸入/輸出緩沖器。當(dāng)芯片啟動(dòng)沒有開啟時(shí)，內(nèi)存裝置是在備用模式。輸出啟動(dòng)是在讀取周期當(dāng)中，用來做為該裝置輸出和I/O緩沖器的溝道。寫入啟動(dòng)用于激活該內(nèi)存裝置的寫入功能。其中一個(gè)實(shí)施例中，所有圖1中裝置包含在一個(gè)單一的集成電路芯片中。注意該示例性閃速內(nèi)存芯片中地址和控制輸入與內(nèi)存密度和接口實(shí)施的方式有關(guān)。應(yīng)認(rèn)識到，所公開的實(shí)施例能夠用在更高內(nèi)存密度的條件下，也可以用在不同的接口實(shí)施方式中，即其接口具有不同形式的地址和控制輸入結(jié)構(gòu)。
內(nèi)存裝置100更進(jìn)一步包含地址緩沖器104、地址多路轉(zhuǎn)換器(multiplexer)106和108、地址定序器(sequencer)110、X邏輯地址譯碼器112和118，Y邏輯地址譯碼器114和120、內(nèi)存矩陣上存儲體0和下存儲體1(分別標(biāo)為194和196)、Dpump 160、數(shù)據(jù)多路轉(zhuǎn)換器170和172、讀取檢測放大器174、確認(rèn)檢測放大器176、負(fù)向泵(negativepump)190、輸出多路轉(zhuǎn)換器180、狀態(tài)機(jī)和控制邏輯122、輸入/輸出緩沖器182、VPPIG泵142、標(biāo)為132的增強(qiáng)器(booster)0、VPXGG泵134、標(biāo)為136的增強(qiáng)器(booster)1、和電源多路轉(zhuǎn)換器130、138、140和144。地址輸入102被地址緩沖器104所接受，地址緩沖器104可以送出地址給存儲體194上的地址多路轉(zhuǎn)換器106，送出地址給存儲體196上的地址多路轉(zhuǎn)換器108。地址定序器110被狀態(tài)機(jī)和控制邏輯122所控制。于其中的一個(gè)實(shí)施例中，地址定序器110本身是狀態(tài)機(jī)和控制邏輯122的一部份。地址定序器110的輸出是被同時(shí)送至地址多路轉(zhuǎn)換器106和多路轉(zhuǎn)換器108的地址，而地址定序器110是在一個(gè)擦除序列中，被用來產(chǎn)生序列地址。多路轉(zhuǎn)換器106的輸出，即上層地址UA，可以和X邏輯地址譯碼器112和Y邏輯地址譯碼器114溝通，而多路轉(zhuǎn)換器108的輸出，即下層地址LA，被送至X邏輯地址譯碼器118和Y邏輯地址譯碼器120。地址多路轉(zhuǎn)換器106會(huì)從緩沖器104的地址和從地址定序器110的地址之間，根據(jù)控制信號B0 SEL上的結(jié)果，選出一個(gè)地址。地址多路轉(zhuǎn)換器108會(huì)從緩沖器104的地址和從地址定序器110的地址之間，根據(jù)控制信號B1 SEL的結(jié)果，選出一個(gè)地址。至于選擇信號B0 SEL和B1 SEL則是由狀態(tài)機(jī)和控制邏輯122所產(chǎn)生。
存儲體194和存儲體196是矩陣(或者集合)形式的閃速內(nèi)存單元(關(guān)于這些個(gè)別閃速內(nèi)存單元的操作會(huì)在后面以更詳細(xì)的方式討論)。存儲體194和196的排列方式是這樣的，先以字為單位，然后以區(qū)段為單位的方式排列，而它們可以字節(jié)或者字的方式尋址。應(yīng)認(rèn)識到，其它非易失性內(nèi)存形式也在本發(fā)明的范圍以內(nèi)。存儲體194上的地址譯碼邏輯包含X邏輯地址譯碼器112和Y邏輯地址譯碼器114，而X邏輯地址譯碼器112包括一條字線譯碼器和區(qū)段譯碼器。字線譯碼器接收地址位UA[614]，而區(qū)段譯碼器接收地址位UA[1520]。同樣，Y邏輯地址譯碼器114包括一條位線譯碼器和Y位線選通(bit line gating)，其中位線譯碼器接收到地址位UA
。
存儲體196上的地址譯碼邏輯包含X邏輯地址譯碼器118和Y邏輯地址譯碼器120，而X邏輯地址譯碼器118包括一條字線譯碼器和區(qū)段譯碼器。字線譯碼器接收到地址位LA[614]，而區(qū)段譯碼器接收到地址位LA[1520]。同樣地，Y邏輯地址譯碼器120包括一條位線譯碼器(bit line decoder)和Y位線選通(bit line gating)，其中位線譯碼器接收到地址位LA
。于其中的一個(gè)實(shí)施例中，地址緩沖器104包含一個(gè)鎖存器(latch)，其用于儲存被譯碼的地址，而在另一個(gè)實(shí)施例中，該鎖存器可以是譯碼器112、114、118、120的一部份。
圖1進(jìn)一步展示了一個(gè)多路轉(zhuǎn)換器130，該多路轉(zhuǎn)換器包含增強(qiáng)器零132、VPXGG泵134和Vcc。VPXGG泵134是一個(gè)正電源，其目的是產(chǎn)生和供應(yīng)一個(gè)經(jīng)過調(diào)節(jié)的正位能給被選擇到的閃速內(nèi)存單元(cell)上的控制柵極，而其供應(yīng)的方式通過字線而達(dá)成。在相關(guān)技術(shù)中，有許多不同而為人所熟知的電壓泵，也適合應(yīng)用在本發(fā)明中。其中VPXGG泵134中技術(shù)的詳細(xì)說明，可以參考美國專利第5291446，，標(biāo)題為“具有控制調(diào)節(jié)位的調(diào)節(jié)器電路的VPP電源(VPP POWERSUPPLY HAVING A REGULATOR CIRCUIT FOR CONTROLLING AREGULATED POSITIVE POTENTIAL)”，該專利權(quán)人為V.Bulskirk等人，文獻(xiàn)全部的內(nèi)容于此引述為參考文獻(xiàn)。增強(qiáng)器132用于在讀取期間驅(qū)動(dòng)字線。多路轉(zhuǎn)換器130從狀態(tài)機(jī)和控制邏輯122接收一個(gè)選擇信號197，然后從其三個(gè)輸入當(dāng)中選出一個(gè)，經(jīng)由X邏輯地址譯碼器112，送至存儲體194的字線上。多路轉(zhuǎn)換器130的輸出標(biāo)為VPXG0。為了簡化所公開的內(nèi)容，圖1中只展示連接到一個(gè)多路轉(zhuǎn)換器的三個(gè)輸入132、134和Vcc。關(guān)于此示例性更詳細(xì)的說明，可以參考美國專利第5708387號，標(biāo)題為“快速3階段增強(qiáng)器電路(FAST 3-STATEBOOSTER CIRCUIT)”，該專利權(quán)人為Clevend等，文獻(xiàn)全部的內(nèi)容于此將引述為參考文獻(xiàn)。在相關(guān)技術(shù)中，有許多不同而為人所熟知的增強(qiáng)器電路和選擇電路，也適合應(yīng)用在本發(fā)明中。
圖1也包含另一個(gè)多路轉(zhuǎn)換器138，該多路轉(zhuǎn)換器包含標(biāo)為136的增強(qiáng)器一、VPXGG泵134和Vcc。增強(qiáng)器136和增強(qiáng)器132類似。多路轉(zhuǎn)換器138也和多路轉(zhuǎn)換器130以類似的方式操作，而從狀態(tài)機(jī)和控制邏輯122接收一個(gè)選擇信號198。多路轉(zhuǎn)換器138的輸出是VPXGI，而該輸出通過X邏輯地址譯碼器118送到存儲體196的字線上。多路轉(zhuǎn)換器130和138的目的是根據(jù)在內(nèi)存單元的特定存儲體上所進(jìn)行的操作狀況，而在三條電源線之間做切換。
VPPIG泵142是一個(gè)高電壓泵，其用于將高電壓傳送至內(nèi)存單元的漏極。VPPIG泵142的輸出會(huì)被送到多路轉(zhuǎn)換器140和多路轉(zhuǎn)換器144。此二多路轉(zhuǎn)換器也有Vcc作為其輸入。多路轉(zhuǎn)換器140和144根據(jù)從狀態(tài)機(jī)和控制邏輯122而來的信號195和199，而在輸入之間切換。多路轉(zhuǎn)換器140的輸出是VPPI0，而多路轉(zhuǎn)換器144的輸出是VPPI1。在一個(gè)正常的讀取操作過程當(dāng)中，VPPI1和VPPI0和Vcc連接。VPPI0連接至N-溝道晶體管152的柵極，而VPPI1連接至N-溝道晶體管154的柵極。晶體管152的源極連接到Y(jié)邏輯地址譯碼器114、多路轉(zhuǎn)換器170和多路轉(zhuǎn)換器172。晶體管152的漏極連接到Dpump 160和晶體管154的漏極。Dpump 160是一個(gè)漏極電源。在相關(guān)技術(shù)中，有許多不同而為人所熟知的漏極電源，也適合應(yīng)用在本發(fā)明中。關(guān)于示例性的漏極泵可以參考美國專利第52363000號，標(biāo)題為“漏極電源(DRAIN POWER SUPPLY)”，該專利權(quán)人為V.Bulskirk等，文獻(xiàn)全部的內(nèi)容于此將引述為參考文獻(xiàn)。晶體管154的源極連接到多路轉(zhuǎn)換器170和多路轉(zhuǎn)換器172，晶體管152的源極也連接到Y(jié)邏輯地址譯碼器120，其目的是存取存儲體196內(nèi)的位線。連接至多路轉(zhuǎn)換器170和172可以提供從存儲體194和存儲體196讀取數(shù)據(jù)的路徑。多路轉(zhuǎn)換器170利用來自狀態(tài)機(jī)和控制邏輯122的信號RSA SEL，而從兩個(gè)信號之中擇一信號與讀取檢測放大器174溝通。多路轉(zhuǎn)換器172利用從狀態(tài)機(jī)和控制邏輯122而來的選擇信號VSA SEL，以便選擇性地和兩個(gè)輸入信號中的一個(gè)信號溝通，而可以確認(rèn)檢測放大器176。因此，該二晶體管(152和154)，以及兩個(gè)多路轉(zhuǎn)換器(170和172)，可以用來選擇性的將電壓傳遞至存儲體194或者存儲體196中所選擇單元的漏極，也可以選擇性的從存儲體194或者存儲體196中讀取數(shù)據(jù)。為了清楚簡化起見，只有多路轉(zhuǎn)換器170和172的實(shí)施方案于圖中展示出來，某些實(shí)施方案詳細(xì)部份則未示于圖1。在內(nèi)存裝置100中，實(shí)際上有兩組檢測放大器，分別給存儲體194和196使用，同時(shí)也有兩組確認(rèn)檢測放大器。從存儲體194或存儲體196而來的數(shù)據(jù)會(huì)以多任務(wù)的方式分送至其所屬的讀取檢測放大器或者確認(rèn)檢測放大器。當(dāng)某個(gè)存儲體194或者196正在使用其讀取檢測放大器時(shí)，其確認(rèn)檢測放大器會(huì)關(guān)機(jī)，反之亦然?？烧J(rèn)識到，有許多不同的多任務(wù)方法將多重?cái)?shù)據(jù)分配出去。
來自于存儲體194或者存儲體196的數(shù)據(jù)可以和讀取檢測放大器174或者確認(rèn)檢測放大器176溝通。此二檢測放大器可以和狀態(tài)機(jī)和控制邏輯122溝通。當(dāng)從存儲體194而來的數(shù)據(jù)和讀取檢測放大器174溝通時(shí)，從存儲體196而來的數(shù)據(jù)可以和確認(rèn)檢測放大器176溝通。同理，當(dāng)從存儲體194而來的數(shù)據(jù)和確認(rèn)檢測放大器176溝通時(shí)，從存儲體196而來的數(shù)據(jù)可以和讀取檢測放大器174溝通。確認(rèn)檢測放大器176的輸出被送至狀態(tài)機(jī)和控制邏輯122，此輸出被用來確認(rèn)某一個(gè)特定的字節(jié)是否已經(jīng)被編程或者被擦除。值得注意的，內(nèi)存裝置100中，讀取檢測放大器174的最佳實(shí)施方案是提供兩組檢測放大器，其中一組檢測放大器給存儲體194使用，而另一組給存儲體196使用。在讀取操作期間，只有給存儲體194或者存儲體196使用的檢測放大器才能被啟用，去進(jìn)行一個(gè)讀取操作。內(nèi)存裝置100的確認(rèn)檢測放大器176也有兩組確認(rèn)放大器，即每一存儲體有一組確認(rèn)放大器。
來自讀取檢測放大器174的數(shù)據(jù)被送至多路轉(zhuǎn)換器180。多路轉(zhuǎn)換器180的第二輸入包含從狀態(tài)機(jī)和控制邏輯122而來的裝置100狀態(tài)信息，例如是否正在進(jìn)行編程或擦除。給多路轉(zhuǎn)換器180的選擇信號由狀態(tài)機(jī)和控制邏輯122所提供。
I/O緩沖器182用于將裝置100的數(shù)據(jù)傳遞出去和接收進(jìn)來。當(dāng)在某一個(gè)存儲體中的一個(gè)讀取動(dòng)作正在進(jìn)行時(shí)，多路轉(zhuǎn)換器180會(huì)從讀取檢測放大器174中，將數(shù)據(jù)送至I/O緩沖器182。在某個(gè)擦除或者編程序列進(jìn)行使，多路轉(zhuǎn)換器180會(huì)將狀態(tài)信息傳送至I/O緩沖器182，所以外接處理器可從裝置100中獲取其為擦除或者編程的狀態(tài)。
內(nèi)存裝置100還包含一個(gè)負(fù)向泵190，其用于產(chǎn)生相當(dāng)高的負(fù)電壓，通過存儲體194或者存儲體196的字線，給被選擇內(nèi)存單元的控制柵極使用，這里所謂的被選擇是指被狀態(tài)機(jī)和控制邏輯122所選擇。負(fù)向泵190可以和X邏輯地址譯碼器112和118彼此溝通。一個(gè)示例性的負(fù)向泵可以參考美國專利第5612921號，標(biāo)題為“低電壓負(fù)電荷泵(LOW SUPPLY VOLTAGE NEGATIVE CHARGE PUMP)”，該專利權(quán)人為Chang等，文獻(xiàn)全部的內(nèi)容于此將引述為參考文獻(xiàn)。
狀態(tài)機(jī)和控制邏輯122提供讀取、編程和擦除操作所需的控制。有許多選擇線被用來在存儲體194和存儲體196之間擔(dān)任選擇的任務(wù)，而這些選擇的操作由狀態(tài)機(jī)和控制邏輯122所控制。另一方式為X和Y地址譯碼器112、114、118、120等的輸出可以被用來在內(nèi)存單元的存儲體間擔(dān)任選擇任務(wù)。
利用一個(gè)內(nèi)嵌式編程序列可以對內(nèi)存裝置100施以編程，而利用一個(gè)內(nèi)嵌式擦除序列可以對內(nèi)存裝置100施以擦除。這些內(nèi)嵌式序列允許處理器激活一個(gè)編程或者擦除序列，而在編程和擦除序列執(zhí)行當(dāng)中，又能執(zhí)行其它任務(wù)。內(nèi)嵌式編程和擦除序列由狀態(tài)機(jī)和控制邏輯122所控制，它們使一個(gè)命令緩存器來管理激活該二序列，也只有通過命令緩存器，才能進(jìn)入擦除和編程操作，這里的命令緩存器可以控制一個(gè)用來管理裝置操作的內(nèi)部狀態(tài)機(jī)。命令經(jīng)由數(shù)據(jù)輸入192而至內(nèi)存裝置100，然后再寫入命令緩存器。
當(dāng)其中一個(gè)存儲體被編程時(shí)，可訪問其它存儲體以進(jìn)行讀取操作。例如在存儲體196中某個(gè)字節(jié)被編程期間，狀態(tài)機(jī)和控制邏輯122會(huì)令多路轉(zhuǎn)換器108選擇從緩沖器104而來的地址，該選擇的目的是和譯碼器118和120溝通。再者，狀態(tài)機(jī)和控制邏輯122會(huì)從I/O緩沖器182中，將要被編程的數(shù)據(jù)字節(jié)儲存起來，以便當(dāng)編程結(jié)束時(shí)進(jìn)行確認(rèn)。存儲體196的輸出會(huì)經(jīng)由多路轉(zhuǎn)換器172，被送至確認(rèn)檢測放大器176，以便和被儲存的輸入數(shù)據(jù)比較。同時(shí)在存儲體194中一個(gè)已激活的讀取操作期間，先把要被編程數(shù)據(jù)在別處儲存，然后狀態(tài)機(jī)和控制邏輯122會(huì)指引多路轉(zhuǎn)換器106從緩沖器104中選取地址，以便和X與Y地址譯碼器112和114溝通。存儲體194的輸出會(huì)經(jīng)由多路轉(zhuǎn)換器170，被送至讀取檢測放大器174。讀取檢測放大器174的輸出則會(huì)經(jīng)由多路轉(zhuǎn)換器180，被送至緩沖器182，然后又送到數(shù)據(jù)總線192。
同樣在存儲體194中一個(gè)區(qū)段的擦除期間，狀態(tài)機(jī)和控制邏輯122會(huì)令多路轉(zhuǎn)換器106從地址定序器110而來的地址當(dāng)中，選取地址。地址定序器110會(huì)以反復(fù)周期性方式而遍歷在一個(gè)特定區(qū)段內(nèi)的所有字節(jié)，以確定每一個(gè)字節(jié)會(huì)被預(yù)編程，然后該區(qū)段會(huì)以成批擦除方式而擦除。擦除后，地址定序器110會(huì)產(chǎn)生地址以確認(rèn)此一被擦除區(qū)段的每個(gè)字節(jié)。當(dāng)存儲體194正在被擦除，而多路轉(zhuǎn)換器106正在從地址定序器110而來的地址當(dāng)中選取地址時(shí)，存儲體196內(nèi)的讀取操作可通過利用多路轉(zhuǎn)換器108從緩沖器104中選擇地址的方式而執(zhí)行，而非從地址定序器110選擇地址的方式而執(zhí)行。在存儲體194內(nèi)，在確認(rèn)其擦除方法的操作期間，狀態(tài)機(jī)和控制邏輯122可以利用確認(rèn)檢測放大器176而確認(rèn)其數(shù)據(jù)，而與此同時(shí)，從存儲體196讀取的數(shù)據(jù)可以和讀取檢測放大器174溝通。因此，每個(gè)存儲體有兩個(gè)輸入地址路徑和兩個(gè)輸出數(shù)據(jù)路徑，這些路徑可以被多任務(wù)分送，因此當(dāng)其中一個(gè)存儲體被寫入時(shí)，另一存儲體可以同時(shí)被讀取。
在內(nèi)存裝置100中，位于存儲體194或196中的每個(gè)內(nèi)存單元，均包括一個(gè)nor-形式的浮柵晶體管。然而，應(yīng)認(rèn)識到，對本領(lǐng)域技術(shù)人員而言，也可使用其它眾多不同實(shí)施方案的閃速內(nèi)存單元，而其結(jié)構(gòu)和操作特性也隨之不同?？筛M(jìn)一步認(rèn)識到，這里所公開的實(shí)施例是普遍可行的，而且不僅限定于某一種特定實(shí)施方案的閃速內(nèi)存單元。本示例性晶體管有三個(gè)連接處，稱之為源極、漏極和控制柵極。在一個(gè)典型的閃速內(nèi)存矩陣中，內(nèi)存單元的控制柵極是和矩陣的字線相連接，而字線用于對儲存在矩陣中的數(shù)據(jù)尋址。根據(jù)要被讀取位的位置，源極可以選擇性地連接至地(對讀取操作而言)。漏極和位線相連接，而位線用于檢測/讀取矩陣中的儲存數(shù)據(jù)。
在擦除操作期間，內(nèi)存單元晶體管的源極輸入和一個(gè)高正值電壓相接，漏極/位線則保留浮動(dòng)狀態(tài)，而控制柵極/字線和一個(gè)相對的高負(fù)電壓相連，高負(fù)電壓由負(fù)向泵190所供應(yīng)。一個(gè)示例性的高正值電壓在擦除期間施加于源極，其電壓值約為5伏特，而一個(gè)示例性的高負(fù)值電壓通過負(fù)向泵190施加于控制柵極/字線上，其電壓值約為-9伏特，依據(jù)狀況，也可使用其它不同的電壓值和輸入組合。根據(jù)本輸入結(jié)構(gòu)，任何儲存在內(nèi)存單元晶體管浮柵上的電荷，會(huì)因?yàn)楦＠铡Z爾德哈姆隧道效應(yīng)而通過從源極流出的方式而放電。
編程操作期間，內(nèi)存單元晶體管的源極輸入端接地，漏極/位線和一個(gè)高正電壓相連接，而該高正電壓由VPPIG Dpump漏極電源142所提供，控制柵極/字線和一個(gè)高正電壓相連接，而該高正電壓由VPXGG泵正電源134所提供。一個(gè)由VPPIG 142所提供的示例性高正值電壓約為5伏特，與此同時(shí)，一個(gè)由VPXGG 134泵所提供而施加于控制柵極的示例性高正值電壓約為9伏特。應(yīng)認(rèn)識到，對本領(lǐng)域技術(shù)人員而言，也可使用其它電壓和輸入的組合。根據(jù)輸入結(jié)構(gòu)，電荷會(huì)通過熱電子轉(zhuǎn)移而流至內(nèi)存單元晶體管的浮柵，而在該處累積。
雖然編程和擦除內(nèi)存單需要比正常電壓還要高的電壓，但是從該單元讀取只需正常供應(yīng)電壓即可。為了讀取內(nèi)存單元，其源極接地(也標(biāo)為Vss)，而控制柵極/字線和增強(qiáng)器電源132、136相連接。在選取晶體管以便讀取之前，位線會(huì)經(jīng)由Dpump 160而充電。當(dāng)那些單元被打開時(shí)(如果是已被擦除了)，它們會(huì)將其對應(yīng)的位線和地線相連接，即將位線接地。內(nèi)存單元的電流值然后會(huì)從漏極/位線的連接處被檢測到。存儲體194有其所屬的增強(qiáng)器電源132，而存儲體196所屬的增強(qiáng)器電源是136。增強(qiáng)器電源132、13的目的是在讀取操作期間，驅(qū)動(dòng)存儲體194上的字線或者驅(qū)動(dòng)存儲體196上的字線。一個(gè)示例性的Vcc供應(yīng)電壓值約為3.0伏特，也可使用相關(guān)人士所熟知的其它供應(yīng)電壓值。雖然可使用其它為讀取操作而施加于控制柵極的電壓值，但這里的示例性的推進(jìn)電壓是5.0伏特。如果有電荷儲存在浮柵上，也就是該內(nèi)存單元已經(jīng)過編程，那么從漏極流至源極(地線)的電流將會(huì)被抑制，而該內(nèi)存單元會(huì)被讀取為邏輯值“0”。如果內(nèi)存單元已經(jīng)被擦除過，那么就沒有電荷儲存在浮柵上，于是以一個(gè)大于晶體管臨界電壓的電壓施加于控制柵極上，就會(huì)使電流從漏極流至源極，而該內(nèi)存單元會(huì)被讀取成邏輯值“1”。注意對被打開的晶體管，其對應(yīng)位線是接地的。從矩陣中讀取出的數(shù)據(jù)被認(rèn)為其互補(bǔ)的形式，因此接地的位線會(huì)被解譯成邏輯值“1”，而非接地的位線會(huì)被解譯成邏輯值“0”。
由狀態(tài)機(jī)和控制邏輯122所處理，給每一操作施加特定電壓，狀態(tài)機(jī)和控制邏輯122控制多路轉(zhuǎn)換器130、138、140、144，這些多路轉(zhuǎn)換器根據(jù)所預(yù)期的功能，將來自于不同電源132、134、136、142和Vcc的正確電壓加在內(nèi)存單元的輸入上。
雖然具有同時(shí)讀取和寫入功能的閃速內(nèi)存裝置100的全部容量為16或32MB，但將這些容量分配到可用存儲體上的方式卻不是唯一的。這些具有同時(shí)讀取和寫入功能的閃速內(nèi)存的使用者根據(jù)其應(yīng)用需求，可能會(huì)需要不同的存儲體位置大小。為滿足使用者的不同需求，閃速內(nèi)存裝置10最好實(shí)施在滑動(dòng)式的存儲體結(jié)構(gòu)上，因?yàn)樵摻Y(jié)構(gòu)可以適應(yīng)不同的存儲體位置大小，而在具有同時(shí)讀取和寫入功能的閃速內(nèi)存裝置上有簡化的設(shè)計(jì)制造優(yōu)點(diǎn)。如果要改變存儲體大小，只需改變該芯片的一層金屬即可。關(guān)于抽取式存儲體結(jié)構(gòu)的更詳細(xì)說明，可參閱1998年9月23日申請的美國專利申請第09/159,142號，“具有彈性存儲體分區(qū)結(jié)構(gòu)的同時(shí)操作閃速內(nèi)存裝置(SIMULTANEOUS OPERATIONFLASH MEMORY DEVICE WITH A FELXIBLE BANK PARTITIONARCHITECTURE)”，1998年9月23日申請的美國專利申請第09/159,029號，“制造用于具有彈性存儲體分區(qū)結(jié)構(gòu)的同時(shí)操作閃速內(nèi)存裝置的彈性分區(qū)金屬線區(qū)段的方法(METHOD OF MAKINGFLEXIBELY PARTITIONED METAL LINE SEGMENTS FOR ASIMULTANEOUS OPERATION FLASH MEMORY WITH A FLEXIBLEBANK PARTITION ARCHITECTURE)”，以及1998年9月23日申請的美國專利申請第09/159,489號，“用于具有彈性存儲體分區(qū)結(jié)構(gòu)的同時(shí)操作閃速內(nèi)存裝置的存儲體選擇電路(BANK SELECTOR CIRCUITFOR A SIMULTANEOUS OPERATION FLASH MEMORY DEVICEWITH A FLEXIBLE BANK PARTITION ARCHITECTURE)”。文獻(xiàn)全部的內(nèi)容于此將引述為參考文獻(xiàn)。滑動(dòng)式存儲體結(jié)構(gòu)可以不同的結(jié)構(gòu)來制造內(nèi)存裝置100，而這些結(jié)構(gòu)只需在制造的最后步驟中變動(dòng)一個(gè)掩模即可。在具有32MB容量的閃速內(nèi)存裝置100的例子中，可使用的分割方式為存儲體194有4或8MB容量，而存儲體196的容量為28或者24MB。在具有16MB容量的閃速內(nèi)存裝置100的例子中，可使用的分割方式為存儲體194有2或4MB容量，而存儲體196的容量為14或12MB。這樣的分割方式具有一些優(yōu)點(diǎn)，即閃速內(nèi)存裝置100眾多不同的結(jié)構(gòu)可以和共同的基本設(shè)計(jì)、制程和制造成本兼容。
回至本發(fā)明圖1，閃速內(nèi)存裝置100包括一矩陣內(nèi)存單元或存儲體194、196，存儲體194、196的目的是儲存位數(shù)據(jù)。有兩組讀取檢測放大器174，其中之一為上層174U，而另一個(gè)為下層174L，這兩組讀取檢測放大器會(huì)讀取上層內(nèi)存單元194和下層內(nèi)存單元196的內(nèi)容。內(nèi)存裝置100利用許多檢測放大器174，因此會(huì)對每一個(gè)內(nèi)存的數(shù)據(jù)輸入/輸出引線192設(shè)置一個(gè)讀取檢測放大器174。閃速內(nèi)存裝置100可能會(huì)同時(shí)有字節(jié)(8位)和字(16位)等不同的形式可供使用，而其所需的分別是16個(gè)讀取檢測放大器174(8個(gè)屬上層及8個(gè)屬下層)，以及32個(gè)個(gè)讀取檢測放大器174(16個(gè)屬上層及16個(gè)屬下層)。
圖2和圖3分別展示上層組的讀取檢測放大器174U的裝置方塊圖和下層組的讀取檢測放大器174L的裝置方塊圖，上層讀取檢測放大器174U之一標(biāo)為USA UNIT，而下層讀取檢測放大器174L之一標(biāo)為LSA UNIT，每一個(gè)圖2中的上層和下層讀取檢測放大器有兩級放大，即一個(gè)檢測前置放大器和檢測輸出放大器。因此，USA UNIT包含上層檢測前置放大器274U，其標(biāo)為Ucascodr，以及上層檢測放大器295U，其標(biāo)為Usamp。同樣，LSA UNIT包含下層檢測前置放大器274L，其標(biāo)為Lcascodr，以及下層檢測輸出放大器295L，其標(biāo)為Lsamp。來自于上層檢測輸出放大器295U的數(shù)據(jù)輸出296U標(biāo)為UDSIBn，而來自于下層檢測輸出放大器295L的數(shù)據(jù)輸出296L和多路轉(zhuǎn)換器180溝通。分別來自于上層和下層檢測前置放大器274U和274L的上層和下層檢測輸出放大器裝置的輸入，至少在部份上分別標(biāo)為USAin和LSAin。應(yīng)認(rèn)識到，檢測輸出放大器可以有其它不完全來自于上層或下層檢測前置放大器的輸入。
圖2和圖3還展示了數(shù)個(gè)給上層和下層檢測前置放大器用的輸入信號，數(shù)據(jù)位線信號275U和275L分別標(biāo)為UDATABn和LDATABn，通過多路轉(zhuǎn)換器174分別來自上層和下層存儲體194和196，這些信號使位線信息和上層和下層檢測前置放大器分別彼此溝通。
圖2和圖3也展示出標(biāo)為URSTR276U和LRSTR276L的輸入信號，這些信號用于在前置放大器的放大功能開啟前，重置上層和下層數(shù)據(jù)位線至地線，而這些信號的來源電路部份未于圖中顯示。當(dāng)上層檢測前置放大器和下層檢測前置放大器沒有在使用的狀態(tài)時(shí)，標(biāo)為UqBPDSA277U和LqBPDSA277L的輸入信號用于關(guān)閉分別供上層檢測前置放大器和下層檢測前置放大器的電源。
圖4所示為上層檢測前置放大器的內(nèi)部電路結(jié)構(gòu)，其標(biāo)為Ucascodr，而圖5所示的是下層檢測前置放大器的內(nèi)部電路結(jié)構(gòu)，其標(biāo)為Lcascodr。此二者的每一電路的內(nèi)部電路結(jié)構(gòu)和操作方式是一樣的，而只有上層檢測前置放大器的操作方式將會(huì)被解釋。所有的n-mos晶體管是中度電壓晶體管，其柵極氧化層厚度可以忍受在柵極和源極之間高達(dá)12伏特的電壓，而不會(huì)導(dǎo)致?lián)p壞或顯著的漏電；n-mos晶體管標(biāo)為mv，用以描述其特性。至于p-mos晶體管318和319沒有特別標(biāo)示出來，這是因?yàn)槠溲趸瘜雍穸戎豢梢灾С旨s達(dá)3.5伏特這樣的低電壓。晶體管311、314和316標(biāo)為符號“Z”，以表示它們有接近零的柵極臨界電壓Vt。在氧化層內(nèi)有符號“o”，而沒有“Z”的晶體管313和3 15稱為本征晶體管(intrinsic transistor)，而且有一個(gè)柵極臨界電壓Vt，其大小約為.4伏特。晶體管310的臨界電壓約為0.7～0.8伏特。
在所舉實(shí)施例中，Vcc電壓約在2伏特(低電壓)和3伏特(高電壓)之間。
在每一個(gè)這些不同的電壓實(shí)施例當(dāng)中，存儲體194和存儲體196的大小可以是不定的(就上所述)，較好的方式為，此二存儲體中較小的一個(gè)也不會(huì)小于0.5MB，而較大的那一個(gè)也不會(huì)大于32MB。更好的方式為，此二存儲體中較小的一個(gè)也不會(huì)小于MB，而較大的那一個(gè)也不會(huì)大于28MB。因此，在所考慮的實(shí)施例中，存儲體的大小可在0.5MB和32MB之間的寬廣范圍內(nèi)。像這樣存儲體有一個(gè)寬的變化，其代表用來從存儲體到多路轉(zhuǎn)換器174之間溝通的位線，其上的容量負(fù)載有寬廣的變化，而據(jù)此，數(shù)據(jù)位線從低容量到高容量之間，也有一個(gè)寬廣的變化范圍。數(shù)據(jù)位線可以從多路轉(zhuǎn)換器到上層檢測前置放大器和下層檢測前置放大器攜帶數(shù)據(jù)位線信號275U和276L。
通過改變金屬掩模而調(diào)整芯片金屬化的方式，在步驟和電壓上有寬廣的變化范圍可以被適當(dāng)?shù)乇惶幹?，然而改變金屬掩模本身并不方便，此外，允許選擇不同的金屬掩模所導(dǎo)致的芯片制造需求會(huì)占用額外的芯片面積，這會(huì)降低芯片面積利用率，影響某些重要的芯片功能。
晶體管311和314形成第一級反相放大器，其中晶體管311是上拉(pull-up)晶體管，而晶體管314是下拉(pull-down)晶體管。晶體管313和316形成第二級反相放大器，其中晶體管313是上拉晶體管，而晶體管316是下拉晶體管。在讀取操作過程中，通過負(fù)信號LqBPDSA而使反相放大器保持在激活狀態(tài)，負(fù)信號LqBPDSA可以開啟將反相放大器連接至電源供應(yīng)Vcc的晶體管318和319。
檢測前置放大器274U會(huì)產(chǎn)生輸出USAin給讀取感應(yīng)放大器174U，如上所述。然而，檢測前置放大器也會(huì)將UDATABn從接地電壓帶至其操作區(qū)域，接地電壓在該檢測前置放大器未激活前由信號URSTR所提供。像這樣的電平提升幾乎可在讀取周期一開始就完成，而讀取周期的開始由揚(yáng)踢(kicker)電路所觸發(fā)，其方式是借用高W/L晶體管313和相當(dāng)高的的W/L晶體管315。一旦當(dāng)某個(gè)節(jié)點(diǎn)足夠高而可以將晶體管313和315開啟，電流即會(huì)很快從電源Vcc流經(jīng)由晶體管313和315所形成的低電阻路徑，因此會(huì)很快地對上層數(shù)據(jù)位線UDATABn充電，使其達(dá)到操作電平。這樣的揚(yáng)踢功能在位線UDATABn容量負(fù)載大的情況下特別有用，因?yàn)楸蛔x取的存儲體194也是大的。當(dāng)Vcc低至約2V時(shí)，揚(yáng)踢功能也會(huì)很有用，因?yàn)殡娐返钠渌糠菰诘蚔cc并不會(huì)快速操作，而電路的節(jié)點(diǎn)只會(huì)緩慢地將上層數(shù)據(jù)位線帶至其操作電平。工業(yè)應(yīng)用性兩個(gè)上述反相放大器所形成的檢測前置放大器會(huì)構(gòu)成一個(gè)反饋檢測前放大器。第一反相放大器的晶體管311和314會(huì)形成一個(gè)反饋網(wǎng)絡(luò)，其能經(jīng)晶體管313而在節(jié)點(diǎn)C將輸出USAin耦合至i/p UDATABn。檢測前置放大器反饋分析能得到該檢測前置放大器的封閉回路小信號增益(closed loop small signal gain)的結(jié)果為Ac(1+Ai)，其中AcAi為反饋回路增益。在這個(gè)表示式中，Ai是第一級反相放大器的增益，等于gm311/gm314，而Ac是第二級反相放大器的增益，等于gm313/gm316。因此，所述檢測前置放大器的小信號增益為(gm313/gm316)/[1+(gm311/gm314)]。同樣，反饋回路增益等于(gm313/gm316)/(gm311/gm314)。晶體管314在設(shè)計(jì)上會(huì)依據(jù)W/L比值使其大小可以提供高gm314，其目的可由接近零的Vt看出來。晶體管316的大小是使其有相當(dāng)?shù)偷腤/L比值，以便提供相當(dāng)?shù)偷膅m316。晶體管311的大小是使其有相當(dāng)?shù)偷腤/L比值，以便提供相當(dāng)?shù)偷膅m313，其目的可由接近零的Vt看出來。因此，Ai是一個(gè)相當(dāng)?shù)偷闹?，而Ac是相當(dāng)高的值，這樣可以達(dá)成平衡，形成一個(gè)相當(dāng)?shù)偷姆答伝芈吩鲆鍭cAi，也會(huì)形成一個(gè)相當(dāng)?shù)偷姆忾]回路小信號增益Ac(1+Ai)。由于常數(shù)增益帶寬乘積法則的結(jié)果，反饋回路的帶寬會(huì)增加，同樣，全部檢測前置放大器的帶寬會(huì)也增加，因此有更快的電路反應(yīng)，其反應(yīng)能力足以應(yīng)付數(shù)據(jù)位線UDATABn的容量負(fù)載位于低位時(shí)的狀況，此處數(shù)據(jù)位線UDATABn的容量負(fù)載會(huì)位于低位，因?yàn)楸蛔x取的存儲體194的尺寸小。如果沒有該更快電路反應(yīng)，在檢測前置放大器的所有其它節(jié)點(diǎn)達(dá)到其操作電平之前，先達(dá)到數(shù)據(jù)位線的操作電平。如果該電路延遲發(fā)生，在節(jié)點(diǎn)或LSAin放大器發(fā)生假信號的可能性就會(huì)增加。另一方面，因?yàn)樵鲆鍭c比較高，會(huì)有較好的LSAin噪聲緩沖邊界。
相當(dāng)?shù)偷姆答伝芈吩鲆娲硪粋€(gè)節(jié)點(diǎn)a上較低的電壓，此節(jié)點(diǎn)a上的低電壓，連同接近零的Vt，足夠?qū)ι侠w管311產(chǎn)生偏壓作用，即使晶體管311的Vgs相當(dāng)小，特別是Vc大約為2V的狀況，仍有偏壓作用。
應(yīng)注意，合適的晶體管大小可以決定溝道寬度對長度的比值(以微米測量)，而這些晶體管形成所描述的電路(附圖中省略了這些電路)。還應(yīng)認(rèn)識到，根據(jù)設(shè)計(jì)需求、因電路實(shí)施和特定實(shí)施例品質(zhì)要求目的所導(dǎo)致的特殊集成電路制造過程的能力和限制，也可為晶體管選用合適的比值。
上述詳細(xì)說明僅應(yīng)視為闡釋，而非限制。應(yīng)認(rèn)識到，所附權(quán)利要求書，包括所有等價(jià)實(shí)施方案，才界定了本發(fā)明的精神和范圍。
權(quán)利要求
1.一種用于閃速內(nèi)存裝置(100)的檢測前置放大器電路(274U)，具有同時(shí)操作能力，該閃速內(nèi)存裝置具有閃速內(nèi)存單元的第一存儲體(194)以及閃速內(nèi)存單元的第二存儲體(196)，所述檢測放大器電路特征在于第一反相放大器(311，314)，耦合至所述第一存儲體(194)；第二反相放大器(313，316)，耦合至所述檢測前置放大器電路的輸出(USAin)；所述第一反相放大器(311，314)構(gòu)成所述第二反相放大器(313，316)的反饋網(wǎng)絡(luò)。
2.如權(quán)利要求1的檢測前置放大器電路，其中所述反饋網(wǎng)絡(luò)具有低反饋回路增益而且所述檢測前置放大器電路具有低閉合回路增益，所述低反饋回路增益及低閉合回路增益足夠的低，以便增加所述檢測前置放大器電路的帶寬。
3.如權(quán)利要求2的檢測前置放大器電路，其中所述第二反相放大器(313，316)具有足夠高的增益，以便增加所述第二反相放大器及所述檢測前置放大器電路的噪聲容限。
4.如權(quán)利要求3的檢測前置放大器電路，進(jìn)一步包括信號線(275U)，將所述第一反相放大器(311，314)耦合至所述第一存儲體(194)；構(gòu)成使所述信號線(275U)迅速提升至該信號線操作電平的電路。
5.一種用于閃速內(nèi)存裝置(100)的檢測前置放大器電路(274U)，具有同時(shí)操作能力，該閃速內(nèi)存裝置具有閃速內(nèi)存單元的第一存儲體(194)以及閃速內(nèi)存單元的第二存儲體(196)，所述檢測前置放大器電路包括第一晶體管(311)，有一個(gè)柵極、一個(gè)源極和一個(gè)漏極，該源極選擇性耦合接地并耦合至所述第一存儲體(194)，而且包括所述檢測前置放大器電路(274U)的輸入；第二晶體管(314)，有一個(gè)柵極、一個(gè)源極和一個(gè)漏極，所述源極耦合至所述第一晶體管(311)的漏極和所述檢測前置放大器電路(274U)的輸出，并且該第二晶體管的漏極選擇性地耦合至電壓電平為Vcc的一個(gè)電壓源，所述第一和第二晶體管共同包括第一反相放大器(311，314)；第三放大器(313)，有一個(gè)耦合接地的源極、一個(gè)耦合至所述檢測前置放大器電路(274U)的輸入的柵極、以及一個(gè)漏極；第四晶體管(316)，有一個(gè)耦合至所述第三晶體管(313)漏極的源極，并具有一個(gè)柵極和一個(gè)選擇性地耦合至電壓源(Vcc)的漏極，所述第三和第四晶體管共同形成第二反相放大器(313，316)，其提供耦合所述第一晶體管(311)柵極和第一晶體管源極的反饋網(wǎng)絡(luò)，該反饋網(wǎng)絡(luò)的結(jié)構(gòu)使得增加所述檢測前置放大器電路的帶寬；第五晶體管(315)，有一個(gè)耦合至所述第三晶體管漏極的柵極、一個(gè)耦合至所述第一晶體管漏極的源極、和一個(gè)選擇性地耦合至所述電壓源的漏極；所述第五和第三晶體管的結(jié)構(gòu)使得使所述輸入(275U)快速上升至該輸入的操作電平。
6.如權(quán)利要求5的檢測前置放大器電路，其中所有的所述晶體管為本征晶體管。
7.如權(quán)利要求6的檢測前置放大器電路，其中所述第二晶體管(314)、第三晶體管(313)和第四晶體管(316)為Z型晶體管。
8.如權(quán)利要求7的檢測前置放大器電路，其中所有的所述晶體管是中電壓晶體管。
9.如權(quán)利要求8的檢測前置放大器電路，其中所述電壓源(Vcc)處于約2伏到約3伏范圍。
10.如權(quán)利要求8的檢測前置放大器電路，其中所述電壓源(Vcc)約為3伏。
11.如權(quán)利要求8的檢測前置放大器電路，其中所述電壓源(Vcc)約為2伏。
12.如權(quán)利要求9的檢測前置放大器電路，其中所述第三晶體管(313)和第四晶體管(316)分別具有足夠低和高的晶體管增益，以便提供具有低反饋回路增益的所述反饋網(wǎng)絡(luò)，并提供具有低電路增益的封閉回路檢測前置放大器電路，該低反饋回路增益和低封閉回路檢測前置放大器電路增益的值足夠的低，從而可增加該感檢測前置放大器電路的帶寬。
13.如權(quán)利要求8的檢測前置放大器電路，其中所述第二晶體管(314)具有足夠低的增益，以便增加所述第二反相放大器(313，316)及所述檢測前置放大器電路的噪聲容限。
全文摘要
公開了一種供雙存儲體(194,196)結(jié)構(gòu)具同時(shí)操作功能的閃速內(nèi)存裝置(100)使用的檢測放大器(174)中的前置放大器部份(274U),該檢測前置放大器電路包含兩個(gè)反相放大器,其中第二反相放大器(313,316)向第一反相放大器(311,314)提供反饋回路。此外,特殊的“揚(yáng)踢”電路(313,315)會(huì)將檢測前置放大器電路輸入信號線(275U)升至其操作電平。反相放大器、反饋回路和電平提升電路的組合構(gòu)成可提供更高帶寬,以供檢測前置放大器調(diào)適因小存儲體(194)導(dǎo)致的低容量負(fù)載。該組合方式也用于使輸入信號線快速地提升至操作電平,以便調(diào)適因大存儲體(196)導(dǎo)致的高容量負(fù)載。該組合方式還用于在檢測前置放大器的輸出(USAin)提供較大信號容限。
文檔編號G11C16/06GK1379904SQ00814522
公開日2002年11月13日 申請日期2000年10月7日 優(yōu)先權(quán)日1999年10月19日
發(fā)明者赤荻隆男, 陳天民, 栗原和弘 申請人:先進(jìn)微裝置公司, 富士通株式會(huì)社