專利名稱：采樣頻率變換裝置和存儲器地址控制裝置的制作方法
技術領域：
本發(fā)明是關于將輸入信號的采樣頻率變換為再采樣時的隨意采樣頻率的采樣頻率變換裝置，和控制由一存儲器單元讀出數(shù)據(jù)時所用地址的存儲器地址控制裝置。
背景技術：
當今盛行在光纜或同軸電纜上以數(shù)字信號傳送音頻信號并通過數(shù)字音頻接口來再現(xiàn)該數(shù)字音頻信號的數(shù)字音頻信號再現(xiàn)裝置。在這種數(shù)字音頻信號再現(xiàn)裝置中，采用一由相位比較器和壓控振蕩器(VCO)所組成的鎖相電路(PLL)來由所接收的音頻信號中生成時鐘信號。不過，利用這樣的數(shù)字音頻信號再現(xiàn)裝置，由于PLL中VCO所產(chǎn)生的信號顫抖而使得數(shù)/模(D/A)轉(zhuǎn)移特性要降低。因此，在由記錄載體再現(xiàn)數(shù)字音頻信號的裝置，例如激光盤(CD)唱機或數(shù)字音帶(DAT)唱機中，常常有必要依靠采用晶振時鐘的D/A變換來將數(shù)字音頻信號轉(zhuǎn)變成模擬信號，所以可能生成滿意的無失真音頻信號，再將所得的模擬音頻信號加以傳送。
另一方面，作為數(shù)字音頻信號的母體的記錄載體，例如CD、一種在尺寸上小于CD的光盤、DAT或左尺寸小于DAT的數(shù)字音帶，在記錄數(shù)字音頻信號的過程中的采樣頻率是不統(tǒng)一的，可能是44.1kHz、48KHz或32KHz中的任一個。衛(wèi)星廣播(BS)不是記錄載體，但起著發(fā)送數(shù)字音頻信號源頭的作用，其采樣頻率也可能是上面說出的采樣頻率中的任一個。這樣，為要記錄采樣頻率為44.1KHz的DAT或BS的數(shù)字音頻信號到采樣頻率為44.1KHz的小尺寸光盤上，具有采樣頻率為48KHz的DAT或BS的數(shù)字音頻信號就必須經(jīng)過D/A變換轉(zhuǎn)變成模擬信號，然后再經(jīng)模/數(shù)(A/D)變換重新轉(zhuǎn)變成采樣頻率為44.1KHz的數(shù)字音頻信號，從而不可避免地因失真而造成特性上的畸變。
另一方面，在利用DAT作混合記錄數(shù)字音頻信號時，各個欲予以混合的音頻信號在進行混合處理之前必須變換成模擬信號，如果這些各不相同的數(shù)字音頻信號在采樣頻率上或者在同步化方法中互不相同的話。
為了防止因時鐘顫動或為實現(xiàn)隨意的采樣頻率變換中的采樣頻率的不同而帶來的運行中的偏離所造成的重放數(shù)字音頻信號中的失真，一直希望開發(fā)一種非同步式的采樣頻率變換裝置。
一般，這種采樣頻率變換裝置采用指明重新采樣點的重新采樣時間地址來以采樣頻率Fso對在采樣頻率Fsi時輸入的信號進行重新采樣。這些重新采樣時間地址的產(chǎn)生取決于輸入信號的采樣頻率(輸入采樣頻率)Fsi與重新采樣信號的采樣頻率(輸出采樣頻率)Fso之比。
通常，現(xiàn)在的采樣頻率變換裝置利用指明重新采樣點的重新采樣時間地址來對具有采樣頻率Fsi的輸入信號進行重頻采樣。此重新采樣時間地址的產(chǎn)生決定于輸入信號的采樣頻率(輸入采樣頻率)Fsi與重新采樣信號的采樣頻率(輸出采樣頻率)Fso之比。
具體說，在與不穩(wěn)定成分，例如Fsi、MCKi、或Fso，平均被消除的同時，以等于M倍輸入采樣頻率Fsi(輸入主時鐘)的輸入基準時鐘，亦即MCKi(＝M·Fsi)，計算等于N倍輸出采樣頻率Fso的周期的周期t(＝N·Tso)，所求得輸入采樣頻率Fsi與輸出采樣頻率Fso之間的采樣頻率比R。采樣頻率比R和重新采樣時間被累加在一起以生成重新采樣時間地址。按照此重新采樣時間地址讀出存儲在重新采樣緩沖存儲器中的重新采樣點用于轉(zhuǎn)換采樣頻率。
與此同時，對于那些輸入采樣頻率Fsi或輸出采樣頻率Fso被改變的應用情況，會發(fā)生在采樣頻率之比R及Fsi/Fso的實際比之間瞬時產(chǎn)生誤差的不利情形。
結(jié)果，高精度的變換要在恒定的輸入采樣頻率Fsi或恒定的輸出采樣頻率Fso的條件下實現(xiàn)。
加之，如果采樣頻率比連續(xù)地以予定的時間間隔變化的話，重新采樣地址誤差就會在如

圖1中所示的采樣頻率比的瞬時差ΔR的作用下逐漸累加，而至超過緩沖存儲器容量，因此而導致對采樣頻率比變化的速度和總數(shù)的限制或者增加緩沖存儲器的容量。
另一方面，可能感到可增加輸入主時鐘MCUi的頻率來改進重新采樣時間地址這一方法而無需增大檢測周期t。但是在這種情況下，對例如計數(shù)器等的電路的或者吸收和消除輸入時鐘顫動的操作速度受到限制。這樣也就不過能僅僅以增加輸入主時鐘來改進重新采樣時間地址的辦法來防止誤差的累積，雖然可由此來降低誤差。
另外，如果以上述采樣頻率變換裝置來進行頻率變換，電流是接通的，信號輸入/輸出相轉(zhuǎn)換，噪聲相混合或者輸入/輸出采樣頻率成為不定的，為將數(shù)據(jù)寫入重新采樣緩沖存儲器的數(shù)據(jù)寫地址或由緩沖存儲器讀出數(shù)據(jù)的數(shù)據(jù)讀出地址互相趨近或交叉，從而由采樣頻率變換裝置產(chǎn)生非連續(xù)的噪聲。
為了平穩(wěn)采樣頻率變換操作，就必須對存儲器的讀出地址如此來加以初始化，即要使得重新采樣緩沖存儲器的寫地址與讀出地址間之差的絕對值在為檢測采樣頻率比的采樣頻率比檢測操作穩(wěn)定之后達到其最大值。不過，存儲器讀出地址的初始化是難以實現(xiàn)的操作并且在轉(zhuǎn)換期間易于發(fā)生信號中斷或噪聲。
本發(fā)明要解決的技術問題本發(fā)明一個目的就是要提供能解決上述問題的采樣頻率變換裝置。
本發(fā)明的另一目的是提供一種采樣頻率變換裝置，能夠免除接通電源時的初始化操作、信號輸入/輸出倒轉(zhuǎn)、噪聲或不定的輸入/輸出采樣頻率，并且還能防止變換操作期間信號中斷或噪聲。
在一個方面，本發(fā)明提出的將輸入信號的采樣頻率變換成一隨意的采樣頻率的裝置，包括有存放輸入信號的存儲裝置、插入由所述存儲裝置讀出信號的插入裝置、和產(chǎn)生輸入信號的采樣頻率與該隨意采樣頻率之間的第一采樣頻率比和根據(jù)此第一采樣頻率比的用于壓縮不定成分和執(zhí)行采樣頻率變換的輸入信號的采樣頻率和該隨意采樣頻率間的第二采樣頻率比的控制裝置?？刂蒲b置產(chǎn)生控制信號用于控制存儲裝置的地址信號和插入裝置的插入因子，并用于根據(jù)所產(chǎn)生的地址信號和控制信號控制存儲裝置和插入裝置來實現(xiàn)采樣頻率轉(zhuǎn)換。
另一個方面，本發(fā)明提出的將輸入信號的采樣頻率變換成一隨意采樣頻率的裝置，包括有存放輸入信號的存儲裝置、插入由存儲裝置讀出的信號的插入裝置、檢測一短期間內(nèi)和一長期間輸入信號的采樣頻率和該隨意采樣頻率之間的采樣頻率比的采樣頻率比檢測裝置、以及響應采樣頻率比檢測裝置得到的短時間周期內(nèi)的采樣頻率比和長時間周期內(nèi)的采樣頻率比對存儲裝置和插入裝置進行控制的控制裝置。
在再一個方面，本發(fā)明提出的將輸入信號的采樣頻率變換成一隨機采樣頻率的裝置，包括有存放輸入信號的存儲裝置，插入由該存儲裝置讀出的信號的插入裝置，檢測輸入信號的采樣頻率與該隨意采樣頻率間的采樣頻率比及根據(jù)此檢測得值和一過去檢測得的值檢測一新采樣頻率比的采樣頻率比檢測裝置，和根據(jù)由采樣頻率比檢測裝置所得的新采樣頻率比控制存儲裝置和插入裝置的控制裝置。
再一個方面，本發(fā)明提出的將輸入信號的采樣頻率變換成一隨意采樣頻率的裝置，包括有以寫地址和隨意改變的讀出地址間之差存放輸入信號的存儲裝置、插入由所述存儲裝置讀出的信號的插入裝置，和響應輸入信號的采樣頻率與該隨意采樣頻率之間的采樣頻率比控制由該存儲裝置讀出的地址的存儲器地址控制裝置。
還有一個方面，本發(fā)明提出一種以隨意改變的讀出地址相對于地址間之差對用于記錄和再現(xiàn)數(shù)據(jù)的環(huán)形緩沖存儲器加以控制的存儲器訪問控制裝置。此存儲器訪問控制裝置具有檢測環(huán)形緩沖存儲器的寫地址與讀出地址間之差的地址差檢測裝置，和理想地控制讀出地址以便對地址差檢測裝置的檢測得的地址差進行控制的讀出地址優(yōu)化控制裝置。
對附圖的簡要說明圖1說明一通常的采樣頻率變換裝置中所采用的采樣頻率比檢測電路的操作；圖2為表明本發(fā)明第一實施例的采樣頻率變換裝置的方框圖；
圖3說明圖2所示采樣頻率變換裝置中所設置的采樣頻率比檢測電路的操作；圖4為表明本發(fā)明第二實施例的采樣變換裝置的設置的示意方框圖；圖5為表示圖4中采樣變換裝置的控制單元的配置的示意方框圖；圖6說明圖4采樣變換裝置的插入操作；圖7為表示本發(fā)明第三實施例方案的采樣變檢裝置中所用控制單元的配置的示意方框圖；圖8說明圖7所示采樣頻率變換裝置中短期限采樣頻率比檢測操作；圖9說明圖7采樣頻率變換裝置中長期限采樣頻率比檢測操作；圖10為本發(fā)明第四實施方案采樣頻率變換裝置中所采用采樣頻率比檢測電路的示意方框圖；圖11為本發(fā)明第五實施方案采樣頻率變換裝置中所采用的采樣頻率比檢測電路的示意方框圖；圖12為本發(fā)明的第六實施方案采樣頻率變換裝置中所用采樣頻率檢測電路的示意方框圖；圖13說明圖12中所示采樣頻率變換裝置所設置的采樣頻率比檢測電路的操作；圖14為本發(fā)明第七實施例采樣變換裝置的配置的示意方框圖；圖15說明圖14采樣頻率變換裝置的短期限采樣頻率比檢測操作和長期限采樣頻率比檢測操作；圖16為本發(fā)明第八實施例采樣變換裝置的配置的示意方框圖；圖17為圖16中采樣頻率變換裝置中所用采樣頻率比檢測裝置和控制器的示意方框圖；圖18為本發(fā)明第九實施例采樣頻率變換裝置所用采樣頻率比檢測電路的示意方框圖；圖19為上述第一至第九實施例的采樣頻率變換裝置中所用的可用作重新采樣緩沖存儲器的重新采樣環(huán)形緩沖存儲器的示意說明；圖20為控制環(huán)形緩沖存儲器地址的地址控制器的示意方框圖；圖21為存儲器地址控制器的地址理想化控制電路的示意方框圖；和圖22說明存儲器地址控制器的操作。
具體實施例現(xiàn)參照附圖對按照本發(fā)明的采樣頻率變換裝置和存儲器地址控制器優(yōu)選實施例作詳細說明。
首先對照圖2來說明第一實施例。
本發(fā)明第一實施例的目標是一種將輸入端1的采樣頻率為Fsi的輸入信號Dsi變換成重新采樣時用隨意的采樣頻率Fso信號Dso的采樣頻率變換裝置，并實現(xiàn)輸入系統(tǒng)與輸出系統(tǒng)完全為異步工作的采樣頻率變換，即一種與輸入和輸出信號間的同步完全無關的自由變換比的采樣頻率變換。在下面的討論中，將輸入信號Dsi的采樣頻率Fsi稱為輸入采樣頻率Fsi，而將該隨意采樣頻率Fso稱作輸出采樣頻率Fso。
本采樣頻率變換裝置具有一寫入和讀出在輸入端1輸入的輸入采樣頻率Fsi的輸入信號Dsi的重新采樣緩沖存儲器2，和一用于插入該重新采樣緩沖存儲器2的輸出信號的插入電路3。此采樣頻率變換裝置還具有一控制單元9，用于由輸入端5得到的輸入采樣頻率Fsi和由輸入端6所得的輸出采樣頻率Fso檢測當前采樣頻率比Rn，根據(jù)當前檢測值Rn和前此當前值一檢測周期的過去檢測值Rn-1生成一新的采樣頻率比Rn New，根據(jù)此新采樣頻率比Rn New產(chǎn)生控制插入電路3的插入因數(shù)和重新采樣緩沖存儲器2的地址信號的控制信號，和根據(jù)所產(chǎn)生的地址信號和控制信號對重新采樣緩沖存儲器2和插入電路3進行控制來進行采樣頻率變換。插入電路3在控制單元9的控制下在輸出端4輸出具有輸出采樣頻率Fso的信號Dso。
控制單元9具有一采樣頻率比檢測電路7和一地址控制信號發(fā)生電路8。采樣頻率比檢測電路7由輸入采樣頻率Fsi和輸出采樣頻率Fso檢測當前采樣頻率比Rn，并根據(jù)此當前檢測值Rn和前此當前值一檢測周期的過去檢測值Rn-1生成新采樣頻率比Rn New。地址控制信號生成電路8根據(jù)由采樣頻率比檢測電路7檢測得的新采樣頻率比Rn New產(chǎn)生控制重新采樣緩沖存儲器2的地址信號的控制信號和控制插入電路3的插入系數(shù)的控制信號。
采樣頻率比檢測電路7由二倍當前采樣頻率比Rn減去過去檢測得值Rn-1以求得新采樣頻率比Rn New。這等于將當前采樣頻率比Rn與過去檢測得值Rn-1間之差ΔRn增加到當前采樣頻率比Rn來求得新采樣比Rn New(如圖3中所示)。這就是說，新采樣頻率比Rn New由下式?jīng)Q定Rn NEW＝Rn+ΔRn+(Rn-Rn-1)＝2Rn-Rn-1…(1)這一新采樣頻率比Rn New被輸往地址控制信號產(chǎn)生電路8。
地址控制信號產(chǎn)生電路8按照新采樣頻率產(chǎn)生一作為數(shù)據(jù)讀出地址的重新采樣時間地址，提供給重新采樣緩沖存儲器2。地址控制信號產(chǎn)生電路8還將數(shù)據(jù)寫地址傳送給重新采樣緩沖存儲器2。地址控制信號產(chǎn)生電路8將一數(shù)據(jù)寫地址傳送到重新采樣緩沖存儲器2。此地址控制信號產(chǎn)生電路8還按照新采樣頻率比Rn New產(chǎn)生用于在插入電路3中進行過采樣的過采樣因數(shù)選擇控制信號和作線性插入的領先和隨后線性插入因數(shù)(LIP·F·L·和LIP·F·T·)。
插入電路3按照重新采樣時間地址利用例如FIR濾波來處理重新采樣緩沖存儲器2的輸出數(shù)據(jù)以產(chǎn)生對應于該重新采樣時間地址的二相鄰的高階插入數(shù)據(jù)，以便根據(jù)過采樣因數(shù)選擇控制信號和作線性插入的領先及隨后線性插入因數(shù)來由此二數(shù)據(jù)的線性插入生成具有輸出采樣頻率Fso的信號Dso。
采樣頻率變換裝置就這樣使得控制單元9的采樣頻率比檢測電路7去檢測新采樣頻率比Rn New和促成地址控制信號產(chǎn)生電路8根據(jù)此新采樣頻率比Rn New產(chǎn)生控制重新采樣時間地址和插入因數(shù)的控制信號。因此這一采樣頻率變換電路就可能依靠插入電路3平穩(wěn)地插入來進行采樣頻率變換而不致產(chǎn)生重新采樣緩沖存儲器2中的過溢或下溢，或者增加重新采樣緩沖存儲器2的容量。
現(xiàn)參照圖4-6來說明本發(fā)明的第二實施例。
此第二實施例是針對一將輸入端11的輸入信號Dsi的采樣頻率Fsi重新采樣成為具有隨意的采樣頻率Fso的信號Dso、并實現(xiàn)采樣頻率變換的采樣頻率變換裝置，其中輸入系統(tǒng)與輸出系統(tǒng)間是完全異步的，即采樣頻率變換是以一種不涉及到輸入與輸出信號之間的同步問題的自由變換比的情況進行的。
如圖4中所示，本采樣頻率變換裝置具有一8Fsi過采樣濾波器12，用于對輸入端11輸入的輸入信號Dsi作過采樣成為頻率為8Fsi的信號，和一重新采樣緩沖存儲器13，用于寫和讀現(xiàn)在具有頻率8Fso的輸入信號作過采樣。此采樣頻率變換裝置還具有一插入電路14，用于插入一重新采樣緩沖存儲器13的輸出信號，和一控制單元26?？刂茊卧?6通過對輸入端23上所出現(xiàn)的、N倍采樣頻率Fso的周期Tso(輸出采樣周期)的周期t(＝NTso)，以在輸入端22輸入的、等于采樣頻率Fso的整數(shù)倍的頻率的輸入?yún)?shù)時鐘(輸入主時鐘)MCKi(＝MFsi)加以計數(shù)，以測量分辨率被改善的當前采樣頻率比Rn，以便根據(jù)當前的采樣頻率比Rn與先此當前值一檢測周期的過去檢測值Rn-1求得一新的采樣頻率比Rn New。該控制單元還按照新采樣頻率比Rn New產(chǎn)生控制插入電路14的插入因數(shù)和重新采樣緩沖存儲器13的地址信號的控制信號，并根據(jù)此地址信號和控制信號對重新采樣緩沖存儲器13和插入電路14進行控制以執(zhí)行采樣頻率變換操作。此采樣頻率變換裝置還具有一重新采樣頻率信號輸出電路19和一限帶濾波器20。重新采樣頻率信號輸出電路19對插入操作由控制單元26控制的插入電路14的輸出信號作二次采樣以產(chǎn)生頻率值等于2、4或8倍采樣頻率的輸出采樣頻率Fso，并通過多路轉(zhuǎn)換器19a選擇這些頻率之一。限帶濾波器20對重新采樣頻率信號輸出電路19的輸出信號作頻帶限制并在輸出端21輸出具有輸出采樣頻率Fso的輸出信號Dso。
8Fsi過采樣濾波器12所產(chǎn)生的采樣頻率8Fsi的數(shù)字信號輸入到重新采樣緩沖存儲器13，如上所述。此重新采樣緩沖存儲器13為一20位的64字緩沖存儲器(例如)，具有等于8倍輸入采樣頻率時間的采樣頻率時間。
控制單元26具有一采樣頻率比檢測電路24和一地址控制信號產(chǎn)生電路25。采樣頻率比檢測電路24以輸入端22的輸入主時鐘MCK1(＝M·Fsi)對輸入端23所輸入的周期t(＝NFso)進行計數(shù)來檢測分辨率已被改善了的當前采樣頻率比Rn，并根據(jù)此當前采樣頻率比Rn和前此當前值一檢測周期的過去檢測值Rn-1求得新采樣頻率比Rn New。地址控制信號產(chǎn)生電路25根據(jù)新采樣頻率比Rn New產(chǎn)生控制插入電路14的插入因數(shù)和重新采樣緩沖存儲器13的地址信號的控制信號。
采樣頻率比檢測電路24包括有以輸入主時鐘對輸入端23輸入的采樣頻率周期N·Tso進行計數(shù)的計數(shù)器30，和根據(jù)作為計數(shù)器30的計數(shù)輸出的當前采樣頻率比Rn求取新采樣頻率比Rn New的算術邏輯單元31，見圖5中所示。
算術邏輯單元31將當前采樣頻率比Rn加倍得2Rn并由其中減去過去采樣頻率比Rn-1以求得新采樣頻率比Rn New。
地址控制信號產(chǎn)生電路25利用加法電路32和觸發(fā)器電路33對算術邏輯單元31所輸出的新采樣頻率比Rn New值進行累加，以產(chǎn)生重新采樣緩沖存儲器13的數(shù)據(jù)讀出地址。地址控制信號產(chǎn)生電路還按照新采樣頻率比Rn New產(chǎn)生用于插入電路14中所執(zhí)行的過采樣中的過采樣因數(shù)選擇控制信號和作線性插入的領先和隨后插入因數(shù)(LIP·F·L和LIP·F·T·)。
數(shù)據(jù)讀出地址、過采樣因數(shù)選擇控制信號及線性插入因數(shù)被安排成一數(shù)據(jù)串中的高位區(qū)數(shù)據(jù)、中間位區(qū)數(shù)據(jù)和低位區(qū)數(shù)據(jù)，并由地址控制信號產(chǎn)生電路25輸出。
觸發(fā)器電路33最好是一D觸發(fā)器。由輸入端24輸入8Fso的時鐘以保持與此第二實施例的輸出信號的采樣頻率8Fso保持一致。如果輸出信號的采樣頻率為4或2Fso，就能提供4或2Fso的時鐘，而在輸入端35輸入一初始化信號SE。
參見圖4，插入電路14具有針對領先線性插入因數(shù)的領先FIR濾波器15和針對隨后線性插入因數(shù)的隨后FIR濾波器17，用于對地址控制信號產(chǎn)生電路25由重新采樣緩沖存儲器13中讀出的數(shù)據(jù)進行過采樣并以過采樣來處理數(shù)據(jù)。插入電路還具有一將過采樣因數(shù)提供給領先線性插入因數(shù)的領先FIR濾波器15和隨后線性插入因數(shù)的隨后FIR濾波器17的因數(shù)ROM16，和一將領先線性插入因數(shù)的領先FIR濾波器15的輸出信號和隨后線性插入因數(shù)的隨后FIR濾波器17的輸出信號相加的加法電路18。因數(shù)ROM具有例如32個24位7字的過采樣因數(shù)。
現(xiàn)參照圖6說明插入電路14的操作。
重新采樣緩沖存儲器13按照地址控制信號產(chǎn)生電路25所提供的讀出地址，以Tsi/8傳送例如7個數(shù)據(jù)至領先線性插入因數(shù)的領先FIR濾波器15和隨后線性插入因數(shù)的隨后FIR濾波器17，如圖6A中所示。領先線性插入因數(shù)的領先FIR濾波器15和隨后線性插入因數(shù)的隨后FIR濾波器17以因數(shù)ROM所提供的例如7個因數(shù)對由重新采樣緩沖存儲器13所得到的例如7個數(shù)據(jù)作卷積，以生成256個Fsi數(shù)據(jù)。
圖6B表明這些256個數(shù)據(jù)中的二個相鄰的數(shù)據(jù)。圖6A和6B中被折線所包圍的區(qū)域E1為Tsi/8，而圖6B中被折線所包圍的區(qū)域E2是相隔Tsi/8的256個Fsi的二相鄰數(shù)據(jù)。
然后領先線性插入因數(shù)的領先FIR濾波器15和隨后線性插入因數(shù)的隨后FIR濾波器17將相隔Tsi/256的二相鄰數(shù)據(jù)乘以地址控制信號產(chǎn)生電路25所提供的線性插入因數(shù)。領先線性插入因數(shù)的領先FIR濾波器15和隨后線性插入因數(shù)的隨后FIR濾波器17的濾波輸出在加法電路18進行相加。以此來執(zhí)行圖6C中所示的線性插入。
重復進行過采樣和線性插入，本變換裝置就產(chǎn)生如圖6D中所示的具有采樣頻率Fso的數(shù)據(jù)Dso。
現(xiàn)在解釋線性插入過程。
在線性插入因數(shù)中，具有領先線性插入因數(shù)15和隨后線性插入因數(shù)17。這些線性插入因數(shù)由地址控制信號產(chǎn)生電路25利用將新采樣頻率比Rn New進行累加所得的數(shù)據(jù)串(數(shù)據(jù)值)的低階例如12位來產(chǎn)生。具體說，領先線性插入因數(shù)由低12位的反碼數(shù)據(jù)來給定，而隨后線性插入因數(shù)則由此低12位數(shù)據(jù)給定。
在圖6C中，表明由線性插入因數(shù)乘以二相隔Tsi/256的數(shù)據(jù)Dsa、Dsb所得到的數(shù)據(jù)Dso。
插入電路14的輸出數(shù)據(jù)為8個Fso數(shù)據(jù)。此8個Fso數(shù)據(jù)被導送到重新采樣頻率信號輸出電路19，在此，該8個Fso數(shù)被進行二次采樣以生成4個Fso或2個Fso數(shù)據(jù)。多路器19a選擇此8個Fso、4個Fso或2個Fso數(shù)據(jù)中的一個。
帶限濾波器20為一防止輸出數(shù)據(jù)中產(chǎn)生混雜噪聲的濾波器。如果輸入采樣頻率Fsi高于輸出采樣頻率Fso，就存在有產(chǎn)生混雜噪聲的危險，因而就需要對多路器19a的輸出信號作帶寬限制。
在上述的采樣變換裝置中，控制單元26的采樣頻率比檢測電路24檢測公式(1)所代表的新采樣頻率比Rn New，其中不致引起誤差累積，如圖3中所示，而地址控制信號產(chǎn)生電路25則按照此新采樣頻率比Rn New生成控制重新采用時間地址和插入因數(shù)。從而就可能以本采樣頻率變換電路由插入電路14穩(wěn)定的插入來進行頻率變換而不引起重新采樣緩沖存儲器13中的過溢過下溢，或增加重新采樣緩沖存儲器13的容量。此外，此作為具有采樣頻率Fso的輸出信號的輸出信號Dso是沒有混雜噪音的。
現(xiàn)在說明本發(fā)明的第三實施例。
與上述第一和第二實施例類似，本第三實施例是針對一將輸入信號Dsi的采樣頻率Fsi重新采樣成為具有隨意的采樣頻率Fso的信號Dso的采樣頻率變換裝置，是實現(xiàn)輸入系統(tǒng)與輸出系統(tǒng)完全異步的采樣頻率變換，即采樣頻率是以自由變換比、與輸入和輸出信號間的同步無關地進行的。在下面的描述中，輸入信號Dsi的采樣頻率Fsi被叫做輸入采樣頻率Fsi，而該隨意采樣頻率Fso被稱做輸出采樣頻率Fso。本第三實施例的示意配置可參照說明上述第二實施例的示意配置的圖4加以描述。本第三實施例與第二實施例間之差別在于控制單元26的實際配置和操作。
雖然現(xiàn)在參照圖4并對照圖7-9來說明第三實施例，因上述的原因，下面的說明中主要集中在關于控制單元26的實際結(jié)構(gòu)和操作。
見圖4，本第三實施例的采樣頻率變換電路包括有一8Fs過采樣濾波器12，一重新采樣緩沖存儲器13，插入電路14，控制單元26，一重新采樣頻率信號輸入電路19和一帶限濾波器20?？刂茊卧?6以輸入端22所提供的輸入主時鐘MCKi(＝M·Fsi)對一短時間期限ts和一長時間期限tl內(nèi)，在輸入端23上出現(xiàn)的周期t(＝NTso)進行計數(shù)，以產(chǎn)生此短時間期限ts和長時間期限tL的當前檢測值Rns和Rnl，并根據(jù)此當前檢測值Rns和Rnl及前此當前值一檢測周期的過去檢測值Rns-1和Rnl-1生成短時間期限ts和長時間期限tl內(nèi)的新采樣頻率比Rns New和新采樣頻率比Rnl New。此控制單元還由新采樣頻率比Rns New和新采樣頻率比Rnl New之一生成控制重新采樣緩沖存儲器13的地址信號和插入電路14的插入因數(shù)的控制信號，并根據(jù)所生成的地址信號和控制信號對重新采樣緩沖存儲器13和插入電路14進行控制以產(chǎn)生采樣頻率變換比。
控制單元26具有一采樣頻率比檢測電路24和一地址控制信號產(chǎn)生電路25。采樣頻率比檢測電路24以輸入端22提供的主時鐘MCKi(＝MFi)對由輸入端23輸入的短期限周期ts和長期限周期tl進行計數(shù)來檢測當前采樣頻率比Rns和Rnl值，并根據(jù)此當前采樣頻率比Rns和Rnl來求取該短期限周期ts和長期限周期tl內(nèi)的新采樣頻率比Rns New和Rnl New。地址控制信號產(chǎn)生電路25根據(jù)新采樣頻率比Rns New和Rnl New產(chǎn)生控制插入電路14的插入因數(shù)和重新采樣緩沖存儲器13的地址信號的控制信號。
參看圖7，采樣頻率比檢測電路24包括一短期限計數(shù)器40，用于以輸入端22的輸入主時鐘MCKi對在輸入端23進入的短時間周期ts的采樣周期Ns·Tso進行計數(shù)，和一算術邏輯單元41，用于根據(jù)作為短期限計數(shù)器40的計數(shù)輸出的當前采樣頻率比Rns求取短周期ts時的新采樣頻率比Rns New。檢測電路24還包括一長期限計數(shù)器42，用于以插入端22的輸入主時鐘MCKi對在輸入端23b進入的長時間周期tl的采樣周期NlTso進行計數(shù)，和一算術邏輯單元43，用于根據(jù)作為長期限計數(shù)器42的計數(shù)輸出的當前采樣頻率比Rnl求取此較長周期tl的新采樣頻率Rnl New。此檢測電路24另外還包括有一比較電路44，用于將算術邏輯單元41所得到的短周期ts時的新采樣頻率比Rns New與算術邏輯單元43所得到的長周期tl時的新采樣頻率比Rnl New進行比較，和一選擇電路45，按照比較器電路44的比較結(jié)果來選擇并輸出短周期ts時的新采樣頻率比Rns New或較長周期tl時的新采樣頻率Rnl New之一。
算術邏輯單元41將當前采樣頻率比Rns加倍成2Rns并由其中減除過去采樣頻率比Rns-1，以求得短周期ts時的新采樣頻率比Rns。這就等于增加一當前短周期ts時的新采樣頻率比Rns與先此采樣頻率比Rns當前值一檢測周期的過去檢測值Rns-1間的差值ΔRns，如圖8中所示。就是說，短周期ts的新采樣頻率比Rns New成為Rns NEW＝Rns+ΔRns＝Rns+(Rns+(Rns-Rns-1)＝2Rns-Rns-1…(2)另一方面，算術邏輯單元43將當前采樣頻率比Rnl加倍成2Rnl，并由其中減除過去采樣頻率比Rnl-1以求得長周期tl的新采樣頻率比Rnl New。這就等于增加一當前長周期時的采樣頻率比Rnl與先此采樣頻率比Rnl當前值一檢測周期的過去檢測值Rnl-1間的差值ΔRnl，如圖9中所示。這就是說，長周期tl的新采樣頻率比Rnc New成為RnL NEW＝RnL+ΔRnL＝RnL+(RnL+(RnL-RnL-1)＝2RnL-RnL-1…(3)算術邏輯單元41所得的短期限ts的新采樣頻率比Rns New和算術邏輯單元43所得的長期限Tl的新采樣頻率比Rnl New被送至比較器44。比較器44確定此短期限ts的新采樣頻率比Rns New與長期限tl的新采樣頻率比Rnl New是否在一定的精確度內(nèi)相互一致。就是說，比較電路44對短期限ts的、具有較大位數(shù)的新采樣頻率比Rns New與長期限tl的具有較少位數(shù)的新采樣頻率比Rnc相比較。這一比較是針對取決于新采樣頻率比Rnl New的總位數(shù)和新采樣頻率比Rns New的總位數(shù)的新采樣頻率比Rns New的LSB的予定位數(shù)進行的。在這一狀態(tài)下，此二頻率比值可按照在一予設范圍內(nèi)的可能的一致來加以區(qū)分。當比較電路44發(fā)現(xiàn)新采樣頻率比Rnl New與新采樣頻率比Rns New在予定精度內(nèi)互相一致時，就發(fā)出一選擇控制信號至選擇電路45以選擇并輸出長時間期限的新采樣頻率比Rnl New。相反，在當比較電路44發(fā)現(xiàn)新采樣頻率比Rnl New與新采樣頻率比RnsNew互相不一致時，就發(fā)出一選擇信號去選擇電路45以選擇并輸出短時間期限的新采樣頻率比Rns New。
選擇電路45按照選擇控制信號選擇并輸出長時間期限的新采樣頻率比Rnl New或者短時間期限的新采樣頻率比Rns New。
地址控制信號產(chǎn)生電路25利用一加法電路46和觸發(fā)器電路47對由選擇電路45所選擇的新采樣頻率比Rnl New或新采樣頻率比Rns New進行累加以產(chǎn)生重新采樣緩沖存儲器13的數(shù)據(jù)讀出地址。地址控制信號產(chǎn)生電路25還按照選擇電路45所選定新采樣頻率的Rnl New或新采樣頻率比Rns New，產(chǎn)生針對插入電路14中進行的過采樣所采用的過采樣因子和作線性插入的領先和隨后線性插入因子(LIP·F·L和LIP·F·T)的選擇控制信號，并將所產(chǎn)生信號傳送給插入電路14。
觸發(fā)器電路47最好為一D觸發(fā)器電路。由輸入端48饋入的是與本第三實施例的輸出信號的8Fso采樣頻率保持一致的8Fso時鐘。自然，如果輸出信號的采樣頻率是4Fso或2Fso，則就要傳送4Fso或2Fso時鐘。由輸入端49輸入初始化信號SE。
由于插入電路14的結(jié)構(gòu)和運行與圖4和6中所示的電路相同，所以為簡單起見與之相應的說明從略。
采用本第三實施例的采樣頻率變換裝置，采樣頻率比檢測電路24輸出新采樣頻率比Rnl New或新采樣頻率比Rnl New或新采樣頻率比Rns New，均不具有如圖8或9中那樣的誤差積累，而地址控制信號產(chǎn)生電路25則產(chǎn)生控制重新采樣時間地址或插入因子的控制信號。從而，就可能利用本第三實施例采樣頻率變換電路由插入電路14作平穩(wěn)的插入來執(zhí)行采樣頻率變換而不至在重新采樣緩沖存儲器13中產(chǎn)生過溢或下溢或者增加重新采樣緩沖存儲器13的容量。此外，以一具有采樣頻率為Fso的輸出信號的輸出信號Dso是避免混雜噪聲的。
現(xiàn)在說明第四實施例。
由于本第四實施例如上述的第三實施例不同之處僅在控制單元26方面，所以為簡單起見，在下面的敘述中將不對其余部件再作說明。
采用此第四實施例，在構(gòu)成控制單元26的采樣頻率比檢測電路24中省略掉長期限計數(shù)器42，如圖10中所示，而代之以提供以短期限計數(shù)器40的長期限計數(shù)器42，如上述第三實施例中那樣。
作為具有短期限計數(shù)器的短期限采樣頻率檢測電路53的輸出的新采樣頻率比Rns New，不僅被饋送到比較電路57和選擇電路58，還送至加法電路54。原本在地址控制信號產(chǎn)生電路25中所采用的加法電路54，如圖7中所示的加法電路中那樣，可加以分時利用。這樣，加法電路54利用一累加鎖存器55對新采樣頻率比Rns New的值進行累加以相適應地生成新采樣頻率比Rnl New。這一新采樣頻率比RnlNew通過一長期限鎖存器56被送至比較器電路57和選擇電路58。
這樣，利用本第四實施例，比較器電路57確定根據(jù)對輸入端52上的輸入信號的采樣頻率Fsi加以計數(shù)所得的計數(shù)輸出的短期限新采樣頻率比Rns New與利用加法電路54和累加鎖存器55對新采樣頻率比Rns New進行累加以及利用長期限鎖存器56的分頻時鐘加以計數(shù)所得到的長期限tl時的新采樣頻率比Rnl New是否在予設的精度內(nèi)相一致，而選擇電路58則在相一致或不相一致的情況下分別選定和輸出新采樣頻率比Rnl New或新采樣頻率比Rns New。時鐘分頻器51對輸入端50所提供的基準時鐘進行分頻，將所得的分頻時鐘傳送到短期限采樣頻率比檢測電路53，累加鎖存電路55和長期限鎖存電路56。從而就可能采用本第四實施例的采樣頻率變換電路省略掉長期限計數(shù)器，用插入電路14作平穩(wěn)定的插入來進行頻率變化，而不致引起重新采樣緩沖存儲器中的過溢和下溢或者增加重新采樣緩沖存儲器的容量。面且，此以具有采樣頻率Fso的輸出信號作為輸出信號Dso避免了混雜噪聲。
現(xiàn)在解釋第五實施例。
在本第五實施例中，圖5中的第二實施例的采樣頻率比檢測電路24被作成如圖11中所示。
借助在本第五實施例采樣頻率變換裝置中所采用的采樣頻率比檢測電路24，將一在當前檢測周期之前一檢測周期的過去檢測得的值由二倍當前采樣頻率比Rn中減去以求得一新的采樣頻率比Rn New。
由此，本第五實施例中，由一基準采樣頻率比檢測電路63以分頻時鐘對輸入端62上的輸入信號的采樣頻率Fsi加以計數(shù)以產(chǎn)生當前采樣頻率比Rn，然后將其通過D觸發(fā)器電路64和一反相電路65送往加法電路67，并由此加法電路通過一移位器66加到采樣頻率比Rn。移位器66產(chǎn)生二倍于當前頻率比的頻率比值，即2Rn，在觸發(fā)器電路64和反相電路65產(chǎn)生一頻率比值-Rn-1，它與前此當前采樣頻率Rn一檢測周期的頻率比值Rn-1的符號相反。這樣，加法電路67所進行的算術運算就如等式(1)所示。時鐘分頻器61將輸入端60輸入的由基準時鐘CR分頻而得的分頻時鐘信號，導送至基準采樣頻率電路63和D觸發(fā)器電路64。
這樣，利用本第五實施例，由輸入采樣頻率Fsi和輸出采樣頻率Fso測量當前采樣頻率比Rn，并根據(jù)當前檢測值Rn和過去檢測值Rn-1來求得新采樣頻率比Rn New。因為利用地址控制信號產(chǎn)生電路25由新采樣頻率比Rn New能夠不致產(chǎn)生如圖3中那樣的誤差積累地產(chǎn)生重新采樣時間地址，因而就能由插入電路14以平穩(wěn)地插入來進行采樣頻率變換而不會在重新采樣緩沖存儲器中產(chǎn)生過溢或下溢或者增加重新采樣緩沖存儲器13的容量。
現(xiàn)在介紹第六實施例。
在本第六實施例中，圖5所示的第二實施例中所采用的采樣頻率比檢測電路24被作成如圖12中所示那樣。
基準采樣頻率比檢測電路73依靠由輸入端72的輸入信號的采樣頻率Fsi經(jīng)分頻器71進行分頻得到的分頻時鐘進行計數(shù)來檢測當前采樣頻率比Rn。此當前采樣頻率比Rn經(jīng)由一D觸發(fā)器電路70和一反相器電路75被饋送到一加法電路76，在此它被加到當前采樣頻率比Rn。D觸發(fā)器電路74和反相器電路75產(chǎn)生一符號與在當前值Rn之先一檢測周期的值Rn-1相反的頻率比值Rn-1。這樣，加法電路76即輸出當前采樣頻率Rn與先此當前值Rn一檢測周期的采樣頻率比Rn-1之差ΔRn。
差值ΔRn被送到乘法電路77和加法電路80。乘法電路77將差值ΔRn與一系數(shù)K(k＜1)相乘，并將所得乘積送往加法電路78。加法電路80將D觸發(fā)器82的輸出信號累加到差值ΔRn，如下面所述。
加法電路80的輸出信號被饋送給乘法電路81，以便被乘以(1-k)。乘法電路81的輸出信號被送至D觸發(fā)器82，后者再根據(jù)由時鐘分頻器71提供的分頻時鐘對乘法電路81的輸出信號進行計數(shù)，輸出一先此當前比值m檢測周期的比值。這樣，由加法電路80、乘法電路81和D觸發(fā)器電路82就組成一反饋電路，用來求取一無穹級數(shù)(1-k)m(ΔRn-m)。
此反饋電路的無穹級數(shù)(1-k)m(ΔRn-m)加在加法電路78被加進乘法電路77所得的運算結(jié)果KΔRn。加法電路78的加算結(jié)果被送入加法電路79，將加法電路78的加算輸出加到當前采樣頻率比Rn以輸出新的采樣頻率比Rn New。
時鐘分頻器71將由對輸入端70所輸入的基準時鐘加以分頻所得的分頻時鐘導向采樣頻率比檢測電路73、觸發(fā)器電路74和觸發(fā)器電路82。
因而，采用第六實施例，由輸入采樣頻率Fsi和數(shù)據(jù)采樣頻率Fso測量出當前采樣頻率值Rn，由D觸發(fā)器74和反相電路75所得的KΔRn被合加進無穹級數(shù)(由加法電路80、乘法電路81和觸發(fā)器82組成的反饋電路的輸出 的總和，由m＝1至m＝無穹大)以給出由下式(4)所表明的新采樣頻率比Rn NewRn.NEW=Rn+kΔRn+Σm=1m(1-k)m(ΔRn-m)]]>其中ΔRn-Rn-1和K＜1。
采用本第六實施例，新采樣頻率比Rn New被輸出到地址控制信號發(fā)生電路25。由于地址控制信號發(fā)生電路25有可能由新采樣頻率比Rn New不致帶來誤差累加地生成重新采樣時間地址(如圖13)，因而就能夠依靠插入電路作平穩(wěn)的插入來進行采樣頻率變換而不致引起重新采樣緩沖存儲器13中的過溢或下溢或者在增加此重新采樣緩沖存儲器13的容量。
現(xiàn)在參照圖14說明第七實施例。
第七實施例包括有用于存放輸入端101輸入的輸入采樣頻率為Fsi的輸入信號Dsi的重新采樣緩沖存儲器102，和一用于插入由重新采樣緩沖存儲器102讀出的信號的插入電路103。此第七實施例還有一采樣頻率比檢測電路107和一控制器108。頻率比檢測電路檢測輸入端105提供的輸入采樣頻率Fsi與輸入端106來的輸出采樣頻率Fso在一短時間周期內(nèi)和一長時間周期內(nèi)之比值?？刂破?08按照檢測電路107所得出的短時間周期內(nèi)的采樣頻率比和長時間周期內(nèi)的采樣頻率比來控制重新采樣緩沖存儲器102和插入電路103。由控制器108控制其插入操作的插入電路103存輸出端104輸出具有給出采樣頻率Fso的信號Dso。
采樣頻率比檢測電路107檢測采樣頻率比Rs和采樣頻率比Rl，它的分別為短時間周期內(nèi)和長時間周期內(nèi)輸入采樣頻率Fsi與輸出采樣頻率Fso之比。
采樣頻率比檢測電路107檢測短時間周期內(nèi)的采樣頻率比Rs與長時間周期內(nèi)采樣頻率比Rl是否在予定的精度內(nèi)相互一致。此檢測電路107在相一致和不相一致的情況下分別選定為檢測長時間周期的采樣頻率比Rl和為檢測短時間周期的采樣頻率比Rs，并將所選定的值輸出到控制器108。
控制器108根據(jù)采樣頻率比檢測電路107所發(fā)送出的采樣頻率比值Rl或Rs產(chǎn)生作為數(shù)據(jù)讀出地址的重新采樣時間地址，傳送到重新采樣緩沖存儲器102。另一方面，控制器108按照采樣頻率比Rl或Rs產(chǎn)生用于插入電路103執(zhí)行過采樣中所應用的過采樣因子和領先和隨后線性插入因子的選擇控制信號，并將所產(chǎn)生信號傳送給插入電路103。
插入電路103根據(jù)上述重新采樣時間地址由重新采樣緩沖存儲器讀出所需的數(shù)據(jù)，由例如進行FIR濾波來產(chǎn)生二相鄰的與重新采樣時間地址相關的，高階插入數(shù)據(jù)，同時對所得數(shù)據(jù)作線性插入處理并對所得數(shù)據(jù)加以互相總合來產(chǎn)生具有輸出采樣頻率Fso的信號Dso。
采樣頻率比檢測電路107檢測短時間周期內(nèi)的采樣頻率比Rs與長時間周期內(nèi)采樣頻率比Rl是否在予設精度內(nèi)相互一致。檢測電路107在相一致和非一致的情況下分別選定在長時間周期內(nèi)檢測的采樣頻率比Rl和在短時間周期內(nèi)檢測的采樣頻率比Rs，并將選定值輸出給控制器108。
如果在一短時間周期ts內(nèi)檢測輸入采樣頻率Fsi與輸出采樣頻率Fso間之比的話，誤差Es就如圖15中的A那樣變得較小，從而使得能對誤差作高速反應。但是分辨率的減小使之難以保持高的準確性。相反，如果輸入采樣頻率Fsi和輸出采樣頻率Fso間之比在長時間周期tl內(nèi)檢測，誤差El就變得較大，如圖15中的B所示，從而使得能有高分辨率和準確度，雖然此時難以達到對誤差的高速反應。為此，采樣頻率比檢測電路107檢測短時間周期內(nèi)的采樣頻率比Rs與長時間周期內(nèi)的采樣頻率比Rl是否在予定的精確度內(nèi)相互一致。檢測電路107在相一致與非一致的情況下分別選定在長時間周期內(nèi)檢測的采樣頻率比Rl和在短時間周期內(nèi)檢測的采樣頻率比Rs，并將所選定的值輸出至控制器108。
這種在予定精度內(nèi)的檢測可以僅僅對一定范圍的比特位進行短時間周期內(nèi)的采樣頻率比Rs與長時間周期內(nèi)的采樣頻率比Rl間的比較來實現(xiàn)。例如，在以數(shù)字量來處理采樣頻率比中，這種比較是針對對應于采樣頻率比Rs的總位數(shù)的采樣頻率比Rl中高位端予定數(shù)量的畢特位與畢特位數(shù)較少的采樣頻率比Rs的總位數(shù)之間進行的。
結(jié)果，本第七實施例的采樣頻率變換裝置就取決于采樣頻率比在高速重新采樣時間地址產(chǎn)生與高精度重新采樣時間地址產(chǎn)生之間來回轉(zhuǎn)換，在如果采樣頻率的變化不在予定精度之內(nèi)時按照高精度時產(chǎn)生的重新采樣時間地址執(zhí)行采樣頻率變換，而在如果采樣頻率的變化在予定的精度之內(nèi)時則按照高速度時產(chǎn)生的重新采樣時間地址執(zhí)行采樣頻率變換。從而按本第七實施例就有可能防止重放音頻信號因采樣頻率不同而使質(zhì)量惡化，并實現(xiàn)自由地改變采樣頻率的混合。
現(xiàn)在對照圖16和17說明第八實施例。
本第八實施例包括有一8Fsi過采樣濾波器112，用于對圖16中輸入端111上的輸入信號Dsi作過采樣，輸入采樣頻率為Fsi而過采樣則為8Fsi；和一過采樣緩沖存儲器113，用于由該8Fsi寫入和讀出8Fsi輸入信號。此第八實施例還包括有一插入由重新采樣緩沖存儲器113讀出的信號的插入電路114，和一采樣頻率比檢測電路124。采樣頻率比檢測電路124在短時間周期和長時間周期內(nèi)檢測在分辨率上被改善了的采樣頻率比，其操作是以等于加在輸入端122的采樣頻率Fsi的整數(shù)倍的輸入基準時鐘(等于M·Fsi的輸入主時鐘MCKi)對等于加在輸入端123上的輸出采樣頻率Fso的周期的N倍的輸出采樣周期t(t＝NTso)加以計數(shù)。此第八實施例還包括有一控制器125，一重新采樣頻率信號輸出電路119和一帶限濾波器120?？刂破?25按照采樣頻率比檢測電路124所檢測得的短時間周期內(nèi)或長時間周期內(nèi)的采樣頻率比來控制重新采樣緩沖存儲器113和插入電路114。重新采樣頻率輸出電路119對插入操作受控制器125控制的插入電路114的輸出信號的采樣頻率進行二次采樣，將采樣頻率變換成等于插入電路114的輸出信號的頻率的2、4和8倍的輸出采樣頻率Fso，并選擇等于2、4和8倍的輸出采樣頻率Fso中之一。帶限濾波器120限定重新采樣頻率信號輸出電路119的輸出信號的帶寬，并在輸出端121輸出具有輸出采樣頻率Fso的輸出信號Dso。
由8Fsi過采樣濾波器112產(chǎn)生的具有采樣頻率8Fsi的數(shù)字信號，如上所述，被傳送到重新采樣緩沖存儲器113。此重新采樣緩沖存儲器113是一20位64字的緩沖RAM，因而具有八倍輸入采樣頻率時間大小的采樣頻率時間。
參照圖17，采樣頻率比檢測電路124包括有一短期限計數(shù)器130，用于以在輸入端122饋入的輸入主時鐘MCKi對進入輸入端123a的短時間周期ts時的整數(shù)倍采樣周期NsTsc進行計數(shù)，和一鎖存器131，用于鎖存短期限計數(shù)器130根據(jù)采樣周期NsTsc的計數(shù)輸出。采樣頻率比檢測電路124包括有一長期限計數(shù)器132，用于以在輸入端122饋入的輸入主時鐘MCKi對進入輸出端123b的長時間周期時的整數(shù)倍采樣周期NlTsc進行計數(shù)，和一鎖存器133，用于鎖存長期限計數(shù)器132根據(jù)采樣周期NlTsc的計數(shù)輸出。采樣頻率比檢測電路124還包括有一比較器電路134，用于進行鎖存器131的鎖存輸出對鎖存器132的鎖存輸出的比較，和一選擇電路135用于按照比較器電路134的比較結(jié)果選擇并輸出控制125的鎖存輸出之一。
短期限計數(shù)器130以輸入主時鐘MCKi在采樣周期NsTsc進行計數(shù)，而鎖存器131鎖存計數(shù)結(jié)果，以求取短時間周期ts內(nèi)的采樣頻率比R5。另一方面，長期限計數(shù)器132以輸入主時鐘MCKi在采樣周期NlTsc進行計數(shù)，而鎖存器133鎖存計數(shù)結(jié)果，以求取長時間周期tl內(nèi)的采樣頻率比Rl。這就是說，在鎖存器131時的鎖存周期為短期限ts，而在鎖存器133的鎖存周期則為長期限tl。這些鎖存周期ts和tl的選擇是要使得采樣頻率比Rs與在假設的最大輸入/輸出采樣頻率比變化比期間的采樣頻率比RL的實際時間方面的誤差相一致。
同時，輸入主時鐘MCKi具有較之采樣周期NsTso或NLTso高得多的速率，其頻率為輸入采樣頻率的M倍，M為整數(shù)。
比較電路134確定采樣頻率比Rs是否在予定精度內(nèi)與采樣頻率比RL相一致。如果比較器電路134發(fā)現(xiàn)采樣頻率比Rs是或不是與采樣頻率比相一致，即發(fā)出相應的選擇控制信號至選擇電路135。
選擇電路135按照比較器電路134發(fā)出的選擇控制信號選定并輸出來自鎖存器131或鎖存器133的采樣頻率比Rs或RL。
比較器電路134對具有較大位數(shù)的采樣頻率比Rl與具有較小位數(shù)的采樣頻率比Rs進行比較。為進行這一比較，將采樣頻率比RL的由MSB至一對應于采樣頻率比Rs的總位數(shù)的予定位的一段畢特位與采樣頻率比Rs全部比特位相比較。從而能檢測予定范圍內(nèi)的可能的一致性。如比較電路134發(fā)現(xiàn)采樣頻率比Rs與予定范圍內(nèi)的采樣頻率比Rl相一致，此比較電路就發(fā)出選擇控制信號命令選擇電路135選擇和輸出較長周期tl的采樣頻率比Rl。另一方面，如比較器電路134發(fā)現(xiàn)采樣頻率比Rs不與予定范圍內(nèi)的采樣頻率比Rl相一致，比較器電路就發(fā)出選擇控制信號，命令選擇電路135選擇并輸出較短周期ts的采樣頻率比Rs。
選擇電路135按照上述的兩個來自比較器電路134的選擇控制信號，將較長周期tl的采樣頻率比Rl或較短周期ts的采樣頻率比Rs輸出給控制器125的加法單元136。
參見圖17，控制器125利用加法電路136和觸發(fā)器電路139對來自采樣頻率比檢測電路124的采樣頻率比Rs或Rl進行累加，以產(chǎn)生重新采樣緩沖存儲器113的數(shù)據(jù)讀出地址。另一方面，控制器125借助加法電路136和觸發(fā)電路139所產(chǎn)生控制信號，用來選擇對插入電路114的過采樣因子，和領先及隨后的線性插入因子(LIP·F·L及LIP·F·I·)。
以上的讀出地址、過采樣因子選擇控制信號和線性插入因子分別由控制器25作為高位區(qū)、中間位區(qū)和低位區(qū)輸出。
觸發(fā)器電路137最好為一D觸發(fā)器。由輸入端138提供的8Fso時鐘為此第八實施例的輸出信號的采樣頻率8Fso保持一致。如果所采用的輸出信號的采樣頻率為4或2Fso，就提供4或2Fso時鐘，同時在輸入端35輸入初始化信號SE。
參照圖16，插入電路114包括有一領先線性插入因子的領先FIR濾波器L(LIP·F·L·)15和一隨后線性插入因子的隨后FIR濾波器(LIP·F·T·)17，用于對地址控制信號發(fā)生電路25按照控制器125所提供的作為數(shù)據(jù)讀出地址的重新采樣時間地址由重新采樣緩沖存儲器113讀出的數(shù)據(jù)進行過采樣，以及對數(shù)據(jù)作線性插入處理。此插入電路還具有一因子ROM116，提供過采樣因子給領先線性插入因子的領先FIR濾波器115和隨后線性插入因子的隨后FIR濾波器117，和一加法電路118，用于將領先線性插入因子的領先FIR濾波器115的輸出信號與隨后線性插入因子的隨后FIR濾波器117的輸出信號相加。因子ROM16具有例如32位7字的過采樣因子。
插入電路14的輸出數(shù)據(jù)為8Fso數(shù)據(jù)。此8Fso數(shù)被導引至一重新采樣頻率信號輸出電路119，對該8Fso數(shù)據(jù)作二次采樣以產(chǎn)生4Fso或2Fso數(shù)據(jù)。多路器119a由8Fso、4Fso或2Fso數(shù)據(jù)中選擇一個。
帶限濾波器120為一防止輸出數(shù)據(jù)中產(chǎn)生混雜噪聲的濾波器。如果輸入采樣頻率Fsi大于輸出采樣頻率Fso，就存在著產(chǎn)生混雜噪聲的危險，因此需對限定多路器119a的輸出信號的帶寬。
這樣，本第八實施例采樣頻率變換裝置就根據(jù)采樣頻率比在高速度重新采樣時間地址產(chǎn)生與高精度重新采樣時間地址產(chǎn)生之間進行轉(zhuǎn)換，即在當采樣頻率不存在很大變化時，執(zhí)行高精度采樣頻率變換，而在當采樣頻率發(fā)生重大變化時執(zhí)行高速采樣頻率變換，從而保證了在高精度變換和高速度變換這兩個內(nèi)在并不相容的變換之間的兼容性。
現(xiàn)在參照圖18說明第九實施例。
在本實施例中，具有短期限計數(shù)器的短期限采樣頻率比檢測電路143的采樣頻率比Rs，以分時利用為控制器產(chǎn)生重新采樣時間地址的加法電路144來進行累加，以產(chǎn)生相適應的采樣頻率比Rn而無須單獨地設置如第八實施例中那樣的短期限計數(shù)器130和長期限計數(shù)器132，從而就可能省去長期限計數(shù)器。
也就是說，采用本第九實施例，比較器電路147檢測由按照時鐘分頻器141所給出的時鐘對輸入端142上的輸入信號的采樣頻率加以計數(shù)所求得的短周期ts內(nèi)的采樣頻率比Rs，與利用加法電路144和累加鎖存器145將采樣頻率Rs進行累加然后再由長期限鎖存器146利用分頻時鐘加以計數(shù)所得到的長周期tl內(nèi)的采樣頻率比Rl是否一致。在不相一致的情況下，選擇電路148就選定長周期tl內(nèi)的采樣頻率比Rl，而在相一致的情況下選擇電路148則選擇短周期ts內(nèi)的采樣頻率比Rs。被選定的頻率比輸出至一控制器。應指出的是，時鐘分頻器141對由輸入端140進入的基準時鐘CR加以分頻，并將由此產(chǎn)生的時鐘導引至短期限頻率比檢測電路143、累加鎖存器電路145和長期限鎖存電路146。
這樣，本第九實施例就省去了長期限計數(shù)，并能促成采樣頻率比在重新采樣時間地址的高精度產(chǎn)生和高速度產(chǎn)生之間作適應性轉(zhuǎn)換即按照采樣頻率方面是否存在有重大變化的情況來分別執(zhí)行高精度采樣頻率變換和高速度采樣頻率變換。
同時，圖19中示意作出的環(huán)狀緩沖存儲器可被用作第一至第九實施例中所用的重新采樣緩沖存儲器2、13、102和113。
這就是說，重新采樣緩沖存儲器2、13、102和113可以組構(gòu)成如圖19中所示的環(huán)狀8Fs 20位64字的數(shù)據(jù)重新采樣緩沖存儲器。下面解釋對此環(huán)狀8Fs數(shù)據(jù)重新采樣緩沖存儲器的控制方式。
在第一至第九實施例中，由此環(huán)狀8Fs數(shù)據(jù)重新采樣緩沖存儲器寫入和讀出數(shù)據(jù)由存儲器控制信號產(chǎn)生電路8和25以及控制器108和125進行控制。這樣，圖14和16中所示的控制器108和125就給每一個均設計成8Fs數(shù)據(jù)重新采樣環(huán)形緩沖存儲器的重新采樣緩沖存儲器102、113提供數(shù)據(jù)讀出和數(shù)據(jù)寫入地址，同時也按照由采樣頻率比檢測電路107、124所檢測得的采樣頻率比提供數(shù)據(jù)讀出地址到重新采樣緩沖存儲器102、113，以控制重新采樣緩沖存儲器102、113的寫入和讀出。這樣，控制器108、125和采樣頻率比檢測電路107、124就代表存儲器地址控制器控制重新采樣緩沖存儲器102、113的地址和插入電路控制插入電路103、114。
參照圖20說明由采樣頻率比檢測電路124和控制器125組成的存儲器地址控制裝置。
存儲器地址控制裝置對為連續(xù)地在記錄載體上記錄和再現(xiàn)數(shù)據(jù)作成環(huán)形緩沖存儲器的重新采樣緩沖存儲器113的地址進行控制，其讀出地址相對于寫入地址間之差可以任意改變。主地址控制裝置包括有一控制器125，它由一檢測寫入地址和讀出地址間之差的地址差檢測電路132和一對讀出地址實現(xiàn)優(yōu)化控制來控制由地址差檢測電路132檢測得的地址差的地址優(yōu)化控制電路134組成，以及一采樣頻率比檢測電路124。
采樣頻率比檢測電路124具有一計數(shù)器130，用來按由輸入端122提供的輸入主時鐘MCK。對進入輸入端123的時間周期t中的多重采樣周期NTso進行計數(shù)，和一鎖存器131用來鎖存計數(shù)器130根據(jù)多重采樣周期NTso的計數(shù)輸出。
計數(shù)器130按輸入主時鐘MCKi對多重采樣周期NTso加以計數(shù)，并由鎖存器131鎖存計數(shù)結(jié)果來求取周期t中的當前采樣頻率比R。
控制器125除地址差檢測電路132和地址優(yōu)化控制電路134外，還包括含有一加法電路135用于按照地址差檢測電路132檢測得的地址差將地址優(yōu)化控制電路135的輸出信號加到來自鎖存器131的采樣頻率比R，一加法電路136對加法電路135的加算輸出進行累加，以及一觸發(fā)器電路137。
觸發(fā)器電路137最好為一D觸發(fā)器。輸入端138輸入8Fso時鐘以保持與第二實施例的輸出信號的采樣頻率8Fso一致。如果輸出信號的采樣頻率為4或2Fso，則輸入4或2Fso時鐘，并在輸入端139輸入一初始化信號SE。
地址差檢測電路132將由圖21中所示的反相器140得到的寫地址加到讀出地址以求得讀出地址和寫入地址間之差。這種讀出地址與寫入地址間之差為一表明重新采樣緩沖存儲器113的裕量的量度。如果地址差殆盡，就表明重新采樣緩沖存儲器113中出現(xiàn)過溢狀態(tài)。
地址差優(yōu)化控制電路134是一個用于優(yōu)化讀出地址的控制電路，以使由地址差檢測電路132檢測得的地址差能被控制到一理想的值，它由一區(qū)域解碼和鎖存器134a、一D觸發(fā)器134b和一地址優(yōu)化編碼器134c構(gòu)成，如圖21中所示。
地址差優(yōu)化控制電路134對地址差檢測電路132所檢測得的地址差進行解碼，并使得區(qū)域解碼和鎖存器134a及D觸發(fā)器134b鎖存和監(jiān)測某一周期中相對于寫/讀出地址差的一絕對值最大點CT的該被檢測得的地址差所占據(jù)的區(qū)域。地址差優(yōu)化控制電路134按照所監(jiān)測結(jié)果在地址優(yōu)化編碼器134c中產(chǎn)生一校正值，此值將被加法電路135加到采樣頻率比檢測電路124所檢測得的采樣頻率比R。
例如說，如果重新采樣緩沖存儲器13是一個具有20位64字容量的環(huán)形8Fs數(shù)據(jù)重新采樣緩沖存儲器，如圖19中所示，存儲器地址控制裝置對讀出地址Ar加以控制以使得數(shù)據(jù)寫地址Aw和數(shù)據(jù)讀出地址Ar能以相位差180°和32個字差運行。同時，存儲器地址控制裝置具有八個以4FsiT點作為CT的FsiT數(shù)據(jù)范疇地址。
如果由地址差檢測電路132檢測得的地址差在由CT-0.5FsiT到CT+0.5FsiT的范圍內(nèi)，亦即在180°±0.5Tsi(±8Fsi采樣)的范圍內(nèi)(圖22的橫座標口)，則存儲器地址控制裝置的地址優(yōu)化控制電路134就輸出0輸出校正值到加法電路135。這樣，存儲器地址控制裝置就僅僅利用加法電路136和D觸發(fā)器電路137來對采樣頻率比檢測電路124所檢測得的采樣頻率比R進行累加以生成存儲器讀出地址。如果由地址差檢測電路132所檢測得的地址差不在由CT-0.5FsiT到CT+0.5FsiT的范圍內(nèi)，亦即不在180±0.5Tsi(±8Fsi采樣)的范圍內(nèi)，地址優(yōu)化控制電路134就將由地址優(yōu)化編碼器134c得的校正值加到采樣頻率比R，依靠增加或減小讀出地址，直至地址差的絕對值成為等于最大值CT(＝180°)。另外，電路132利用加法電路136和D觸發(fā)器電路137對校正值進行累加來產(chǎn)生存儲器讀出地址。
具體說，如果由地址差檢測電路132所檢測得的地址差處在由CT-0.5FsiT至2FsiT(如圖21中橫座標口所示)的范圍內(nèi)，地址優(yōu)化控制電路134就在加法電路135中將一校正值加到采樣頻率比R。此校正值被設置得成為一虛設的讀出地址即虛擬讀出地址的LSB的兩倍。如果地址差為由CT-2FsiT至CT-2FsiT，此電路134就將一由虛擬地址的LSB的256倍優(yōu)化得的校正值加到采樣頻率比R。如果地址差為CI-3FsiT至CT-2FsiT，電路135就將由虛擬地址的LSB的32768倍優(yōu)化得的校正值加到采樣頻率比R。
另一方面，如果地址差檢測電路132檢測得的地址差在由CT+0.5FsiT至CT+2FsiT的范圍內(nèi)，地址優(yōu)化控制電路134就在加法電路135中將由虛擬地址的LSB的兩倍優(yōu)化得的經(jīng)反相的校正值加到(即實際上為減去)采樣頻率比R。如果地址差在由CT+2FsiT至CT+3FsiT的范圍內(nèi)，地址優(yōu)化控制電路134就在加法電路135中將由虛擬地址的LSB的256倍優(yōu)化得的經(jīng)過反相的值加到(實際是減去)采樣頻率比R。另一方面，如果地址差在由CT+3FsiT至CT+4FsiT的范圍內(nèi)，地址優(yōu)化控制電路134就在加法電路135中將由虛擬地址的LSB的32768倍所優(yōu)化得的經(jīng)過反相的校正值加到(實際上是減去)采樣頻率比R。
這就是說，地址優(yōu)化控制電路134對讀出地址進行校正直到其相位差成為等于180°，為實現(xiàn)這一目的，在當?shù)刂凡顧z測電路132所檢測得的地址差，亦即讀出相位，由180±0.5Tsi偏離到±2Tsi時，在由虛擬讀出地址的LSB起的第二位上加或減1，在當讀出相位由180±2Tsi偏離到180±3Tsi或更高時，在虛擬地址的第八位上加或減1，而在當讀出相位偏離180±3Tsi或更高時則在第15位上加或減1。
這樣，存儲器地址控制裝置在接通電源期或者在輸入信號或輸出信號采樣頻率轉(zhuǎn)換期間當讀出地址相位大大超前或滯后時采用大的校正值設置高速度時的理想相位，而在采樣頻率變化期間當?shù)刂废辔辉谥械瘸潭壬铣盎驕髸r則利用適中的校正值不對信號干優(yōu)地設定理想相位。另一方面，如果地址相位僅僅稍有超前或滯后，存儲器地址控制裝置就用一小校正值來設定不干擾信號的理想相位。這就是說，依據(jù)信號的偏離狀態(tài)來取用理想校正值就能夠相兼容地進行高速度變換和高精度變換。
權利要求
1.一將輸入信號的采樣頻率變換成一隨意的采樣頻率的裝置，其特征是包括具有寫地址與做隨意變化的讀出地址間差的存放輸入信號的存儲裝置；和對由所述存儲裝置讀出的信號作插入處理的插入裝置；和按照輸入信號的采樣頻率與該隨意的采樣頻率間的采樣頻率比對由所述存儲裝置讀出加以控制的存儲器地址控制裝置。
2.根據(jù)權利要求1所述的裝置，其特征在于，所述存儲器地址控制裝置具有檢測寫地址和讀出地址間之差的地址差檢測裝置和對所述地址差檢測裝置檢測得的地址差進行優(yōu)化控制的地址優(yōu)化控制裝置。
3.根據(jù)權利要求1所述的裝置，其特征在于，所述存儲器地址控制裝置的地址優(yōu)化控制裝置，根據(jù)所述地址差檢測裝置檢測的地址差的絕對差產(chǎn)生讀出地址。
全文摘要
一種采樣頻率變換裝置,其中:存儲器單元存放具有采樣頻率Fsi的輸入信號Dsi;一插放單元對由存儲單元讀出的信號作插入處理;一采樣頻率比檢測單元檢測輸入采樣頻率Fsi和輸出采樣頻率Fo間的當前采樣頻率比Rn,并根據(jù)該當前采樣頻率比Rn和一先此當前檢測得值一檢測周期的過去檢測得值R
文檔編號G11B20/14GK1365051SQ0113741
公開日2002年8月21日 申請日期1995年1月26日 優(yōu)先權日1994年1月26日
發(fā)明者安田信行 申請人:索尼公司