專利名稱：數(shù)據(jù)解碼的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于產(chǎn)生誤差信號的裝置，涉及用于產(chǎn)生概率信號的裝置，以及涉及包含所述裝置的Viterbi解碼器。
對于數(shù)據(jù)容量較大的光盤的需求正在繼續(xù)增加。此外，期望從光盤讀取數(shù)據(jù)的速度更快。這兩點(diǎn)要求都是由于日益增加的使用視頻光學(xué)存儲介質(zhì)和高速數(shù)據(jù)應(yīng)用而出現(xiàn)的，并且這兩方面的應(yīng)用都要求其性能遠(yuǎn)比最初音頻小型光盤應(yīng)用中達(dá)到的高。因此，需要一種方法，它用于以給定介質(zhì)的物理、機(jī)械、光學(xué)和電子性能能夠達(dá)到或者接近能夠達(dá)到的數(shù)據(jù)速率恢復(fù)數(shù)據(jù)。
一種結(jié)論就是在從光盤讀取數(shù)據(jù)時，提高數(shù)據(jù)通道中碼間干擾電平。在US-A-5661709和US-A-5450389中已經(jīng)公開了使用Viterbi解碼器從光盤讀取數(shù)據(jù)的方法。這些文件公開一種裝置，其中，輸入信號在A/D轉(zhuǎn)換器中數(shù)字化，并且所有的處理都是在數(shù)字域中實(shí)現(xiàn)。當(dāng)前設(shè)計(jì)的DVD系統(tǒng)具有以十六倍于標(biāo)準(zhǔn)速度將數(shù)據(jù)解碼的能力，這表示通道的比特速率超過400Mb/s。因此，它就要求以非常高的速率處理數(shù)字信號，從而導(dǎo)致成本的增加。
本發(fā)明的一個目的是提供一種特別是(但不是唯一的)用于從光盤高速讀取數(shù)據(jù)的解碼器，它不需要使用高速數(shù)字信號處理器。
本發(fā)明提供一種產(chǎn)生誤差信號的裝置，所述誤差信號表示在采樣瞬間輸入信號電壓電平和輸入信號電壓電平的估算值之間的差異，所述裝置包括第一和第二互導(dǎo)器；用于將輸入信號饋送到第一互導(dǎo)器的輸入的裝置；用于將估算值饋送到第二互導(dǎo)器的輸入端的裝置；以及用于形成第一和第二互導(dǎo)器的輸出信號之間的差異的模數(shù)的差分電路，所述差分電路的輸出提供誤差信號。
Viterbi解碼器的必要部分是一種用于導(dǎo)出在采樣瞬間輸入信號和所述信號可能具有的有效值之間的差值的裝置。上一節(jié)中說明的裝置使得能夠確定表示這兩個值之間的差值的模數(shù)的誤差信號。
在光盤重放機(jī)中，例如DVD重放機(jī)中，光學(xué)系統(tǒng)的物理孔徑是這樣的，以便一個比特周期要比光電二級管系統(tǒng)的總響應(yīng)時間短很多，這樣，就會出現(xiàn)碼間干擾。在當(dāng)前的激光光盤記錄中，存在一個最小的、在數(shù)據(jù)編碼(d-限制)中允許使用的連續(xù)“1”或“0”的數(shù)目。當(dāng)前，所述數(shù)目為三，也就是說在任何數(shù)據(jù)序列中必須包括最少三個連續(xù)的“1”或者三個連續(xù)的“0”。這將導(dǎo)致信號波形受頻段的限制，但是它的波峰和波谷電平是同一值比特?cái)?shù)目的函數(shù)。僅僅利用三個連續(xù)的“1”實(shí)現(xiàn)的峰值將低于存在許多連續(xù)的“1”(在DVD標(biāo)準(zhǔn)中，允許多達(dá)17個)的情況。只有三個連續(xù)比特具有相同值的序列，即，01110和10001通稱為I3狀態(tài)。因此，存在輸入信號可能具有的依賴于接收到的比特序列的一些(在此情況下，如果假設(shè)對稱的通道特性，則是12或者8)有效電平。所述裝置使得能夠獲取輸入信號電壓和有效值的估算值之間的誤差，并接著將其用于確定最可能的數(shù)據(jù)序列。
所述裝置還可以包括形成概率信號的電流減法器，所述概率信號表示輸入信號是具有所述估算值的信號的概率；連接到減法器的第一輸入端的基準(zhǔn)電流源和連接到減法器的第二輸入端的誤差信號，減法器的輸出提供概率信號。
在把輸入信號與一些估算值或基準(zhǔn)電平比較的這種情況下，產(chǎn)生在幅度上增大了的輸出，輸入信號電平接近估算值。
輸入信號和估算值這兩者都可以是差分信號，第一和第二互導(dǎo)器兩者具有差分形式。
所述裝置可以是這樣的，正的輸入信號和正的估算值加到第一互導(dǎo)器的第一和第二輸入端，而負(fù)的輸入信號和負(fù)的估算值加到第二互導(dǎo)器的第一和第二輸入端。
所述裝置降低了對兩個互導(dǎo)器要在整個取值范圍有好線性的要求，因?yàn)樗鼘?dǎo)致當(dāng)這些互導(dǎo)器有零的差分輸入時出現(xiàn)的最大概率條件。因此，只有偏差是重要的，線性則不那么重要。
每一個互導(dǎo)器可以包括第一長尾(long tail)對，它由兩個場效應(yīng)管形成，其中每一個場效應(yīng)管具有的溝道寬度W1，并且它們的尾隨脈沖電流等于I1；以及第二長尾對，它也由兩個場效應(yīng)管形成，其中每一個場效應(yīng)管具有溝道寬度W2，并且它們的尾隨脈沖電流等于I2，其中，兩個長尾對的漏電極是交叉連接的，I1＞I2和W2＞W(wǎng)1。
這導(dǎo)致在特性曲線的中心區(qū)域跨導(dǎo)較低，而朝著末端跨導(dǎo)上升，因而，給出了一個近似平方律的特性。
本發(fā)明還提供Viterbi解碼器，它包括多個這樣的裝置。
Viterbi的解碼算法要求確定輸入信號電平和期望的有效電平之間的誤差的幅度，并且通過允許的狀態(tài)序列跟蹤可能的電平瞬變。所述過程要求對每一個輸入數(shù)據(jù)樣值的信號進(jìn)行若干種處理操作，以便獲得某些度量值。這些度量值與在先前各采樣周期得到的存儲值組合。所述處理操作操作包括模減法、確定多個輸入信號中的最大值以及乘以常數(shù)。此外，需要多個并行信號路徑。這導(dǎo)致在數(shù)字實(shí)現(xiàn)中，對數(shù)據(jù)流的明顯的瓶頸效應(yīng)。本發(fā)明允許使用容易復(fù)制的比較簡單的電路以建立并行信號處理路徑、在模擬域執(zhí)行模減法。
在以下通過參照附圖舉例說明本發(fā)明實(shí)施例的過程中，本發(fā)明的上述和其它特征及優(yōu)點(diǎn)將得到闡述，使之顯而易見，附圖中

圖1示出了根據(jù)本發(fā)明的Viterbi解碼器的方框圖，圖2示出了圖1的解碼器中使用的路徑量度處理和存儲裝置的方框圖，圖3示出了用于檢測某些輸入數(shù)據(jù)模式的電路裝置的方框圖，圖4示出了用于產(chǎn)生有效輸入信號值的估算值的電路裝置的第一實(shí)施例的方框圖，圖5示出了用于根據(jù)不同的輸入信號產(chǎn)生有效輸入信號值的估算值的電路裝置的第二實(shí)施例的方框圖，圖6是用于產(chǎn)生路徑概率信號的分支量度處理器的第一實(shí)施例的電路圖，圖7是用于產(chǎn)生路徑概率信號的分支量度處理器的第二實(shí)施例的電路圖，圖8是路徑量度處理和存儲裝置的電路圖，圖9是顯示所有合法數(shù)據(jù)序列所需要的連接的格子結(jié)構(gòu)連接圖，以及圖10示出了具有在本實(shí)施例中規(guī)定的限制的數(shù)據(jù)的路徑量度處理和存儲裝置的對應(yīng)的互連。
圖1所示的Viterbi解碼器具有用于接收譯碼后的數(shù)據(jù)信號的輸入端1。在所述具體的實(shí)例中，從光盤重放機(jī)，例如，CD或DVD重放機(jī)的讀頭接收輸入數(shù)據(jù)。然后，所述輸入信號可以通過自適應(yīng)均衡器2。然后，均衡信號任選地由第一數(shù)據(jù)限幅器3限幅，并且限幅后的信號饋送到數(shù)據(jù)模式檢測器。鎖相環(huán)(PLL)5也與數(shù)據(jù)限幅器3的輸出端連接，以便從接收的輸入信號導(dǎo)出符號率時鐘。PLL5的輸出饋送給產(chǎn)生時鐘信號的定時信號發(fā)生器6，時鐘信號是解碼器的不同單元與輸入信號同步所需要的。數(shù)據(jù)模式檢測器的輸出饋送給基準(zhǔn)電平發(fā)生器7，它為在信號采樣瞬間的輸入信號產(chǎn)生有效估算值。
輸入信號還加到多個分支量度處理器8-1至8-n，在這些處理器中，將輸入信號與估算的有效信號值比較，并且導(dǎo)出表示輸入信號與估算的有效值中的每一個對應(yīng)的概率的概率函數(shù)。在所述具體實(shí)例中，有12個分支量度處理器，即n＝12。這是因?yàn)橛?2個可能的信號序列是有效的。然而，由于假設(shè)序列的中間位，如象，11110，將有與序列01111的中間位相同的模擬值，因此，只產(chǎn)生八個估算值。這樣，相同的估算值被輸入到期待相同值的輸入信號的兩個分支量度處理器。換句話說，所述實(shí)施例基于假設(shè)通道的響應(yīng)是對稱的。它將能夠?qū)ι仙盘柡拖陆敌盘柗謩e進(jìn)行估算，因而，產(chǎn)生12個估算值，還不需要更多的硬件。
分支量度處理器8-1至8-n的輸出饋送到相應(yīng)的路徑量度處理器和存儲裝置9-1至9-n。存儲裝置9-1至9-n以方框圖形式示于圖2中，并且包括加法電路90，各個分支量度處理器的輸出端連接到加法電路90的輸入端。它還包括比較器91，后者具有與格子結(jié)構(gòu)網(wǎng)絡(luò)10的輸出端連接的第一和第二輸入端，從其選擇的先前的各路徑量度值被連接。比較器有兩個互補(bǔ)輸出端92和93，控制兩個開關(guān)94和95。開關(guān)94和95以這樣的方式將格子結(jié)構(gòu)網(wǎng)絡(luò)的輸出端連接到加法電路90的第二輸入端，即、兩個先前的路徑量度值中較大者與加法電路90連接。加法電路90的輸出可以按照因子K進(jìn)行縮放，其中K＜1。這就提供了新的路徑量度值，并存儲在存儲器96中，然后，在下一個符號周期中加到格子結(jié)構(gòu)10的合適的輸入端，以便能夠計(jì)算新的更新的路徑量度值。比較器91的輸出94饋送到鎖定在符號率上的反向跟蹤緩沖器11的輸入。反向跟蹤緩沖器的輸出端與解碼器的輸出端12連接，并產(chǎn)生譯碼輸出。
反向跟蹤緩沖器11存儲一系列判斷，即，各比較器91之一的輸出94?；蛘邚娜我庖环N狀態(tài)，或者從選擇具有最高概率的狀態(tài)開始，反向跟蹤緩沖器11通過將每一個瞬間(比特周期)的狀態(tài)數(shù)目與那個瞬間存儲的先趨判斷組合，跟蹤所述狀態(tài)可能的先趨，以便達(dá)到前一個瞬間(比特周期)最可能的狀態(tài)。對于每一個位周期，這都成功地實(shí)現(xiàn)了，并且確定了過去的一個瞬間的最可能的狀態(tài)。過去瞬間的時間長度由位周期和級1中的反向跟蹤緩沖器的長度確定。如果反向跟蹤緩沖器具有足夠數(shù)目的級，那么，由于在足夠數(shù)目的級后，不管所述輸出取自哪個比較器，輸出將是相同的，哪個比較器饋送它的輸入就無關(guān)緊要了。
圖3和圖4非常詳細(xì)地表示了數(shù)據(jù)模式檢測器4和基準(zhǔn)電壓產(chǎn)生器7的典型實(shí)施例。正如圖3所示，輸入信號14在通過均衡器2后，有選擇地饋送給數(shù)據(jù)限幅器3的第一輸入端。數(shù)據(jù)限幅器3的輸出信號16饋送給PLL5，它產(chǎn)生一個用作5個D觸發(fā)器200至204的時鐘輸入的符號率時鐘。觸發(fā)器200至204被連接為一個并行輸出的移位寄存器的串行。每一個觸發(fā)器的Q輸出都分別與“與”門205至207的一個輸入端連接。如圖所示，選擇的多個“與”門的輸入端都是假，以致于當(dāng)出現(xiàn)序列01110時，“與”門205產(chǎn)生一個輸出，而當(dāng)出現(xiàn)序列10001時，“與”門207產(chǎn)生一個輸出。因此，圖3所示的裝置，當(dāng)出現(xiàn)序列01110時，在輸出端206產(chǎn)生一個邏輯信號，而當(dāng)出現(xiàn)序列10001時，則在輸出208產(chǎn)生一個邏輯信號。自然，將能夠修改圖3中的裝置，并仍然能實(shí)現(xiàn)所需要的功能。例如，選擇“與”門的輸入為真，對應(yīng)的移位寄存器級的輸出Q可以與“與”門的輸入端連接。
正如圖4所示，輸入信號還用于第二和第三數(shù)據(jù)限幅器301和302。第二數(shù)據(jù)限幅器301將輸入信號限幅在序列01110的中間位的估算值。類似地，數(shù)據(jù)限幅器302將輸入信號限幅在序列10001的中間位的估算值。第二數(shù)據(jù)限幅器301的輸出饋送給由三個D觸發(fā)器303至305構(gòu)成的移位寄存器的串行輸入端，這三個D觸發(fā)器由從PLL5得到的通過線路350提供的符號率時鐘鎖定。第三數(shù)據(jù)限幅器302的輸出饋送給由三個D觸發(fā)器306至308構(gòu)成的移位寄存器的串行輸入端，這三個觸發(fā)器由PLL5得到通過線路352的符號率時鐘鎖定。觸發(fā)器305的輸出Q饋送給雙向計(jì)數(shù)器309的雙向輸入端，而數(shù)據(jù)模式檢測器的輸出206與雙向計(jì)數(shù)器309的計(jì)數(shù)輸入端連接。類似地，觸發(fā)器308的輸出Q饋送給雙向計(jì)數(shù)器310的雙向輸入端，而數(shù)據(jù)模式檢測器的輸出端208與雙向計(jì)數(shù)器310的計(jì)數(shù)輸入端連接。雙向計(jì)數(shù)器309的并行輸出，作為數(shù)字輸入連接到第一數(shù)字模擬轉(zhuǎn)換器(DAC)311，而雙向計(jì)數(shù)器310的并行輸出，作為數(shù)字輸入連接到第二數(shù)模轉(zhuǎn)換器(DAC)312。DAC311和312的輸出與電阻R1至R7構(gòu)成的電阻排相反的兩端連接。這就在分接點(diǎn)321至328上，為輸入信號中可能的5位序列給出了8個有效輸入信號的估算值。這一具體的執(zhí)行過程預(yù)定給DVD光盤數(shù)據(jù)譯碼用的，其中，編碼的限制意味著信號中連續(xù)“1”的最小數(shù)目是3，信號中連續(xù)“0”的最小數(shù)目也是3。這與假設(shè)合并起來看，00001將產(chǎn)生象10000一樣相同的輸入信號值，同樣，用其它逆序列的數(shù)據(jù)將把可能的有效輸入信號值壓縮為8個。
在運(yùn)算中，輸入信號由數(shù)據(jù)限幅器3粗略地限幅，得到可能包含錯誤的數(shù)據(jù)估算值。根據(jù)數(shù)據(jù)的平均直流電平為0的知識，所述限幅電平由簡單的平均運(yùn)算設(shè)置。然后，通過使用PLL5從輸入數(shù)據(jù)得到的符號率時鐘的方法，將被限幅的數(shù)據(jù)送往移位寄存器200至204。移位寄存器中的5個位由“與”門205和207監(jiān)控，使得當(dāng)移位寄存器的“與”門205或207中存在序列01110或者是10001時，就給出一個輸出，表示已經(jīng)出現(xiàn)這樣的序列。為了保持一個最新有效信號狀態(tài)的估算值，所述估算值將隨輸入信號幅度而變化，例如，光盤上的手印會引起信號幅度變化，當(dāng)5位序列的第3位出現(xiàn)時，這就需要使用信號值來更新估算值。很清楚，直到3個符號周期過后才知道一個這樣的序列已到達(dá)，并且需要能夠恢復(fù)三個符號周期前的信號值的指示。很清楚，這可以通過以下方法實(shí)現(xiàn)提供一個模擬信號存儲器，輸入信號的復(fù)制品輸入到所述模擬信號存儲器中。所述存儲器必須能夠存儲至少3個連續(xù)的模擬樣值，使得當(dāng)需要更新估算值時，可以得到合適的輸入值。
在本實(shí)施例中使用的可供選擇的方法還提供了數(shù)據(jù)限幅器301和302，它們將輸入信號限幅在序列01110和10001的中間位的估算值，下文中稱作為+ver13和-ver13數(shù)據(jù)。數(shù)據(jù)限幅器301和302的輸出饋送給各自的三級移位寄存器，以便在每一個移位寄存器的輸出端都會產(chǎn)生一個信號，表明輸入信號是在三個符號周期后面、13個數(shù)據(jù)的中間位的估算值上方還是在它的下方。移位寄存器的輸出確定了雙向計(jì)數(shù)器309和310的計(jì)數(shù)方向，并且，如果檢測到的是+ver13數(shù)據(jù)，計(jì)數(shù)器309將作相應(yīng)的增加或減少，而如果檢測到的是-ver13數(shù)據(jù)，計(jì)數(shù)器310作相應(yīng)的增加或減少。計(jì)數(shù)器309和310的計(jì)數(shù)輸出分別饋送給DAC的311和312，其中，它們被轉(zhuǎn)換為用于電阻排相反的兩端的模擬電壓。+ver13的數(shù)據(jù)模式的估算值是從電阻R2和R3的節(jié)點(diǎn)得到的，并且用于確定數(shù)據(jù)限幅器301的限幅電平。類似地，-ver13的數(shù)據(jù)模式的估算值是從電阻R5和R6的節(jié)點(diǎn)得到的，并且用于確定數(shù)據(jù)限幅器302的限幅電平。正如從后面的參照圖4至圖6的說明將看到的，這些值也用于解碼器的其它地方。很清楚，每次檢測到的I3數(shù)據(jù)模式，估算值將按照小步長增加或減小，但它們將仍然接近正確值，只要計(jì)數(shù)器和DAC具有足夠的分辨率，一個恒定的輸入電平將使估算值在正確值附近擺動。
雖然圖3和圖4描述了給定的序列為5位長的實(shí)施例時，但是，通過改變移位寄存器中的級數(shù)目和“與”門的輸入端數(shù)目，所述過程就可以用于不同長度的數(shù)據(jù)序列。因此，在圖3和圖4中示出的裝置是一個在采樣瞬間產(chǎn)生有效輸入信號估算值的裝置的實(shí)施例的例子。它包括輸入端1，用于接收輸入信號；第一數(shù)據(jù)限幅器3，用于將輸入信號限幅在給定的限幅電平上；以及檢測器205，用于檢測限幅信號中給定的數(shù)據(jù)序列。第二數(shù)據(jù)限幅器301，將輸入信號限幅在給定數(shù)據(jù)序列中給定數(shù)據(jù)位的估算信號值，并且當(dāng)對給定的數(shù)據(jù)位限幅時，存儲單元303至305將存儲第二數(shù)據(jù)限幅器的輸出。同樣，設(shè)置了增幅裝置309。在給定的數(shù)據(jù)位被限幅時，當(dāng)存儲的第二數(shù)據(jù)限幅器的輸出表明，輸入信號值在估算值的上方時，增幅裝置就增加估算值，而在給定的數(shù)據(jù)位被限幅時，當(dāng)存儲的第二數(shù)據(jù)限幅器的輸出表明，輸入信號值在估算值的下方時，就減小估算值。
圖3和圖4中示出的裝置還可以包括第二檢測器207，用于檢測給定數(shù)據(jù)序列的逆序列；以及第三數(shù)據(jù)限幅器302，用于將信號值限幅在給定數(shù)據(jù)序列的逆序列的給定數(shù)據(jù)位的估算信號值上。當(dāng)對給定數(shù)據(jù)序列的逆序列的給定數(shù)據(jù)位限幅時，第二存儲單元306至308就存儲第三數(shù)據(jù)限幅器的輸出。還設(shè)置了第二增幅裝置310。在給定數(shù)據(jù)序列的逆序列的給定數(shù)據(jù)位被限幅時，當(dāng)存儲的第三數(shù)據(jù)限幅器的輸出表明，輸入信號值比估算值大時，第二增幅裝置就增加估算值，而在給定數(shù)據(jù)序列的逆序列的給定數(shù)據(jù)位被限幅時，當(dāng)存儲的第三數(shù)據(jù)限幅器的輸出表明，輸入信號值比估算值小時，就減小估算值。
在圖3所示的實(shí)施例中，檢測器包括移位寄存器200至204，后者具有串行輸入，第一數(shù)據(jù)限幅器的輸出連接到所述串行輸入；以及邏輯解碼器205，其輸入端連接到移位寄存器的輸出端，所述邏輯解碼器提供表示給定數(shù)據(jù)序列出現(xiàn)在移位寄存器中的輸出信號206。
在圖4所示的實(shí)施例中，存儲單元包括另外的移位寄存器303至305，后者具有與第二數(shù)據(jù)限幅器的輸出連接的串行輸入和與增幅裝置連接的串行輸出，由邏輯解碼器205的輸出信號來啟動增幅裝置309。
正如圖3所示，第一和第二檢測器包括公用移位寄存器200-204，后者具有與第一數(shù)據(jù)限幅器的輸出連接的串行輸入；以及邏輯解碼器205、207，它們具有與移位寄存器的并行輸出連接的輸入，邏輯解碼器產(chǎn)生輸出206、207，表明給定的數(shù)據(jù)序列或逆數(shù)據(jù)序列存在于移位寄存器中。
正如圖4所示，第一增幅裝置309或第一增幅裝置309和第二增幅裝置3 10中的每一個都包括雙向計(jì)數(shù)器，所述計(jì)數(shù)器分別由檢測器205、207的輸出206、208鎖定，它的計(jì)數(shù)方向分別由存儲單元303-305，306-308的狀態(tài)和數(shù)模轉(zhuǎn)換器(DAC)311，312的狀態(tài)確定，它們的輸出確定估算的信號值。
在圖4所示的實(shí)施例中，估算值是從電阻排R1-R7上的分接點(diǎn)321-328得到的，DAC311，312的輸出加到電阻排的兩個相對的端點(diǎn)。
作為一種選擇，有可能為所有允許的5位代碼提供邏輯解碼器，這將為每一個允許的代碼序列增加一個分開的雙向計(jì)數(shù)器。將為每一個允許的代碼序列提供將輸入信號限幅在估算值上的分開的數(shù)據(jù)限幅器和分開的三級移位寄存器。移位寄存器的每一個輸出將分別控制雙向計(jì)數(shù)器的計(jì)數(shù)方向，各個邏輯解碼器將使相對的計(jì)數(shù)器計(jì)數(shù)。DAC將接收每一個允許的代碼序列的計(jì)數(shù)器輸出，DAC的輸出直接提供每一個序列的估算值。這使得能夠補(bǔ)償通道的任何不對稱性，但要求更復(fù)雜的電路。
圖5示出了圖3所示實(shí)施例的修改形式的方框圖，它適合于處理不同的輸入信號。與圖3中的單元對應(yīng)的圖5中的這些單元給出了相同的參考符號。正如圖5所示，還有兩個數(shù)據(jù)限幅器331和332與相關(guān)的、分別由D觸發(fā)器333至335和336至338構(gòu)成的移位寄存器一起提供。設(shè)置兩個選擇電路340和341，用于選擇適當(dāng)?shù)囊莆患拇嫫鞯妮敵?，這些輸出是用于加到雙向計(jì)數(shù)器309和310的輸入端。這些選擇電路中的每一個也接收模式檢測器205和207和符號率時鐘350和352的輸出206和208。正如將從圖5看到的，正差分信號加到數(shù)據(jù)限幅器301和302，而負(fù)差分信號加到數(shù)據(jù)限幅器331和332。
在運(yùn)算中，當(dāng)正13數(shù)據(jù)模式被檢測到時，選擇器340和341接收檢測器的輸出206的信號(圖3)。這將使觸發(fā)器305輸出端Q連接到雙向計(jì)數(shù)器309的輸入端，并使觸發(fā)器308的輸出端Q連接到雙向計(jì)數(shù)器310的輸入端。同時，檢測器的輸出還使計(jì)數(shù)器309和310在由各個輸出Q確定的方向上按照一個計(jì)數(shù)值增量。當(dāng)檢測到負(fù)13模式時，會產(chǎn)生相似過程，這時，選擇器接收檢測器的輸出208(圖3)的信號，但是，在此情況下，觸發(fā)器335的輸出端Q與雙向計(jì)數(shù)器309的輸入端連接，而觸發(fā)器338的輸出端Q與雙向計(jì)數(shù)器310的輸入端連接。下面將指出，電阻排的分接頭具有對稱結(jié)構(gòu)，因而，通過分支量度處理器8-1至8-n的處理，能夠得到不同的估算值。一種供選擇的方法是提供如圖4所示的兩種裝置，并得到兩個梯形電阻的不同估算值。這對一些性能很有利，其中傳送通道是不對稱的。
上述利用梯形電阻插入中間值來產(chǎn)生估算值的所有裝置都可以配備有多個梯形電阻，這些梯形電阻可以設(shè)計(jì)成考慮到不同的光盤特性，即，CD、DVD、可記錄CD等。對檢測到特定類型的待讀出的光盤或者選擇了特定類型的待讀出的光盤起反應(yīng)，把所使用的具體梯形電阻接入電路中。
圖6示出分支量度處理器8的第一實(shí)施例。分支量度值判定過程中的第一級是將輸入信號值與容許信號的估算值比較。估算值可以象參照圖2和3所述的那樣得到。在Viterbi方法的經(jīng)典定義中，可以計(jì)算信號和每一個基準(zhǔn)值之間的平方誤差。然而，在大多數(shù)實(shí)際的實(shí)現(xiàn)方案中，用對整個算法幾乎沒有影響的模減法操作代替求平方。在所述實(shí)施例中，應(yīng)用模減法代替計(jì)算誤差項(xiàng)來產(chǎn)生一種信號，后者與輸入信號被解釋為處在某個有效狀態(tài)下的概率相關(guān)。因此，當(dāng)把輸入信號與基準(zhǔn)值之一比較時，如果所述信號處在或者非常接近所述值，那么，輸出信號將是最大值，如果輸入信號與基準(zhǔn)值相差很大，這時，輸出值將小于基準(zhǔn)值。
所述實(shí)施例示出了使用不同輸入信號執(zhí)行所述操作的過程。下面將指出，所述基準(zhǔn)值具有對稱結(jié)構(gòu)。然而，可以使用單一結(jié)束裝置。
如圖6中所示，分支量度處理器包括第一差動輸入端401和402，它們與兩個p溝道場效應(yīng)管T1和T2的柵電極連接，場效應(yīng)管T1和T2的源電極通過電流源403與電源線VDD連接。場效應(yīng)管T1的漏極通過n溝道場效應(yīng)管T3的漏源通路與電源線VSS連接，而場效應(yīng)管T2的漏極通過n溝道場效應(yīng)管T4的漏源通路與電源線VSS連接。場效應(yīng)管T3的柵電極和源電極的連接，象場效應(yīng)管T4的柵電極和源電極的連接一樣。第二差動輸入端404和405與兩個p溝道場效應(yīng)管T5和T6的柵電極連接。場效應(yīng)管T5和T6的源電極通過電流源406與電源線VDD連接。場效應(yīng)管T5的漏極通過n溝道場效應(yīng)管T7的漏源通路與電源線VSS連接，而場效應(yīng)管T6的漏極通過n溝道場效應(yīng)管T8的漏源通路與電源線VSS連接。場效應(yīng)管T3的柵電極與場效應(yīng)管T7的柵電極連接，而場效應(yīng)管T4的柵電極與場效應(yīng)管T8的柵電極連接。
場效應(yīng)管T5和T7的連接點(diǎn)與n溝道的場效應(yīng)管T9的源電極連接，而場效應(yīng)管T6和T8的連接點(diǎn)與n溝道的場效應(yīng)管T10源電極連接。場效應(yīng)管T9和T10的漏極與輸出端407連接，并通過電流源408與電源線VDD連接。場效應(yīng)管T9和T10的柵電極與偏置電壓Vbias連接。各個箝位二極管D1和D2連接在場效應(yīng)管T9和T10的源電極和電源線VSS之間。
下面將指出，圖6示出的裝置包括兩個互導(dǎo)器，將它們的輸出相減，以便執(zhí)行模減法操作。
所導(dǎo)出的結(jié)果是BMk＝|(xpk-xnk)-(rp-rn)| (1)其中，xpk和xnk為在時間瞬間k時正的和負(fù)的輸入信號值，而rp和rn為對稱的基準(zhǔn)值。
如果直接應(yīng)用方程(1)，那么，兩個互導(dǎo)器必須在整個信號范圍都具有很好的線性。這是因?yàn)?，如果兩個括號中的信號很大，但具有相同的幅度，那么，這表示最小誤差或最大概率。
然而，方程(1)可以重新排列如下BMk＝|(xpk-rp)-(xnk-rn)| (2)這使得最大概率條件出現(xiàn)在互導(dǎo)器具有零(或最小)差分輸入點(diǎn)上，因此，只有偏移是重要的，而線性則沒有那么重要。
初看起來，由于差分信號不能加到互導(dǎo)器的差分輸入端，所以這種重新組合就意味著沒有差分輸入的共模抑制。然而，如果帶寬和電流減法操作的精度很好，由于減法操作的結(jié)果，將出現(xiàn)某種程度的共模抑制。
下面將指出，方程(1)和(2)的結(jié)果是誤差信號，而且這就是在場效應(yīng)管T7和T8的漏極上產(chǎn)生的信號。為了獲得與概率相關(guān)的信號，要從由電流源408產(chǎn)生的電流中減去誤差信號，以便產(chǎn)生等于(1-誤差信號)的輸出信號。
為了在幅度范圍的每一個端點(diǎn)使用所述分支量度電路，要求對圖6中示出的分支量度電路(也對圖7示出的所述電路)進(jìn)行修改。那是因?yàn)椋绻肼暭夥迨馆斎胄盘栔党^最大估算電平，那么，沒有分支量度電路會給出輸入電平的高概率。即，如果“1”或“0”的長序列的電平被超過了，那么，分支量度電路就不表示高概率，使得輸入信號電平只表示“1”或“0”序列之一。為了使這些分支量度電路、即電路8-1至8-n在這些情況下能夠表示高概率，視正在處理幅度范圍的哪一個端點(diǎn)而定，把場效應(yīng)管T9或T10中的一個直接連接到電源線VDD，而把其中的另一個連接到輸出端407和電流源408。
即使借助互導(dǎo)器線性進(jìn)行修改，利用圖6所示電路得到的結(jié)果也基本上是一個與實(shí)際誤差成線性比例的誤差項(xiàng)。所述電路使用簡單的低跨導(dǎo)差分對，因而，其最大靈敏度接近最小誤差條件。這是與理想狀態(tài)相反的情況。通過修改跨導(dǎo)特性，使其在最小誤差條件下具有低值，可以得到一些改善，圖5就是用這種方法修改了跨導(dǎo)特性的裝置的電路圖。
在圖7中，給予與圖6中的單元對應(yīng)的這些單元對應(yīng)的參考符號。圖7中示出的電路包括另外兩個p溝道場效應(yīng)管T11和T12，它們的源極通過電流源410與電源線VDD連接。晶體管T11的漏極與晶體管T2的漏極連接，而晶體管T12的漏極與晶體管T1的漏極連接。場效應(yīng)管T11的柵電極與輸入端401連接，而場效應(yīng)管T12的柵電極與輸入端402連接。此外，所述電路還包括另外兩個p溝道場效應(yīng)管T13和T14，它們的源極通過電流源411與電源線VDD連接。場效應(yīng)管T13的漏極與場效應(yīng)管T6的漏極連接，而場效應(yīng)管T14的漏極與場效應(yīng)管T5的漏極連接。場效應(yīng)管T14的柵電極與輸入端405連接，而場效應(yīng)管T13的柵電極與輸入端404連接。由電流源403和406產(chǎn)生的電流等于I1，而由電流源410和411產(chǎn)生電流等于I2。場效應(yīng)管T1、T2、T5和T6的溝道寬度等于W1，而場效應(yīng)管T11、T12、T13和T14的溝道寬度等于W2。通過使I1＞I2和W2＞W(wǎng)1，就可使特性曲線中心區(qū)域的跨導(dǎo)較低，并朝邊緣增加。用這種方法就可以導(dǎo)出近似的平方誤差的函數(shù)。
圖8是適用于圖1的解碼器的路徑量度處理和存儲電路的電路圖，它實(shí)現(xiàn)圖2中的方框圖。它有兩個輸入端901和902，它們與格子結(jié)構(gòu)網(wǎng)絡(luò)10的相應(yīng)輸出端連接。輸入端901與比較器903的第一輸入端、與n溝道場效應(yīng)管T900的漏極以及與另一個n溝道場效應(yīng)管T901的柵極連接。輸入端902與比較器903的第二輸入端、與n溝道場效應(yīng)管T902的漏極以及與另一個n溝道場效應(yīng)管T903的柵極連接。場效應(yīng)管T901和T903的漏極與電源線VDD連接，而它們的源電極通過電流源904與電源線VSS連接。場效應(yīng)管T900和T902的柵極通過電流源904與電源線VSS和另一個n溝道場效應(yīng)管T904的柵極連接。p溝道場效應(yīng)管T905的源電極與電源線VSS連接、而其柵極和漏極與場效應(yīng)管T904的漏極連接。另一個輸入端905與n溝道場效應(yīng)管T906的柵極和漏極、以及與n溝道場效應(yīng)管T907的柵極連接。場效應(yīng)管T904和T906以及T907的源電極與電源線VSS連接。場效應(yīng)管T904的漏極與場效應(yīng)管T907的漏極連接。場效應(yīng)管T905的柵極通過第一開關(guān)S900與第一電容器C900連接，并通過第二開關(guān)S901與第二電容器C901連接。電容器C900和C901的另一側(cè)與電源線VDD連接。兩個p溝道的場效應(yīng)管T908和T909的源電極與電源線VDD連接。場效應(yīng)管T908和T909的柵電極通過開關(guān)S903與第一電容器C900連接，并且通過開關(guān)S902與第二電容器C901連接。場效應(yīng)管T908的柵極與輸出端906連接，而場效應(yīng)管T909的柵極與輸出端907連接。
圖8中所示的路徑量度處理級產(chǎn)生分支量度信號1bmk，即，在圖6或圖5的輸出端407上產(chǎn)生的輸出電流，并且將它加到根據(jù)前一種狀態(tài)存儲的最大路徑量度pma(k-1)和pmb(k-1)中，并且通過格式結(jié)構(gòu)網(wǎng)絡(luò)10加到輸入端901和902。就是說，圖7中示出的電路對兩個先前狀態(tài)路徑量度執(zhí)行比較和選擇功能，然后，將當(dāng)前的分支量度加到所選的先前狀態(tài)路徑量度中，以構(gòu)成更新狀態(tài)的路徑量度。比較和選擇功能是通過簡單的四晶體管源極輸出器和由晶體管T900至T903構(gòu)成的鏡象裝置實(shí)現(xiàn)的。由于電流被迫進(jìn)入輸入端901和902，鏡象漏極電壓增加，也就是說，晶體管T900和T902的漏極電壓增加，但是，源極輸出器、晶體管T901和T903將把晶體管T900和T902的柵極牽引到通過最大電流的晶體管所需要的值。因此，輸出晶體管T904將重現(xiàn)所提供的最大電流，即，來自具有最高概率的先前路徑的電流。應(yīng)當(dāng)指出，所述電路能夠擴(kuò)展為提供兩個以上的輸入，并且將從這些輸入中選擇最大的一個。
通過把經(jīng)過晶體管T904和T907的電流相加來執(zhí)行加法功能。正如前面已經(jīng)說明的，晶體管T904重現(xiàn)在前一個采樣周期產(chǎn)生的兩個路徑量度電流中較大的一個，并且在當(dāng)前采樣周期把所述分支量度電流饋送給輸入端905。在晶體管T907中再現(xiàn)所述電流。連接成二極管的晶體管T905輸送所述總和電流，并將其存儲在電流存儲器中，在輸出端906和907可以得到所述電流存儲器的輸出。在所述電流存儲器中使用兩階段采樣，以便保證正在處理當(dāng)前狀態(tài)時，前一個狀態(tài)的路徑量度可以用于輸出給連接的格子結(jié)構(gòu)。即，當(dāng)接通開關(guān)S901和S903時，將可以得到由電容器C900充電確定的輸出電流，并且電容器S901將被充電到晶體管T905的柵極電位，所述電位將取決于晶體管T904和T907中電流之和。在當(dāng)前采樣周期結(jié)束，開關(guān)S901和S903斷開，而開關(guān)S900和S902接通，使電流狀態(tài)路徑量度被存儲并且被饋送給與連接格子結(jié)構(gòu)連接的輸出端906和907、用于下一個采樣周期的處理過程。簡單的寬度比例可以用于輸出晶體管T908和T909，以便保證累計(jì)結(jié)果有一個固有延遲，避免信號電平擴(kuò)展到范圍外。
晶體管T900和T902的漏極電壓加到比較器903的輸入端，并且可以從其輸出導(dǎo)出假設(shè)的位值，并且如圖1所示，將其加到反向跟蹤緩沖區(qū)的輸入端，從所述反向跟蹤緩沖區(qū)的輸出可以導(dǎo)出串行數(shù)據(jù)流。如果反向跟蹤緩沖區(qū)的長度足夠長的話，那么，路徑量度處理器的輸出信號中哪一個輸出信號加到寄存器的輸入端就不重要了。
本實(shí)施例設(shè)計(jì)成對接收的光盤數(shù)據(jù)進(jìn)行譯碼，并且在DVD光盤情況下，對數(shù)據(jù)的編碼和存儲在光盤上的形式存在某些限制。特別是，它確定最小的程長為三位，那就是說，連續(xù)“1”的最小數(shù)目為3，因而，也是連續(xù)“0或-1”的最小數(shù)目。這就將允許5位的不同序列的數(shù)目壓縮為12而不是32。本專業(yè)的技術(shù)人員將會明白，序列數(shù)目將依賴于編碼條件、本實(shí)施例說明一種具體條件、以及使對路徑數(shù)目的適當(dāng)修改用于利用不同編碼條件的數(shù)據(jù)譯碼中。
圖9示出的格子結(jié)構(gòu)連接圖說明可能的有效狀態(tài)從樣值到樣值的轉(zhuǎn)移。在圖9中，在中心列處列出了12種允許的序列，而在左手邊的列中，示出了對應(yīng)的5位序列。在所述圖中，在狀態(tài)說明的左邊表示輸入的位。時間步長是從左到右，而節(jié)點(diǎn)的垂直陣列表示每一個樣值(或位)周期的可能狀態(tài)。允許的狀態(tài)由左手邊的列說明的5個連續(xù)的位序列確定。顯然，有一些狀態(tài)能夠移到下一個位周期中兩個不同狀態(tài)中的一個，而其它狀態(tài)，只能移到一種狀態(tài)。類似地，一些狀態(tài)只能跟隨前一種狀態(tài)，而其它狀態(tài)可以達(dá)到兩種前面的狀態(tài)中的一種。
圖10示出了12種路徑量度處理和存儲裝置的互連，以便實(shí)現(xiàn)圖9所示的連接格子結(jié)構(gòu)。正如從圖10將看到的，路徑量度處理和存儲裝置9-1至9-12中的每一個接收來自對應(yīng)的分支量度處理器8-1至8-12信號的輸入信號bm1至bm12。裝置9-1接收來自裝置9-1的第一輸出端的第一路徑量度輸入信號以及來自裝置9-2的第一輸出端的第二路徑量度輸入信號。路徑量度輸入信號是在前一個位周期中所處理和存儲的信號，并且把當(dāng)前位周期的分支量度的值加到最大的路徑量度信號中，并將其存儲用于下一個位周期中。正如將從圖10看到的，一些路徑量度處理和存儲裝置只有一個輸入端和/或一個相連接的輸出端。當(dāng)只有一個允許的前趨和/或后續(xù)狀態(tài)時，就出現(xiàn)這種情況。正如將要明白的，為了計(jì)算當(dāng)前位周期的路徑量度，需要把當(dāng)前位周期的合適的分支量度加到前一個位周期的最大路徑量度中。這樣，把計(jì)算的路徑量度存儲在裝置9-1至9-12中，使得可以在輸出端得到所述信號，用于在下一個位周期開始時加到裝置9-1至9-12的輸入端。
很清楚，如果考慮到具有不同編碼限制的不同編碼數(shù)據(jù)和影響碼間干擾的不同序列長度的話，則格子結(jié)構(gòu)路徑和路徑量度處理器的數(shù)目將要作適當(dāng)?shù)匦薷摹?br> 通過閱讀本公開，對于本專業(yè)的技術(shù)人員來說，其他修改是顯而易見的。這種修改可以包括在設(shè)計(jì)和應(yīng)用產(chǎn)生誤差信號的裝置以及利用這種裝置及其部件的數(shù)據(jù)解碼器時已經(jīng)知道的其它特征，所述特征可以用來代替這里已經(jīng)說明的特征或加到這里已經(jīng)說明的特征上。雖然在本申請中，對具體特征組合的要求已經(jīng)作了闡述，但是，應(yīng)該理解，公開的本申請的范圍也包括所有已公開的全新特征或全新特征的組合，或者是顯式的、或者是隱式的、或者是一個或多個這樣的特征的歸范化，它是否象任何權(quán)利要求中聲明的那樣，與同一發(fā)明有關(guān)，以及它是否可以象本發(fā)明做的那樣，對同一技術(shù)問題的一部分或全體作改進(jìn)，這對于本專業(yè)的技術(shù)人員來說是明白的。因此，本申請人請求注意，在本申請進(jìn)行或者由此得到任何進(jìn)一步的申請期間，可以把新的權(quán)利要求規(guī)格化為這樣的特征和/或這樣的特征的組合。
權(quán)利要求
1.一種產(chǎn)生誤差信號的裝置，所述誤差信號表示在采樣瞬間輸入信號電壓電平和輸入信號電壓電平的估算值之間的差異，所述裝置包括第一和第二互導(dǎo)器；用于將所述輸入信號饋送到所述第一互導(dǎo)器的輸入端的裝置；用于將所述估算值饋送到所述第二互導(dǎo)器的輸入端的裝置；以及用于形成所述第一和第二互導(dǎo)器的輸出信號之間的差異的模數(shù)的差分電路，所述差分電路的輸出提供誤差信號。
2.如權(quán)利要求1所述的裝置，其特征在于包括電流減法器，用于形成一種慨率信號，該慨率信號表示所述輸入信號為估算值信號的慨率；基準(zhǔn)電流源，它連接到所述減法器的第一輸入端，而所述誤差信號被耦合到所述減法器的第二輸入端，所述減法器的輸出端提供所述慨率信號。
3.如權(quán)利要求1或權(quán)利要求2所述的裝置，其特征在于所述輸入信號和所述估算值兩者都是差分信號，并且所述第一和第二互導(dǎo)器兩者都是差分形式。
4.如權(quán)利要求3所述的裝置，其特征在于正的輸入信號和正的估算值加到所述第一互導(dǎo)器的第一和第二輸入端；而負(fù)的輸入信號和負(fù)的估算值加到所述第二互導(dǎo)器的第一和第二輸入端。
5.如上述權(quán)利要求中任何一個所述的裝置，其特征在于所述各互導(dǎo)器中每一個的跨導(dǎo)在特性曲線的中心區(qū)域較低，并且朝著末端上升，產(chǎn)生近似于平方律的特性。
6.如權(quán)利要求5所述的裝置，其特征在于每一個所述互導(dǎo)器包括由兩個場效應(yīng)管形成的第一長尾對，所述場效應(yīng)管的溝道寬度為W1，而它們的尾隨脈沖電流等于I1；以及也由另外兩個場效應(yīng)管形成的第二長尾沖對，所述場效應(yīng)管的溝道寬度為W2，而它們的尾隨脈沖電流等于I2，其中，所述兩個長尾對的漏電極交叉連接，并且I1＞I2和W2＞W(wǎng)1。
7.一種Viterbi解碼器，它包括多個如上述權(quán)利要求中任何一個所述的裝置。
全文摘要
一種產(chǎn)生誤差信號的裝置，該誤差信號表示輸入信號電壓的電平(xp
文檔編號G11B20/10GK1393055SQ01803001
公開日2003年1月22日 申請日期2001年7月20日 優(yōu)先權(quán)日2000年8月2日
發(fā)明者W·雷曼-懷特, S·D·布拉姆維爾 申請人:皇家菲利浦電子有限公司