專利名稱：鐵電存儲器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于鐵電存儲器，特別是關(guān)于具有低疲乏、可用于非破壞性的讀取模式及去除干擾問題的存儲器及其操作方法。
背景技術(shù)：
自公元1950年代開始就知道的是，假使實用的鐵電存儲器可被制造，則它可提供以低電壓操作的快速、密集及非揮發(fā)性的存儲器。參見Orlando Auciello等所著的“The Physics of Ferroelectric Memores″刊登于physics Today，July 1998，P.P，22-27。目前探討的鐵電存儲器的主要種類為非揮發(fā)性鐵電隨機存取存儲器或NVFRAM。NVFRAM的缺點是，在讀取時，它的信息會破壞，使得在讀取功能之后，必須有一個重寫功能。然而，40年來有一個主張，也就是說，可以設(shè)計其存儲元件為鐵電場效應(yīng)晶體管(FET)的存儲器，其存儲器可不被破壞地讀取。參見Shu-Yau Wu所著的“A New FerroelectricMemory Device，Metal-Ferroelectric-Semiconductor Transistor”，刊登于IEEE Transactions On Electron Devices，p.p.499-504，1974年8月；S.Y.Wu所著的“Memory Retention and Switching Behaviour ofMetal-Ferroelectric-Semiconductor Transistors”，F(xiàn)erroelectrics，Vol.11，p.p.379-383，1976年；及J.R，Scott，C.A.Paz de Araujo，及L.D.McMillan所著的“Integrated Ferroelectrics”，刊登于Condensed Matter News，Vol.1，No，3，p.p.15-20，1992年。因為在Wu的早期裝置中測量的鐵電存儲器效應(yīng)只是暫時的。單一狀態(tài)效應(yīng)，而不是一個長期兩個狀態(tài)的效應(yīng)，所以現(xiàn)在公認這個效應(yīng)是電荷注入效應(yīng)而不是鐵電切換所引起的效應(yīng)。然而，金屬-鐵電-絕緣-半導(dǎo)體FET裝置，即，MFISFET，最近被報導(dǎo)出來其顯示真正的鐵電存儲器的性能。參見Tadahlko Hirai等所著的“Formation of Metal/Ferroelectric/Insulator/Semiconductor Structure with A CeO2Buffer Layer”刊登于Japan Journalof Applied Physics，Vol.33，Part I，No.9B，p.p.5219-5222，1994年9月；Tadahiko Hirai等所著的“Characterization of Metal/Ferroelectric/Insulator/Semiconductor Structure with A CeO2Buffer Layer”，刊登于Japan Journal of Applied Physics，Vol.34，Part I，No，8A，p.p.4163-4166，1995年；Yong Tae Kim等所著的“Memory Window ofPt/SrBi2Ta2O9/CeO2/SiO2/Si Stfucture For Metal Ferroelectric InsulatorSemiconductor Field Effect Transistor”刊登于Applied Physics Letters，Vol.71 No，24，p.p 3507-3509，1997年12月15日；及于1998年4月28日開給Jong Moon的美國專利第5,744,374號。
要制造一個存儲器，不僅需要一個存儲器元件，亦需要用于尋址多個存儲器元件的裝置。起初，鐵電存儲器被認為是可由導(dǎo)體的單一行列陳列尋址。鐵電存儲器元件被認為是可位于陣列的每一個連接處，且藉由施加電壓至對應(yīng)行列的導(dǎo)體而被尋址。被認為的是，如果每個導(dǎo)體的電壓是少于鐵電切換的臨界電壓(矯頑電壓)且導(dǎo)體之間的電壓差大于矯頑電壓，則只有被選取的單元會被寫入或讀取，而其他單元維持不變。但是，這是行不通的，因為相鄰的未被選取的單元由地址線上的電壓所干擾。因此在地址線之一與每一個鐵電存儲器元件之間加入一開關(guān)。參見在1959年3月3日發(fā)給J.R.Anderson的美國專利第2876436號及在1989年10月10日發(fā)給S.Sheffield Eator，Jr的美國專利第4,873,664號。假使開關(guān)是一個晶體管，如后面這個專利中描述的，則存儲器假定存儲器地址結(jié)構(gòu)與傳統(tǒng)DRAM者一樣。然而當(dāng)應(yīng)用于鐵電存儲器時，即使這個結(jié)構(gòu)會干擾與被尋址的單元同樣連接到相同板線(plate line)的存儲器單元。也就是說，已經(jīng)發(fā)現(xiàn)，鐵電材料并沒有尖銳的矯頑單元界電壓，但是，即使是小電壓亦會引起鐵電部份切換，因此，重覆施加于小的干擾電壓，如傳統(tǒng)存儲器陣列中所發(fā)生的那樣，會造成存儲器狀態(tài)的改變或損失。因此，較復(fù)雜的結(jié)構(gòu)被提議以克服這個干擾。參見1989年12月19日發(fā)給Kenneth J.Mobley的美國專利第4,888,733號。
上述尋址機制是用于NVFRAM；也就是說，利用鐵電電容器做為存儲器元件的存儲器，而不是利用鐵電FET的存儲器。用于其中存儲器單元為鐵電FET的存儲器的數(shù)個地址結(jié)構(gòu)已被公開。于1996年6月4日發(fā)給McMillan等的美國專利第5,523,964號公開一復(fù)雜的尋址結(jié)構(gòu)除了鐵電FET之外，該結(jié)構(gòu)還利用在每個存儲器單元中的5個晶體管。加入這個復(fù)雜結(jié)構(gòu)，如Mobley等的結(jié)構(gòu)以避免干擾問題。此種復(fù)雜結(jié)構(gòu)會使存儲器較傳統(tǒng)DRAM不密集且較慢。每個存儲器單元使用鐵電FET的結(jié)構(gòu)被提議，但未被實現(xiàn)，這是因為假使三個相鄰單元皆處于導(dǎo)電邏輯狀態(tài)，則不能被正確地讀取。參見于1995年9月12日發(fā)給Takashi Nakamura的美國專利第5449,935號，第3欄第56行至第4欄第15行。另一個每個存儲器有一個FET的設(shè)計在1998年6月16日發(fā)給Takashi Nakamura及Yuichi Nakao的美國專利第5,768,185號中提出。然而，在讀取期間，3V至5V的電壓被施加至字元線，同時接地或0V被施加至位元線。盡管這不足以在單一讀取循環(huán)中切換鐵電，如上述，現(xiàn)在知道的是，這個幅度的連續(xù)脈沖，如在正常讀取程序中在存儲器中所發(fā)生的會干擾鐵電狀態(tài)。此外，因為位元線連接到源極及基片，且字元線是連接到柵極，假使WLn及BLm+1信號沒有完全同步，則一個單元的擦除進程會干擾下一個單元的擦除進程。在且實可行的制造規(guī)范下，此種完全同步在所有單元中是很困難的。因此，在一商業(yè)產(chǎn)品中，在擦除循環(huán)期間亦會有短的干擾電壓。再者，以此種結(jié)構(gòu)，不可能一次寫入一個字節(jié)，其為讀取鐵電FET較快的方法。因此，鐵電材料沒有尖銳的矯頑場臨界且可由重覆施加小于矯頑電壓的電壓而切換的事實使得研究鐵電存儲器的幾個初始目的變得不可達到。因此，最好能夠提供用來對鐵電存儲器尋址的結(jié)構(gòu)及方法，特別是相對簡單的鐵電FET結(jié)構(gòu)及制造此結(jié)構(gòu)的方法，而能避免現(xiàn)有技術(shù)中如干擾的問題。

發(fā)明內(nèi)容
本發(fā)明藉由提供具有不顯著的疲乏及干擾的用于鐵電存儲器尋址的方法及裝置來解決上述問題。商業(yè)型式的存儲器可以運作10年或更久而沒有疲乏或干擾。本發(fā)明藉由結(jié)合一設(shè)定及重設(shè)開關(guān)與一組存儲器單元，如一行或一列，而達到此一目的。本發(fā)明最好亦使用小于矯頑電壓的讀取電壓及與每一組單元相關(guān)的前置放大器的結(jié)合。讀取電壓最好是小于矯頑電壓的一半的電壓，而在某些情況下為小于三分之一的矯頑電壓。
本發(fā)明提供一種鐵電存儲器，包含一存儲器單元及用于讀取與寫入存儲器單元的電路，其中，用于讀取及寫入的電路包括一驅(qū)動線，在其上施加寫入信息至存儲器單元的電壓，一位元線，在其上有欲自存儲器單元讀取的信息，在存儲器單元及位元線之間的前置放大器，在驅(qū)動線及存儲器單元之間的設(shè)定開關(guān)，及連接到存儲器單元的重設(shè)開關(guān)。前置放大器最好包含具有柵極及一組源極-漏極的晶體管，其中，存儲器單元連接至柵極，而源極-漏極之一連接到位元線。重設(shè)開關(guān)最好是具有一對重設(shè)源極-漏極的晶體管，重設(shè)源極-漏極之一連接到存儲器單元，而另一重設(shè)源極-漏極則連接到前置放大器晶體管的源極-漏極之一。設(shè)定開關(guān)最好是具有一組設(shè)定源極-漏極的晶體管，其中，一個設(shè)定源極-漏極是連接到存儲器單元，而另一個設(shè)定源極-漏極則連接到驅(qū)動線。重設(shè)開關(guān)最好是具有一組重設(shè)源極-漏極的晶體管，其中，一個重設(shè)源極-漏極是連接到存儲器單元，而另一個重設(shè)源極-漏極是連接到位元線。重設(shè)開關(guān)最好與存儲器單元及位元線之間的前置放大器并聯(lián)連接。
另一方面，本發(fā)明提供一種鐵電存儲器，包含一存儲器單元及一用于讀取與寫入存儲器單元的電路，其中用于讀取及寫入的電路包括一驅(qū)動線，其上有寫入信息至存儲器單元的電壓，一位元線，其上有欲自存儲器單元讀出的信息，在存儲器單元及位元線之間的前置放大器，連接于驅(qū)動線及存儲器單元之間的設(shè)定開關(guān)，及與在存儲器單元及位元線之間的前置放大器并聯(lián)連接的重設(shè)開關(guān)。前置放大器最好是包含具有柵極及一對源極-漏極的晶體管，其中，存儲器單元連接到柵極，而一個源極-漏極是連接到位元線。設(shè)定開關(guān)最好是具有一對設(shè)定源極-漏極的晶體管，其中一個設(shè)定源極-漏極是連接到連接到存儲器單元，而另一設(shè)定源極-漏極是連接到驅(qū)動線。重設(shè)開關(guān)最好是具有一對重設(shè)源極-漏極的晶體管，其中一個重設(shè)源極-漏極運接到存儲器單元，而另一個重設(shè)源極-漏極則連接到位元線。
在此描述的每一鐵電存儲器最好能被實現(xiàn)成非破壞性讀出存儲器或是破壞性讀出存儲器。
本發(fā)明亦提供一種讀取鐵電存儲器的方法，存儲器包括包含具有矯頑電壓的鐵電存儲器元件的存儲器單元及連接到存儲器單元的導(dǎo)線，該方法包含下列步驟在鐵電存儲器元件兩端施加一電壓，電壓小于矯頑電壓；及在導(dǎo)線上檢測一電壓。此電壓最好是在0.1至0.5V的范圍內(nèi)，更好的是在0.1至0.3V的范圍內(nèi)，此電壓最好是矯頑電壓的一半或更少。在某些設(shè)計中，此電壓為矯頑電壓的三分之一或更少。存儲器最好包括一群連接到導(dǎo)線的存儲器單元，存儲器單元更進一半包括一重設(shè)步驟，其自存儲器單元群組中排出(discharge)噪聲。每一個存儲器元件最好是包含鐵電電容器及重設(shè)步驟是將存儲器單元群組中的每個鐵電電容器的兩側(cè)接地。
另一方面，本發(fā)明提供種讀取鐵電存儲器的方法，存儲器包括包含鐵電存儲器元件及連接到存儲器單元的導(dǎo)線，該方法包括下列步驟橫跨鐵電存儲器元件施加一電壓以在導(dǎo)線上產(chǎn)生一讀取電壓；前置放大讀取電壓以在位元線上產(chǎn)生一前置放大電壓或電流；并檢測在位元線上的前置放大電壓或電流。第一電壓最好在0.1至0.5V的范圍內(nèi)，更好的是在0.1至0.3V的范圍內(nèi)。第一電壓最好是鐵電存儲器元件的矯頑電壓的一半或更少。在某些設(shè)計中，第一電壓為鐵電存儲器元件的矯頑電壓的三分之一或更少。
本發(fā)明進一步提供一種自鐵電存儲器排出噪聲的方法，存儲器包括存儲器單元群組，每一個存儲器單元包括一鐵電電容器，該方法包括將每一個鐵電電容器的兩側(cè)接地。
本發(fā)明提供一種鐵電存儲器，其中不僅當(dāng)一單元被寫入或讀取時，另一單元不會被干擾，且可被非破壞性地讀取，亦比最新商業(yè)化鐵電存儲器更簡單及密集。本發(fā)明的其他特征，目的及優(yōu)點可由下列描述及伴隨圖式而更加清楚。


圖1顯示根據(jù)本發(fā)明的鐵電存儲器的較佳實施例的一概略電路圖；圖2為在NDRO操作期間，圖1的鐵電存儲器的等效電路圖；圖3顯示極化與電壓的圖，即，在NDRO讀取操作期間根據(jù)本發(fā)明的存儲器的滯后回線；圖4為根據(jù)本發(fā)明的NDRO鐵電存儲器的較佳結(jié)構(gòu)的電路圖；圖5為根據(jù)本發(fā)明的NDRO鐵電存儲器的另一較佳結(jié)構(gòu)的電路圖；圖6為根據(jù)本發(fā)明的NDRO鐵電存儲器的另一結(jié)構(gòu)的電路圖；圖7為圖6中的存儲器的另一實施例；圖8為典型集成電路存儲器電氣方塊圖，可在其中使用根據(jù)本發(fā)明的存儲器陣列系統(tǒng)200，300，400及500；及圖9為根據(jù)本發(fā)明的另一結(jié)構(gòu)的電路圖，說明施加至重設(shè)開關(guān)及前置放大器的信號的其他配置。
較佳實施例
1、引言圖1顯示根據(jù)本發(fā)明的鐵電存儲器陣列系統(tǒng)10的一般結(jié)構(gòu)。陣列系統(tǒng)10包括存儲器單元12，設(shè)定開關(guān)14，重設(shè)開關(guān)16，及前置放大器20。存儲器單元群組12最好是多個鐵電存儲器單元，但亦可是單一單元。該單元可以是任何鐵電單元，范例如下。重設(shè)開關(guān)16及前置放大器20在位元線節(jié)點24及存儲器單元/前置放大器節(jié)點28之間并聯(lián)連接。設(shè)定開關(guān)14在驅(qū)動線22及存儲器單元群組12之間串聯(lián)連接。開關(guān)14及16分別由線32及30上的SET及RST信號控制。
如在閱讀下列描述后會更了解的是，在本公開中，“前置放大”或“放大”術(shù)語包括增加電壓使其更易被讀取。增加電流使其更易被讀取，將不易被讀取的電壓改變成易被讀取的電流，及將不易被讀取的電流改變成更易被讀取的電壓。
帶有信號RL的虛線18顯示施加至重設(shè)開關(guān)16及前置放大器20的信號的另一配置。在此另一配置中，在位元線及重設(shè)開關(guān)16之間的線17被去除且由線18置換。在此配置中，前置放大器20具有內(nèi)部連接至接地，其未被顯示，或可以被連到RL信號。這個配置較為復(fù)雜，因為它需要另一信號RL，但是它允許將信號分開，用于讀取及寫入功能，其增加對電路堅固性(robustness)的控制程度。
在較佳配置中，數(shù)字“1”及“0”狀態(tài)是經(jīng)由其上置放有信號DL及BL的驅(qū)動線22及位元線25寫入。數(shù)據(jù)是由位元線25讀取，而將低操作電壓施加至驅(qū)動線22。或者，數(shù)據(jù)可由驅(qū)動線22讀取，而將低操作電壓施加至位元線25。信號WL經(jīng)由字元線26施加至一存儲器單元陣列12以選取欲被寫入或讀取的存儲器單元。表1顯示寫入及物中加入了5wt％，以總翼聚合物為基準，尼龍12[聚(十二內(nèi)酰胺)“N12”](RilsanAMNO，由Atofina供應(yīng))以助于翼與芯的附著。翼/芯重量比是48/52；R1/R2是1.05。
實例1C(本發(fā)明)按照類似于實例1A的方法制備一種具有6個由聚(己二酰1，6-己二胺-共聚-2-甲基戊二胺)(20mol％2-甲基五亞甲基部分，基于二胺衍生的部分)構(gòu)成的翼和PEBAXTM3533SN芯(撓曲模量2800psi(19,300kPa))的纖維，所不同的是計量板C具有另一組孔164(如圖8C所示)，每個翼一個在翼中心線上，每孔0.005英寸(0.013cm)直徑，距孔的對稱中心0.0475英寸(0.121cm)。向這些附加孔和中心孔中喂入的是來自同一熔體池的熔融聚合物，以形成芯和在翼內(nèi)的“凸出芯”要素。結(jié)果，翼被芯聚合物插入(R1/R2＝1.6，根據(jù)類似制備的纖維的比例估計)，從而改善了翼與芯的附著。纖維斷面基本如圖2所示。
實例1D(本發(fā)明)纖維基本上如實例1C那樣紡絲，但在翼中加入5wt％尼龍12[聚(十二內(nèi)酰胺)](RilsanAMNO)內(nèi)聚添加劑。纖維的翼部分被芯聚合物插入(R1/R2＝1.5)，改善了翼與芯的附著。纖維斷面基本上如圖2所示。
表1

這些數(shù)據(jù)顯示該纖維非常適合襪類和服裝的應(yīng)用。纖維在翼與芯的附著牢度上的超卓表現(xiàn)反映在剝離數(shù)據(jù)上。本發(fā)明纖維可具有低于公式獲得V1＝Vf+VMOS(式1)CfVf＝CMOSVMOS(式2)其中，V1為施加至節(jié)點46的電壓；Vf為橫跨鐵電電容器的電壓，VMOS為在節(jié)點48或晶體管42的柵極50上的電壓，Cf是鐵電電容；CMOS是晶體管42從柵極到基片的所有MOS電容。因此，Cf及CMOS的比例在此電路是很重要的。在節(jié)點46的電壓V1及這個比例必須確保橫跨鐵電電容器的壓降或Vf不足夠干擾鐵電狀態(tài)。
讀取電壓DL′最好是0.5至3V，更好的是在0.7至2.6V的范圍內(nèi)。做為一范例，1.2V被施加至驅(qū)動線節(jié)點46。選擇適當(dāng)?shù)腃f及CMOS比例，使得橫跨鐵電電容器的壓降為0.1V至0.3V。這個小的正電壓在矯頑電壓之下，且不夠干擾鐵電電容器的“0”狀態(tài)。因為在“1”狀態(tài)及“0”狀態(tài)之間的不同的鐵電電容，所以假使鐵電電容44是在“1”狀態(tài)而不是“0”狀態(tài)，則VMOS會在讀取晶體管42的柵極上發(fā)生。最好是0.1至1V之間的電壓被施加至位元線49，而這個電壓典型的是0.5V。在接地56及位元線49之間的電壓差會引起漏極至源極電流流經(jīng)晶體管42，此電流會根據(jù)柵極50上的電壓而有所不同。因此，在“0”及“1”狀態(tài)之間的柵極電壓的小電壓差會造成不同的漏極至源極電流，此電流由存儲器的傳統(tǒng)檢測放大電路所讀取。
假使單元被數(shù)據(jù)“0”程序化，則鐵電是在狀態(tài)B，如圖3所示。在讀取操作期間，橫跨鐵電的正電壓差及其值可由式(1)及式(2)決定。假使這個正電壓較矯頑電壓低，則它可破壞負極化的部份，但是不會切換極化。如圖3所示，狀態(tài)B會隨著多重讀取循環(huán)的正脈沖而增加，但是它會在某點E停止，這是根據(jù)多少電壓被施加及循環(huán)數(shù)而決定，因此，通常來說，為了讀取數(shù)據(jù)“0”操作及0.5至3V的電壓BL，極化會在狀態(tài)E及狀態(tài)F之間改變。
假使單元以數(shù)據(jù)“1”程式化，則鐵電是在狀態(tài)A，如圖3所示。正讀取電壓完全不會干擾到正極化。因此，為了讀取數(shù)據(jù)“1”操作，極化會在狀態(tài)A及狀態(tài)G之間改變。
回到式(1)及(2)，為了區(qū)分數(shù)據(jù)“1”及“0”對兩個狀態(tài)而言需要不同的Cf。Cf是鐵電電容，或大約是dP/dVf，其為極化的斜率。因此圖3中的AG曲線的斜率及EF曲線的斜率之間的差異是用來區(qū)分數(shù)據(jù)“1”及“0”。通常AG的斜率較EF的斜率為小，意味著數(shù)據(jù)“1”的Cf較數(shù)據(jù)“0”的Cf小。Cf的差異可由電壓或一流檢測來檢測。
因為每一次鐵電元件被讀取時，只有小電壓被施加至鐵電膜，且鐵電不會切換。所以，如果假定讀取循環(huán)數(shù)大大的大于寫入循環(huán)數(shù)，對于大部份的存儲器應(yīng)用來說均是這樣，則本發(fā)明消除了疲乏的問題。
假使在讀取操作期間一高電壓被施加至驅(qū)動節(jié)點46，則本發(fā)明可被用做為破壞性讀出存儲器。在此情況中，對“0”狀態(tài)而言，極化可以回到原點“0”或狀態(tài)A，如圖3所示，在每一個讀取后需要有一寫回程序。使用一個破壞性讀出作用，噪聲邊緣可被改善。
2、詳細的結(jié)構(gòu)圖4至圖7顯示使用本發(fā)明及各種存儲器單元結(jié)構(gòu)的結(jié)合。圖4顯示使用鏈單元結(jié)構(gòu)的本發(fā)明的較佳實施例。在此實施例中，顯示了4×4單元陣元201。也就是說，有4個列260，262，264，及266的單元及4行270，272，274，276的單元。例如，列260包含單元202，204，206及208，而行270包含單元202，203，205及207。每個單元，如202，包括一晶體管，如214，及一電容器，如212。在每個單元中，晶體管與電容器并聯(lián)連接。也就是說，晶體管214的源極-漏極222是連接到電容器212的一電極216，而另一源極-漏極224是連接到電容器212的另一電極218。晶體管214的柵極220是連接到字元線126。單元，如260列中的202，204，206及208串聯(lián)連接，因而被稱為“鏈單元”。在此結(jié)構(gòu)中，改變中的相鄰單元的晶體管是自源極連接到漏極，而相鄰單元的電容器是自電極連接到電極。在最靠近驅(qū)動線122的一端的單元202是連接到設(shè)定晶體管114的一個源極-漏極234，而另一源極-漏極232是連接到驅(qū)動線122。設(shè)定晶體管114的柵極230被連接到設(shè)定信號線132。在最靠近位元線125的一端的單元208被連接到放大晶體管120的柵極250，而重設(shè)晶體管116是橫跨前置放大器120連接，其中，一源極-漏極242連接到柵極250，而另一源極-漏極224則連接到放大晶體管120的120的源極-漏極252，放大晶體管120是連接到位元線125。放大晶體管120的另一源極-漏極254是連接到接地256。存儲器陣列系統(tǒng)200的操作與對于圖1的描述相同，其中，圖4的節(jié)點124對應(yīng)圖1的節(jié)點24，圖4的節(jié)點128對應(yīng)圖1的節(jié)點28，圖4的晶體管114對應(yīng)圖1的設(shè)定開關(guān)14，圖4的重設(shè)晶體管116對應(yīng)圖1的重設(shè)開關(guān)16，而圖4的放大晶體管120對應(yīng)圖1的前置放大器20。需要被考慮的額外因素為被選擇的單元的列的字元線，如126，被保持在低以便被選擇的單元的晶體管，如214維持關(guān)閉，而未被選取的單元的字元線被維持高以開啟對應(yīng)晶體管并使對應(yīng)電容器短路。被選取的列，如260的設(shè)定晶體管，如114開啟而未被選取的列的設(shè)定晶體管關(guān)閉。
在鍵單元結(jié)構(gòu)中，單元以串聯(lián)連接，這將內(nèi)部連接減低到最小，因而減小單元的大小。若單元鏈更長，則平均單元大小變得更小。
表2是寫入讀取單元10的真值表，單元10即是在行“1”列“0”的單元，即是單元204。因為選取了第0列，所以DL1、DL2、DL3、BL1、BL2及BL3皆為低或是0電壓且不改變，在此表中WL1為行“1”的單元的字元線信號，WLx為第x個行的字元線信號，DL0及BL0分別為第0列的驅(qū)動線及字元線，而SET0及RST0分別為第0列的SET及RST信號。若要選取一特定的單元。施加至字元線的信號WL必須是一低電壓，以關(guān)閉單元晶體管(假設(shè)所有的晶體管為NMOS)，而其他WL必須是高。例如，若要寫入或讀取單元10，WL1必須是低以關(guān)閉在該行中的晶體管，而WL0，WL2，及WL3為高，使得對應(yīng)行中的晶體管開啟，這使晶體管之間的節(jié)點短路。在此情況中，在節(jié)點249及128之間的所有電壓皆會在被選取的單元204兩端下降，而其他3個鐵電電容器皆被短路；即是在這3個電容兩端的電壓沒有下降。

表2-鏈單元的寫入/讀取單元10的真值表若要對單元10寫入“1”，DL0被設(shè)成數(shù)安“1”狀態(tài)，其約為3V，而BL0被設(shè)成低或0V。SET0及RST0皆為數(shù)字“1”狀態(tài)，約為3V，開啟了晶體管114及116，使得3V被施加至節(jié)點249而節(jié)點128接地。因為晶體管214，282，及283皆由施加3V至WL0，WL2及WL3而開啟，且晶體管281由施加0V至WL1而關(guān)閉，所以在節(jié)點249及節(jié)點128之間的3V直接到達鐵電電容器285的上電極及下電極，或是數(shù)據(jù)“1”被寫入電容器285。如果鐵電電容器的矯頑電壓約為1V，則3V足夠切換鐵電。
寫入“0”與寫入“1”非常相似，但是SET0為0V而RST0為3V。
為讀取單元10，就要藉由施加低WL信號而選取“1”行，關(guān)閉了晶體管281，同時保持所有其他字元線信號WLx高以開啟晶體管214，282及283。SET0為高以開啟設(shè)定晶體管114，這使施加到DL0的0.5V低電壓經(jīng)過鏈單元。因為晶體管281關(guān)閉，而晶體管214、282及283開啟，所以施加到DL0的電壓會到達電容器285，而電容器218，286及287為短路。施加到電容器285的電壓會使電壓施加到節(jié)點128，如相對于圖2及圖3于上描述者，此電壓被檢測且由晶體管120轉(zhuǎn)換為電流并經(jīng)由位元線讀取。
圖5顯示4×4鏈接單元結(jié)構(gòu)。這個結(jié)構(gòu)與圖4的鏈單元結(jié)構(gòu)相似，但是在此，每個單元中的晶體管及鐵電電容器以串聯(lián)連接且每列中的單元以并聯(lián)連接。例如，在單元302中，晶體管315的柵極329連接到字元線326，源極-漏極323連接到節(jié)點349，而另一源極-漏極327連接到電容器312的一電極317。電容器312的另一電極319被連接到節(jié)點328。SET開關(guān)同314為一晶體管，其柵極330連接到SET線332，一源極-漏極333連接到驅(qū)動線322，而另一源極-漏極334是連接到節(jié)點349。相似的，重設(shè)開關(guān)316為一晶體管316，連接于位元線節(jié)點324及節(jié)點328之間，如對于圖1及圖4所描述者，前置放大器320為一晶體管320，其柵極350連接到節(jié)點328，一源極-漏極352連接到位元線325，而另一源極-漏極354連接到接地356。再者，陣列系統(tǒng)300具有單元陣列301，包含4行370，372，374及376及4列360，362，364，366的存儲器單元。例如，列360包括單元302，304，306及308，而行370包括單元302，303，305及307。
圖5的鏈接單元結(jié)構(gòu)的操作與圖4的鏈單元結(jié)構(gòu)的操作相似；但是在此結(jié)構(gòu)中，被選取的字元線信號，如WL0，為高，開啟了被選取的晶體管；如315，而未被選取的行的字元線信號為低，關(guān)閉了對應(yīng)晶體管。
圖6顯示陣列系統(tǒng)400，其中，基本存儲器單元，如402，具有一晶體管，如415，及一電容器，如412以串聯(lián)連接。晶體管415的源極-漏極426連接到節(jié)點428，而另一源極-漏極427是連接到電容器412的電極417。電容器412的另一電極連接到驅(qū)動線節(jié)點449。上述在傳統(tǒng)上被稱為1T-1C結(jié)構(gòu)。與其他系統(tǒng)相似系統(tǒng)400包括四行470，472，474，475及4列460，462，464，466的單元陣列401。然而，陣列系統(tǒng)400的結(jié)構(gòu)與傳統(tǒng)1T-1C結(jié)構(gòu)不同，其中，節(jié)點449經(jīng)由設(shè)定開關(guān)414(在此實施例為設(shè)定晶體管414)，連接到驅(qū)動線422(在傳統(tǒng)1T-1C結(jié)構(gòu)中有時稱為“板線”)。設(shè)定晶體管414的一個源極-漏極434是連接到節(jié)點449，而另一個源極-漏極433是連接到驅(qū)動線422。在此實施例中，SET信號與字元線信號WL相同。例如，設(shè)定晶體管414的柵極430連接到字元線432。在此實施例中，重設(shè)開關(guān)416亦是一晶體管416，且前置放大器420為一晶體管420，而開關(guān)416及前置放大器420在位元線節(jié)點424及單元/前置放大器節(jié)點428之間連接，如對于其他實施例所述的。在此實施例中，檢測放大器，如480，是連接到每一個位元線，如425。最好是此種檢測放大器與在圖1，2，4及圖5的實施例中的每一個位元線相關(guān)，雖然為了簡化而未示于圖中。
圖6的陣列系統(tǒng)400的操作與圖5系統(tǒng)的操作相同，但是DL信號變成BL信號，及反之，或是被認為是數(shù)字“1”及“0”被反轉(zhuǎn)。此外，取代對每個列有一不同的信號DL及所有的設(shè)定晶體管同時開啟或關(guān)閉，所有單元都有一DL信號且每個設(shè)定開關(guān)是由字元線獨立控制。這個結(jié)合仍允許人控制施加到每個四單元組的設(shè)定信號，雖然在此情況中，四個單元為單元列而不是單元列。從上述，熟悉此領(lǐng)域的技術(shù)人士可以輕易地推論出圖6的陣列系統(tǒng)400的操作，所以我們不再重覆其操作。
圖7為存儲器單元陣列系統(tǒng)500的1T-1C單元實現(xiàn)，其中RST信號是經(jīng)由解碼器516所施加。在此實施例中，前置放大器為位元線525的電容，其作為所示結(jié)構(gòu)中的電壓分割器，顯示另一可能變化。除了這些差異，此實施例與圖6相似。也就是說，有一存儲器單元陣列501，配置于4行570，572，574，576及4列560，562，564及566中；每個單元，如502，包括一晶體管，如515，及鐵電電容器，如512以串聯(lián)連接；有一設(shè)定開關(guān)如514，連接于驅(qū)動或板線522及一電極如519，或每個電容器512之間，其中一設(shè)定開關(guān)514與每個單元行相關(guān)。SET信號是經(jīng)由字元線532施加，而在解碼器516中的重設(shè)開關(guān)決定經(jīng)由位元線如525施加至存儲器單元如502的電壓。陣列系統(tǒng)500的操作與系統(tǒng)400的操作相同，但是重設(shè)開關(guān)及前置放大器的操作由不同的元件執(zhí)行，如上述。
在本公開中，術(shù)語“列”及“行”為相對術(shù)語，以便于公開。也就是說，傳統(tǒng)上，行為水平線而列為垂直線，然而，本發(fā)明認為在任一陣列中，列可變成行且可變成列，這可由旋轉(zhuǎn)90°，270°等等后，再看陣列而達成。因此，雖然存儲器結(jié)構(gòu)被旋轉(zhuǎn)90°，270°等等，如本發(fā)明的概述說明及權(quán)利要求描述的本發(fā)明，并不將其排除在本發(fā)明所指的結(jié)構(gòu)的范圍外。
圖8是一方塊圖，顯示示例的集成電路存儲器636，其中根據(jù)本發(fā)明的存儲器陣列系統(tǒng)，如200，300，400及500被使用。為了簡化起見，所示的實施例為16K×1 FeRAM；然而，材料可用于不同大小及型式的存儲器。在所示的16K實施例中，有7個地址輸入線638，其連接到一行地址寄存器639及一列地址寄存器640。行地址寄存器639是經(jīng)由7條線642連接到行解碼器641，而列地址寄存器640是經(jīng)由7條線644而連接到列解碼器/數(shù)據(jù)輸入/輸出多工器643。行解碼器641是經(jīng)由128條線646而連接到128×128存儲器單元陣列645，而列解碼器/數(shù)據(jù)輸入輸出多工器643是經(jīng)由128條線647連接到檢測放大器679及存儲器單元陣列645。信號產(chǎn)生器680經(jīng)由256條線684連接到陣列645。因為這些線為并聯(lián)或板線(如上述)，線的數(shù)目是根據(jù)使用的實施例而決定。例如，假使一共同板線被用于所有的單元，而另一分開的分路(shunt)線被用于每個行，則只需要129條線684。一RAS*信號線648連接到行地址寄存器639，行解碼器641，列解碼器/數(shù)據(jù)輸入/輸出多工器643，及信號產(chǎn)生器680，而CAS*信號線649被連接到列地址寄存器640，列解碼器/數(shù)據(jù)輸入/輸出多工器643，及信號產(chǎn)生器680。(在此，*代表反轉(zhuǎn)信號。)輸入/輸出數(shù)據(jù)線635是連接到列解碼器/數(shù)據(jù)輸入/輸出多工器643。存儲器636亦包括一電源699，其提供標(biāo)準輸出電壓Vcc及其他電源至信號產(chǎn)生器680及系統(tǒng)的其它部件。
存儲器單元陣列645包含128×128＝16384個存儲器單元，其傳統(tǒng)上被定為16K。這些單元為以鐵電元件為基礎(chǔ)的單元，如202，302，402，502等等。線646為字元線，如126，326，432等等。線647為位元線，如325，425，525，等等。
圖8中的存儲器的操作如下，在線638上的行地址信號A0-A6及列地址信號A7至A13利用RAS*及CAS*信號，由地址寄存器639，640多工化，并被送到行解碼器641及列解碼器/數(shù)據(jù)輸入/輸出多工器643。行解碼器641將字元線信號，如WLn信號，置放在字元線646之一上；通常，信號被置放在被尋址的單元的字元線上。根據(jù)功能為寫入或讀取功能，列解碼器/數(shù)據(jù)輸入/輸出多工器643將在線635上輸入的數(shù)據(jù)信號置放于對應(yīng)列地址的位元線647之一，或在數(shù)據(jù)線635上輸出在對應(yīng)列地址的位元線647之一上的信號。這是位元線信號，如上所述的BLm。如現(xiàn)有技術(shù)所知，讀取功能是在RAS*信號在CAS*信號之前被觸發(fā)，而寫入功能是在CAS*在信號在RAS*信號之前被觸發(fā)。如此領(lǐng)域中眾所周知的是，檢測放大器679是沿線647置放，以放大線上的信號。分路線及板線信號，如SLn及CPn信號，是基于CAS*及RAS*信號及一內(nèi)部晶片時鐘而由信號產(chǎn)生器680產(chǎn)生。因此，信號產(chǎn)生器680形成并聯(lián)系統(tǒng)11，101及701的一部份。在某些存儲器中，信號產(chǎn)生器680及行解碼器641可能被組合成單一信號產(chǎn)生單元。行解碼器641及信號產(chǎn)生器680的電路包括所有產(chǎn)生字元線、分路線，板線信號所需要的電路，包括激發(fā)信號。此電路在集成電路存儲器設(shè)計領(lǐng)域中為已知，而不在此詳述，實行上述功能及其他已知的存儲器功能所需要的邏輯亦包含在存儲器636中，但不在此顯示或討論，因為它并不能直接應(yīng)用在本發(fā)明。
圖9顯示圖4的存儲器的另一可能結(jié)構(gòu)，其中，操作讀取及寫入功能的信號更加分開。這個實施例與圖4的實施例基本上是相同的，但是差異如下RL信號是提供于額外線718，重設(shè)開關(guān)740具有連接到線718的一源極-漏極744；前置放大器720的一源極-漏極連接到線718，而另一源極-漏極754則連接到位元線756。相似地，線718是連接到每個其他重設(shè)開關(guān)，且單元的其他行的每一個具有攜帶信號BL1、BL2及BL3的相關(guān)位元線757，758及759，這些信號與RL信號分開。此實施例中的讀取及寫入功能與圖4的實施例中的功能基本上相同，但是RL及BL信號分開。圖9中的另一結(jié)構(gòu)及信號可應(yīng)用在圖5，6及圖7的陣列系統(tǒng)，或是其他使用本發(fā)明的適當(dāng)結(jié)構(gòu)。
本發(fā)明的一特征為前置放大器或“讀取晶體管”，如42，會使用較現(xiàn)有技術(shù)小很多的讀取電壓。前置放大器20，42、120，320，420可以是晶體管外的很多型式；例如，它可以是做為電壓分割器的電容器，二極體，柵序列或其他電路或電路元件。施加到電路以讀取一單元的電壓，即施加到DL的電壓，約為1.2V，通常在0.5至2.0V之間。然而，各自單元看見的讀取電壓，即是讀取時橫跨鐵電存儲器元件的電壓，可以小到0.1V，通常為0.1至0.5V，而最好是0.1至0.3V。這個電壓通常是一半的矯頑電壓或更小，在某些結(jié)構(gòu)中為矯頑電壓的三分之一或更少，而最好的是矯頑電壓的十分之一至二分之一。因為干擾發(fā)生的機率指數(shù)地隨施加電壓減少，矯頑電壓的十分之一至二分之一的電壓不太會引起干擾。再者，因為讀取電壓如此小，它對相鄰單元的效應(yīng)很小，以致可不被計算。這些小的讀取電壓亦大大地減少各自單元的疲乏率。
同時，本發(fā)明可允許對存儲器的非常小的干擾，亦可增加傳統(tǒng)存儲器，如破壞性讀出存儲器的性能。即是。假使存儲器與較有可能疲乏及干擾的存儲器一同被使用，則允許小信號偵測的增加的性能亦會顯著地增加存儲器的性能及堅固性。本發(fā)明在不考慮疲乏及干擾(由于循環(huán)數(shù)目小)而數(shù)據(jù)的精確度很重要的應(yīng)用中是很有用的。
本發(fā)明的另一特征為不同數(shù)據(jù)狀態(tài)由不向極化斜率來辨識，而不是由極化差異來辨識。因此，不需要高極化鐵電。
本發(fā)明的另一特征為可使用單一電源。也就是說，讀取及寫入電壓為小的正值。這顯著地簡化存儲器所需的周邊電路。
已描述的本發(fā)明的較佳實施例?？闪私獾氖牵景l(fā)明可在不偏離其精神及重要特征的情況下，可以其他特定型式實現(xiàn)。例如，雖然本發(fā)明已由晶體管開關(guān)描述，但是其他開關(guān)，例如二極體，亦可被使用。其他很多鐵電存儲器單元結(jié)構(gòu)可與尋址方案一同被使用，例如在本發(fā)明背景中討論的參考例中公開的單元結(jié)構(gòu)。再者，對使用設(shè)定開關(guān)及重設(shè)開關(guān)及前置放大器的鐵電存儲器單元尋址的優(yōu)點已被公開，因此可設(shè)計被公開的原理的變化。例如，在圖2，4，5及圖6的實施例中，源極-漏極，例如254，原本接地，也可連接到位元線，而另一源極-漏極如252與重設(shè)開關(guān)116可連接到地，因此本發(fā)明實施例為解說性的，而不是限制的。本發(fā)明的范圍由所權(quán)利要求所界定。
權(quán)利要求
1.一種鐵電存儲器(636)，包含一存儲器單元(12，202，302，402)，及一電路(11，211，311，411)，用于讀取及寫入該存儲器單元，其中用于讀取及寫入的該電路包括一驅(qū)動線(22，122，322，422)，其上置有用于寫入信息至該存儲器單元的電壓，一位元線(25，125，325，425)，其上置有欲自存儲器單元讀出的信息，一前置放大器(20，42，120，320，420)，在存儲器單元及位元線之間，一設(shè)定開關(guān)(14，114，314，414)，連接在驅(qū)動線及存儲器單元之間，及一重設(shè)開關(guān)(16，116，316，416)，連接至該存儲器單元。
2.如權(quán)利要求1的鐵電存儲器，其中該前置放大器包含一晶體管(42，120，320，420)，其具有一柵極(50，250，350等)及一對源極-漏極(52，54，252，254，352，354等)，其中，該存儲器單元連接到該柵極，而源極-漏極之一連接到該位元線。
3.如權(quán)利要求2的鐵電存儲器，其中重設(shè)開關(guān)為一晶體管(116，316，416)，其具有一對重設(shè)源極-漏極(242，244)，其中，一重設(shè)源極-漏極連接到存儲器單元而另一重設(shè)源極-漏極連接到前置放大器晶體管的一源極-漏極。
4.如權(quán)利要求1或2的鐵電存儲器，其中設(shè)定開關(guān)為一晶體管(114，314，414，514)，其具有一對設(shè)定源極-漏極(232，234，333，334，443，434)，其中，一設(shè)定源極-漏極連接到該存儲器單元，而另一設(shè)定源極-漏極連接到驅(qū)動線。
5.如權(quán)利要求1或2的鐵電存儲器，其中重設(shè)開關(guān)為一晶體管(116，316，416)，其具有一對重設(shè)源極-漏極(242，244)，其中一重設(shè)源極-漏極連接到存儲器單元，而另一重設(shè)源極-漏極連接到位元線。
6.如權(quán)利要求1，2或3中任一個的鐵電存儲器，其中該重設(shè)開關(guān)在存儲器單元及位元線之間與前置放大器并聯(lián)連接。
7.一種鐵電存儲器(636)，包含多個存儲器單元(12，201，301，401，501)及一電路(11，211，311，411，511)，用于寫入及讀取該存儲器單元，其中，每個存儲器單元包含存儲器單元晶體管(214)及鐵電電容器(212)，該存儲器單元晶體管及鐵電電容器并聯(lián)連接。
8.如權(quán)利要求7的鐵電存儲器，其中用于讀取及寫入的電路包括多個讀取晶體管(120等)，每一個讀取晶體管包括一柵極(250)，該柵極連接到該存儲器單元之一；重設(shè)信號(BL0)源；及多個重設(shè)開關(guān)(116)，每一個重設(shè)開關(guān)連接到重設(shè)信號源及讀取晶體管的柵極之間。
9.如權(quán)利要求8的鐵電存儲器，其中該重設(shè)開關(guān)為重設(shè)晶體管，每一個重設(shè)晶體管具有一對重設(shè)源極-漏極(242，244)，其中一重設(shè)源極-漏極連接到重設(shè)信號源，而另一重設(shè)源極-漏極則連接到讀取晶體管的柵極。
10.如權(quán)利要求7或8的鐵電存儲器其中讀取及寫入電路進一步包括一設(shè)定信號(DL0)源；及多個設(shè)定開關(guān)(114等)，每個設(shè)定開關(guān)串聯(lián)連接于存儲器單元之一及設(shè)定信號源之間。
11.如權(quán)利要求10的鐵電存儲器，其中，設(shè)定開關(guān)為設(shè)定晶體管，每一個設(shè)定晶體管具有一對設(shè)定源極-漏極(232，234)，其中，一設(shè)定源極-漏極連接到設(shè)定信號源，而另一設(shè)定源極-漏極則連接到存儲器單元之一。
12.如權(quán)利要求1，2，3，7，8或9中任一個的鐵電存儲器，其中，該存儲器為一非破壞性的讀出存儲器。
13.如權(quán)利要求1，2，3，7，8或9中任一個的鐵電存儲器，其中，該存儲器為一破壞性讀出存儲器。
14.一種讀取鐵電存儲器(636)的方法，該存儲器包括一存儲器單元(44，202，302，402，502)，其包括具有矯頑電壓的鐵電存儲器元件(44，212，312，412，512)，及連接到存儲器單元的導(dǎo)線(24，48，128，328，428，525)，該方法包含下列步驟橫跨鐵電存儲器元件置放一電壓，此電壓小于矯頑電壓；及在導(dǎo)線上檢測一電壓。
15.如權(quán)利要求14的方法，其中該電壓在0.1至0.5V的范圍內(nèi)。
16.如權(quán)利要求14的方法，其中該電壓在0.1至0.3V的范圍內(nèi)。
17.如權(quán)利要求14的方法，其中該電壓為矯頑電壓的二分之一或更小。
18.如權(quán)利要求14的方法，其中該電壓為矯頑電壓的三分之一或更小。
19.如權(quán)利要求14，15，16，17或18的中任一個方法，其中存儲器包括一組連接到導(dǎo)線的存儲器單元(12，260，360，460，560)，且更進一步包括一重設(shè)步驟，用于從存儲器單元群組排出噪聲。
20.如權(quán)利要求19的方法，其中每一個存儲器元件包含一鐵電電容器(44，212，312，412，512)，而重設(shè)步驟包含使在存儲器單元群組中的每個鐵電電容器的兩側(cè)接地。
21.一種讀取鐵電存儲器(636)的方法，該存儲器包括一存儲器單元(44，202，302，402，502)，其包括一鐵電存儲器元件，(44，212，312，412，512)，及連接到存儲器單元的導(dǎo)線(24，48，128，328，428，525)，該方法包含下列步驟橫跨鐵電存儲器元件置放一第一電壓以于該導(dǎo)線之上產(chǎn)生一讀取電壓；前置放大該讀取電壓，以在位元線上產(chǎn)生前置放大電壓或電流；及檢測在位元線上的前置放大電壓或電流。
22.如權(quán)利要求21的方法，其中第一電壓在0.1至0.5V的范圍內(nèi)。
23.如權(quán)利要求21的方法，其中，第一電壓在0.1至0.3V的范圍內(nèi)。
24.如權(quán)利要求21的方法，其中第一電壓為鐵電存儲器元件的矯頑電壓的一半或更小。
25.如權(quán)利要求21的方法，其中第一電壓為鐵電存儲器元件的矯頑電壓的三分之一或更小。
26.一種自鐵電存儲器(636)排出噪聲的方法，該存儲器包括一組存儲器單元(12，260，360，460，560)，每個存儲器單元包括鐵電電容器(44，212，312，412，512)，該方法包含使每個鐵電電容器的兩側(cè)接地。
全文摘要
一種鐵電存儲器636，包括一組存儲器單元645，12，201，301，401，501，每個單元具有一鐵電存儲器元件44，218，一驅(qū)動線，其上置放有寫入信息至存儲器單元群組的電壓；一位元線25，49，125，325，425，525，其上置放有欲自存儲器單元組讀出的信息，一前置放大器20，42，120，320，420，在存儲器單元及位元線之間，一設(shè)定開關(guān)14，114，314，414，514，連接于驅(qū)動線及存儲器單元之間，一重設(shè)開關(guān)16，116，316，416，516，連接于與前置放大器并聯(lián)的存儲器單元。存儲器是藉由橫跨存儲器元件置放一小于鐵電存儲器元件的矯頑電壓的電壓而被讀取。在讀取之前，自單元群組的噪聲是藉由使鐵電存儲器元件的兩個電極接地而排放。
文檔編號G11C11/22GK1466763SQ01816271
公開日2004年1月7日 申請日期2001年9月25日 優(yōu)先權(quán)日2000年9月25日
發(fā)明者陳正, 加藤剛久, 維克拉姆·喬希, 林鉻鎬, 卡洛斯·A·帕茲德阿羅, 拉里·D·麥克米倫, 嵨田恭博, 大槻達男, A 帕茲德阿羅, D 麥克米倫, 久, 博, 姆 喬希, 男, 正 陳 申請人:塞姆特里克斯公司, 松下電器產(chǎn)業(yè)株式會社