專利名稱：或非閃速內(nèi)存單元在高列泄漏下精確確認(rèn)的裝置與方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于包括閃速電可擦除可編程只讀存儲(chǔ)器(閃速EEPROM)單元的陣列的一集成電路內(nèi)存，而且尤其關(guān)于提供在列高列泄漏下提供精確確認(rèn)的電路單元。
背景技術(shù)：
一種微電子閃速或塊擦除的電可擦除可編程只讀存儲(chǔ)器(閃速EEPROM)，其包括可被獨(dú)立編程與讀取的單元陣列。各單元的尺寸以及該內(nèi)存通過省略能將單元獨(dú)立擦除的選擇晶體管組而做得很小。所有的單元單元作為塊一起擦除。
這種的內(nèi)存包括單獨(dú)的金屬氧化物半導(dǎo)體(MOS)場(chǎng)效晶體管單元內(nèi)存單元，各單元內(nèi)存單元包括通過施加不同電壓的源極、漏極、浮動(dòng)?xùn)艠O與控制柵極，以用二進(jìn)制1或0來編程該單元，或者單元擦除作為一塊的所有單元。該些單元是以行列矩陣連接，一行中的單元的控制柵極連接到各自的字線(wordline)，并且一列中的漏極連接到各自位線(bitline)。該些單元的的源極連接在一起。此種布置為一般所知的NOR(或非)內(nèi)存配置。
通常，通過將9伏特(V)施加到控制柵極、5V(伏特)施加到漏極，以及將源極接地來編程單元，此種情形導(dǎo)致熱電子從漏極耗盡區(qū)注入到浮動(dòng)?xùn)艠O。當(dāng)將編程電壓移除時(shí)，注入的電子則在浮動(dòng)?xùn)艠O里被捕獲，并于其中產(chǎn)生負(fù)電荷，該負(fù)電荷則將該單元的閾值電壓增加到超過大約4V(伏特)的值。
單元通常是通過將5V施加到控制柵極、將1V施加到連接漏極的位線、將源極接地、并感測(cè)位線電流。假如編程單元而且該閾值電壓相對(duì)地高(例如，4V)的話，該位線的電流則將為零，或至少相當(dāng)?shù)氐汀＜偃鐩]有將該單元編程或擦除的話，該閾值電壓則將相對(duì)較低(例如，2V)，該控制柵極電壓則將提高通道，且該位線電流相對(duì)較高。
單元可以許多的方式擦除。在一配置中，單元通?？赏ㄟ^施加12V到源極、將控制柵極接地并允許漏極浮動(dòng)而來擦除。這導(dǎo)致在編程期間注入到浮動(dòng)?xùn)艠O的電子，通過Fowler-Nordheim隧道效應(yīng)，從浮動(dòng)?xùn)艠O移除經(jīng)過薄隧道氧化層而到源極。不然的話，單元?jiǎng)t可通過提供將大約-10V的負(fù)電壓施加到控制柵極、將5V施加到源極并允許漏極浮動(dòng)而來擦除。另外，單元可通過將大約-10V等級(jí)的負(fù)電壓施加到控制柵極，施加5V到源極并且使得漏極浮動(dòng)。另外，通過-10V等級(jí)負(fù)電壓施加到控制柵極，將大約+10V等級(jí)的正電壓施加到P井而來擦除單元。
具有常規(guī)閃速EEPROM單元配置的一個(gè)問題是由于制造上的容差，某些單元在其它單元變得充分擦除之前變得過度擦除。因此，在每一擦除步驟之后，可實(shí)施一擦除確認(rèn)過程或程序(擦除確認(rèn))。尤其是擦除確認(rèn)是一個(gè)單元接著一個(gè)單元地進(jìn)行，以決定是否陣列里的各單元具有超過界線(例如3V)的閾值電壓，或者是否該單元為″擦除不足″(undererased)。假如檢測(cè)出擦除不足的單元，則會(huì)對(duì)整個(gè)陣列施加額外的擦除脈沖。以如此的擦除步驟，沒有擦除不足的單元?jiǎng)t也將重復(fù)地被擦除，而該單元的浮動(dòng)?xùn)艠O則在最后可獲得低于0伏特的閾值電壓。以低于零伏特的閾值電壓來擦除的單元?jiǎng)t稱為″過度擦除(overerased)″。
過度擦除的單元因?yàn)樵诰幊袒蜃x取步驟期間會(huì)產(chǎn)生位線泄漏電流而不受歡迎，該編程或讀取步驟會(huì)使該內(nèi)存不起作用。過度擦除單元的浮動(dòng)?xùn)艠O會(huì)耗盡電子，并變得帶正電。這種情形導(dǎo)致過度擦除的單元作用如同無法通過正常電壓施加到它們的控制柵極而關(guān)閉的耗盡模式晶體管，并在接著的編程與讀取操作期間，導(dǎo)入泄漏。
另一方面，擦除不足的單元也不理想，因?yàn)椴脸蛔銌卧獙?dǎo)致數(shù)據(jù)的錯(cuò)誤儲(chǔ)存。擦除不足的單元例如可在該單元事實(shí)上打算具有編程的二進(jìn)制值0的時(shí)候，被當(dāng)作具有編程的二進(jìn)制1而讀取。因此，重要的是，該擦除確認(rèn)步驟會(huì)精確地檢測(cè)出充分擦除單元的存在。重要的是，擦除確認(rèn)步驟會(huì)避免將未充分擦除識(shí)別為完全擦除的″錯(cuò)誤確認(rèn)″。
過去的問題一直是過度擦除單元的位線泄漏在擦除確認(rèn)期間內(nèi)導(dǎo)致錯(cuò)誤地確認(rèn)擦除不足單元。尤其是，在擦除確認(rèn)期間內(nèi)，每一次僅有一條與包括測(cè)試時(shí)的選定單元的單元的行的控制柵極連接的字線維持在高點(diǎn)，該字線乃在測(cè)試之下連接到包括選擇單元的一行單元的控制柵極。其它的字線則接地。正電壓則施加到列中的所有單元的漏極，包括選定的單元列。假如列中未選定的一個(gè)單元或多多個(gè)單元的閾值電壓為零或負(fù)時(shí)，泄漏電流則將流經(jīng)未選定的一個(gè)單元或多個(gè)單元的源極、通道、以及漏極，并可能會(huì)導(dǎo)致錯(cuò)誤的確認(rèn)。
此令人不希望的結(jié)構(gòu)在圖1中說明。一列浮動(dòng)?xùn)艠O單元晶體管T0到Tm其列的漏極連接到位線BL，該位線本身則連接到位線驅(qū)動(dòng)器1。晶體管T0到Tm的源極則通常連接到地面。一次選擇晶體管T0到Tm的其中一個(gè)，以用于擦除確認(rèn)程序，并施加例如5V的正電壓到其控制柵極，控制柵極開啟晶體管。在列中未選定晶體管的控制柵極是連接到地面。
如圖1所示，將5V施加到晶體管T1，該5V則將該晶體管開啟。電流I1，則從接地經(jīng)過該晶體管T1的源極、通道(未顯示)與漏極流經(jīng)晶體管T1，并經(jīng)位線BL流至驅(qū)動(dòng)器1。理想狀態(tài)上，位線電流IBL應(yīng)該等于I1，并由感應(yīng)放大器感應(yīng)出來(未顯示)。該感應(yīng)放大器比較位線電流IBL與在參考單元中(同樣未顯示)的電流Iref(確認(rèn)電流)，該參考單元表示充分擦除的單元。如果晶體管T1充分地擦除，位線電流IBL(或I1)則等于經(jīng)由感應(yīng)放大器所決定的參考單元中的電流Iref。如果晶體管T1不充分地擦除的話，位線電流IBL(或I1)就小于由感應(yīng)放大器所決定的電流Iref。這樣就可能根據(jù)感應(yīng)放大器的輸出確認(rèn)晶體管T1是否充分地擦除。
不管怎樣，如果未選晶體管的其中一個(gè)或多個(gè)過度擦除，如圖1所示的晶體管T2，該晶體管的閾值電壓則將為零或?yàn)樨?fù)值，并且表示為I2的背景泄漏電流則將流經(jīng)晶體管T2。在晶體管T1的擦除確認(rèn)期間內(nèi)的位線電流IBL現(xiàn)在不再相等于I1，但卻相等于I1以及背景泄漏電流I2的總和。
在典型的閃速EEPROM中，較多數(shù)目，例如512個(gè)如圖1所示的晶體管單元的漏極，則連接到每一位線(列)。假如在位線上大量單元汲取背景泄漏電流的話，那于擦除確認(rèn)過程期間內(nèi)，位線上的全部泄漏電流與來自選定單元的電流的結(jié)合可能等于或超過參考單元電流Iref。這會(huì)導(dǎo)致錯(cuò)誤的確認(rèn)狀況，其中選定單元本身則依然擦除不足，泄漏而由于位線上泄漏電流的作用，仍被確認(rèn)為擦除。
有鑒于上述與現(xiàn)有閃速EEPROM裝置有關(guān)的缺點(diǎn)，本領(lǐng)域強(qiáng)烈需求具有在高列泄漏下提供精確的擦除確認(rèn)的裝置與方法。此外，在該技術(shù)中，強(qiáng)烈需求在列高列泄漏下其它沒有錯(cuò)誤的確認(rèn)裝置與方法。

發(fā)明內(nèi)容
本發(fā)明提供一種于確認(rèn)過程期間，降低閃速EEPROM裝置里的列泄漏從而避免錯(cuò)誤的確認(rèn)的技術(shù)。本發(fā)明具有在NOR(或非)陣列或多個(gè)單元并行連接的其它型態(tài)陣列的應(yīng)用。該發(fā)明通過降低未選定單元的泄漏而來操作，該未選定單元是與確認(rèn)的選擇單元并聯(lián)，藉此而避免錯(cuò)誤的確認(rèn)。該發(fā)明可同樣地結(jié)合其它技術(shù)來使用，譬如軟件編程、自動(dòng)編程干擾擦除(automatic programming disturb erase，APDE)、或種種其它的Vth壓縮結(jié)構(gòu)，以降低列泄漏。
根據(jù)本發(fā)明在確認(rèn)過程期間，將在陣列陣列中一選定單元或多個(gè)單元的電流，與確認(rèn)參考單元電流Iref相比較。來自未選單元的泄漏電流，其是通過將一負(fù)偏置電壓(例如，小于0V至-5V)施加到該陣列單元陣列單元所放置的p井而被減少。該單元的體效應(yīng)將導(dǎo)致各個(gè)單元的閾值電壓(Vth)增加，從而減少泄漏電流。通過施加相同的負(fù)偏置電壓到該參考單元的p井，可在沒有未選定單元的泄漏電流的情況下，選定可精確比較單元或數(shù)個(gè)單元和參考單元的電流。反過來，這種情況避免了在確認(rèn)過程期間錯(cuò)誤的確認(rèn)。
根據(jù)本發(fā)明的一方面，提供閃存裝置。該閃存裝置包括在半導(dǎo)體基片的p井里所形成且可控制地排列成行與列的陣列的閃速單元，其中在相同行中的單元的各個(gè)具有連接到相同的對(duì)應(yīng)字線的控制柵極，在相同列中的單元，各個(gè)則具有連接到相同對(duì)應(yīng)位線的漏極，各單元的源極連接到電源電位。此外，閃存裝置包括用來確認(rèn)該單元是否已經(jīng)擦除的控制電路。該控制電路是裝配來進(jìn)行以下的步驟I)通過施加高電壓到相應(yīng)的同列的位線以及相對(duì)應(yīng)地連接到該至少一選定定單元的字線或多條字線，以及通過施加低電壓到相對(duì)應(yīng)地連接到同列中未選定定單元的剩下字線，而從相同列里的單元間選定選定至少一單元；II)在確認(rèn)操作期間，將負(fù)偏置電壓選擇性地施加到p井；III)將經(jīng)過至少一選定單元的位線的電流與參考單元的電流相比較；以及IV)根據(jù)該比較結(jié)果，確認(rèn)該選定的至少一單元是否正確地正在工作。
根據(jù)本發(fā)明的另一方便，提供一種方法，該方法用于具有在半導(dǎo)體基片的P井中形成的閃存單元陣列的閃存單元中的確認(rèn)操作陣列閃速相同行中的各單元的控制柵極連接到相同的對(duì)應(yīng)位線，相同列中的各單元的漏極連接到相同的對(duì)應(yīng)位線，而各個(gè)單元的源極連接到電源電位。該方法包括以下步驟I)通過施加一高電壓到對(duì)應(yīng)的相同列的位線以及相對(duì)應(yīng)地連接到該至少一選定單元的字線或多條字線，以及通過施加一低電壓到與相同列中未選定單元對(duì)應(yīng)連接的剩下字線，而從相同列里的單元間選出至少一單元；II)于確認(rèn)操作期間，將負(fù)偏置電壓選擇性地施加到該p井；III)將經(jīng)過至少一選定單元的位線電流與參考單元電流相比較；以及IV)根據(jù)比較結(jié)果確認(rèn)該選出的至少一單元是否正在正確工作。
為了完成以上相關(guān)的目的，本發(fā)明隨后則包含于下文完全說明并于權(quán)利要求中特別指出的特征。以下的說明與所附加的圖式，其是在本發(fā)明詳細(xì)的某些說明性具體實(shí)施例中提出。無論如何，這些具體實(shí)施例乃標(biāo)示出可采用本發(fā)明原理的各種方式的一些。當(dāng)連同該附圖而考慮時(shí)，本發(fā)明的其它目的、優(yōu)點(diǎn)與新特征則將從以下的發(fā)明的詳細(xì)說明而變得明顯。


圖1是為簡(jiǎn)化的電路示意圖，其顯示現(xiàn)有技術(shù)的閃速EEPROM裝置里泄漏電流如何產(chǎn)生；圖2是為根據(jù)本發(fā)明的閃速EEPROM裝置的方塊圖；圖3是為根據(jù)本發(fā)明圖2的閃速EEPROM裝置里的內(nèi)存單元陣列的示意圖；圖4是為簡(jiǎn)化的電路示意圖，其顯示泄漏電流如何在根據(jù)本發(fā)明的閃速EEPROM裝置中減少；以及圖5是為一流程圖，其顯示結(jié)合本發(fā)明特征的擦除與過度擦除校正過程。
具體實(shí)施例方式
本發(fā)明將參考附圖而說明，在附圖中，同樣的標(biāo)號(hào)用來表示從頭到尾相同的組件。
最初參考圖2，其是顯示根據(jù)本發(fā)明的閃速EEPROM裝置10。EEPROM裝置10是為一集成電路，該集成電路包括閃速EEPROM內(nèi)存陣列陣列100，以及對(duì)于內(nèi)存陣列100陣列內(nèi)存單元可進(jìn)行編程、擦除、讀取、過度擦除校正等電路。閃速EEPROM陣列陣列100是由在圖3有更詳細(xì)說明的各個(gè)單元組成。
如圖3所示，陣列陣列100包括排列以m+1行與n+1列陣列布置的浮柵晶體管單元T。在一特定列的每一個(gè)特定的單元Ti，j(在此i＝0至m；且j＝0至n)，其具有連接到位線BLj的漏極(在此j＝0到n)。每個(gè)陣列單元Ti，j的源極則連接到電源電壓Vss。在一特定行中各特定單元Ti，j的柵極則連接到字線WLi(在此i＝0到m)。
關(guān)于閃速EEPROM裝置10形成于其上的半導(dǎo)體基片而言，陣列單元Ti，j則如圖3所示地形成于p井102中。根據(jù)本發(fā)明，該p井102接收選擇性受控偏置電壓Vpwbias，該偏置電壓于確認(rèn)過程或步驟期間內(nèi)用于降低特定列里的泄漏電流。通過選擇性地將負(fù)偏置電壓(例如，0V≥Vpwbias≥-5V)提供到p井102，單元Ti，j的體效應(yīng)則導(dǎo)致各單元的增加閾值電壓Vth。結(jié)果，例如，在擦除確認(rèn)過程期間，降低的泄漏電流則發(fā)生于陣列100里的未選擇與潛在過度擦除單元之間。
更進(jìn)一步地根據(jù)本發(fā)明，相對(duì)應(yīng)的負(fù)偏置電壓則提供到p井，在p井中，則放置有與選定單元或多個(gè)單元有關(guān)的參考單元。結(jié)果，在選定單元位線上的電流與參考單元電流的比較則導(dǎo)致精確的確認(rèn)(即，對(duì)于選定單元是否已經(jīng)充分擦除)。
再度參考圖2，在特定列里連接單元的漏極的各位線BL(例如，BL0、BL1、…..、BLn)，其是連接到裝置10中所包括的位線上拉電路106以及列譯碼器108。在特定行中的各連接單元的柵極的字線(例如，WL0、WL1、……WLm)則連接到行譯碼器110。
行譯碼器110由從處理器或狀態(tài)機(jī)114所接收的行地址控制，接收來自電源112的電壓信號(hào)，并將特定的電壓信號(hào)分配到字線WL。同樣地，位線上拉電路106由來自處理器114的信號(hào)控制，接收來自電源112的電壓信號(hào)，并將特定的電壓信號(hào)分配到位線BL。由電源112所提供的電壓受由當(dāng)處理器114接收的信號(hào)控制。
當(dāng)列譯碼器108由從處理器114接收到的列地址信號(hào)控制時(shí)，列譯碼器108將來自特定位線BL的信號(hào)傳到感應(yīng)放大器或比較器116。感應(yīng)放大器116進(jìn)一步接收來自參考陣列118的參考單元的信號(hào)。利用來自列譯碼器108與參考陣列118的信號(hào)，各感應(yīng)放大器116隨后則提供表示與參考單元線相關(guān)的位線BL狀態(tài)的信號(hào)，感應(yīng)放大器則經(jīng)過數(shù)據(jù)鎖存器(data latch)或緩沖區(qū)120而連接到處理器114。
為了將閃存陣列100里的單元T編程，從電源112提供一高的柵極與漏極電壓脈沖到單元T。單元的源極與P井可予以接地，或同樣地可予以設(shè)定為非零電位。高柵極與漏極電壓脈沖可使電子從源極流動(dòng)到漏極，以克服能量阻障，從而產(chǎn)生″熱電子″，這些熱電子則加速經(jīng)過薄介電層，該介電層使電子能夠驅(qū)動(dòng)到單元的浮柵。這種情形導(dǎo)致單元的閾值電壓Vth的增加，該閾值電壓則是單元T導(dǎo)通所需要的柵極至源極電壓。
為了擦除閃存陣列100中的單元，乃采用Fowler-Nordheim隧道效應(yīng)，其中，例如施加相當(dāng)高的負(fù)柵極至p井的電壓脈沖，每一個(gè)約幾毫秒。大型的負(fù)柵極至p井電壓脈沖則使電子從單元的浮柵隧穿，以降低閾值電壓的。
就讀取一單元而論，施加3.0與6.5伏特范圍之間的控制柵極電壓，通常為5V。將5V讀取脈沖施加到陣列單元以及具有近似3V的閾值電壓的參考陣列118中單元的柵極。在具有超過5V的閾值電壓的陣列100中的陣列單元的編程狀態(tài)中，由具有3V閾值電壓的參考單元所提供的電流將較大，這表示編程單元的存在。在陣列100的單元的閾值電壓低于3V的擦除狀態(tài)中，由陣列單元提供的電流將較大于閾值電壓為3V的參考單元，這表示出擦除單元。
編程、擦除以及讀取單元T的細(xì)節(jié)，在本領(lǐng)域?yàn)橐阎?，因此與本發(fā)明并無密切的關(guān)系。相應(yīng)地，進(jìn)一步的細(xì)節(jié)則已經(jīng)為了簡(jiǎn)潔而省略(可參見，例如美國專利第5,642,311號(hào)，標(biāo)題為″限制過度擦除并預(yù)防擦除確認(rèn)錯(cuò)誤的閃存的過度擦除的校正″)。
為了確認(rèn)編程、軟編程或擦除，例如，讀取電壓則施加到陣列里的單元以及參考陣列118里的單元。就編程而言，具有閾值電壓4.5V的參考單元?jiǎng)t用于比較，然而就擦除而言，例如，閾值電壓為2.5V的參考單元用于比較。
現(xiàn)將更詳細(xì)地結(jié)合本發(fā)明的確認(rèn)程序與擦除確認(rèn)步驟而一起說明。無論如何，應(yīng)知本發(fā)明具有多種其它型態(tài)的確認(rèn)的應(yīng)用(例如，編程、軟編程、APDE(自動(dòng)編程干擾擦除)等等)，在此處是希望應(yīng)用于降低高列泄漏的效應(yīng)。
在示范性閃速EEPROM10中，所有的單元T乃同時(shí)地擦除。內(nèi)存單元T的擦除通過上述施加到陣列100里各單元的短擦除脈沖的重復(fù)應(yīng)用而執(zhí)行。在各擦除脈沖之后，擦除確認(rèn)是一個(gè)單元接著一個(gè)單元地進(jìn)行，以決定是否陣列里的各單元具有低于例如2.5V的界限的閾值電壓，或是否一單元為擦除不足。假如檢測(cè)出一擦除不足單元的話，額外的擦除脈沖則施加到全部的陣列。
現(xiàn)在參考圖4，特定選擇單元(例如，T1)所用的擦除確認(rèn)步驟發(fā)生于下。如上述，擦除確認(rèn)是通過一次選擇一單元而一個(gè)單元接著一個(gè)單元地進(jìn)行。例如，處理器114通過導(dǎo)致高電壓(例如5V)施加到連接T1的漏極的特定位線BL以及連接到T1的柵極的特定字線WL1而選定單元T1。所有其它的位線BL以及字線WL則接收到低電壓(例如，0V)，以致使除了T1之外，該些單元保持未選定。此外，在擦除確認(rèn)過程期間內(nèi)，處理器114導(dǎo)致電源112將負(fù)偏置電壓Vpwbias提供到其中有未選定單元的p井102(圖3)，未選定單元?jiǎng)t與選定單元T1共享相同的位線BL。負(fù)偏置電壓Vpwbias可以例如是在0V到-5V范圍內(nèi)的電壓。相同地，處理器114則導(dǎo)致電源112提供相同的負(fù)偏置電壓Vpwbias到其中駐留有參考單元的參考陣列118的p井選定單元的電流則與參考單元相比較。
由于施加到P井102的負(fù)偏置電壓所造成的體效應(yīng)(body effect)，所以共享選定單元T1的位線的所有單元的閾值電壓Vth則將增加。因此，以施加到p井102的常規(guī)讀取狀況電壓的方法而呈現(xiàn)任何泄漏電流(即在圖1中的耗損電流)則將減少以及/或者消除。因?yàn)楦鲉卧猅的閾值電壓Vth已經(jīng)于擦除確認(rèn)步驟期間增加，所以由于任何過度擦除的單元，發(fā)生較少的電流泄漏。相應(yīng)地地，由于在位線BL上的電流因選擇單元T1而與電流I1相等。因?yàn)榫哂性黾拥拈撝惦妷篤th的未選定單元，將不提供導(dǎo)致錯(cuò)誤確認(rèn)狀況的泄漏電流，所以這種情形會(huì)減少錯(cuò)誤確認(rèn)狀況的可能性。
因?yàn)槭┘拥竭x定單元T1的p井102的偏壓是同樣地施加到該參考陣列118里相對(duì)應(yīng)的參考單元，所以選定單元T1與參考單元的閾值電壓將發(fā)生相等的作用。因此，感應(yīng)放大器116則以與讀取操作相同的方式僅將位線電流與參考單元電流相比較。另外，只要相應(yīng)地調(diào)整參考單元的閾值電壓Vth，不同的偏壓就可施加到選定單元與參考單元的p井。
上述過程是重復(fù)用于陣列100里的各單元，以當(dāng)作部分擦除確認(rèn)步驟。在已經(jīng)完成擦除確認(rèn)步驟之后，處理器114則導(dǎo)致用于陣列100與參考陣列118的p井的偏壓等級(jí)回到它們現(xiàn)有的偏壓等級(jí)(即，將偏壓等級(jí)回到讀取狀況偏壓等級(jí))。
工業(yè)應(yīng)用性本發(fā)明的擦除確認(rèn)步驟可以是另外現(xiàn)有擦除過程的一部分，另外，擦除確認(rèn)步驟可以是譬如APDE(自動(dòng)編程干擾擦除)的先進(jìn)擦除與擦除確認(rèn)技術(shù)的一部分(如上述，例如，在上述的美國專利第5,642,311號(hào))。在這種情形中，APDE步驟可使用現(xiàn)有的確認(rèn)方法(即，p井＝0V)或在此所提出的新方法(即，p井＜0V＝。此外，該發(fā)明可與用于降低列泄漏的譬如軟編程、APDE、或種種其它的Vth壓縮結(jié)構(gòu)的其它的技術(shù)結(jié)合。例如，于擦除確認(rèn)期間施加的負(fù)偏置電壓Vpwbias，其降低在此所述的單元的列泄漏，并已經(jīng)令人發(fā)現(xiàn)到降低了APDE脈沖的數(shù)目(當(dāng)于APDE確認(rèn)期間使用時(shí))。此外，本發(fā)明可連同以下的技術(shù)而實(shí)施，該技術(shù)已經(jīng)發(fā)現(xiàn)可將Vth的分布?jí)嚎s，刪除軟編程超調(diào)(overshoot)，該技術(shù)并且在出現(xiàn)慢速位時(shí)起作用。
圖5概括合并本發(fā)明個(gè)方面的擦除步驟200的實(shí)施范例。從步驟202開始，最初的擦除是使用現(xiàn)有的擦除/APDE過程來進(jìn)行。在步驟202中，上述的擦除確認(rèn)以及APDE確認(rèn)則使用施加到p井102的負(fù)偏置電壓Vpwbias而來進(jìn)行。接著，在步驟204中進(jìn)行Vth壓縮。例如，在預(yù)定閾值電壓以下的所有位接收單一軟編程的脈沖，而確認(rèn)再度使用施加到p井102的負(fù)偏置電壓。接著，在步驟206中，則進(jìn)行以APDE的往回擦除(erase back)。然而，在步驟206中，因?yàn)閴嚎s之后的低列泄漏，故用APDE的往回擦除則較佳地在不施加負(fù)偏置電壓到p井102的偏置電壓的情形下實(shí)施，雖然在此步驟中可同樣地使用負(fù)p井偏置電壓。最后，在步驟208中，假如希望的話，具有或不具有負(fù)p井偏置電壓的智能型軟件程序設(shè)計(jì)可于確認(rèn)期間內(nèi)實(shí)施。
本發(fā)明同樣地具有在其它型態(tài)確認(rèn)過程的應(yīng)用(例如，編程、軟件編程、APDE等等)，其中，選擇性地降低高列電流泄漏的存在，以刪除錯(cuò)誤的確認(rèn)。本發(fā)明包括意定范圍內(nèi)的應(yīng)用。在特定列中的各個(gè)單元，是可如同在上述實(shí)例中一個(gè)接著一個(gè)地予以選出，或者一次兩個(gè)或多個(gè)一組。通過施加負(fù)p井偏置電壓，未選定單元的閾值電壓則增加，以致于可在確認(rèn)過程期間內(nèi)避免泄漏電流。
雖然本發(fā)明已于某些較佳具體實(shí)施例而顯示并說明，但是，明顯的是，同等物以及修改將發(fā)生在那些根據(jù)閱讀并理解該說明書而熟案該技藝者的身上。本發(fā)明包括所有如此的同等物與修改，并僅由以下權(quán)利要求書的范圍來限制。
權(quán)利要求
1.一種確認(rèn)閃存裝置(10)里的確認(rèn)操作的方法，所述閃存裝置具有形成于半導(dǎo)體基片的p井(102)中且有效地以行與列來排列的閃存單元(100)陣列，其中，在相同列中的單元(100)的每個(gè)具有連接到相同對(duì)應(yīng)字線(WLj)的控制柵極，在相同列中的單元(100)的每個(gè)具有連接到相同對(duì)應(yīng)位線(BLj)的一漏極，而且所述單元(100)的每個(gè)具有連接到一電源電位的一源極，所述方法包括以下步驟I)通過施加一高電壓到對(duì)應(yīng)于相同列的所述位線(BLj)以及對(duì)應(yīng)地連接到將選定的至少一個(gè)單元的所述一條字線(WLi)或多條字線，以及通過施加一低電壓到對(duì)應(yīng)地連接到相同列中未選定單元的余下字線，而從相同列里的所述單元(100)中選出至少一單元；II)在確認(rèn)操作期間，將一負(fù)偏置電壓(Vpwbias)選擇性地施加到所述p井(102)；III)將經(jīng)過所述選定的至少一單元的所述位線的電流與一參考單元的電流相比較；以及IV)確認(rèn)所述選定的至少一單元是否根據(jù)所述比較正確地操作。
2.如權(quán)利要求1所述的方法，其中應(yīng)用所述負(fù)偏置電壓(Vpwbias)的功能是在增加所述未選定單元的一閾值電壓(Vth)，所述未選定單元連接到與所述選定的至少一單元相同的位線(BLj)，并降低經(jīng)過連接到所述相同位線(BLj)的所述未選定單元的泄漏電流。
3.如權(quán)利要求1所述的方法，進(jìn)一步包含在所述確認(rèn)操作期間，將一對(duì)應(yīng)的負(fù)偏置電壓施加到所述參考單元的p井的該步驟。
4.如權(quán)利要求3所述的方法，其中施加到所述內(nèi)存單元(100)的所述p井(102)的所述負(fù)偏置電壓(Vpwbias)，與施加到所述參考單元的所述p井的所述負(fù)偏置電壓相同。
5.如權(quán)利要求3所述的方法，其中施加到所述選定單元的所述p井(102)的所述負(fù)偏置電壓(Vpwbias)與施加到所述參考單元的所述p井的所述負(fù)偏置電壓不同。
6.如權(quán)利要求1所述的方法，其中對(duì)于閃存單元(100)陣列中的每個(gè)單元重復(fù)步驟I-IV。
7.如權(quán)利要求1所述的方法，其中所述確認(rèn)操作是為擦除確認(rèn)、編程確認(rèn)、一軟件程序設(shè)計(jì)確認(rèn)以及/或者APDE確認(rèn)。
8.一種閃存裝置，包含一閃存單元陣列(100)，其形成于半導(dǎo)體基片的p井(102)中，且所述閃存單元陣列有效地以行與列來排列，其中在相同行中的所述單元(100)的每個(gè)具有連接到相同對(duì)應(yīng)字線(WLj)的控制柵極，在相同列中的所述單元(100)的每個(gè)具有連接到相同對(duì)應(yīng)位線(BLj)的漏極，而且所述單元(100)的每個(gè)具有連接到一電源電位的源極；以及控制電路，其用于確認(rèn)所述單元(100)的操作，其中所述控制電路執(zhí)行前述權(quán)利要求中的任一項(xiàng)中的步驟。
全文摘要
本發(fā)明提供一在擦除確認(rèn)過程期間降低閃速EEPROM(電子式可擦除可編程只讀存儲(chǔ)器)裝置(10)里的列泄漏(column leakage)，從而預(yù)防錯(cuò)誤確認(rèn)。該技術(shù)是應(yīng)用于NOR(或非)陣列或其它型態(tài)陣列中，在該陣列中，多個(gè)單元(100)是平行地連接。該技術(shù)通過降低未選擇單元的泄漏而來操作，該未選擇單元乃與確認(rèn)的選擇單元平行，藉此而避免錯(cuò)誤的確認(rèn)。該技術(shù)可同樣地結(jié)合其它技術(shù)譬如軟編程、自動(dòng)編程干擾擦除(APDE)、或種種其它的V
文檔編號(hào)G11C16/04GK1561523SQ01823178
公開日2005年1月5日 申請(qǐng)日期2001年11月14日 優(yōu)先權(quán)日2001年4月25日
發(fā)明者R·M·法斯圖, S·哈達(dá)德, L·克里夫蘭 申請(qǐng)人:先進(jìn)微裝置公司