專利名稱：降低非易失性存儲(chǔ)器存儲(chǔ)元件間耦合效應(yīng)的方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及一種非易失性存儲(chǔ)器以及其操作，更具體的說，涉及一種用來降低存儲(chǔ)在一個(gè)存儲(chǔ)器存儲(chǔ)元件上的數(shù)據(jù)對(duì)從其它存儲(chǔ)元件中所讀取的數(shù)據(jù)的影響的技術(shù)。
背景技術(shù)：
本發(fā)明的原則可以應(yīng)用于不同類型的非易失性存儲(chǔ)器，包括那些現(xiàn)有的以及將來利用新的技術(shù)被新開發(fā)的。然而，這里本發(fā)明的具體應(yīng)用是根據(jù)電可擦可編程只讀存儲(chǔ)器(EEPROM)來進(jìn)行說明的，其中存儲(chǔ)元件是浮柵(FG)(floatinggate)。
相鄰的FG之間耦合的場(chǎng)效應(yīng)在Jian Chen和Yupin Fong的美國(guó)專利第5867429中被描述，這里該發(fā)明被全文引用作為參考。作為集成電路制造技術(shù)改進(jìn)的結(jié)果，當(dāng)存儲(chǔ)單元陣列的尺寸被減小的時(shí)候，耦合程度必然會(huì)增大。問題明顯地產(chǎn)生于當(dāng)兩組相鄰的在不同時(shí)間被編程的存儲(chǔ)單元時(shí)候。一組單元被編程增加對(duì)應(yīng)于一組數(shù)據(jù)的其FG的電荷(charge)等級(jí)。在第二組單元利用第二組數(shù)據(jù)編程之后，從第一組單元中的FG讀出的電荷等級(jí)(level)往往由于對(duì)與第一組相耦合的第二組FG所產(chǎn)生的負(fù)載影響而變得與所編程的結(jié)果不符。這被稱之為Yupin效應(yīng)。前面所提到的第5867429號(hào)專利建議要么將兩組FG從物理上進(jìn)行絕緣隔斷，要么再?gòu)牡谝唤MFG中讀取數(shù)值的時(shí)候?qū)⒌诙MFG的電荷影響考慮在內(nèi)。
這種效應(yīng)出現(xiàn)在不同類型的快擦寫EEPROM單元陣列中。一種NOR陣列的一個(gè)設(shè)計(jì)將其存儲(chǔ)單元連接在相鄰的位(行)線之間，將控制柵連接到字(列)線上。每一個(gè)單元都包括一個(gè)帶有或者是不帶有與之串聯(lián)的選擇晶體管的浮柵晶體管，或者是由一個(gè)單獨(dú)的選擇晶體管所分隔開的兩個(gè)浮柵晶體管。此種陣列及其在存儲(chǔ)系統(tǒng)中應(yīng)用的實(shí)施例在下面所列的這些SanDisk公司的專利以及未獲授權(quán)的申請(qǐng)中都提到了，這些相關(guān)文件在這里也被作為參考專利第5095344，5172338，5602987，5663901，5430859，5657332，5712180，5890192，以及6151248號(hào)，還有于2000年02月17日提交的序列號(hào)為09/505555，以及于2000年09月22日提交的序列號(hào)為09/667334號(hào)專利申請(qǐng)。
一個(gè)NAND陣列的一種設(shè)計(jì)是帶有一系列存儲(chǔ)單元，例如8，16或者是32個(gè)通過位于任意一端的選擇晶體管存儲(chǔ)單元串聯(lián)連接于一位線與一個(gè)參考電勢(shì)之間。字線在不同的串聯(lián)陣列中連接到控制柵上。這種排列的相關(guān)實(shí)例以及其操作都在下面這些Toshiba的美國(guó)專利或者是未獲授權(quán)的申請(qǐng)中被提到，這些文件在這里也都全文被參考第5570315，5774397和6046935號(hào)以及序列號(hào)第09/667610專。
在當(dāng)今的商品中，通過在二進(jìn)制下進(jìn)行操作來向每一個(gè)浮柵內(nèi)存入一個(gè)單獨(dú)比特的數(shù)據(jù)是最普遍的做法，浮柵晶體管的閾值電平的兩個(gè)范圍被設(shè)定為存儲(chǔ)等級(jí)。一個(gè)浮柵晶體管的閾值電平對(duì)應(yīng)于存儲(chǔ)在其浮柵上的電荷等級(jí)。除了減小存儲(chǔ)器陣列的尺寸之外，趨勢(shì)是通過在每一個(gè)浮柵晶體管上存儲(chǔ)超過一比特的數(shù)據(jù)來提高這樣的存儲(chǔ)器陣列上所存儲(chǔ)數(shù)據(jù)的密度。這是通過為每一個(gè)浮柵晶體管定義兩個(gè)以上的閾值電平作為存儲(chǔ)狀態(tài)來實(shí)現(xiàn)的，四個(gè)這樣的狀態(tài)(每一個(gè)浮柵2比特?cái)?shù)據(jù))被包含在現(xiàn)有的商品中。更多的存儲(chǔ)狀態(tài)，諸如每個(gè)存儲(chǔ)元件16個(gè)狀態(tài)這樣的情況也被考慮。每一個(gè)浮柵晶體管都具有某一個(gè)閾值電平電壓的總范圍(限幅器)，在這一范圍內(nèi)其可以被實(shí)際操作，并且該范圍被分成多個(gè)定義的狀態(tài)和位于狀態(tài)間的余量，以便他們能被彼此清晰地辨認(rèn)出來。
這種類型的非易失性存儲(chǔ)器的通常操作是在對(duì)其重編程之前首先擦除存儲(chǔ)單元塊。在塊內(nèi)的單元接下來被分別在擦除后編程成為由要存儲(chǔ)的輸入數(shù)據(jù)表示的狀態(tài)。編程通常包括在編程電壓脈沖的同時(shí)交替向大量的存儲(chǔ)器單元提出請(qǐng)求并且分別讀出其狀態(tài)以便確定各個(gè)單元是否分別達(dá)到了其預(yù)定的等級(jí)。對(duì)于那些被證實(shí)已經(jīng)達(dá)到其預(yù)定閾值電平的單元編程就會(huì)停止，而同時(shí)對(duì)于其它被編程單元的編程仍將同時(shí)進(jìn)行，一直到所有那些單元都被編程為止。當(dāng)單位存儲(chǔ)元件的存儲(chǔ)狀態(tài)數(shù)量被提高的時(shí)候，執(zhí)行編程的時(shí)間就會(huì)變得更長(zhǎng)因?yàn)槊恳粋€(gè)狀態(tài)的更小的電壓范圍需要編程的更高精度。這將會(huì)給存儲(chǔ)系統(tǒng)帶來顯著的負(fù)面影響。
由多狀態(tài)操作導(dǎo)致的所定義浮柵存儲(chǔ)等級(jí)的更窄范圍提高了第一組存儲(chǔ)元件加載在稍晚編程的相鄰第二組存儲(chǔ)元件上的電荷的敏感度等級(jí)。例如當(dāng)?shù)谝唤M被讀取的時(shí)候，第二組上的電荷在讀取第一組狀態(tài)的時(shí)候會(huì)導(dǎo)致錯(cuò)誤。從相鄰的存儲(chǔ)元件耦合的場(chǎng)能夠大大影響所讀出的狀態(tài)，至少是在一組所存儲(chǔ)數(shù)據(jù)的一部分比特上會(huì)導(dǎo)致錯(cuò)誤。如果錯(cuò)誤比特的數(shù)量保持在誤差校正碼(ECC)的能力范圍以內(nèi)的話，這些錯(cuò)誤還能夠被修正，但是如果錯(cuò)誤的數(shù)量超過了那個(gè)限度的話，就必須使用其他的結(jié)構(gòu)和/或操作技術(shù)。在前面所提到的美國(guó)專利第5867429號(hào)中所披露的技術(shù)就適用于多陣列的情況，但是希望提供另外的技術(shù)以補(bǔ)償相鄰的浮柵之間耦合的場(chǎng)的工作效應(yīng)。

發(fā)明內(nèi)容
這樣以來，根據(jù)本發(fā)明的一個(gè)基本方面，在第二組相鄰的存儲(chǔ)元件被編程之后，第一組存儲(chǔ)元件重新編程到其希望狀態(tài)。由于周期性讀取單元的狀態(tài)是編程過程中的一部分，用于確定何時(shí)停止，所以再編程會(huì)在第一組存儲(chǔ)元件中加入補(bǔ)償由于后來編程的相鄰存儲(chǔ)元件間耦合的場(chǎng)效應(yīng)的所必要的電荷。一種常規(guī)的編程操作的交替脈沖和讀取順序可被用來對(duì)第一組存儲(chǔ)單元進(jìn)行重新編程，這是發(fā)生在第二組相鄰的已編程存儲(chǔ)元件影響出現(xiàn)的時(shí)候。盡管仍然會(huì)受到相鄰單元的電荷影響，但是后來對(duì)于第一組存儲(chǔ)元件的讀取，會(huì)由于相鄰單元電荷的影響已經(jīng)由于重新編程被考慮在內(nèi)而變得更加精確。為了避免必須保留一個(gè)足夠大以保持在第一通道被編程的數(shù)據(jù)的數(shù)據(jù)緩沖器，以在第二編程通道使用，被第一通道所存儲(chǔ)的數(shù)據(jù)可以從帶有調(diào)整的讀取余量的存儲(chǔ)器中讀出，并且這些數(shù)據(jù)在第二通道被重新編程。
根據(jù)本發(fā)明的第二個(gè)基本方面，被編程到相同狀態(tài)的存儲(chǔ)元件的編程等級(jí)分布被通過將在分布狀態(tài)一側(cè)的一些存儲(chǔ)元件重新編程成到分布狀態(tài)另一側(cè)而被壓縮(compact)。處在給定狀態(tài)下的存儲(chǔ)元件被讀取，同時(shí)那些編程等級(jí)低于分布狀態(tài)的預(yù)定閾值的存儲(chǔ)元件被給予進(jìn)一步的編程，以便將其等級(jí)提升到預(yù)定閾值以上。這樣的方式起到了減少每一個(gè)存儲(chǔ)器狀態(tài)所需要的編程窗口的效果，從而允許了附加狀態(tài)被包括在內(nèi)和/或附加空間提供于狀態(tài)之間。這樣的壓縮可以按照前面段落提到的方式獨(dú)立執(zhí)行，但更佳地也可以被作為再編程步驟的一部分。實(shí)際上，第二編程通道應(yīng)該在相同組單元的首次編程后馬上出現(xiàn)，以便于將編程等級(jí)分布狀態(tài)縮小到一個(gè)范圍，該范圍是考慮了在相鄰單元被編程之后所發(fā)生的這些分布狀態(tài)的明顯擴(kuò)大。編程脈沖電壓等級(jí)的步長(zhǎng)增加量可以被設(shè)定為高于第一編程通道的通常等級(jí)，以便于快速在一個(gè)較寬的分布狀態(tài)內(nèi)將一組單元編程到其初始等級(jí)，并且接下來通常的小增量電壓在第二通道提高編程脈沖以便壓縮那些分布的擴(kuò)展。這些技術(shù)通過那些編程存儲(chǔ)單元的窄電壓閾值分布狀態(tài)可以被快速達(dá)到性能的提高。
根據(jù)本發(fā)明的另外一個(gè)方面，根據(jù)一個(gè)現(xiàn)有多狀態(tài)編程技術(shù)對(duì)相鄰存儲(chǔ)器單元進(jìn)行編程的順序可以以這樣方式實(shí)現(xiàn)，即將這樣的相鄰單元之間交叉耦合的Yupin效應(yīng)最小化。根據(jù)現(xiàn)有編程技術(shù)，在一行或列中第一組交替相鄰單元在第一編程步驟中，被部分編程成為第一數(shù)據(jù)比特等級(jí)，剩余的第二組交替單元接下來按照類似的方式被部分編程成為那些單元的第一數(shù)據(jù)比特等級(jí)，接下來是用每一個(gè)單元第二數(shù)據(jù)比特完成第一組編程，最終，第二組的編程用其第二比特完成。但是為了使在這些單元中的存儲(chǔ)元件之間的Yupin效應(yīng)最小，根據(jù)本發(fā)明的第三個(gè)方面，各比特都被以獨(dú)立的步驟被編程到第一組單元，接下來，按獨(dú)立的步驟用其兩數(shù)據(jù)比特將第二組單元編程。該技術(shù)尤其適用于，但不僅限于，在對(duì)NAND存儲(chǔ)器進(jìn)行編程的時(shí)候使用。該技術(shù)可以獨(dú)立使用，也可以根據(jù)上面總結(jié)的本發(fā)明的第一和/或第二基本方面一起使用，以便在不同等級(jí)下，抵消相鄰存儲(chǔ)元件之間耦合的Yupin效應(yīng)。
本發(fā)明的其他方面，特性以及優(yōu)點(diǎn)都在下面示例性實(shí)施例部分加以說明，其中是參考如下這些附圖進(jìn)行描述的。
附圖的簡(jiǎn)要說明

圖1是具備本發(fā)明的各方面特性的非易失性存儲(chǔ)器的方框圖；圖2是當(dāng)圖1中的存儲(chǔ)器陣列是NAND型時(shí)，圖解說明現(xiàn)有電路以及組織結(jié)構(gòu)；圖3是位于半導(dǎo)體基片上的NAND型存儲(chǔ)器陣列沿列方向的剖面圖；圖4是圖3中的存儲(chǔ)器陣列沿著4-4區(qū)域的剖面圖；圖5是圖3中的存儲(chǔ)器陣列沿著5-5區(qū)域的剖面圖；圖6是圖2-5中的NAND存儲(chǔ)器陣列的示例操作電壓表I；圖7描述了圖2-5中的NAND存儲(chǔ)器陣列的另外一個(gè)特征；圖8顯示了在四狀態(tài)操作下，圖2-5中的NAND存儲(chǔ)器陣列閾值電壓的示例性現(xiàn)有分布狀態(tài)；圖9A顯示了一個(gè)編程電壓的波形信號(hào)；圖9B顯示了響應(yīng)用圖9A所示的電壓脈沖編程圖2-5中的存儲(chǔ)器單元陣列的現(xiàn)有電壓閾值響應(yīng)；
圖10A以及10B是電壓閾值等級(jí)分布狀態(tài)，是用來舉例說明對(duì)圖2-5所示的存儲(chǔ)器單元陣列進(jìn)行編程的現(xiàn)有技術(shù)；圖11顯示了在使用現(xiàn)有技術(shù)編程時(shí)Yupin對(duì)圖2-5所示的存儲(chǔ)單元陣列，在閾值分布效應(yīng)；圖12顯示了在使用根據(jù)本發(fā)明的第一種技術(shù)編程時(shí)Yupin對(duì)圖2-5所示的存儲(chǔ)器單元陣列閾值分布狀態(tài)的效應(yīng)；圖13顯示了根據(jù)如圖12所示結(jié)果的第一種技術(shù)對(duì)圖2-5所示的存儲(chǔ)器單元陣列進(jìn)行編程的步驟；圖14A顯示了根據(jù)圖13所示的編程方法的編程電壓的波形信號(hào)；圖14B顯示了根據(jù)圖13所示的編程方法，對(duì)圖14A的編程脈沖，圖2-5所示的存儲(chǔ)器單元陣列的電壓閾值等級(jí)響應(yīng)；圖15A顯示了根據(jù)圖13所示的編程方法的編程電壓的另一波形信號(hào)；圖15B顯示了根據(jù)圖13所示的編程方法，對(duì)圖15A中的一組交替編程脈沖，圖2-5所示的存儲(chǔ)器陣列的電壓閾值等級(jí)響應(yīng)；圖16顯示了在使用根據(jù)本發(fā)明的第二種技術(shù)編程時(shí)，Yuin對(duì)圖2-5所示的存儲(chǔ)單元陣列閾值分布狀態(tài)的效應(yīng)；圖17顯示了根據(jù)如圖16所示結(jié)果的第一種技術(shù)對(duì)圖2-5所示的存儲(chǔ)單元陣列進(jìn)行編程的步驟；圖18顯示了在使用根據(jù)本發(fā)明的第二種技術(shù)的一種變化編程時(shí)，對(duì)圖2-5所示的存儲(chǔ)單元陣列閾值分布狀態(tài)的Yupin效應(yīng)；圖19顯示了根據(jù)如圖18所示結(jié)果的第一種技術(shù)對(duì)圖2-5所示的存儲(chǔ)單元陣列進(jìn)行編程的步驟；圖20顯示了在使用根據(jù)本發(fā)明的第三種技術(shù)編程時(shí)，對(duì)圖2-5所示的存儲(chǔ)單元陣列進(jìn)行閾值分布狀態(tài)的Yupin效應(yīng)；圖21是對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第一個(gè)示例性實(shí)施例的第一部分流程圖；圖22是對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第一個(gè)示例性實(shí)施例的第二部分流程圖；圖23是對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第二個(gè)示例性實(shí)施例的第一部分流程圖；圖24是對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第二個(gè)示例性實(shí)施例的第二部分流程圖；圖25是與圖21組合時(shí)，對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第三個(gè)示例性實(shí)施例的第一部分流程圖；圖26是與圖22組合時(shí)，對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第三個(gè)示例性實(shí)施例的第二部分流程圖；圖27是與圖23組合時(shí)，對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第四個(gè)示例性實(shí)施例的第一部分流程圖；圖28是與圖24組合時(shí)，對(duì)圖2-5所示的存儲(chǔ)器陣列進(jìn)行編程方法的第四個(gè)示例性實(shí)施例的第二部分流程圖；圖29說明了一種使用第三以及第四實(shí)施例的編程順序；圖30顯示了從圖2-5中所示的存儲(chǔ)器陣列中讀出數(shù)據(jù)方法的第一部分；以及圖31顯示了從圖2-5中所示的存儲(chǔ)器陣列中讀出數(shù)據(jù)方法的第二部分。
具體實(shí)施例方式
非易失性存儲(chǔ)器系統(tǒng)示例參照?qǐng)D1-7，為了提供具體的實(shí)例，說明了一種能夠?qū)崿F(xiàn)本發(fā)明的不同方面的具體的非易失性存儲(chǔ)器。圖1是一種閃存系統(tǒng)的方框圖。包括多個(gè)成矩陣排列的存儲(chǔ)器單元的存儲(chǔ)器單元陣列1由列控制電路2、行控制電路3，c源控制電路4以及c-p-阱控制電路5來控制。列控制電路2被連接到存儲(chǔ)器單元陣列1的位線(BL)上，以便讀取存儲(chǔ)在存儲(chǔ)器單元(M)上的數(shù)據(jù)，在編程操作中確定存儲(chǔ)器單元(M)的狀態(tài)，以及控制位線(BL)的電勢(shì)等級(jí)來促進(jìn)編程或者是抑制編程。行控制電路3連接到字線(WL)上，用來選擇其中的一個(gè)字線(WL)，提供讀取電壓，提供一個(gè)編程電壓，該電壓是與由列控制電路2所控制的位線電勢(shì)等級(jí)相結(jié)合的，以及在存儲(chǔ)器單元(M)形成的p區(qū)域(在圖3中標(biāo)為“c-p-阱”)的電壓上外加一個(gè)擦除電壓。c源控制電路4控制與存儲(chǔ)器單元(M)相連接的普通源線(在圖2中標(biāo)為“c-源”)。c-p-阱控制電路5控制c-p-阱電壓。
存儲(chǔ)在存儲(chǔ)器單元(M)內(nèi)的數(shù)據(jù)由列控制電路2所讀出，并且通過一個(gè)I/O線以及一個(gè)數(shù)據(jù)輸入/輸出緩沖器6輸出到外部I/O線。要存儲(chǔ)到存儲(chǔ)器單元上的編程數(shù)據(jù)通過一個(gè)外部I/O線輸入到輸入/輸出緩沖器6上，并且被傳送到列控制電路2。外部I/O線連接到一個(gè)控制器20上。
控制閃存設(shè)備的命令數(shù)據(jù)被輸入到一個(gè)命令接口，該接口是連接到與控制器20相連的外部控制線上的。命令數(shù)據(jù)告之閃存什么操作被請(qǐng)求。輸入命令被傳送到控制列控制電路2，行控制電路3，c源控制電路4，c-p-阱控制電路5以及數(shù)據(jù)輸入/輸出緩沖器6的狀態(tài)機(jī)8上。狀態(tài)機(jī)8可以輸出閃存的狀態(tài)數(shù)據(jù)，例如準(zhǔn)備/忙或者是通過/失敗。
控制器20被連接到或者是可連接到主系統(tǒng)上，該主系統(tǒng)可以是個(gè)人電腦，數(shù)碼照相機(jī)，個(gè)人數(shù)碼助理。是主系統(tǒng)發(fā)出指令，例如向/從存儲(chǔ)器陣列1存儲(chǔ)或者是讀取數(shù)據(jù)，并且分別提供或者是接收這樣的數(shù)據(jù)?？刂破鲗⑦@樣的命令轉(zhuǎn)換成為可以通過命令電路7來解釋和執(zhí)行的命令信號(hào)。控制器通常還包括用于從存儲(chǔ)器陣列寫入或讀出的用戶數(shù)據(jù)的緩沖存儲(chǔ)器。典型的存儲(chǔ)器系統(tǒng)包括一個(gè)集成電路片21，該片21包括控制器20，以及一個(gè)或更多集成電路片22，其中的每一個(gè)都包括一個(gè)存儲(chǔ)器陣列以及相關(guān)的控制，輸入/輸出以及狀態(tài)機(jī)電路。當(dāng)然發(fā)展趨勢(shì)是將存儲(chǔ)器陣列以及系統(tǒng)控制電路都集成到一個(gè)或多個(gè)集成電路片上。存儲(chǔ)器系統(tǒng)可以被嵌入到主系統(tǒng)中作為其一部分，也可以被包含在一個(gè)可以插入到主系統(tǒng)相匹配的插口內(nèi)并可以移走的存儲(chǔ)器卡上。這樣的卡可以包括整個(gè)存儲(chǔ)器系統(tǒng)，或者是控制器和存儲(chǔ)器陣列，其他外圍的相關(guān)電路可以在分開的卡上。
參照?qǐng)D2，存儲(chǔ)器陣列1的一個(gè)示例性結(jié)構(gòu)被說明。一種NAND快擦寫EEPROM被作為示例說明。在一個(gè)具體示例中，存儲(chǔ)器單元(M)被分成1024個(gè)塊。存儲(chǔ)在每一個(gè)塊中的數(shù)據(jù)被同時(shí)擦除。塊就成為同時(shí)可擦除的單元的最小單位。在本例的每一個(gè)塊中，有被分成偶數(shù)列和奇數(shù)列的8512列。位線也被分成偶位線(BLw)和奇位線(BLo)。在每一個(gè)柵電極連接到字線(WL0到WL3)上的四個(gè)串聯(lián)存儲(chǔ)器單元形成一個(gè)NAND單元。NAND單元的一個(gè)終端通過連接到一個(gè)第一選擇門線(SGD)上的第一選擇晶體管(S)被連接到相應(yīng)的位線(BL)上，另外一個(gè)終端通過一個(gè)柵電極連接到一個(gè)第二選擇門線(SGS)上的第二選擇晶體管(S)被連接到c源上。盡管為了簡(jiǎn)單只是在每一個(gè)單元中顯示出了四個(gè)浮柵晶體管，然而實(shí)際當(dāng)中通常會(huì)使用更多數(shù)量的晶體管，例如8，16或者甚至是32個(gè)。
在一個(gè)用戶數(shù)據(jù)讀取以及編程操作中，在本例中，有4256個(gè)單元(M)被同時(shí)選中。被選中的單元(M)帶有相同的字線(WL)，例如WL2，以及相同類型的位線(BL)，例如偶數(shù)位線BLe0到BLe4255。因此，532比特的數(shù)據(jù)可以同時(shí)被讀取或編程。這同時(shí)讀出或編程的532B邏輯上成為一“頁(yè)”。因此，一個(gè)塊可以存儲(chǔ)至少八頁(yè)。當(dāng)每一個(gè)存儲(chǔ)器單元(M)存儲(chǔ)兩比特?cái)?shù)據(jù)時(shí)，即多級(jí)單元的時(shí)候，一個(gè)塊可以在每單元存儲(chǔ)兩比特的情況下存儲(chǔ)16頁(yè)。在本實(shí)施例中，每一個(gè)存儲(chǔ)器單元的存儲(chǔ)元件，這里是每一個(gè)存儲(chǔ)器單元的浮動(dòng)門都存儲(chǔ)兩比特用戶數(shù)據(jù)。
圖3顯示了圖2中示意性顯示的NAND單元沿位線(BL)方向的剖面圖。在一個(gè)P型半導(dǎo)體襯底9的表面，形成有一個(gè)p型區(qū)域c-p阱11，c-p阱由一個(gè)n型區(qū)域10所密封，以便使c-p阱與p型襯底相互電絕緣。n型區(qū)域10通過一個(gè)第一連接孔(CB)以及一個(gè)n型擴(kuò)散層12連接到由第一金屬M(fèi)0制成的c-p阱線。p型區(qū)域c-p阱11通過一個(gè)第一連接孔(CB)以及一個(gè)p型擴(kuò)散層13連接到c-p阱線。c-p阱線連接到c-p阱控制電路5上(圖1)。
每一個(gè)存儲(chǔ)器單元都帶有一個(gè)存儲(chǔ)一定數(shù)量的與存儲(chǔ)在單元內(nèi)的數(shù)據(jù)相對(duì)應(yīng)的電荷的浮柵(FG)，字線(WL)形成柵極，漏極與源電極都由p型擴(kuò)散層12構(gòu)成。浮柵(FG)通過一個(gè)隧道氧化膜(14)形成在c-p阱的表面上。字線(WL)通過一個(gè)絕緣膜(15)層疊在浮柵(FG)上。源電極通過第二選擇晶體管(S)以及第一連接孔(CB)連接到由第一金屬(M0)制成的公用源線(c-源)上。公用源線連接到c-源控制電路(4)上。漏電極連接到由第二金屬(M1)制成的位線(BL)上，這樣的連接是通過第一選擇晶體管(S)，第一連接孔(CB)，第一金屬(M0)的中間配線以及第二連接孔(V1)。位線連接到列控制電路(2)。
圖4以及圖5分別顯示了一個(gè)存儲(chǔ)器單元圖3中的4-4部分)沿字線(WL2)方向的橫剖圖以及一個(gè)選擇晶體管(圖3的5-5部分)。每一列都通過一個(gè)形成在襯底上并且用絕緣材料填充的溝與相鄰列絕緣，這樣的材料可以是淺溝絕緣(STI)。浮柵通過STI以及絕緣膜15和字線(WL)彼此相互絕緣。近來，位于浮柵之間的空間將會(huì)小于0.1um，并且浮柵之間的電容耦合也有所增加。由于選擇晶體管(S)的柵電極(SG)的形成處理步驟與浮柵(FG)和字線(WL)相同，于是就會(huì)顯示出層狀柵結(jié)構(gòu)。這兩個(gè)選擇柵線(SG)在線終點(diǎn)分開。
圖6中的表I顯示了在一個(gè)特定示例中施加電壓操作存儲(chǔ)器單元陣列1的情況，每一個(gè)存儲(chǔ)器單元的浮柵都存儲(chǔ)兩比特，具有狀態(tài)“11”，“10”，“01”，“00”其中的一個(gè)狀態(tài)。該表顯示了當(dāng)字線“WL2”以及位線“BLe”被選定進(jìn)行讀取以及編程的情況。通過將c-p阱提高到刪除電壓20V并且將選定塊的字線(WL)接地，選定塊的數(shù)據(jù)就被刪除了。由于未被選中的塊的字線(WL)，位線(BL)，選擇線(SG)以及c-源都被處于一個(gè)浮動(dòng)狀態(tài)，所以這些也都因?yàn)榕cc-p阱容性耦合而都被升高到大約20V。這樣以來，僅僅在選定存儲(chǔ)器單元(M)的隧道氧化膜14(圖4以及圖5)上會(huì)施加一個(gè)強(qiáng)電場(chǎng)，所選定的存儲(chǔ)器單元的數(shù)據(jù)就會(huì)由于流過隧道氧化膜14的隧道電流而被刪除。被刪除的單元，在本例中，處在四個(gè)可能編程狀態(tài)之一，即“11”。
為了在編程過程中在浮柵(FG)內(nèi)存儲(chǔ)電子，選擇字線WL2連接到編程脈沖Vpgm上，同時(shí)選擇位線Ble接地。在另外一方面，為了禁止位于編程不應(yīng)發(fā)生的存儲(chǔ)器單元(M)上發(fā)生程序編制，相應(yīng)的位線Ble與未選擇位線Blo一樣連接到電源Vdd上，例如3V。未選擇字線WL0，WL1以及WL3都連接到10V上，第一選擇柵(SGD)連接到Vdd上，第二選擇柵(SGS)接地。因此，被編程的存儲(chǔ)器單元(M)的通道電勢(shì)被設(shè)為0V。位于編程禁止部位的通道電勢(shì)由于被與字線(WL)容性耦合而被提高到大約6V左右。如上所述，在編程過程中僅僅在存儲(chǔ)器單元(M)的隧道氧化膜14上施加了一個(gè)強(qiáng)電場(chǎng)，按照相反方向流過隧道氧化膜14的電流產(chǎn)生了刪除作用，接下來邏輯狀態(tài)從“11”變?yōu)槠渌臓顟B(tài)“10”，“01”，或者是“00”其中的一個(gè)狀態(tài)。
在讀取與校驗(yàn)操作中，選定柵(SGD與SGS)或未選定字線(WL0，WL1，WL2)升高到一個(gè)讀取通過電壓4.5V以便使其成為通過柵。選定字線(WL2)被連接到一個(gè)電壓上，該電壓等級(jí)根據(jù)每一個(gè)讀取以及校驗(yàn)操作來設(shè)定以便確定所連接的存儲(chǔ)器單元的閾值電壓是否達(dá)到了這樣的等級(jí)。例如，在READ10操作中，選定字線WL2接地，以此來檢測(cè)閾值電壓是否高于0V。在這個(gè)讀取狀態(tài)，可以說讀取等級(jí)是0V。在VERIFY01操作中，選定字線WL2連接到2.4V，以此來校驗(yàn)是否閾值電壓達(dá)到了2.4V。在該校驗(yàn)狀態(tài)，可以說校驗(yàn)等級(jí)到2.4V。
選定位線(BLe)被預(yù)充電至高等級(jí)，例如0.7V。如果閾值電壓高于讀取或校驗(yàn)等級(jí)，由于不導(dǎo)電存儲(chǔ)器單元(M)的原因，連接位線(BLe)的電勢(shì)等級(jí)會(huì)保持該高等級(jí)。另一方面，如果閾值電壓低于讀取或校驗(yàn)等級(jí)的話，由于導(dǎo)電的存儲(chǔ)器單元(M)的原因，連接位線(BLe)的電勢(shì)等級(jí)會(huì)降低至一個(gè)例如低于0.5V這樣的低等級(jí)。讀取與校驗(yàn)操作的進(jìn)一步詳細(xì)情況將在下面進(jìn)行說明。
圖7顯示了圖1所示列控制電路2的一部分。每一對(duì)位線(BLe與BLo)都連接到包括兩個(gè)數(shù)據(jù)存儲(chǔ)(DS1和DS2)寄存器的數(shù)據(jù)存儲(chǔ)部分16上，其中的每一個(gè)數(shù)據(jù)存儲(chǔ)寄存器都可以存儲(chǔ)一位數(shù)據(jù)。數(shù)據(jù)存儲(chǔ)部分16在讀取或校驗(yàn)操作中讀出選定位線(BL)的電勢(shì)等級(jí)并且按照二進(jìn)制的方式存儲(chǔ)數(shù)據(jù)，以及在編程操作中控制位線電壓。數(shù)據(jù)存儲(chǔ)部分16通過選擇“EVENBL”和“ODDBL”中的一個(gè)信號(hào)而被有選擇地連接到選定位線(BL)上。數(shù)據(jù)存儲(chǔ)部分16也連接到I/O線上以便輸出讀取數(shù)據(jù)并且存儲(chǔ)編程數(shù)據(jù)。I/O線參照前面圖1中所述的那樣連接到數(shù)據(jù)輸入/輸出緩沖器6上。存儲(chǔ)器系統(tǒng)的通常操作圖8顯示了當(dāng)每一個(gè)浮柵存儲(chǔ)元件在每一個(gè)存儲(chǔ)器單元(M)都存出兩比特?cái)?shù)據(jù)，即四個(gè)數(shù)據(jù)狀態(tài)的時(shí)候，存儲(chǔ)器單元陣列1的閾值電壓分布狀態(tài)。曲線25表示了在刪除狀態(tài)(“11”數(shù)據(jù)狀態(tài))下陣列1內(nèi)部的單元的閾值等級(jí)V7的分布狀態(tài)，它是負(fù)閾值電壓等級(jí)。分別存儲(chǔ)“10”和“11”用戶數(shù)據(jù)的存儲(chǔ)器的閾值電壓分布狀態(tài)曲線26和27，顯示為介于0V至1V與1V至2V之間。曲線28顯示了被編程至“01”數(shù)據(jù)狀態(tài)的單元分布狀態(tài)，讀取通過電壓最高閾值電壓等級(jí)設(shè)定為高于2V而低于4.5V。
存放在每一個(gè)單獨(dú)存儲(chǔ)器單元(M)內(nèi)的2位中的每一個(gè)在本例中都是來自不同的邏輯頁(yè)。這就是說，存放在每一個(gè)存儲(chǔ)器單元內(nèi)的兩個(gè)位中的每一個(gè)都攜帶彼此互不相同的邏輯頁(yè)地址。圖8中所示的右側(cè)位是在較低頁(yè)地址(＝0，2，4，...，16，382)被輸入的時(shí)候被訪問。左側(cè)位是在較高頁(yè)地址(＝1，3，5，...，17，383)被輸入的時(shí)候被訪問。
為了提供改進(jìn)的可靠性，最好是使獨(dú)立的分布狀態(tài)緊密(分布狀態(tài)窄化)，因?yàn)楦姆植紶顟B(tài)會(huì)帶來一個(gè)較寬的讀取寬度(其間的距離)。根據(jù)本發(fā)明，分布狀態(tài)寬度在不限制降低編程速度的前提下被變緊。
根據(jù)標(biāo)題為“用于多等級(jí)NAND EEPROM的快速精確編程方法，第129-130頁(yè)，VLSI技術(shù)論文集1995年目錄”的文章，該文章以參考的方式被包含在本文中，該文章中將分布狀態(tài)限制在0.2V寬度要求通常重復(fù)的編程脈沖在步長(zhǎng)之間提高0.2V。為了將分布狀態(tài)限定在0.05V寬度，就要求0.05V的步長(zhǎng)脈沖增加量。為了用這樣的小步長(zhǎng)增加對(duì)單元編程會(huì)導(dǎo)致編程時(shí)間提高4倍。然而，根據(jù)本發(fā)明的主要方面，如下所述，這樣的編程時(shí)間的明顯增加并不會(huì)降低閾值電壓分布狀態(tài)的寬度。
圖9A和圖9B分別表示現(xiàn)有編程脈沖技術(shù)以及編程為特定狀態(tài)的單元的閾值分布寬度。圖9A顯示了一個(gè)編程電壓Vpgm的波形信號(hào)。編程電壓Vpgm被分成為多個(gè)脈沖，每一個(gè)脈沖都遞增0.2V。可以說一個(gè)Vpgm步長(zhǎng)大小為0.2V。在本例中Vpgm的起始電平為12V。最快速編程存儲(chǔ)器單元的閾值電壓變化由圖9B中的白色方形所代表。最快速編程存儲(chǔ)器單元在14V脈沖之后達(dá)到第一通過校驗(yàn)等級(jí)。結(jié)果分布狀態(tài)的最大寬度是ΔVT＝0.2V。
在脈沖間的階段，編程校驗(yàn)操作被執(zhí)行。這就是說，被編程的每一個(gè)單元的編程等級(jí)都在每一個(gè)編程脈沖間同時(shí)被讀出以便決定其是否等于或大于要被編程的校驗(yàn)等級(jí)。如果確定給定存儲(chǔ)器單元的閾值電壓已經(jīng)達(dá)到校驗(yàn)等級(jí)的話，通過提高位線的電壓提高至給定單元的系列單元從0V至Vdd被連接來移除Vpmg。其他被編程單元的編程依然繼續(xù)直到其依次達(dá)到它們的校驗(yàn)等級(jí)為止。當(dāng)在單元的最后一個(gè)編程脈沖當(dāng)中，閾值電壓從低于校驗(yàn)等級(jí)到高于該等級(jí)的時(shí)候，閾值電壓的漂移等于Vpgm的步長(zhǎng)值0.2V。這樣一來，閾值電壓就被控制在一個(gè)0.2V寬度內(nèi)。
圖10A以及10B顯示了對(duì)上述類型的4狀態(tài)NAND存儲(chǔ)器單元陣列進(jìn)行編程的具體現(xiàn)有技術(shù)。在第一編程通道，單元的閾值等級(jí)根據(jù)來自較低邏輯頁(yè)的位來設(shè)定。如果那個(gè)位是“1”，由于在那個(gè)狀態(tài)是早期已經(jīng)被刪除的結(jié)果，所以什么都不會(huì)發(fā)生。然而，如果該位是“0”，單元等級(jí)被提高到第一編程狀態(tài)34。這將結(jié)束第一編程通道。
在第二編程通道，單元的閾值等級(jí)根據(jù)來自較高邏輯頁(yè)存儲(chǔ)在單元中的位來設(shè)定。如果為“1”，由于單元處在狀態(tài)33或34中的一個(gè)而不會(huì)對(duì)其進(jìn)行編程，這些狀態(tài)取決于較低頁(yè)位的編程，每一種都帶有上頁(yè)位“1”。如果上頁(yè)位是“0”，單元就會(huì)被第二次編程。如果第一通道導(dǎo)致單元保持在刪除狀態(tài)33，單元從該狀態(tài)被編程至最高狀態(tài)36，如圖10B高箭頭所示。如果單元由于第一編程通道被編程到狀態(tài)34的話，那么該單元被進(jìn)一步在第二通道被從該狀態(tài)編程成為狀態(tài)35，如圖10B編程較低箭頭所示。第二通道的結(jié)果是在不改變第一通道編程結(jié)果的前提下，將單元編程到被指定的狀態(tài)以從上頁(yè)存儲(chǔ)“0”。
當(dāng)然，如果存儲(chǔ)器被按照多于四種狀態(tài)進(jìn)行操作的話，就會(huì)有多個(gè)分布在存儲(chǔ)器單元的設(shè)定電壓閾值內(nèi)部窗口內(nèi)，其與狀態(tài)數(shù)量相等。進(jìn)一步來說，盡管每一個(gè)分布狀態(tài)都被分配了特定的位組合，但是不同的位組合也可以被分配，在這種情況下，介于編程發(fā)生之間的狀態(tài)可以與圖10A以及10B所示的不同。在背景技術(shù)所參考的Toshiba專利中有這種變化。
通常，被同時(shí)編程的單元沿著字線是交替的。圖11顯示了沿著一個(gè)字線44排列的多個(gè)單元中的三個(gè)存儲(chǔ)器單元41，42，43。一組交替的單元，包括單元41和43，存儲(chǔ)邏輯頁(yè)0和2(“偶數(shù)頁(yè)”)的位，同時(shí)另外一個(gè)交替單元，包括單元42，存儲(chǔ)邏輯頁(yè)1和3(“奇數(shù)頁(yè)”)的位。這導(dǎo)致在一個(gè)按照一次4頁(yè)數(shù)據(jù)的順序重復(fù)完整的編程周期當(dāng)中，對(duì)在一行存儲(chǔ)器單元上的至少4頁(yè)數(shù)據(jù)進(jìn)行編程。
在參照上圖10A和10B對(duì)一行中的至少一部分存儲(chǔ)器單元進(jìn)行的第一編程步驟中，來自較低頁(yè)0的位被首先編程到第一組獨(dú)立的交替單元并且接下來來自較低頁(yè)1的位到被編程到獨(dú)立的第二交替單元。經(jīng)過這些步驟之后，頁(yè)0，2以及頁(yè)1，3的編程狀態(tài)分布“11”(還有刪除狀態(tài))和“10”都如圖11所示的實(shí)線存在了。來自于較高頁(yè)2的位接下來被編程到第一組交替單元，接下來是將較高頁(yè)3編程到到第二組交替單元這一最終步驟。由于上述的Yupin效應(yīng)，顯現(xiàn)出來的“11”和“10”狀態(tài)的分布變得比在其編程之后存在的實(shí)線所顯示的閾值分布稍寬，如較寬的點(diǎn)劃線所示。這是由于當(dāng)最初低頁(yè)0和1的數(shù)據(jù)編程是在一個(gè)沒有相鄰的浮柵包括代表狀態(tài)“00”和“01”的高負(fù)載等級(jí)存在的環(huán)境下進(jìn)行的。所顯示出來的最初分布狀態(tài)的變寬是發(fā)生在當(dāng)相鄰單元被編程至其較高閾值等級(jí)狀態(tài)的時(shí)候。進(jìn)一步說，由于相鄰的浮柵被來自頁(yè)3的數(shù)據(jù)寫入以便將其電荷等級(jí)提高至奇數(shù)頁(yè)的“00”和“01”狀態(tài)的原因，頁(yè)0，2的較高狀態(tài)“00”和“01”也會(huì)受到該顯現(xiàn)變寬的效應(yīng)的影響。
該顯現(xiàn)變寬的效應(yīng)是向存儲(chǔ)器可能被操作的狀態(tài)數(shù)量增加了一個(gè)限制，并且產(chǎn)生了其他操作上的限制。這需要在狀態(tài)分布之間保持一個(gè)足夠大的富裕量以便較寬顯現(xiàn)分布狀態(tài)可以在數(shù)據(jù)讀取操作中被清晰地辨別出來。僅僅是如圖11所示的頁(yè)1，3的不帶有虛線閾值等級(jí)發(fā)散發(fā)生的最后兩個(gè)被編程狀態(tài)不會(huì)被Yupin效應(yīng)所影響，這是因?yàn)橄噜徃诺碾姾傻燃?jí)不會(huì)再變化的原因。如圖10B所示，來自于圖11所示的頁(yè)1，3的存儲(chǔ)器單元儲(chǔ)存位的“00”以及“01”狀態(tài)被最后編程。而對(duì)于其他六個(gè)來自頁(yè)0，2以及1，3的單元存儲(chǔ)位狀態(tài)來說，由于介于浮柵之間的電場(chǎng)耦合，而使得相鄰單元接下來的編程影響其顯現(xiàn)閾值電壓分布。新編程技術(shù)示例圖12說明參照?qǐng)D9-11的上述編程技術(shù)的兩個(gè)改進(jìn)效果。首先，頁(yè)被編程的順序被改變，從而使得首個(gè)被編程的兩頁(yè)數(shù)據(jù)位被寫入到一列中的第一交替存儲(chǔ)器單元，接下來是將下面兩個(gè)數(shù)據(jù)位寫入到第二交替單元。這就會(huì)有去除來自Yupin效應(yīng)的兩個(gè)附加編程狀態(tài)的效果。其次，初始狀態(tài)分布被收縮(壓縮)以便使得仍由Yupin效應(yīng)所產(chǎn)生的顯現(xiàn)變寬現(xiàn)象依然使有效分布狀態(tài)寬度較小，最好是不超過首次編程的實(shí)際分布狀態(tài)。上述優(yōu)點(diǎn)的每一個(gè)都可以獨(dú)立被實(shí)現(xiàn)，或者被同時(shí)采用。圖12就顯示了其被共同使用的例子。
在如圖11所示的為第一和第二組交替存儲(chǔ)器單元所設(shè)定的相同數(shù)據(jù)頁(yè)被編程的時(shí)候，如圖12顯示的第一個(gè)改進(jìn)是順序?qū)碜缘?和2頁(yè)的數(shù)據(jù)寫入到第一組單元，接下來是將來自第1和3頁(yè)的數(shù)據(jù)寫入到第二組單元。這就是說，并不是交替將四頁(yè)數(shù)據(jù)寫入到第一和第二和選擇單元，如圖11的例子那樣，而是在第二組被任何數(shù)據(jù)編程之前，第一組用兩頁(yè)數(shù)據(jù)編程。第二組交替存儲(chǔ)器單元隨后用第三和第四頁(yè)數(shù)據(jù)編程。結(jié)果是如圖所示的存儲(chǔ)器單元存儲(chǔ)頁(yè)1，3的狀態(tài)“10”相關(guān)的Yupin效應(yīng)被消除了。這是因?yàn)橄噜彽谝唤M交替存儲(chǔ)器單元(存儲(chǔ)頁(yè)0，2)的浮柵電荷等級(jí)在第二組單元被數(shù)據(jù)頁(yè)1，3所編程之后并沒有增加。頁(yè)1，3的所有三個(gè)編程狀態(tài)都不會(huì)產(chǎn)生Yupin效應(yīng)，從而降低了不正確讀取所存儲(chǔ)的數(shù)據(jù)頁(yè)1，3的可能性。
但是因?yàn)樵诘谝唤M單元被數(shù)據(jù)頁(yè)0，2編程之后，第二組交替存儲(chǔ)器單元被數(shù)據(jù)頁(yè)1，3所編程，所以第一組的存儲(chǔ)狀態(tài)會(huì)受到Y(jié)ipin效應(yīng)的影響。為了克服這個(gè)問題，第一組單元的閾值電壓分布狀態(tài)被壓縮。參照?qǐng)D10A，數(shù)據(jù)頁(yè)0的最初編程會(huì)產(chǎn)生分布狀態(tài)51。然而在數(shù)據(jù)頁(yè)2被編程之前，分布狀態(tài)被重新編程以便減少分布狀態(tài)的寬度，如曲線52所示。在所有4頁(yè)的編程都完成之后，Yupin效應(yīng)會(huì)引發(fā)狀態(tài)閾值分布“10”的顯示范圍擴(kuò)大到如曲線53所示的范圍。顯示分布狀態(tài)53最要被控制在等于或小于與最初分布狀態(tài)51的范圍。
在數(shù)據(jù)頁(yè)0被編程并且壓縮之后，當(dāng)將數(shù)據(jù)頁(yè)2編程到編程狀態(tài)“00”和“01”之一的時(shí)候，相同的處理被執(zhí)行。數(shù)據(jù)被首先寫入到第一組交替單元，壓縮并且通過Yupin效應(yīng)從相鄰第二組交替單元的后來編程過程有效擴(kuò)展。
圖13顯示了實(shí)現(xiàn)如圖12所示2種壓縮狀態(tài)分布之一的執(zhí)行步驟。狀態(tài)被首先針對(duì)第一校驗(yàn)等級(jí)61用數(shù)據(jù)編程。這就是說，在每一個(gè)編程電壓脈沖施加到被編程的單元上以達(dá)到該狀態(tài)之后，那些單元通過向其施加適當(dāng)?shù)碾妷簵l件被讀取來確定單個(gè)單元的閾值電壓等級(jí)是否達(dá)到或超過了等級(jí)61。如果是這樣的話，編程就會(huì)停止。如果不是的話，一個(gè)附加編程脈沖就會(huì)被施加并且狀態(tài)會(huì)被再次讀取。結(jié)果是一組存儲(chǔ)器單元被編程至給定的狀態(tài)，該狀態(tài)帶有一個(gè)如曲線62所示的電壓閾值分布狀態(tài)。如上所述，分布狀態(tài)62的寬度由所施加的編程脈沖的值，最初是脈沖之間的電壓變化來控制。
為了收縮該分布，在所有的單元被同時(shí)編程到該狀態(tài)完成之后，它們的狀態(tài)通過使用一個(gè)比等極61稍低的閾值等級(jí)63來讀取。這通過僅僅讀取那些編程到所關(guān)心的一個(gè)狀態(tài)的單元來區(qū)分那些編程到到其它狀態(tài)的單元?；蛘呤?，如數(shù)據(jù)可以通過寄存器來獲取。通過使用高于第一校驗(yàn)等級(jí)61的閾值電壓校驗(yàn)等級(jí)64以及將其限制在分布62范圍內(nèi)，那些單元到該狀態(tài)的第二編程操作(第二通道)會(huì)被執(zhí)行。該第二編程操作的效果就是要對(duì)那些低于等級(jí)64的編程閾值電壓等級(jí)的單元再編程為高于校驗(yàn)等級(jí)64，如分布狀態(tài)65所示?？梢詮膱D13上看出的實(shí)際閾值等級(jí)分布狀態(tài)65要窄于初始分布狀態(tài)62。當(dāng)其它相鄰單元通過提高其存儲(chǔ)電荷等級(jí)被編程后，顯現(xiàn)出來的分布狀態(tài)會(huì)由于Yupin效應(yīng)而被加寬，如分布狀態(tài)66所示。該顯現(xiàn)出來的分布狀態(tài)66的寬度要比如果沒有第二編程過程的時(shí)候的寬度小，其數(shù)量是大約等于校驗(yàn)等級(jí)61以及64之間的差。
圖14A和14B顯示了包括參照?qǐng)D13所述的第二編程步驟的參照?qǐng)D9A和9B所述的編程方法改進(jìn)。第二編程通道(第二通道寫)步驟的使用，以及第一通道(61)和第二通道(64)的不同校驗(yàn)等級(jí)被顯示出來。最快編程存儲(chǔ)器單元的閾值電壓變化通過圖14B所示的白色方框表示，最慢的部分由黑色方框表示。第一編程通道(第一通道寫)與現(xiàn)有編程步驟類似，但是使用一個(gè)相對(duì)較低的校驗(yàn)等級(jí)61。用于第二編程通道的校驗(yàn)等級(jí)64可以是與現(xiàn)在所使用的校驗(yàn)等級(jí)相同。
當(dāng)閾值電壓作為一個(gè)編程脈沖的結(jié)果從低于第一通道校驗(yàn)等級(jí)61開始變化的時(shí)候，在本例中閾值電壓的漂移與ΔVpgm步長(zhǎng)值0.2V相同。這樣的話，閾值電壓被控制在具有0.2V寬度的分布62內(nèi)，與現(xiàn)有技術(shù)相同，但是由于較低校驗(yàn)等級(jí)61的原因，分布狀態(tài)被置于低于來自現(xiàn)有技術(shù)的結(jié)果的位置。
在第一通道寫完成之后和第二通道寫開始之前，那些帶有高于第一通道寫的校驗(yàn)等級(jí)61并且低于第二通道寫的校驗(yàn)等級(jí)64的存儲(chǔ)器單元就成為第二通道寫的目標(biāo)。如果最快編程存儲(chǔ)器單元在例如一個(gè)13.8V脈沖之后達(dá)到了第一通道寫的校驗(yàn)等級(jí)61，第二通道寫的起始Vpmg電平被設(shè)定為13.4V或者是低于13.4V，從而將閾值電壓漂移降至低于0.2V。在本例中，第二通道寫的起始編程電壓Vpmg電平被設(shè)定為13.4V，然而第一通道寫的是12V。當(dāng)單元通道的閾值電壓由于第二通道寫的一個(gè)編程脈沖，從低于校驗(yàn)等級(jí)64變?yōu)楦哂谠摰燃?jí)的時(shí)候，閾值電壓的漂移被保持為低于0.05V。從而，目標(biāo)存儲(chǔ)器單元的閾值電壓分布被控制在一個(gè)0.05V寬度的范圍內(nèi)，這是大大高于現(xiàn)有技術(shù)的。這樣一來，如果第一通道寫的校驗(yàn)等級(jí)61比第二通道寫的校驗(yàn)等級(jí)64小至少0.15V的話，閾值電壓分布的總寬度就是0.05V。
在本例中，第二通道寫的最大Vpgm電平最壞的情況下也會(huì)比第一通道寫的高出0.2V，這是因?yàn)樵诘诙ǖ乐惺褂昧烁叱?.15V的校驗(yàn)等級(jí)。另外，由于第二通道寫的起始Vpgm可以大大高于第一通道寫，第二通道寫的時(shí)長(zhǎng)通常是短于第一通道寫。所以，可以看出通過兩個(gè)編程通道來將閾值電壓分布寬度從0.2V降低到0.05V所需要的執(zhí)行成本是小于雙倍的編程時(shí)間的。使用0.05V的ΔVpgm步長(zhǎng)大小達(dá)到相同的壓縮編程分布寬度的現(xiàn)有的編程技術(shù)中，編程時(shí)間比寬度是0.2V時(shí)所用的時(shí)間延長(zhǎng)了4倍。兩編程通道技術(shù)所需要的編程時(shí)間比使用現(xiàn)有技術(shù)為了達(dá)到相同閾值電壓分布所需要的時(shí)間快了幾乎兩倍。
圖15A和15B分別對(duì)應(yīng)于圖14A和14B，顯示了一個(gè)改進(jìn)，其中第一編程通道的ΔVpgm步長(zhǎng)大小變大，這是為了減少編程時(shí)間，同時(shí)第二編程通道保持相同以便限定一個(gè)較窄的分布狀態(tài)寬度。在本例中，第一通道寫的ΔVpgm步長(zhǎng)從0.2V提高到0.4V。第一通道寫的校驗(yàn)等級(jí)被降低到0.2V，同時(shí)第一通道寫和第二通道寫的校驗(yàn)等級(jí)之間的差從0.2V提高到0.35V。0.2V的延伸等于ΔVpgm步長(zhǎng)大小的差(0.4V-0.2V)。第一通道寫和第二通道寫的編程電壓Vpgm起始電平與圖14A中所示的0.2V步長(zhǎng)Vpgm例子相同。第一通道寫的持續(xù)時(shí)間被減少了大約一半，從而比圖14A和14B所示的0.2V步長(zhǎng)Vpgm的例子的編程時(shí)間降低了多于25％。
在圖14A與15A中的每一個(gè)，第一通道寫的最初少量編程脈沖也可以不需要其間(未顯示)的時(shí)間來形成，以便讀取和校驗(yàn)?zāi)繕?biāo)存儲(chǔ)器單元上的編程等級(jí)。這是因?yàn)閹缀鯖]有目標(biāo)單元在最初幾個(gè)脈沖就能達(dá)到其設(shè)定的閾值等級(jí)。這也可以用在第二通道寫的頭幾個(gè)脈沖被完成。其結(jié)果是可以進(jìn)一步降低編程時(shí)間。
上述參照?qǐng)D12-15的具體實(shí)施例在初始編程一結(jié)束后，并且在執(zhí)行對(duì)相鄰單元的編程之前，從而在最初編程狀態(tài)被Yupin效應(yīng)失真之前，就使用在編程步驟來壓縮編程分布狀態(tài)。在下面參照?qǐng)D16-18所描述的實(shí)施例當(dāng)中，分布狀態(tài)的壓縮重新編程步驟發(fā)生在全部狀態(tài)都被初始編程完成，從而由于Yupin效應(yīng)在對(duì)閾值等級(jí)分布狀態(tài)的失真已經(jīng)存在后的一個(gè)較晚的階段。
參照?qǐng)D16，一種編程技術(shù)被說明，其中頁(yè)0，2被首先編程到一行的第一組的交替存儲(chǔ)元件，接下來是將頁(yè)1，3被編程到同一行中的第二組交替存儲(chǔ)元件。因?yàn)橐唤M在另外一組存儲(chǔ)元件被編程之前就被使用來自所有頁(yè)的數(shù)據(jù)完全編程，所以就不會(huì)有因?yàn)閅upin現(xiàn)象而產(chǎn)生的顯現(xiàn)出來的后編程頁(yè)面，在本例中是頁(yè)1，3，的狀態(tài)分布變寬的現(xiàn)象出現(xiàn)。然而，因?yàn)檠刂x定字線的相鄰第一和第二組交替存儲(chǔ)元件的容性耦合，因此這樣的第一編程頁(yè)面，這里是頁(yè)0，2，狀態(tài)分布的顯現(xiàn)擴(kuò)大也會(huì)發(fā)生。一種修正頁(yè)0，2的顯現(xiàn)分布漂移的方法是使用相同的校驗(yàn)等級(jí)，用通常方式使用相同數(shù)據(jù)對(duì)第一組存儲(chǔ)元件進(jìn)行重新編程。這會(huì)導(dǎo)致頁(yè)0，2的狀態(tài)分布漂移，這是因?yàn)槠渲匦戮幊淌窃谙噜彺鎯?chǔ)元件的電荷等級(jí)影響下被執(zhí)行的。新的重新編程分布然后修正初始編程數(shù)據(jù)，在本例中是頁(yè)0，2，的Yupin效應(yīng)。
然而，通常希望在重新編程的同時(shí)壓縮狀態(tài)分布。這不會(huì)導(dǎo)致性能下降，因?yàn)閴嚎s的主要步驟是使用不同的校驗(yàn)等級(jí)重新編程。這已經(jīng)參照?qǐng)D13被說明過了，其中壓縮重新編程發(fā)生在相鄰存儲(chǔ)元件被編程之前，從而影響到被壓縮的狀態(tài)分布。在圖16所顯示的編程順序下，壓縮重新編程是在相鄰的存儲(chǔ)元件被編程之后發(fā)生的。
在圖17所示的編程順序下，顯示了對(duì)數(shù)據(jù)頁(yè)0，2的狀態(tài)分布進(jìn)行壓縮重新編程的過程。在初始的使用校驗(yàn)等級(jí)71對(duì)頁(yè)0，2進(jìn)行編程之后，以及在對(duì)頁(yè)1，3進(jìn)行編程之前，每一個(gè)狀態(tài)的分布如曲線72所示。在頁(yè)1，3被編程之后，該分布會(huì)變寬，如曲線75所示。在該狀態(tài)下使用讀取等級(jí)73讀取單元之外，并用一個(gè)校驗(yàn)等級(jí)74進(jìn)行重新編程，結(jié)果就是如曲線76所示的顯示分布狀態(tài)，同時(shí)實(shí)際分布狀態(tài)如點(diǎn)劃線77所示。所施加的編程以及再編程脈沖與圖14A所示的類似。通過比顯示出來的分布狀態(tài)75窄的顯示出來的分布狀態(tài)76執(zhí)行了預(yù)定的壓縮。
圖18和19顯示了分別與圖16和17相對(duì)應(yīng)的相同編程順序與再編程步驟，除了初始編程使用的編程電壓脈沖(第一通道寫)在每一個(gè)脈沖都增加0.4V，而再編程電壓脈沖(第二通道寫)的每一個(gè)脈沖都增加0.2V，如圖15A所示的那樣。初始編程通道上的更高的ΔVpgm縮短了編程與再編程處理完成所需要的時(shí)間。
圖20顯示了在使用根據(jù)本發(fā)明的不同方面的另外一種可能的編程技術(shù)。該方法包括參照?qǐng)D12，13所說的步驟，接下來還包括對(duì)初始數(shù)據(jù)頁(yè)0，2進(jìn)行第二次再編程的附加步驟。該第二個(gè)再編程發(fā)生在其他數(shù)據(jù)頁(yè)1，3已經(jīng)被編程完成時(shí)候，并且不需要包括對(duì)狀態(tài)分布的壓縮，但是能夠做到。
盡管根據(jù)本發(fā)明的前兩個(gè)方面的示例性實(shí)施例是結(jié)合帶有一個(gè)NAND存儲(chǔ)器單元陣列結(jié)構(gòu)的快擦寫EEPROM系統(tǒng)進(jìn)行說明的，應(yīng)當(dāng)認(rèn)識(shí)到這些以及本發(fā)明的其他方面都可以應(yīng)用于任何閃存結(jié)構(gòu)(例如帶有NOR存儲(chǔ)器單元結(jié)構(gòu)的快擦寫EEPROM系統(tǒng))或者其他類型的非易失性存儲(chǔ)器，其中，在存儲(chǔ)元件之間會(huì)有一些耦合影響表示相同存儲(chǔ)器狀態(tài)的存儲(chǔ)等級(jí)顯示分布，并且希望能夠減小該效果。示例性編程算法圖21顯示了根據(jù)參照?qǐng)D12，13和14所說的技術(shù)，對(duì)較低頁(yè)的偶數(shù)行進(jìn)行編程的示例性算法。該算法可以分成三個(gè)部分。第一部分是由虛線(S1到S4)所包圍的部分。該部分顯示了界面程序。一開始(S1)，“數(shù)據(jù)加載”命令由閃存控制器發(fā)出并且輸入到數(shù)據(jù)輸入/輸出緩沖器(6)。輸入數(shù)據(jù)被作為命令識(shí)別并且鎖存在狀態(tài)機(jī)(8)，因?yàn)檫@個(gè)時(shí)候有一個(gè)未顯示的命令鎖存信號(hào)被輸入到命令界面(7)。下一步(S2)，指定頁(yè)面地址的地址數(shù)據(jù)被從控制器輸入到數(shù)據(jù)輸入如/輸出緩沖器(6)，然后鎖存。輸入數(shù)據(jù)被識(shí)別為頁(yè)面地址并且鎖存在狀態(tài)機(jī)(8)，因?yàn)檫@時(shí)有一個(gè)未顯示出的鎖存信號(hào)被輸入到命令界面(7)。接下來(S3)，532B-編程-數(shù)據(jù)被輸入到數(shù)據(jù)輸入/輸出緩沖器(6)上。輸入數(shù)據(jù)被鎖存到數(shù)據(jù)存儲(chǔ)器1(DS1)，因?yàn)椤皵?shù)據(jù)加載”命令在此時(shí)被鎖存。在最終(S4)，“編程”命令被閃存控制器發(fā)生并且輸入到數(shù)據(jù)輸入/輸出緩沖器(6)上。該輸入數(shù)據(jù)被識(shí)別為命令并且鎖存在狀態(tài)機(jī)(8)，因?yàn)榇藭r(shí)命令鎖存信號(hào)被輸入到命令界面(7)。由“編程”命令所觸發(fā)，鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)上的數(shù)據(jù)被自動(dòng)編程(S5到S20)到狀態(tài)機(jī)(8)所控制的選定存儲(chǔ)器單元(M)。
該算法的第二部分是S5到S10步驟的第一通道寫。首先，起始Vpgm被設(shè)定為12V同時(shí)嵌入在狀態(tài)機(jī)(8)中的編程計(jì)數(shù)器被設(shè)定為0(S5)。接下來，第一編程脈沖施加到選定的字線上，例如表I所示的WL2(S6)。如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“0”數(shù)據(jù)，相應(yīng)的位線(BL)就接地(“編程激發(fā)”表I)。另一方面，如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“1”數(shù)據(jù)，相應(yīng)的位線(BL)就連接到Vdd上(“編程禁止”表I)。
在編程之后，選定存儲(chǔ)單元的狀態(tài)被校驗(yàn)。為了校驗(yàn)，第一通道的校驗(yàn)10被執(zhí)行(S7)。在該項(xiàng)操作中，閾值電壓被檢測(cè)是否達(dá)到了第一通道的0.2V校驗(yàn)等級(jí)，如表I所示。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。以這種方式，由于數(shù)據(jù)“0”一個(gè)一個(gè)地變成數(shù)據(jù)“1”，而數(shù)據(jù)“1”也不依靠于存儲(chǔ)器單元的狀態(tài)獨(dú)立保持，最終所有鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都會(huì)變成“1”數(shù)據(jù)。這意味著所有存儲(chǔ)器都被通過來自第一通道的校驗(yàn)等級(jí)來判斷之后而成功編程。
在校驗(yàn)操作之后，會(huì)檢查是否所有的鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都變成了數(shù)據(jù)“1”(S8)。如果都已經(jīng)變成了“1”，第一通道寫就被終止并且第二通道寫開始。如果沒有變成“1”數(shù)據(jù)，算法前進(jìn)至步驟S9。
在步驟S9，編程計(jì)數(shù)器的計(jì)數(shù)值被檢查。如果計(jì)數(shù)值小于20，Vpgm等級(jí)提高0.2V，并且計(jì)數(shù)值增加1(S10)，同時(shí)算法返回到編程步驟S6。如果計(jì)數(shù)值不小于20，狀態(tài)機(jī)中的狀態(tài)數(shù)據(jù)被設(shè)定為“失敗”，然后算法終止(S11)。
算法的第三部分是第二通道寫(S12至S20)。起初，第二通道的讀取10被執(zhí)行(S12)。在該項(xiàng)操作中，閾值電壓高于0V的存儲(chǔ)器單元被抽出，并且“0”數(shù)據(jù)被設(shè)定到相應(yīng)的數(shù)據(jù)存儲(chǔ)器1(DS1)?！?”數(shù)據(jù)被設(shè)定到剩下的數(shù)據(jù)存儲(chǔ)器1(DS1)。
接下來，第二通道的校驗(yàn)10被執(zhí)行(S13)。在該項(xiàng)操作中，那些閾值電壓在0V以上，0.4V以下的存儲(chǔ)器單元通過使用0.4V的第二通道校驗(yàn)等級(jí)以及已經(jīng)存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器1(DS1)上的數(shù)據(jù)被抽出。閾值電壓被檢測(cè)是否達(dá)到了如表I所示的第二通道的校驗(yàn)等級(jí)。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。
在第二通道的校驗(yàn)10(S13)之后，起始Vpgm被重置為13.4V同時(shí)編程計(jì)數(shù)器被重新初始化為0(S14)。接下來，第一編程脈沖13.4V施加到選定字線上，如表I所示(S15)。如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“0”數(shù)據(jù)，相應(yīng)的位線(BL)就接地(“編程激發(fā)”表I)。另一方面，如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“1”數(shù)據(jù)，相應(yīng)的位線(BL)就連接到Vdd上(“編程禁止”表I)。
在編程之后(S15)，選定存儲(chǔ)器單元的狀態(tài)被校驗(yàn)。為了校驗(yàn)，第二通道的校驗(yàn)10被執(zhí)行(S16)。在該項(xiàng)操作中，閾值電壓被檢測(cè)是否達(dá)到了第二通道的0.4V校驗(yàn)等級(jí)，如表I所示。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。以這種方式，由于數(shù)據(jù)“0”一個(gè)一個(gè)的變成數(shù)據(jù)“1”，而數(shù)據(jù)“1”也不依靠于存儲(chǔ)器單元的狀態(tài)獨(dú)立保持，最終所有鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都會(huì)變成“1”數(shù)據(jù)。這意味著所有存儲(chǔ)器都被成功編程。
在校驗(yàn)步驟之后(S16)，會(huì)檢測(cè)是否所有的鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都變成了數(shù)據(jù)“1”(S17)。如果都已經(jīng)變成了“1”，第二通道寫就被終止并且整個(gè)程序算法被終止，設(shè)定狀態(tài)數(shù)據(jù)為“通過”(S20)。如果沒有變成“1”數(shù)據(jù)，算法前進(jìn)至步驟S18。
在步驟S18，編程計(jì)數(shù)器的計(jì)數(shù)值被檢測(cè)。如果計(jì)數(shù)值小于13，Vpgm等級(jí)提高0.2V，并且計(jì)數(shù)值增加1(S19)，同時(shí)算法返回到編程步驟S6。如果計(jì)數(shù)值不小于13，狀態(tài)機(jī)當(dāng)中的狀態(tài)數(shù)據(jù)被設(shè)定為“失敗”，然后算法終止(S11)。
圖22顯示了根據(jù)參照?qǐng)D12，13和14所說的技術(shù)，對(duì)較高頁(yè)的偶數(shù)行進(jìn)行編程的示例性算法。該算法可以分成三個(gè)部分。第一部分是由虛線(S1到S4)所包圍的部分。該部分與圖21所示的步驟S1至S4完全一致。
該算法的第二部分是S5到S13步驟的第一通道寫。首先，第一通道的讀取10被執(zhí)行(S5)。在該項(xiàng)操作中，閾值電壓高于0V的被選出，然后“0”數(shù)據(jù)被設(shè)定到相應(yīng)的數(shù)據(jù)存儲(chǔ)器2(DS2)。“1”數(shù)據(jù)被設(shè)定到剩余的數(shù)據(jù)存儲(chǔ)器2(DS2)。存儲(chǔ)器單元起始Vpgm被設(shè)定為14V同時(shí)編程計(jì)數(shù)器被設(shè)定為0(S6)。接下來，第一編程脈沖施加到選定的字線上，例如表I所示的WL2(S7)。如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“0”數(shù)據(jù)，相應(yīng)的位線(BL)就接地(“編程激發(fā)”表I)。另一方面，如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“1”數(shù)據(jù)，相應(yīng)的位線(BL)就連接到Vdd上(“編程禁止”表I)。
在編程之后，選定存儲(chǔ)單元的狀態(tài)被校驗(yàn)。為了校驗(yàn)，在第一地點(diǎn)校驗(yàn)01被執(zhí)行(S8)。在該項(xiàng)操作中，閾值電壓被檢測(cè)是否達(dá)到了如表I所示的2.4V校驗(yàn)等級(jí)。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。在第二地點(diǎn)，第一通道的校驗(yàn)00被執(zhí)行(S9)。在該項(xiàng)操作中，閾值電壓被檢測(cè)是否達(dá)到了第一通道的1.2V校驗(yàn)等級(jí)，如表I所示。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到并且在相應(yīng)的數(shù)據(jù)存儲(chǔ)器(DS2)中存儲(chǔ)的數(shù)據(jù)為“0”數(shù)據(jù)，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果相關(guān)數(shù)據(jù)存儲(chǔ)器2(DS2)具有“1”數(shù)據(jù)，存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器1(DS1)中的“0”數(shù)據(jù)保持不變，而與檢測(cè)結(jié)果無關(guān)。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。
以這種方式，由于數(shù)據(jù)“0”一個(gè)一個(gè)的變成數(shù)據(jù)“1”，而數(shù)據(jù)“1”也不依靠于存儲(chǔ)器單元的狀態(tài)獨(dú)立保持，最終所有鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都會(huì)變成“1”數(shù)據(jù)。這意味著所有存儲(chǔ)器都被通過來自第一通道的校驗(yàn)等級(jí)“01”狀態(tài)以及第一通道的校驗(yàn)等級(jí)“00”狀態(tài)來判斷之后而成功編程。
在校驗(yàn)操作之后，會(huì)檢查是否所有的鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都變成了數(shù)據(jù)“1”(S10)。如果都已經(jīng)變成了“1”，第一通道寫就被終止并且第二通道寫開始。如果沒有變成“1”數(shù)據(jù)，算法前進(jìn)至步驟S11。
在步驟S11，編程計(jì)數(shù)器的計(jì)數(shù)值被檢查。如果計(jì)數(shù)值小于20，Vpgm等級(jí)提高0.2V，并且計(jì)數(shù)值增加1(S12)，同時(shí)算法返回到編程步驟S7。如果計(jì)數(shù)值不小于20，狀態(tài)機(jī)當(dāng)中的狀態(tài)數(shù)據(jù)被設(shè)定為“失敗”，然后算法終止(S13)。
算法的第三部分是第二通道寫(S14至S22)。起初，第二通道的讀取00被執(zhí)行(S14)。在該項(xiàng)操作中，閾值電壓高于1V的存儲(chǔ)器單元被抽出，并且“0”數(shù)據(jù)被設(shè)定到相應(yīng)的各數(shù)據(jù)存儲(chǔ)器1(DS1)。“1”數(shù)據(jù)被設(shè)定到剩下的每一個(gè)數(shù)據(jù)存儲(chǔ)器1(DS1)。
接下來，第二通道的校驗(yàn)00被執(zhí)行(S15)。在該項(xiàng)操作中，那些閾值電壓在1V以上，1.4V以下的存儲(chǔ)器單元通過使用1.4V的第二通道校驗(yàn)等級(jí)以及已經(jīng)存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器1(DS1)上的數(shù)據(jù)被抽出。閾值電壓被檢測(cè)是否達(dá)到了如表I所示的第二通道的1.4V校驗(yàn)等級(jí)。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。
在第二通道的校驗(yàn)00(S15)之后，起始Vpgm被重置為14.4V同時(shí)編程計(jì)數(shù)器被重新初始化為0(S16)。接下來，第一編程脈沖14.4V施加到選定字線上，如表I所示(S17)。如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“0”數(shù)據(jù)，相應(yīng)的位線(BL)就接地(“編程激發(fā)”表I)。另一方面，如果鎖存在數(shù)據(jù)存儲(chǔ)器1(DS1)中的是“1”數(shù)據(jù)，相應(yīng)的位線(BL)就連接到Vdd上(“編程禁止”表I)。
在編程之后(S17)，選定存儲(chǔ)器單元的狀態(tài)被校驗(yàn)。為了校驗(yàn)，第二通道的校驗(yàn)00被執(zhí)行(S18)。在該項(xiàng)操作中，閾值電壓被檢測(cè)是否達(dá)到了第二通道的1.4V校驗(yàn)等級(jí)，如表I所示。如果檢測(cè)到閾值電壓已經(jīng)達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”變?yōu)閿?shù)據(jù)“1”。如果檢測(cè)到閾值電壓沒有達(dá)到的話，鎖存在DS1中的數(shù)據(jù)“0”繼續(xù)保持。已經(jīng)存在的數(shù)據(jù)“1”也被保持。以這種方式，由于數(shù)據(jù)“0”一個(gè)一個(gè)的變成數(shù)據(jù)“1”，而數(shù)據(jù)“1”也不依靠于存儲(chǔ)器單元的狀態(tài)獨(dú)立保持，最終所有鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都會(huì)變成“1”數(shù)據(jù)。這意味著所有存儲(chǔ)器都被成功編程。
在校驗(yàn)步驟之后(S18)，會(huì)檢查是否所有的鎖存在數(shù)據(jù)存儲(chǔ)器DS1上的數(shù)據(jù)都變成了數(shù)據(jù)“1”(S19)。如果都已經(jīng)變成了“1”，第二通道寫就被終止并且整個(gè)程序算法被終止，設(shè)定狀態(tài)數(shù)據(jù)為“通過”(S22)。如果沒有變成“1”數(shù)據(jù)，算法前進(jìn)至步驟S20。
在步驟S20，編程計(jì)數(shù)器的計(jì)數(shù)值被檢測(cè)。如果計(jì)數(shù)值小于13，Vpgm等級(jí)提高0.2V，并且計(jì)數(shù)值增加1(S21)，同時(shí)算法返回到編程步驟S17。如果計(jì)數(shù)值不小于13，狀態(tài)數(shù)據(jù)被設(shè)定為“失敗”，然后算法終止(S13)。
在圖22所述的算法中，對(duì)要編程到狀態(tài)“01”的存儲(chǔ)單元的第二通道寫被避免，因?yàn)閷?duì)“01”狀態(tài)的第二通道寫也要求最大的Vpgm并且也會(huì)導(dǎo)致不必要的編程中斷。然而，如果有必要的話，根據(jù)本發(fā)明，可以很容易地實(shí)現(xiàn)。
圖23顯示了執(zhí)行圖12，19和15所說的技術(shù)，用較低數(shù)據(jù)頁(yè)對(duì)偶數(shù)列進(jìn)行編程的示例性算法。該算法與圖21所示的類似。區(qū)別在于第一通道寫的Vpgm步長(zhǎng)大小(S10)以及相關(guān)的第一通道寫的編程計(jì)數(shù)器最大計(jì)數(shù)值(S9)。這里的Vpgm步長(zhǎng)大小從0.2V提高到0.4V，這是為了加速第一通道寫。
圖24顯示了執(zhí)行圖12，19和15所說的技術(shù)，用較高數(shù)據(jù)頁(yè)對(duì)偶數(shù)列進(jìn)行編程的示例性算法。該算法與圖22所示的類似。區(qū)別在于第一通道寫的Vpgm步長(zhǎng)大小(S12)以及相關(guān)的第一通道寫的編程計(jì)數(shù)器最大計(jì)數(shù)值(S9)。這里的Vpgm步長(zhǎng)大小從0.2V提高到0.4V，這是為了加速第一通道寫。
圖25和26顯示了當(dāng)分別與圖21和22所示的編程算法組合時(shí)，用于執(zhí)行如圖12，13以及14所示的方法的示例性編程算法。圖25所示的算法是對(duì)奇數(shù)列進(jìn)行編程的算法。該算法不帶有圖21所示的對(duì)偶數(shù)列進(jìn)行編程算法中的第二通道寫這一過程。第一通道的校驗(yàn)10的校驗(yàn)等級(jí)從0.2V變成了0.4V，這是為了如在第二通道寫中將分布設(shè)定為高于0.4V那樣，將分布設(shè)定為高于0.4V。圖26所示的算法是對(duì)奇數(shù)列進(jìn)行編程的算法。該算法不帶有圖22所示的對(duì)偶數(shù)列進(jìn)行編程算法中的第二通道寫這一過程。第一通道的校驗(yàn)00的校驗(yàn)等級(jí)從1.2V變成了1.4V，這是為了如在第二通道寫中將分布設(shè)定為高于1.4V那樣，將分布設(shè)定為高于1.4V。圖21，22，25與26所示算法的組合能夠補(bǔ)償Yupin效應(yīng)。因此，編程能力被改進(jìn)了。
圖27和28顯示了當(dāng)分別與圖23和24所示的編程算法組合時(shí)，用于執(zhí)行如圖12，19以及15所示的方法的示例性編程算法。圖27所示的算法是對(duì)奇數(shù)列進(jìn)行編程的算法。該算法不帶有圖23所示的對(duì)偶數(shù)列進(jìn)行編程算法中的第二通道寫這一過程。第一通道的校驗(yàn)10的校驗(yàn)等級(jí)從0.2V變成了0.4V，這是為了如在第二通道寫中將分布設(shè)定為高于0.4V那樣，將分布設(shè)定為高于0.4V。圖28所示的算法是對(duì)奇數(shù)行進(jìn)行編程的算法。該算法不帶有圖24所示的對(duì)偶數(shù)列進(jìn)行編程算法中的第二通道寫這一過程。第一通道的校驗(yàn)00的校驗(yàn)等級(jí)從1.2V變成了1.4V，這是為了如在第二通道寫中將分布設(shè)定為高于1.4V那樣，將分布設(shè)定為高于1.4V。
圖23，24，27與28所示算法的組合能夠補(bǔ)償Yupin效應(yīng)。因此，編程能力被改進(jìn)了。
圖29顯示了用來執(zhí)行如圖12，13以及14所示的方法的示例性編程順序。每一個(gè)方框中，數(shù)據(jù)編程是按頁(yè)面地址的順序執(zhí)行的，是從字線WL0的偶數(shù)位線的較低頁(yè)的到字線WL3的奇數(shù)位線的較高頁(yè)。該順序是將Yupin效應(yīng)考慮在內(nèi)的情況下形成的。
圖30顯示了根據(jù)圖16，17所示的方法讀取被壓縮的低數(shù)據(jù)頁(yè)的示例性讀取算法。由虛線(S1以及S2)所包圍的部分顯示了接口的過程。起初(S1)，“數(shù)據(jù)讀取”命令由閃存控制器發(fā)出并且輸入到數(shù)據(jù)輸入/輸出緩沖器(6)。輸入數(shù)據(jù)被作為命令識(shí)別并且鎖存在狀態(tài)機(jī)(8)，因?yàn)檫@個(gè)時(shí)候有一個(gè)未顯示的命令鎖存信號(hào)被輸入到命令接口(7)。下一步(S2)，指定頁(yè)面地址的地址數(shù)據(jù)被從控制器輸入到數(shù)據(jù)輸入/輸出緩沖器(6)，然后鎖存。輸入數(shù)據(jù)被識(shí)別為頁(yè)面地址并且鎖存在狀態(tài)機(jī)(8)，因?yàn)檫@時(shí)有一個(gè)未顯示出的鎖存信號(hào)被輸入到命令接口(7)。由地址數(shù)據(jù)所觸發(fā)，存儲(chǔ)在選定存儲(chǔ)器單元(M)上的數(shù)據(jù)被通過狀態(tài)機(jī)(8)控制而自動(dòng)讀出(S4與S5)。
在讀取01中，閾值電壓高于2V的存儲(chǔ)器單元被選出，然后“1”數(shù)據(jù)被設(shè)定到相應(yīng)的數(shù)據(jù)存儲(chǔ)器2(DS2)?！?”數(shù)據(jù)被設(shè)定到剩下的數(shù)據(jù)存儲(chǔ)器2(DS2)。接下來，讀取10被執(zhí)行。在該操作中。閾值電壓高于0V，低于2V的存儲(chǔ)器單元被選出。如果檢測(cè)到閾值電壓低于0V或者是數(shù)據(jù)存儲(chǔ)器2(DS2)存儲(chǔ)“1”數(shù)據(jù)，“1”數(shù)據(jù)被設(shè)定到數(shù)據(jù)存儲(chǔ)器1(DS1)，否則就是“0”。
存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器1(DS1)中的數(shù)據(jù)通過數(shù)據(jù)輸入/輸出緩沖器與輸入到命令接口(7)的讀取信號(hào)(未示出)同步被輸出到外部。
圖31顯示了根據(jù)圖16，17所示的方法讀取被壓縮的低數(shù)據(jù)頁(yè)的示例性讀取算法。由虛線(S1以及S2)所包圍的部分與圖30所示的相同。在讀取00中，閾值電壓高于1V的存儲(chǔ)器單元被選出，然后“0”數(shù)據(jù)被設(shè)定到相應(yīng)的數(shù)據(jù)存儲(chǔ)器1(DS1)?！?”數(shù)據(jù)被設(shè)定到剩下的數(shù)據(jù)存儲(chǔ)器1(DS1)。存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器1(DS1)中的數(shù)據(jù)通過數(shù)據(jù)輸入/輸出緩沖器與讀取信號(hào)同步被輸出到外部。
盡管本發(fā)明的不同方面都參考具體實(shí)施例進(jìn)行了說明，但是應(yīng)該理解本發(fā)明應(yīng)該根據(jù)下面的權(quán)利要求的范圍被保護(hù)。
權(quán)利要求
1.一種操作非易失性存儲(chǔ)器系統(tǒng)的方法，其中存儲(chǔ)在一列存儲(chǔ)器元件的某些存儲(chǔ)元件中的值會(huì)由于至少在存儲(chǔ)元件之間耦合的電場(chǎng)而影響從其他存儲(chǔ)元件中讀出的值，該方法包括將對(duì)應(yīng)于第一組數(shù)據(jù)的第一組存儲(chǔ)值寫入到第一組存儲(chǔ)元件中，然后將對(duì)應(yīng)于第二組數(shù)據(jù)的第二組存儲(chǔ)值寫入到不同于第一組存儲(chǔ)元件的第二組存儲(chǔ)元件中，其中由于至少在它們之間耦合的電場(chǎng)，至少一部分第二組存儲(chǔ)值會(huì)影響從至少一部分第一組存儲(chǔ)元件所讀出的值，并且改寫寫入到第一組存儲(chǔ)元件中的第一組存儲(chǔ)值以便抵消由于至少在兩者之間耦合的場(chǎng)，至少一部分第二組存儲(chǔ)值對(duì)從所述至少一部分第一組存儲(chǔ)元件所讀出的值的影響，從而有利于從第一組存儲(chǔ)元件中所讀取的第一組數(shù)據(jù)的精確性。
2.如權(quán)利要求1所述的方法，其中被第二組存儲(chǔ)值所影響的第一組存儲(chǔ)值特征包括與第一組數(shù)據(jù)的特定狀態(tài)相對(duì)應(yīng)的所存儲(chǔ)的第一組值所顯現(xiàn)出來的分布狀態(tài)的加寬，以及其中改變所存儲(chǔ)的第一組值包括壓縮相對(duì)于第一組數(shù)據(jù)的特定狀態(tài)的存儲(chǔ)的第一組值的分布狀態(tài)。
3.如權(quán)利要求2所述的方法，其中壓縮分布狀態(tài)是發(fā)生在寫入第二組存儲(chǔ)值之后。
4.如權(quán)利要求3所述的方法，還包括在壓縮所存儲(chǔ)的第一組值的分布狀態(tài)之前，先從第一組存儲(chǔ)元件中讀出第一組數(shù)據(jù)。
5.如權(quán)利要求2所述的方法，其中壓縮分布狀態(tài)是發(fā)生在寫入第二組存儲(chǔ)值之前。
6.如權(quán)利要求1-5中任意一個(gè)所述的方法，其中存儲(chǔ)元件是電浮柵，并且其中所存儲(chǔ)的值是存儲(chǔ)在通過存儲(chǔ)器單元的晶體管影響導(dǎo)通的浮柵上的電荷等級(jí)，其中浮柵是存儲(chǔ)器單元晶體管的一部分。
7.如權(quán)利要求6所述的方法，其中為了在浮柵的每一個(gè)上都能夠存儲(chǔ)多于一位的數(shù)據(jù)，為浮動(dòng)?xùn)诺拿恳粋€(gè)定義兩個(gè)以上的存儲(chǔ)值。
8.如權(quán)利要求1所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括一列快擦寫電子可擦可編程序只讀存儲(chǔ)器(EEPROM)，其以在每一個(gè)單元上都帶有至少一個(gè)浮柵形式具有存儲(chǔ)元件。
9.如權(quán)利要求8所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括每一個(gè)單元上帶有兩個(gè)浮柵的存儲(chǔ)器單元。
10.如權(quán)利要求8所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括連接到一個(gè)NAND裝置上的存儲(chǔ)器單元。
11.一種將數(shù)據(jù)存入到存儲(chǔ)元件的非易失性陣列中去的方法，其中存儲(chǔ)元件每個(gè)帶有一個(gè)存儲(chǔ)窗，該存儲(chǔ)窗被分成為多個(gè)分別表示于多于一位數(shù)據(jù)的多個(gè)存儲(chǔ)等級(jí)的限定范圍，并且彼此區(qū)分開來，該方法包括將數(shù)據(jù)編程到第一組存儲(chǔ)元件中，然后將數(shù)據(jù)編程到第二組存儲(chǔ)元件中，然后讀取編程到到第一組存儲(chǔ)元件中的數(shù)據(jù)，并且利用所讀出的數(shù)據(jù)對(duì)第一組存儲(chǔ)元件進(jìn)行再編程，其中再編程的完成并不需要保留一份初始編程到第一組存儲(chǔ)元件中的數(shù)據(jù)的備份。
12.一種將數(shù)據(jù)存入到存儲(chǔ)元件的非易失性陣列中去的方法，其中存儲(chǔ)元件每個(gè)帶有一個(gè)存儲(chǔ)窗，該存儲(chǔ)窗被分為多個(gè)分別表示多于一位數(shù)據(jù)的多個(gè)存儲(chǔ)等級(jí)的限定范圍，并且彼此區(qū)分開來，但是由于存儲(chǔ)元件之間耦合的場(chǎng)，從存儲(chǔ)元件中讀出的值要受到來自于存儲(chǔ)在相鄰存儲(chǔ)元件中的值的影響，其中單個(gè)存儲(chǔ)元件通過遞增改變存儲(chǔ)等級(jí)被編程，直到存儲(chǔ)等級(jí)范圍中的一個(gè)達(dá)到與所存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)的等級(jí)為止，該方法包括通過遞增改變單個(gè)存儲(chǔ)元件的存儲(chǔ)等級(jí)而將數(shù)據(jù)編程到多個(gè)存儲(chǔ)元件中，直到與所存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)的第一組參考存儲(chǔ)等級(jí)中的一個(gè)被達(dá)到或是超過為止，從而在具有遞增改變存儲(chǔ)等級(jí)得到的寬度的所限定的范圍內(nèi)按照存儲(chǔ)等級(jí)的分布在多個(gè)存儲(chǔ)元件中來存儲(chǔ)數(shù)據(jù)，以及接下來將所述分布的每一個(gè)的一部分中的存儲(chǔ)等級(jí)重新編程到另外一個(gè)非重疊部分，從而在各所限定的存儲(chǔ)等級(jí)范圍內(nèi)減少存儲(chǔ)等級(jí)分布的范圍，以及提高在所限定的存儲(chǔ)等級(jí)范圍內(nèi)彼此間的間隔，以應(yīng)付相鄰存儲(chǔ)元件之間耦合的場(chǎng)的影響。
13.如權(quán)利要求12所述的方法，其中將所述分布中的每一個(gè)的一部分中的存儲(chǔ)等級(jí)重新編程到另外一個(gè)部分包括遞增改變各存儲(chǔ)元件的存儲(chǔ)等級(jí)直到對(duì)應(yīng)于所存儲(chǔ)數(shù)據(jù)的第二組參考存儲(chǔ)等級(jí)被達(dá)到或者是超過，在對(duì)應(yīng)分布內(nèi)第二組參照存儲(chǔ)等級(jí)替代第一組參考存儲(chǔ)等級(jí)的對(duì)應(yīng)值。
14.如權(quán)利要求13所述的方法，其中在編程過程中對(duì)存儲(chǔ)等級(jí)的增量變化要大于在再編程過程中的量。
15.如權(quán)利要求12所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括一列存儲(chǔ)器單元，其以在每一個(gè)單元上都帶有至少一個(gè)浮柵的形式具有存儲(chǔ)元件。
16.如權(quán)利要求15所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括每一個(gè)單元上帶有兩個(gè)浮柵的存儲(chǔ)單元。
17.如權(quán)利要求15所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括連接到一個(gè)NAND裝置上去的存儲(chǔ)器單元。
18.一種將數(shù)據(jù)存入存儲(chǔ)元件的非易失性陣列中的方法，其中存儲(chǔ)元件的每一個(gè)都具有被分成為多個(gè)表示多于一位數(shù)據(jù)的存儲(chǔ)等級(jí)限定范圍的存儲(chǔ)窗口，同時(shí)這些范圍彼此分開，其中通過遞增改變存儲(chǔ)等級(jí)編程存儲(chǔ)元件，直到存儲(chǔ)等級(jí)范圍中的一個(gè)達(dá)到與其中存儲(chǔ)的數(shù)據(jù)的相對(duì)應(yīng)等級(jí)為止，該方法包括通過遞增改變單個(gè)存儲(chǔ)元件的存儲(chǔ)等級(jí)而將數(shù)據(jù)編程到多個(gè)存儲(chǔ)元件中，直到與所存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)的第一組參考存儲(chǔ)等級(jí)中的一個(gè)被達(dá)到或是超過為止，從而在具有遞增改變存儲(chǔ)等級(jí)得到的寬度的所限定的范圍內(nèi)按照存儲(chǔ)等級(jí)的分布在多個(gè)存儲(chǔ)元件中來存儲(chǔ)數(shù)據(jù)，以及接下來對(duì)所述分布的一部分中具有存儲(chǔ)等級(jí)的存儲(chǔ)元件進(jìn)行再編程，這是通過對(duì)那些存儲(chǔ)元件的存儲(chǔ)等級(jí)分別遞增變化實(shí)現(xiàn)的，直到編程到其分布狀態(tài)的另外一個(gè)非重疊部分為止，在編程過程中對(duì)存儲(chǔ)等級(jí)的遞增變化要大于在再編程過程中的存儲(chǔ)等級(jí)遞增變化。
19.一種向非易失性陣列中的每一個(gè)分別存儲(chǔ)數(shù)據(jù)方法，其中存儲(chǔ)元件的每一個(gè)都具有被分成為多個(gè)表示多于一位數(shù)據(jù)的存儲(chǔ)等級(jí)限定范圍的存儲(chǔ)窗口，同時(shí)這些范圍彼此分開，其中通過遞增及改變存儲(chǔ)等級(jí)編程存儲(chǔ)元件，直到存儲(chǔ)等級(jí)范圍中的一個(gè)達(dá)到與其中存儲(chǔ)的數(shù)據(jù)的相對(duì)應(yīng)等級(jí)為止，該方法包括通過遞增改變單個(gè)存儲(chǔ)元件的存儲(chǔ)等級(jí)而將數(shù)據(jù)編程到多個(gè)存儲(chǔ)元件中，直到與所存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)的第一組參考存儲(chǔ)等級(jí)中的一個(gè)被達(dá)到或是超過為止，從而在具有遞增改變存儲(chǔ)等級(jí)得到的寬度的所限定的范圍內(nèi)按照存儲(chǔ)等級(jí)的分布在多個(gè)存儲(chǔ)元件中來存儲(chǔ)數(shù)據(jù)，以及接下來將數(shù)據(jù)編程到到第二組存儲(chǔ)元件，接下來讀出被編程到到第一組存儲(chǔ)元件中的數(shù)據(jù)，以及接下來用讀取的數(shù)據(jù)對(duì)在所述分布狀態(tài)的一部分中具有存儲(chǔ)等級(jí)的第一部分存儲(chǔ)元件進(jìn)行再編程，這是通過對(duì)那些存儲(chǔ)元件的存儲(chǔ)等級(jí)分別遞增變化實(shí)現(xiàn)的，直到編程到到其分布狀態(tài)的另外一個(gè)非重疊部分為止，由此完成編碼，而無需保留初始編程到第一組存儲(chǔ)元件中的數(shù)據(jù)的復(fù)制。
20.一種按照至少兩個(gè)編程步驟用2個(gè)或更多數(shù)據(jù)位將至少非易失性存儲(chǔ)器中的第一和第二組存儲(chǔ)元件編程的方法，其中在相鄰的第一和第二組存儲(chǔ)元件之間存在耦合，其影響了從中讀取的位比例等級(jí)，該方法包括在對(duì)疊繞組存儲(chǔ)器單元進(jìn)行編程之前，用其所述的兩個(gè)或更多數(shù)據(jù)位對(duì)第一組存儲(chǔ)器單元進(jìn)行編程，以及接下來，用其所述兩個(gè)或更多數(shù)據(jù)位對(duì)第二組存儲(chǔ)器單元進(jìn)行編程。
21.如權(quán)利要求20所述的方法，還進(jìn)一步包括使用所有所述的兩個(gè)或更多位對(duì)第一組存儲(chǔ)元件進(jìn)行再編程。
22.如權(quán)利要求21所述的方法，其中對(duì)第一組存儲(chǔ)元件進(jìn)行再編程包括對(duì)存儲(chǔ)在第一組存儲(chǔ)元件中的各數(shù)據(jù)位分別進(jìn)行位比例等級(jí)的壓縮。
23.如權(quán)利要求22所述的方法，其中對(duì)第一組存儲(chǔ)元件進(jìn)行再編程是發(fā)生在對(duì)第二組存儲(chǔ)元件進(jìn)行編程之前。
24.如權(quán)利要求21所述的方法，其中對(duì)第一組存儲(chǔ)元件進(jìn)行再編程是發(fā)生在對(duì)第二組存儲(chǔ)元件進(jìn)行編程之后。
25.如權(quán)利要求20-24中的任意一個(gè)所述的方法，其中存儲(chǔ)元件是電浮柵，并且位比例等級(jí)是存儲(chǔ)在通過存儲(chǔ)器單元的晶體管影響導(dǎo)通的浮柵上的電荷等級(jí)，其中浮柵是存儲(chǔ)器單元晶體管的一部分。
26.如權(quán)利要求20所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括一列快擦寫電子可擦可編程序只讀存儲(chǔ)器(EEPROM)單元，其以在每一個(gè)單元上都帶有至少一個(gè)浮柵的形式具有存儲(chǔ)元件。
27.如權(quán)利要求26所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括每一個(gè)單元上帶有兩個(gè)浮柵的存儲(chǔ)器單元。
28.如權(quán)利要求26所述的方法，其中執(zhí)行該操作方法的非易失性存儲(chǔ)器系統(tǒng)包括連接到一個(gè)NAND裝置上去的存儲(chǔ)器單元。
29.一種在包括存儲(chǔ)器單元的存儲(chǔ)器陣列中，將存儲(chǔ)器單元編程到給定狀態(tài)的方法，該方法包括第一，第二以及第三編程步驟，1)第一編程步驟包括下面這些步驟a)向存儲(chǔ)器單元施加第一編程電壓；b)通過確定存儲(chǔ)器單元是否達(dá)到預(yù)備狀態(tài)而形成第一校驗(yàn)標(biāo)記；以及c)如果第一校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到預(yù)備狀態(tài)的話，以第一增加率增加第一編程電壓，否則從存儲(chǔ)器單元上移除第一編程電壓，2)第二編程步驟確定存儲(chǔ)器單元是否達(dá)到了給定的狀態(tài)，3)第三編程步驟是在當(dāng)存儲(chǔ)單件被確定沒有達(dá)到給定狀態(tài)的時(shí)候才對(duì)該存儲(chǔ)器單元執(zhí)行，其中包括d)向存儲(chǔ)器單元施加第二編程電壓；e)通過確定存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第二校驗(yàn)標(biāo)記；以及f)如果第二校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，以第二增加率增加第二編程電壓，否則從存儲(chǔ)器單元上移除第二編程電壓。
30.如權(quán)利要求29所述的方法，其中所述的第一增加率等于第二增加率。
31.如權(quán)利要求29所述的方法，其中所述的第一增加率高于第二增加率。
32.如權(quán)利要求29-31中的任意一項(xiàng)所述的方法，其中第一編程電壓的起始等級(jí)要低于第二編程電壓的起始等級(jí)。
33.一種在包括存儲(chǔ)器單元的存儲(chǔ)器陣列中，將存儲(chǔ)器單元編程到給定狀態(tài)的方法，該方法包括第一，第二以及第三編程步驟，1)第一編程步驟包括下面這些步驟a)向存儲(chǔ)器單元施加第一編程電壓；b)通過確定存儲(chǔ)器單元是否達(dá)到預(yù)備狀態(tài)而形成第一校驗(yàn)標(biāo)記；以及c)如果第一校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到預(yù)備狀態(tài)的話，就以第一增加率增加第一編程電壓，否則從存儲(chǔ)器單元上移除第一編程電壓，2)第二編程步驟確定存儲(chǔ)器單元是否保持在不包括給定狀態(tài)的指定狀態(tài)中，3)第三編程步驟是在當(dāng)存儲(chǔ)器單元保持在指定狀態(tài)時(shí)才對(duì)該存儲(chǔ)器單元執(zhí)行，其中包括d)向存儲(chǔ)器單元施加第二編程電壓；e)通過確定存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第二校驗(yàn)標(biāo)記；以及f)如果第二校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，就以第二增加率增加的第二編程電壓，否則從存儲(chǔ)器單元上移除第二編程電壓。
34.如權(quán)利要求33所述的方法，其中所述的第一增加率等于第二增加率。
35.如權(quán)利要求33所述的方法，其中所述的第一增加率高于第二增加率。
36.如權(quán)利要求33-35中的任意一項(xiàng)所述的方法，其中第一編程電壓的起始等級(jí)要低于第二編程電壓的起始等級(jí)。
37.一種在包括存儲(chǔ)器單元的存儲(chǔ)器陣列中，根據(jù)一給定狀態(tài)對(duì)存儲(chǔ)器單元進(jìn)行編程的方法，該方法包括第一，第二以及第三編程步驟，1)第一編程步驟包括下面這些步驟a)向存儲(chǔ)器單元施加第一編程電壓；b)通過確定存儲(chǔ)器單元是否達(dá)到預(yù)備狀態(tài)而形成第一校驗(yàn)標(biāo)記；以及c)如果第一校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到預(yù)備狀態(tài)的話，就持續(xù)向存儲(chǔ)器單元施加第一編程電壓，否則從存儲(chǔ)器單元上移除第一編程電壓，2)第二編程步驟確定存儲(chǔ)器單元是否達(dá)到了給定的狀態(tài)，3)第三編程步驟是在當(dāng)存儲(chǔ)單元被檢測(cè)到?jīng)]有達(dá)到給定狀態(tài)的時(shí)候才對(duì)該存儲(chǔ)器單元執(zhí)行，其中包括d)向存儲(chǔ)器單元施加第二編程電壓；e)通過確定存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第二校驗(yàn)標(biāo)記；以及f)如果第二校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，就持續(xù)向存儲(chǔ)器單元施加第二編程電壓，否則從存儲(chǔ)器單元上移除第二編程電壓。
38.一種在包括存儲(chǔ)器單元的存儲(chǔ)器陣列中，將存儲(chǔ)器單元編程到一給定狀態(tài)的方法，該方法包括第一，第二以及第三編程步驟，1)第一編程步驟包括下面這些步驟a)向存儲(chǔ)器單元施加第一編程電壓；b)通過確定存儲(chǔ)器單元是否達(dá)到預(yù)備狀態(tài)而形成第一校驗(yàn)標(biāo)記；以及c)如果第一校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到預(yù)備狀態(tài)的話，就持續(xù)向存儲(chǔ)器單元施加第一編程電壓，否則從存儲(chǔ)器單元上移除第一編程電壓，2)第二編程步驟確定存儲(chǔ)器單元是否保持在不包括給定狀態(tài)的指定狀態(tài)中，3)第三編程步驟是在當(dāng)存儲(chǔ)單元被檢測(cè)到保持在指定狀態(tài)時(shí)才被執(zhí)行的，其中包括d)向存儲(chǔ)器單元施加第二編程電壓；e)通過確定存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第二校驗(yàn)標(biāo)記；以及f)如果第二校驗(yàn)標(biāo)記顯示存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，就持續(xù)向存儲(chǔ)器單元施加第二編程電壓，否則從存儲(chǔ)器單元上移除第二編程電壓。
39.一種在包括第一和第二存儲(chǔ)器單元的存儲(chǔ)器陣列中，將第一和第二存儲(chǔ)器單元編程到給定的狀態(tài)的方法，其中對(duì)第二存儲(chǔ)器單元的編程在對(duì)第一存儲(chǔ)器單元的編程完成之后進(jìn)行，該方法包括第一，第二，第三以及第四編程步驟，1)第一編程步驟包括下面這些步驟a)向第一存儲(chǔ)器單元施加第一編程電壓；b)通過確定第一存儲(chǔ)器單元是否達(dá)到預(yù)備狀態(tài)而形成第一校驗(yàn)標(biāo)記；以及c)如果第一校驗(yàn)標(biāo)記顯示第一存儲(chǔ)器單元沒有達(dá)到預(yù)備狀態(tài)的話，就以第一增加率增加第一編程電壓，否則從存儲(chǔ)器單元上移除第一編程電壓，2)第二編程步驟確定第一存儲(chǔ)器單元是否達(dá)到了給定的狀態(tài)，3)第三編程步驟是在當(dāng)?shù)谝淮鎯?chǔ)單元被檢測(cè)到?jīng)]有達(dá)到給定狀態(tài)的時(shí)候才對(duì)第一存儲(chǔ)單元執(zhí)行，其中包括d)向第一存儲(chǔ)器單元施加第二編程電壓；e)通過確定第一存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第二校驗(yàn)標(biāo)記；以及f)如果第二校驗(yàn)標(biāo)記顯示第一存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，以第二增加率增加第一編程電壓，否則從第一存儲(chǔ)器單元上移除第二編程電壓。4)第四編程步驟，該步驟是在第一，第二以及第三編程步驟都執(zhí)行完畢之后，對(duì)第二存儲(chǔ)器單元來執(zhí)行的，其中包括g)向第二存儲(chǔ)器單元施加第三編程電壓h)通過確定第二存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第三校驗(yàn)標(biāo)記；以及i)如果第三校驗(yàn)標(biāo)記顯示第二存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，就以第三增加率增加第三編程電壓的數(shù)量，否則從第二存儲(chǔ)器單元上移除第三編程電壓。
40.如權(quán)利要求39所述的方法，其中第二編程電壓的起始等級(jí)高于第三編程電壓的起始等級(jí)。
41.如權(quán)利要求39所述的方法，其中所述的第一，第二以及第三增加率相等。
42.如權(quán)利要求39所述的方法，其中所述的第二增加率高于第一增加率，并且第一增加率與第三增加率相等。
43.如權(quán)利要求39-42中的任意一個(gè)所述的方法，其中第一編程電壓的起始等級(jí)低于第二編程電壓的起始等級(jí)，同時(shí)等于第三編程電壓的起始等級(jí)。
44.一種在包括第一和第二存儲(chǔ)器單元的存儲(chǔ)器陣列中，將第一和第二存儲(chǔ)器單元編程到給定的狀態(tài)的方法，其中對(duì)第二存儲(chǔ)器單元的編程在對(duì)第一存儲(chǔ)器單元的編程完成之后進(jìn)行，該方法包括第一，第二，第三以及第四編程步驟，1)第一編程步驟包括下面這些步驟a)向第一存儲(chǔ)器單元施加第一編程電壓；b)通過確定第一存儲(chǔ)器單元是否達(dá)到預(yù)備狀態(tài)而形成第一校驗(yàn)標(biāo)記；以及c)如果第一校驗(yàn)標(biāo)記顯示第一存儲(chǔ)器單元沒有達(dá)到預(yù)備狀態(tài)的話，就持續(xù)向第一存儲(chǔ)器單元施加第一編程電壓，否則從存儲(chǔ)器單元上移除第一編程電壓，2)第二編程步驟確定第一存儲(chǔ)器單元是否達(dá)到了給定的狀態(tài)，3)第三編程步驟是在當(dāng)?shù)谝淮鎯?chǔ)單元被檢測(cè)到?jīng)]有達(dá)到給定狀態(tài)的時(shí)候才對(duì)第一存儲(chǔ)器執(zhí)行，其中包括d)向第一存儲(chǔ)器單元施加第二編程電壓；e)通過確定第一存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第二校驗(yàn)標(biāo)記；以及f)如果第二校驗(yàn)標(biāo)記顯示第一存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，就持續(xù)向第一存儲(chǔ)器單元施加第二編程電壓，否則從第一存儲(chǔ)器單元上移除第二編程電壓。4)第四編程步驟，該步驟是在第一，第二以及第三編程步驟都執(zhí)行完畢之后，對(duì)第二存儲(chǔ)器單元來執(zhí)行的，其中包括g)向第二存儲(chǔ)器單元施加第三編程電壓h)通過確定第二存儲(chǔ)器單元是否達(dá)到給定狀態(tài)而形成第三校驗(yàn)標(biāo)記；以及i)如果第三校驗(yàn)標(biāo)記顯示第二存儲(chǔ)器單元沒有達(dá)到給定狀態(tài)的話，就持續(xù)向第二存儲(chǔ)器單元施加第三編程電壓，否則從第二存儲(chǔ)器單元上移除第三編程電壓。
全文摘要
一種帶有一列存儲(chǔ)器單元的非易失性存儲(chǔ)器系統(tǒng)，每一個(gè)存儲(chǔ)器單元都有至少一個(gè)存儲(chǔ)元件，該系統(tǒng)在每一個(gè)存儲(chǔ)器元件多個(gè)存儲(chǔ)等級(jí)下被操作。一種快擦寫電可擦可編程只讀存儲(chǔ)器(EEPROM)是一個(gè)實(shí)例，其中的存儲(chǔ)元件是電浮柵。該存儲(chǔ)器減小了由于相鄰浮棚之間耦合的電荷的影響，這是通過在相鄰單元被編程之后對(duì)某些單元進(jìn)行第二次編程來實(shí)現(xiàn)的。第二次編程步驟還在至少部分編程狀態(tài)中壓縮電荷等級(jí)分布。這樣就提高了狀態(tài)之間的分隔和/或允許在給定存儲(chǔ)窗口中包括更多的狀態(tài)。本發(fā)明所描述的具體實(shí)現(xiàn)形式是一種NAND型的快擦寫EEPROM。
文檔編號(hào)G11C16/12GK1414566SQ0214346
公開日2003年4月30日 申請(qǐng)日期2002年6月27日 優(yōu)先權(quán)日2001年6月27日
發(fā)明者陳健, 田中智晴, 方家榮, 罕德克·N.·庫(kù)德 申請(qǐng)人:三因迪斯克公司, 株式會(huì)社東芝