專利名稱：具有在系統(tǒng)及離系統(tǒng)上的可編程非易失性存儲器的芯片的制作方法
技術領域：
本發(fā)明涉及一種可編程芯片，特別涉及一種具有在系統(tǒng)上可編程非易失性存儲器(on-system programmable nonvolatile memory)及離系統(tǒng)可編程非易失性存儲器(off-system programmable nonvolatile memory)的芯片以及其形成方法與編程方法。
背景技術：
使用電可編程的非易失性存儲器，例如閃速(flash)存儲器及電可擦除可編程(electrically erasable programmable)存儲器，必須配置升壓(pumping)電路在存儲器陣列(array)旁，需在編程或擦除(erase)存儲器期間供應所需的高電壓，此高電壓為電源電壓的數倍，與升壓的級數有關。此外，一次寫錄較多位可以縮短寫入時間，提高編程速度，因此升壓電路同時也是大電流裝置。由于高電壓及大電流，升壓電路占據相當大的芯片面積，其制作成本也較高，然而，這些電路只有在進行編程或擦除時才有作用，因此浪費大的芯片面積給它們并不經濟。除了升壓電路之外，有些存儲器陣列還提供為了編程或擦除的額外的輔助電路，例如，在某些閃存中的狀態(tài)機(state machine)被用來防止閃速存儲單元(cell)被過度擦除，這些電路還進一步消耗芯片面積及增加制造成本。
就標準型存儲器裝置而言，由于存儲容量龐大，其存儲器陣列的面積因此相當巨大，因而升壓電路及狀態(tài)機所占的面積比例不會很高，但是對于其它類型的芯片而言，例如微控制器(micro controller)及數字訊號處理器(Digital Signal Processer；DSP)，其配備的存儲容量不是很大，但是為了維持高的寫入效率，升壓電路及狀態(tài)機所占的面積比例將變得非常高。圖1為一典型的微控制器的示意圖，在微控制器10中，中央處理單元(Central Processing Unit；CPU)12連接靜態(tài)隨機存取存儲器(StaticRandom Acess Memory；SRAM)14、輸入/輸出(I/O)單元15及可多次燒錄(Multi-Time Programmable；MTP)存儲器16，后者被燒錄CPU 12的程序代碼及許多微控制器10所應用的裝置的數據碼。為了編程MTP 16，利用升壓電路18從電源電壓VDD及接地電壓GND產生燒錄電壓VPP及VNN供應給MTP 16。如果MTP 16使用閃存，則還包括狀態(tài)機20在擦除時防止MTP 16被過度擦除，這些升壓電路18及狀態(tài)機20占用相當比例的芯片面積。為縮小芯片面積及降低成本，Yu等人在轉讓給本申請人的美國專利第6385073號中，將升壓電路及共享的控制電路從個別的芯片中移出成為共享電路，而在個別的芯片中僅保留存儲器陣列及少許的控制電路。
一般而言，微控制器10在出廠后，其CPU 12的程序很少被更動，但是在許多應用上，MTP 16中的數據碼可能需要被更新或修改。換言之，存在一種需求為MTP 16的內容有少部份能夠被方便地修改。然而，不論在芯片10上制作完整的存儲器22，或是為了縮減面積及降低成本而移除升壓電路18及狀態(tài)機20，均無法讓使用者進行在系統(tǒng)上編程芯片10，這是因為MTP 16中儲存CPU 12的程序代碼，使得微控制器10不能編程其自身的MTP 16。
在本文中的可編程非易失性存儲器是指一完整的存儲器除了升壓電路及狀態(tài)機以外的部份，或是存儲器陣列及其少許必要的控制電路，例如譯碼器及感測放大器等等。為了不使本發(fā)明更加清晰，某些細節(jié)在實施例的敘述中被省略，但并不影響對本發(fā)明的原理的說明及了解。為了使本文中的可編程非易失性存儲器與一般所稱的可編程非易失性存儲器有區(qū)別，在圖1中以虛線方塊22表示一般所稱的可編程非易失性存儲器，因此可以明白此處根據本發(fā)明的原理所設計的實施例。
發(fā)明內容
本發(fā)明的目的在于披露一種具有在系統(tǒng)上可編程非易失性存儲器及離系統(tǒng)可編程非易失性存儲器的芯片以及其形成方法與編程方法。
根據本發(fā)明，在一芯片中，控制電路連接在系統(tǒng)上可編程非易失性存儲器及離系統(tǒng)可編程非易失性存儲器，升壓電路連接該在系統(tǒng)上可編程非易失性存儲器，以及易失性存儲器連接該控制電路。該離系統(tǒng)可編程非易失性存儲器被燒錄有該控制電路的程序代碼，該在系統(tǒng)上可編程非易失性存儲器可以被該控制電路進行在系統(tǒng)上編程而重復地寫入數據。該芯片包括燒錄模式及操作模式，在該燒錄模式下，該離系統(tǒng)可編程非易失性存儲器可以被編程，而其所需的燒錄電壓是由該芯片外部提供；而在該操作模式下，該在系統(tǒng)上可編程非易失性存儲器可以被該控制電路直接編程，而其所需的燒錄電壓是由該升壓電路供應。
對于本領域的普通技術人員，從以下結合附圖所作的描述能夠更清楚地了解本發(fā)明的上述及其它目的及優(yōu)點，其中圖1是已知的微控制器的示意圖；圖2是根據本發(fā)明的第一實施例的示意圖；圖3是根據本發(fā)明的第二實施例的示意圖；圖4是圖3中的在系統(tǒng)上可編程非易失性存儲器的實施例存儲單元；圖5是根據本發(fā)明的第三實施例的示意圖；圖6是根據本發(fā)明的第四實施例的示意圖；圖7是根據本發(fā)明的第五實施例的示意圖；及圖8是根據本發(fā)明的第六實施例的示意圖。
圖號對照表10 微控制器12 中央處理單元14 靜態(tài)隨機存取存儲器15 輸入/輸出單元16 可多次燒錄存儲器18 升壓電路20 狀態(tài)機22 存儲器30 芯片32 控制電路34 靜態(tài)隨機存取存儲器35 輸入/輸出單元36 離系統(tǒng)可編程非易失性存儲器
38 升壓電路40 狀態(tài)機42 在系統(tǒng)上可編程非易失性存儲器44 在系統(tǒng)上可編程非易失性存儲器46 閃速單元48 MOS晶體管49 在系統(tǒng)上可編程非易失性存儲器50 非易失性存儲器52a、b 非易失性存儲器區(qū)塊52 非易失性存儲器52a-f 非易失性存儲器區(qū)塊54 開關具體實施方式
圖2是根據本發(fā)明的第一實施例的示意圖。在芯片30中，控制電路32連接離系統(tǒng)可編程非易失性存儲器36及在系統(tǒng)上可編程非易失性存儲器42，SRAM 34及輸入/輸出單元35連接控制電路32，升壓電路38及狀態(tài)機40連接在系統(tǒng)上可編程非易失性存儲器42，后者包括閃速存儲陣列。芯片30包括燒錄模式及操作模式，在燒錄模式下，離系統(tǒng)可編程非易失性存儲器36可以被編程，在操作模式下，在系統(tǒng)上可編程非易失性存儲器42可以被編程。然而，在燒錄離系統(tǒng)可編程非易失性存儲器36時，系由芯片30外部供應燒錄電壓VPP及VNN給離系統(tǒng)可編程非易失性存儲器36；而在燒錄在系統(tǒng)上可編程非易失性存儲器42時，升壓電路38從芯片30的電源電壓VDD及接地電壓GND產生燒錄電壓VPP及VNN給在系統(tǒng)上可編程非易失性存儲器42，且狀態(tài)機40防止在系統(tǒng)上可編程非易失性存儲器42被過度擦除。典型地，離系統(tǒng)可編程非易失性存儲器36的容量大于在系統(tǒng)上可編程非易失性存儲器42的容量，且控制電路32的程序代碼在芯片30出廠前被燒錄在離系統(tǒng)可編程非易失性存儲器36中，而在系統(tǒng)上可編程非易失性存儲器42則被燒錄數據碼，例如應用端密碼、視別碼、射頻信道數等等，并且在芯片30出廠后仍然能夠讓使用者自行更新或修改其內容。不同于SRAM 34為易失性存儲器，離系統(tǒng)可編程非易失性存儲器36及在系統(tǒng)上可編程非易失性存儲器42在電源關閉后仍然能夠保存其儲存的內容。離系統(tǒng)可編程非易失性存儲器36可以是一次燒錄(One-Time Programmable；OTP)存儲器或MTP，其可以使用電可擦除可編程存儲器陣列或閃存陣列。
在系統(tǒng)上可編程非易失性存儲器42的燒錄是由芯片30控制及操作，與已知技術不同地，燒錄在系統(tǒng)上可編程非易失性存儲器42是在芯片30的操作模式而不是燒錄模式下進行。控制電路32對在系統(tǒng)上可編程非易失性存儲器42進行燒錄的控制程序可以被預先燒錄在離系統(tǒng)可編程非易失性存儲器36中，或是在燒錄在系統(tǒng)上可編程非易失性存儲器42時經由輸入/輸出單元35從芯片30外部讀入并儲存在SRAM 34中，必要時，芯片30提供SRAM 34以外的其它易失性存儲器儲存該燒錄控制程序。在一實施例中，在系統(tǒng)上可編程非易失性存儲器42的儲存內容的一部份欲被修改，控制電路32先將在系統(tǒng)上可編程非易失性存儲器42的內容讀出并儲存至SRAM 34，然后修改要更新的部份，再將修改后的內容燒錄至在系統(tǒng)上可編程非易失性存儲器42。
圖3是根據本發(fā)明的第二實施例的示意圖，其組成和圖2的實施例電路相同，但是狀態(tài)機40被移除，而改用具有防止過度擦除功能的在系統(tǒng)上可編程非易失性存儲器44，其包含許多存儲單元，每一存儲單元如圖4所示，是由一閃速存儲單元46串聯一MOS晶體管48，后者的柵極連接至前者的柵極及字符線WL。在不同的實施例中，MOS晶體管48的柵極亦可連接至其它的控制信號而非字符線WL。
圖5是根據本發(fā)明的第三實施例的示意圖，其組成和圖2的實施例電路相同，但是狀態(tài)機40被移除，而改以控制電路32執(zhí)行狀態(tài)機程序，以防止過度擦除在系統(tǒng)上可編程非易失性存儲器42。此狀態(tài)機程序可以被預先燒錄在離系統(tǒng)可編程非易失性存儲器36中，或于燒錄在系統(tǒng)上可編程非易失性存儲器42時，經由輸入/輸出單元35從芯片30外部讀入并儲存在SRAM 34中，必要時，芯片30提供SRAM 34以外的其它易失性存儲器儲存該狀態(tài)機程序。
在系統(tǒng)上可編程非易失性存儲器42/44可以被區(qū)分為許多燒錄單位，例如存儲單元、位、字節(jié)或字符，在其被燒錄的過程中，是以燒錄單位為最小單位而逐單位地寫入在系統(tǒng)上可編程非易失性存儲器。芯片30可以使用閃存制程以降低成本，但是對于使用者而言，卻能夠以字節(jié)為單位修改其內容，如同使用電可擦除可編程存儲器一般。此外，燒錄在系統(tǒng)上可編程非易失性存儲器系在芯片30的操作模式下進行，與使用一般的應用軟件一樣地方便且容易。若要燒錄離系統(tǒng)可編程非易失性存儲器，如同已知技術一般，使用另外的燒錄器，而要燒錄在系統(tǒng)上可編程非易失性存儲器，使用者可以自行燒錄。
在系統(tǒng)上可編程非易失性存儲器可以使用電可擦除可編程存儲器陣列、閃存陣列或其它可編程非易失性存儲器組件，在前述的實施例中，在系統(tǒng)上可編程非易失性存儲器是使用閃存，不同地，圖6是根據本發(fā)明的第四實施例的示意圖，其在系統(tǒng)上可編程非易失性存儲器49是使用電可擦除可編程存儲器陣列。電可擦除可編程存儲器可以單獨地寫入一位或一字節(jié)，在燒錄可編程非易失性存儲器49時，有兩種方式可以采用，一種方式是將欲修改的內容讀入并儲存在SRAM 34中，在燒錄期間，從SRAM 34讀出該欲修改的內容并寫入可編程非易失性存儲器49中；另一種方式是在燒錄期間經輸入/輸出單元35從芯片30外部讀入后直接寫入可編程非易失性存儲器49。
雖然在上述的實施例中，離系統(tǒng)可編程非易失性存儲器36及在系統(tǒng)上可編程非易失性存儲器42/44/49在圖中系以分開的兩個存儲器表示，但是在硬件的實現上，此二非易失性存儲器可以被制作為在同一存儲器區(qū)決中。圖7是這樣的一個實施例的示意圖，在芯片30中，非易失性存儲器50被分割成兩個區(qū)塊分別作為離系統(tǒng)可編程非易失性存儲器50a及在系統(tǒng)上可編程非易失性存儲器50b，不過只有在系統(tǒng)上可編程非易失性存儲器50b連接升壓電路38，而離系統(tǒng)可編程非易失性存儲器36仍然必須連接芯片30外部的燒錄電壓VPP及VNN始能被編程。
圖8是分割非易失性存儲器的另一實施例的示意圖，在芯片30中，非易失性存儲器52被分割為六個存儲器區(qū)塊52a-f，從其中選取一個區(qū)塊作為在系統(tǒng)上可編程非易失性存儲器，其余的則作為離系統(tǒng)可編程非易失性存儲器，開關54將非易失性存儲器52中的在系統(tǒng)上可編程非易失性存儲器連接至升壓電路38，而芯片30外部的燒錄電壓VPP及VNN聯機則旁通至非易失性存儲器52中的離系統(tǒng)可編程非易失性存儲器。開關54可以利用熔絲(fuse)或編程電路來實現，決定熔絲的燒斷與否或編程電路的連接配置即決定非易失性存儲器52的區(qū)塊分配。開關54亦可由控制電路32操控，但此時其必須聯機(圖中未示)至控制電路32。
在燒錄離系統(tǒng)可編程非易失性存儲器時，燒錄電壓VPP及VNN是從芯片30的外部提供，而非在芯片30的內部產生，欲燒錄至離系統(tǒng)可編程非易失性存儲器中的內容可以從芯片30外部直接經過接腳(pin)VPP及VNN連接至離系統(tǒng)可編程非易失性存儲器，或是經過芯片30的輸入/輸出單元35從外部讀入后送至離系統(tǒng)可編程非易失性存儲器。由于離系統(tǒng)可編程非易失性存儲器是利用芯片30外部的燒錄電壓，因此可以采用高速的擦除及編程，而無需在芯片30內部提供這些龐大的電路。
從不同的應用層面來看，離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器有不同的指涉，它們代表不同的觀點，這些觀點被例示在表一中。
表一
從離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器所儲存的對象來區(qū)別，控制電路32運作所需的程序或指令系燒錄在離系統(tǒng)可編程非易失性存儲器中，在系統(tǒng)上可編程非易失性存儲器則提供儲存數據，可以讓使用者進行直接在系統(tǒng)上編程，以更新其內容。如果從芯片30的狀態(tài)來看，離系統(tǒng)可編程非易失性存儲器系在燒錄模式下始能被編程，而在系統(tǒng)上可編程非易失性存儲器是在操作模式下，如同一般正常的模式，由使用者自行更新或修改。若從二者所儲存內容的意義來看，程序代碼是儲存在離系統(tǒng)可編程非易失性存儲器中，而在系統(tǒng)上可編程非易失性存儲器系儲存數值。再從二者的用途來分別，離系統(tǒng)可編程非易失性存儲器是供執(zhí)行程序之用，而在系統(tǒng)上可編程非易失性存儲器是當作數據緩存器，只是其為非易失性存儲器，在電源關閉后仍然能夠保存數據。這些實施例的說明并非限定，在不同的應用中，離系統(tǒng)可編程非易失性存儲器也可以儲存數據，而在系統(tǒng)上可編程非易失性存儲器也可以儲存控制電路32的程序以外的程序。
從上述的實施例說明，本領域的普通技術人員很容易修改或經由該等實施例的學習而獲得各種應用，例如微控制器、數字訊號處理器或其它芯片。在微控制器及數字訊號處理器中，上述實施例的控制電路32是CPU；在電話IC中，上述實施例的控制電路32系電話IC中被通稱為狀態(tài)機(與閃存的狀態(tài)機不同)的邏輯電路；在其它類型的芯片中，上述實施例的控制電路32是主控該芯片操作程序的邏輯電路。
以上對于本發(fā)明的較佳實施例所作的敘述是為說明的目的，而并非限定本發(fā)明，基于以上的教導或從本發(fā)明的實施例學習而作修改或變化是可能的，實施例是為說明本發(fā)明的原理以及使本領域的技術人員以各種實施例利用本發(fā)明在實際應用上而選擇及敘述，本發(fā)明的技術思想是由以下的權利要求及其均等來決定。
權利要求
1.一種在系統(tǒng)上可編程及離系統(tǒng)可編程的芯片，包括控制電路；離系統(tǒng)可編程非易失性存儲器，連接該控制電路，該離系統(tǒng)可編程非易失性存儲器僅在連接該芯片外部的燒錄電壓時才能被編程；在系統(tǒng)上可編程非易失性存儲器，連接該控制電路，該在系統(tǒng)上可編程非易失性存儲器可在該控制電路控制下被編程；升壓電路，連接該在系統(tǒng)上可編程非易失性存儲器，而在編程該在系統(tǒng)上可編程非易失性存儲器時供應燒錄電壓；易失性存儲器，連接該控制電路；及輸入/輸出單元，連接該控制電路。
2.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器包括一次燒錄存儲器陣列。
3.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器包括可多次燒錄存儲器陣列。
4.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器包括電可擦除存儲器陣列。
5.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器包括閃存陣列。
6.如權利要求1所述的芯片，其中該在系統(tǒng)上可編程非易失性存儲器包括電可擦除存儲器陣列。
7.如權利要求1所述的芯片，其中該在系統(tǒng)上可編程非易失性存儲器包括閃存陣列。
8.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器彼此分離。
9.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器是從一存儲器區(qū)塊中分割形成。
10.如權利要求9所述的芯片，還包括一開關連接該在系統(tǒng)上可編程非易失性存儲器至該升壓電路。
11.如權利要求10所述的芯片，其中該開關是熔絲。
12.如權利要求10所述的芯片，其中該開關是編程電路。
13.如權利要求10所述的芯片，其中該開關連接至該控制電路，藉以決定該離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器的分配。
14.如權利要求1所述的芯片，其中該易失性存儲器是靜態(tài)隨機存取存儲器。
15.如權利要求7所述的芯片，還包括狀態(tài)機連接該在系統(tǒng)上可編程非易失性存儲器以防止其被過度擦除。
16.如權利要求7所述的芯片，其中該閃存陣列含有許多存儲單元，每一該存儲單元包含一閃速單元串聯一MOS晶體管，該MOS晶體管防止該閃速單元被過度擦除。
17.如權利要求7所述的芯片，其中該控制電路執(zhí)行一狀態(tài)機程序以防止該在系統(tǒng)上可編程非易失性存儲器被過度擦除。
18.如權利要求17所述的芯片，其中該狀態(tài)機程序是預先被燒錄在該離系統(tǒng)可編程非易失性存儲器中。
19.如權利要求17所述的芯片，其中該狀態(tài)機程序是儲存在該易失性存儲器中。
20.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器具有第一容量，該在系統(tǒng)上可編程非易失性存儲器具有的第二容量小于該第一容量。
21.如權利要求1所述的芯片，其中該在系統(tǒng)上可編程非易失性存儲器包含許多燒錄單位。
22.如權利要求21所述的芯片，其中每一該燒錄單位為一存儲單元。
23.如權利要求21所述的芯片，其中每一該燒錄單位為一位。
24.如權利要求21所述的芯片，其中每一該燒錄單位為一字節(jié)。
25.如權利要求21所述的芯片，其中每一該燒錄單位為一字符。
26.如權利要求6所述的芯片，其中該控制電路藉該輸入/輸出單元讀入欲修改的內容燒錄至該在系統(tǒng)上可編程非易失性存儲器。
27.如權利要求7所述的芯片，其中該控制電路從該在系統(tǒng)上可編程非易失性存儲器讀取內容并儲存至該易失性存儲器，修改該內容的一部份后燒錄至該在系統(tǒng)上可編程非易失性存儲器。
28.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器包含該控制電路的程序。
29.如權利要求1所述的芯片，其中該離系統(tǒng)可編程非易失性存儲器包含該控制電路操作該在系統(tǒng)上可編程非易失性存儲器編程的過程控制指令
30.如權利要求1所述的芯片，其中該在系統(tǒng)上可編程非易失性存儲器是在操作模式下可被燒錄。
31.如權利要求1所述的芯片，其中該在系統(tǒng)上可編程非易失性存儲器包含數據碼。
32.一種在系統(tǒng)上編程芯片的方法，該芯片含有控制電路連接離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器，升壓電路連接該在系統(tǒng)上可編程非易失性存儲器，以及易失性存儲器及輸入/輸出單元連接該控制電路，該在系統(tǒng)上可編程非易失性存儲器含有閃存陣列，該方法包括下列步驟從該離系統(tǒng)可編程非易失性存儲器讀取程序代碼以操作該控制電路；從該在系統(tǒng)上可編程非易失性存儲器讀取內容并儲存至該易失性存儲器；修改該內容的一部份；及將修改后的內容燒錄至該在系統(tǒng)上可編程非易失性存儲器。
33.如權利要求32所述的方法，還包括操作一狀態(tài)機以防止該在系統(tǒng)上可編程非易失性存儲器被過度擦除。
34.如權利要求32所述的方法，還包括執(zhí)行一狀態(tài)機程序以防止該在系統(tǒng)上可編程非易失性存儲器被過度擦除。
35.如權利要求32所述的方法，還包括從該離系統(tǒng)可編程非易失性存儲器讀取燒錄程序以操作燒錄該在系統(tǒng)上可編程非易失性存儲器。
36.如權利要求32所述的方法，還包括切換該芯片至操作模式。
37.一種在系統(tǒng)上編程芯片的方法，該芯片含有控制電路連接離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器，升壓電路連接該在系統(tǒng)上可編程非易失性存儲器，以及易失性存儲器及輸入/輸出單元連接該控制電路，該在系統(tǒng)上可編程非易失性存儲器含有電可擦除存儲器陣列，該方法包括下列步驟從該離系統(tǒng)可編程非易失性存儲器讀取程序代碼以操作該控制電路；通過該輸入/輸出單元讀入欲修改的內容；及將該欲修改的內容燒錄至該在系統(tǒng)上可編程非易失性存儲器。
38.如權利要求37所述的方法，還包括從該離系統(tǒng)可編程非易失性存儲器讀取燒錄程序以操作燒錄該在系統(tǒng)上可編程非易失性存儲器。
39.如權利要求37所述的方法，還包括切換該芯片至操作模式。
40.一種形成在系統(tǒng)上可編程及離系統(tǒng)可編程芯片的方法，包括下列步驟在該芯片中準備控制電路；連接離系統(tǒng)可編程非易失性存儲器至該控制電路；連接在系統(tǒng)上可編程非易失性存儲器至該控制電路；連接升壓電路至該在系統(tǒng)上可編程非易失性存儲器；連接易失性存儲器至該控制電路；連接輸入/輸出單元至該控制電路；其中，該離系統(tǒng)可編程非易失性存儲器的燒錄電壓從該芯片外部供應，而該在系統(tǒng)上可編程非易失性存儲器的燒錄電壓是由該升壓電路供應。
41.如權利要求40所述的方法，還包括燒錄該控制電路的程序至該離系統(tǒng)可編程非易失性存儲器。
42.如權利要求40所述的方法，還包括連接狀態(tài)機至該在系統(tǒng)上可編程非易失性存儲器，以防止該在系統(tǒng)上可編程非易失性存儲器被過度擦除。
43.如權利要求40所述的方法，還包括燒錄數據碼至該離系統(tǒng)可編程非易失性存儲器。
44.如權利要求40所述的方法，還包括燒錄狀態(tài)機程序至該離系統(tǒng)可編程非易失性存儲器，以防止該在系統(tǒng)上可編程非易失性存儲器被過度擦除
45.如權利要求40所述的方法，還包括分割一存儲器區(qū)塊作為該離系統(tǒng)可編程非易失性存儲器及在系統(tǒng)上可編程非易失性存儲器。
46.如權利要求40所述的方法，還包括通過一開關連接該在系統(tǒng)上可編程非易失性存儲器至該升壓電路。
47.如權利要求40所述的方法，還包括燒錄該控制電路操作該在系統(tǒng)上可編程非易失性存儲器編程之過程控制程序至該離系統(tǒng)可編程非易失性存儲器。
48.如權利要求40所述的方法，還包括燒錄數據碼至該在系統(tǒng)上可編程非易失性存儲器。
49.如權利要求40所述的方法，還包括燒錄該控制電路的程序以外的程序至該在系統(tǒng)上可編程非易失性存儲器。
全文摘要
一種在系統(tǒng)上可編程及離系統(tǒng)可編程的芯片，包括控制電路連接在系統(tǒng)上可編程非易失性存儲器及離系統(tǒng)可編程非易失性存儲器，以及升壓電路連接該在系統(tǒng)上可編程非易失性存儲器。在該芯片的燒錄模式下，編程該離系統(tǒng)可編程非易失性存儲器所需的燒錄電壓是由該芯片外部提供，而在該芯片的操作模式下，該升壓電路從該芯片的電源電壓產生燒錄電壓供應給該在系統(tǒng)上可編程非易失性存儲器，以編程該在系統(tǒng)上可編程非易失性存儲器。
文檔編號G11C14/00GK1485916SQ0214379
公開日2004年3月31日 申請日期2002年9月29日 優(yōu)先權日2002年9月29日
發(fā)明者邱延誠, 唐春安, 林光宇, 唐承豪 申請人:義隆電子股份有限公司