專利名稱：用于對(duì)eeprom頁面進(jìn)行編程和校驗(yàn)的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于對(duì)EEPROM頁面進(jìn)行編程和校驗(yàn)的方法和裝置以及相應(yīng)的計(jì)算機(jī)軟件產(chǎn)品和相應(yīng)的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，特別用于提高將大量的數(shù)據(jù)或代碼編程到EEPROM中的速度，如當(dāng)智能卡被個(gè)人化時(shí)發(fā)生的。
背景技術(shù)：
七十年代微電子的發(fā)展使制造信用卡格式的無用戶接口的微型計(jì)算機(jī)成為可能。這種計(jì)算機(jī)稱為智能卡。在智能卡中，可將數(shù)據(jù)存儲(chǔ)器和算術(shù)和邏輯單元集成在單獨(dú)一個(gè)芯片中，該芯片的尺寸為幾平方毫米。智能卡特別可用作電話卡和GSM SIM卡以及用于銀行和衛(wèi)生保健領(lǐng)域。智能卡因此已經(jīng)成為我們隨處可見的計(jì)算平臺(tái)。
智能卡目前主要作為用于保存機(jī)密數(shù)據(jù)的安全可靠的地方和作為用于執(zhí)行密碼運(yùn)算的安全可靠的平臺(tái)。數(shù)據(jù)和運(yùn)算在卡中被認(rèn)為具有相對(duì)高的安全性和可靠性的原因在于該卡的硬件結(jié)構(gòu)和與外界的接口。從外看，智能卡看起來像一個(gè)“黑匣子”，它的功能(function)只可以通過明確定義的硬件和軟件接口來讀寫，該卡能強(qiáng)制遵循特定的安全原則。一方面，對(duì)數(shù)據(jù)的讀寫可與特定的環(huán)境相聯(lián)系。例如在公共密鑰處理過程中的密鑰，從外部對(duì)關(guān)鍵數(shù)據(jù)的讀寫甚至可以完全被禁止。另一方面，在從外部不可能觀察到智能卡的單獨(dú)操作的執(zhí)行的情況下，智能卡可執(zhí)行運(yùn)算。這些運(yùn)算自身在卡中被保護(hù)，以防止被改變或讀出。在定向目標(biāo)判斷中，智能卡可被認(rèn)為作為一種抽象數(shù)據(jù)，該數(shù)據(jù)具有明確定義的接口，該接口可以特定的方式運(yùn)行，且自身可保證根據(jù)其狀態(tài)觀察到特定的綜合條件。
基本上，存在有兩種不同類型的智能卡。存儲(chǔ)卡簡(jiǎn)單的具有串行接口、尋址電路、安全邏輯電路、ROM和EEPROM存儲(chǔ)器。這種卡只執(zhí)行有限的功能(function)，并用于特定的應(yīng)用。這是為何其制造成本低廉的原因。以微處理器卡的形式制造的智能卡主要包括完整的通用計(jì)算機(jī)。
制造和供應(yīng)芯片卡的過程可分為以下幾個(gè)階段芯片的制造，芯片的嵌入，該卡的印刷，該卡的個(gè)人化，該卡的發(fā)行。
該過程的各階段通常都由一對(duì)特定操作專研的公司完成。當(dāng)該芯片在制造時(shí)，必須小心確保固件(firm)內(nèi)部具有良好安全性，特別是當(dāng)涉及的卡具有硬件布線安全邏輯電路時(shí)。為了使制造商執(zhí)行合適的最終測(cè)試，整個(gè)存儲(chǔ)器必須可完全自由讀寫。只有在最終測(cè)試完成后，芯片通過傳輸編碼的手段被保護(hù)。因此，只有對(duì)那些知道傳輸編碼的授權(quán)主體才能對(duì)卡的存儲(chǔ)器進(jìn)行讀寫。因此，沒有必要偷取新牌子的芯片。授權(quán)主體可以是卡個(gè)人化者或發(fā)行人。在嵌入和印刷操作中不需要其它保護(hù)措施。涉及的公司沒有必要知道傳輸編碼。
通常不是卡的制造商而是發(fā)行人(如銀行、電話公司、私人或公共衛(wèi)生保健單位等)向卡中輸入個(gè)人數(shù)據(jù)。該操作作為個(gè)人化被執(zhí)行，需要知道傳輸編碼。
該卡的發(fā)行，即從發(fā)行人到卡的持有者，造成另一個(gè)安全問題。嚴(yán)格起見，對(duì)卡的個(gè)人持有者的卡的發(fā)行必須要返回一個(gè)簽名和身份證的復(fù)印件或其他安全的個(gè)人識(shí)別。通過郵寄發(fā)出通常雖然比較便宜，但不是很安全。其他問題是通知卡持有者的PIN號(hào)碼，此時(shí)必須像對(duì)卡一樣小心。
由于智能卡控制器的存儲(chǔ)器中保存的相關(guān)信息的潛在安全危險(xiǎn)，因此除了需要采取上述的安全保護(hù)措施，還需要提供其它防止黑客的可能行為的保護(hù)措施，這些措施可以伴隨從智能卡的制造到其流動(dòng)的各個(gè)階段，并用于已經(jīng)不可用的卡的處理。
當(dāng)將大量的數(shù)據(jù)/編碼編程到EEPROM中時(shí)(如在個(gè)人化過程中)，一方面通過SFR總線傳輸數(shù)據(jù)，另一方面在數(shù)據(jù)已經(jīng)寫入EPPROM中每一頁面被編程之后需要校驗(yàn)，因此浪費(fèi)了相對(duì)大量的時(shí)間。
迄今為止，當(dāng)如個(gè)人化EEPROM時(shí)，必須通過軟件方式執(zhí)行各個(gè)步驟(RAM的讀出、向EEPROM頁面寄存器寫入頁面、從EEPROM中讀出編程字節(jié)、與從RAM得到的期望值相比較)，其意味著用于寫入頁面寄存器和驗(yàn)證編程頁面的時(shí)間的絕大部分需要用于總線傳輸和寄存器指令。
例如，當(dāng)以用戶編碼個(gè)人化EEPROM時(shí)，發(fā)現(xiàn)被寫入的存儲(chǔ)器的大面積區(qū)域存在缺陷，對(duì)于編程EEPROM的每個(gè)頁面所花費(fèi)的時(shí)間來說，其無論如何也增加了需要上載頁面寄存器和校驗(yàn)編程的頁面所必須的附加的時(shí)間。
已知有很多種用于在EEPROM、ROM和RAM之間傳輸數(shù)據(jù)的方法。
US專利5802268中披露了一種對(duì)具有連接有ROM、RAM和EEPROM存儲(chǔ)器的控制器執(zhí)行數(shù)據(jù)存取的裝置。
US專利5778440描述了一種用于校驗(yàn)編程到EEPROM中的數(shù)據(jù)的裝置。其僅與EEPROM存儲(chǔ)器自身的控制邏輯相關(guān)，因此只與由其頁面寄存器形成的存儲(chǔ)器、存儲(chǔ)矩陣和編程/校驗(yàn)邏輯的元件相關(guān)。由此，僅是描述用于EEPROM的校驗(yàn)邏輯，而不是描述傳輸尤其也涉及RAM的數(shù)據(jù)的特定方法。
德國(guó)專利DF4344379A1涉及一種對(duì)設(shè)置在微處理器電路中的EPROM模塊編程的方法，該模塊的存儲(chǔ)容量的一部分用作微處理器的程序存儲(chǔ)器，其通過總線連接到EEPROM模塊，EPROM模塊的空閑存儲(chǔ)容量用于從微處理器直接到EPROM模塊的直接傳輸?shù)臄?shù)據(jù)，和沿通過停止微處理器的定時(shí)而在整個(gè)編程操作期間被凍結(jié)的地址和數(shù)據(jù)總線傳輸數(shù)據(jù)的數(shù)據(jù)傳輸。
因此，這里所出現(xiàn)的僅是用于以控制器結(jié)構(gòu)編程EEPROM的裝置。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種通用的方法、裝置和相應(yīng)的計(jì)算機(jī)軟件產(chǎn)品以及相應(yīng)的計(jì)算機(jī)可讀的存儲(chǔ)介質(zhì)，其可以克服傳統(tǒng)產(chǎn)生過程的缺點(diǎn)，并且可以使以盡可能短的時(shí)間執(zhí)行將數(shù)據(jù)從RAM寫入EEPROM的頁面寄存器，以及編程操作之后自動(dòng)校驗(yàn)成為可能。同時(shí)，EEPROM接口中所需要的硬件最小。
根據(jù)本發(fā)明，該目的由權(quán)利要求1、10、12和13的特征部分的特征以及前序部分中的特征的組合實(shí)現(xiàn)。本發(fā)明的優(yōu)選實(shí)施方式在從屬權(quán)利要求中被詳細(xì)描述。
編程和校驗(yàn)EEPROM頁面的方法的一個(gè)特別的優(yōu)點(diǎn)在于在第一步驟中，預(yù)置長(zhǎng)度的數(shù)據(jù)字被從RAM中讀取出來，并寫入到頁面寄存器中，在第二步驟中，執(zhí)行用于這些數(shù)據(jù)字的編程操作，以及在第三步驟中，數(shù)據(jù)字被再次從RAM中讀取出來，和編程的數(shù)據(jù)字被從EEPROM中讀取出來并校驗(yàn)，步驟一到三被反復(fù)執(zhí)行，直到EEPROM的編程完成。
用于編程和校驗(yàn)EEPROM頁面的裝置被有利的設(shè)置為其具有以下述方式設(shè)定的處理器EEPROM頁面的編程和校驗(yàn)可以以下述步驟執(zhí)行在第一步驟中，從RAM中讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入到頁面寄存器中，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM中讀取數(shù)據(jù)字，和從EEPROM讀取編程的數(shù)據(jù)字并校驗(yàn)他們，步驟一到三被反復(fù)執(zhí)行，直到EEPROM的編程完成。
用于編程和校驗(yàn)EEPROM頁面的計(jì)算機(jī)軟件產(chǎn)品具有計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)以下程序當(dāng)它被裝載到計(jì)算機(jī)或智能卡控制器中的存儲(chǔ)器時(shí)，可以以以下步驟執(zhí)行EEPROM頁面的編程和校驗(yàn)在第一步驟中，從RAM中讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入到頁面寄存器中，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM中讀取數(shù)據(jù)字，和從EEPROM讀取編程的數(shù)據(jù)字并校驗(yàn)他們，步驟一到三反復(fù)執(zhí)行，直到EEPROM的編程完成。
為了執(zhí)行EEPROM頁面的編程和校驗(yàn)，有利地使用了計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有當(dāng)其被裝載到計(jì)算機(jī)或智能卡控制器的存儲(chǔ)器中時(shí)以下述步驟執(zhí)行EEPROM頁面的編程和校驗(yàn)的程序在第一步驟中，從RAM中讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入到頁面寄存器中，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM中讀取數(shù)據(jù)字，和從EEPROM讀取編程的數(shù)據(jù)字并校驗(yàn)他們，步驟一到三反復(fù)執(zhí)行，直到EEPROM的編程完成。其特別有利于以編程和校驗(yàn)單元電路裝置(PVU)執(zhí)行作為硬件功能的編程/校驗(yàn)功能和從而代替將必需的程序部分。
在根據(jù)本發(fā)明的方法中，在編程和校驗(yàn)操作的循環(huán)過程中，有利地提供給EEPROM接口對(duì)RAM、地址控制寄存器和數(shù)據(jù)字長(zhǎng)度寄存器的直接存儲(chǔ)器存取。
已經(jīng)證明，RAM地址數(shù)據(jù)最好在編程和校驗(yàn)操作循環(huán)開始之前載入到PVU的起始地址SFR7，并且，編程和校驗(yàn)序列最好通過通告PVU的控制/狀態(tài)SFR開始。
在根據(jù)本發(fā)明方法的優(yōu)選實(shí)施方式中，對(duì)RAM中的數(shù)據(jù)字的起始地址做了規(guī)定，其在第一步驟中讀取，以由編程和校驗(yàn)單元的SFR定義。根據(jù)本發(fā)明方法的另一優(yōu)選實(shí)施方式為其中在第二步驟中要被編程在EEPROM中的數(shù)據(jù)字的起始地址由EADRX SFR定義的一個(gè)實(shí)施方式。在對(duì)EEPROM頁面編程和校驗(yàn)的方法中，已經(jīng)證明，在第一步驟中要被讀取的數(shù)據(jù)字的預(yù)置長(zhǎng)度最好由PVU的控制/狀態(tài)SFR6確定。并且已經(jīng)發(fā)現(xiàn)，編程數(shù)據(jù)字的校驗(yàn)最好由PVU的控制/狀態(tài)SFR執(zhí)行。
根據(jù)本發(fā)明的方法的另一優(yōu)點(diǎn)在于編程數(shù)據(jù)字的校驗(yàn)一個(gè)字接一個(gè)字的發(fā)生。并且已經(jīng)發(fā)現(xiàn)RAM接口最好具有優(yōu)先邏輯，其檢驗(yàn)，并且如果必要，延遲或拒絕編程和校驗(yàn)操作循環(huán)期間CPU對(duì)RAM的存取。
同樣，根據(jù)本發(fā)明的方法的優(yōu)選實(shí)施方式規(guī)定了處理器為智能卡控制器的一部分，并且該裝置為智能卡。
本發(fā)明涉及一種裝置，其與數(shù)據(jù)存儲(chǔ)器(RAM)一體形成，EEPROM的頁面寄存器作為裝置的一部分被從RAM裝載，為此引入作為RAM和EEPROM之間的發(fā)明的主要部分的EEPROM邏輯控制下的DMA(直接存儲(chǔ)器存取)連接，從而使得即使從RAM中得到的很多倍超出于EEPROM頁面寄存器的存儲(chǔ)容量的大量的數(shù)據(jù)塊也可以在EEPROM邏輯的控制下被編程和校驗(yàn)。由此，本發(fā)明的功能超出了在過去實(shí)現(xiàn)的方法。
本發(fā)明提供了一種裝置，其建立了EEPROM和RAM之間的DMA連接一不包括所涉及的微控制器的核心—并執(zhí)行從RAM到EEPROM的隨機(jī)長(zhǎng)度的數(shù)據(jù)塊的可能的自動(dòng)編程，包括EEPROM邏輯控制下的對(duì)RAM中原始數(shù)據(jù)的編程操作的校驗(yàn)。
與已經(jīng)存在的個(gè)人化功能相比較，該方法主要在速度上具有優(yōu)勢(shì)，因?yàn)樽畲笞x取/寫入速度僅依賴于EEPROM的存取定時(shí)。沒有由SFR總線交接處理或比較命令而引起的附加的延遲。
通過兩次讀取RAM區(qū)域?qū)幊套止?jié)進(jìn)行校驗(yàn)消除了在EEPROM接口復(fù)制頁面寄存器的需要，從而最小化了所需硬件的數(shù)量。


結(jié)合附圖，參考下文對(duì)實(shí)施例的詳細(xì)描述，本發(fā)明的這些和其他方面將更加明顯，其示出了EEPROM編程和校驗(yàn)單元(PVU)。
具體實(shí)施例方式
為了執(zhí)行編程和校驗(yàn)操作，給于EEPROM接口2對(duì)RAM1和兩個(gè)附加的控制寄存器的DMA(直接存儲(chǔ)器存取)，該寄存器提供RAM1內(nèi)的基本地址Baddr和要被編程的數(shù)據(jù)區(qū)域的長(zhǎng)度PagLen(頁面寄存器8的最大長(zhǎng)度)。
EEPROM接口2中的頁面編程和校驗(yàn)單元(FSM)以三個(gè)階段控制執(zhí)行頁面編程階段1從RAM1讀取PagLen數(shù)據(jù)字，并將這些字寫入頁面寄存器8。EEPROM中的頁面地址由SFR的EADR2......0確定。階段2開始編程操作。階段3從RAM1更新相同數(shù)據(jù)字的讀出，同時(shí)從EEPROM讀出編程字，并一個(gè)字接一個(gè)字的校驗(yàn)編程的數(shù)據(jù)。
必須給RAM接口提供優(yōu)先邏輯，其降低了EEPROM編程和校驗(yàn)循環(huán)期間CPU對(duì)RAM1的存取速度或禁止了EEPROM編程和校驗(yàn)循環(huán)期間CPU對(duì)RAM1的存取。
在編程和校驗(yàn)操作開始之前，PVU的起始地址SFR被裝載有RAM地址數(shù)據(jù)，通過通告PVU的控制/狀態(tài)SFR6開始編程和校驗(yàn)操作。
本發(fā)明并不局限于上述的實(shí)施例。通過合并或修改所述的裝置和特征，在不脫離本發(fā)明范圍的情況下，可能實(shí)現(xiàn)其它不同的實(shí)施例。
附圖標(biāo)記列表1、RAM2、EEPROM接口3、控制器4、地址發(fā)生器5、RAM/EEPROM數(shù)據(jù)比較器6、編程和校驗(yàn)單元(PVU)的控制/狀態(tài)SFR7、PVU的RAM起始地址指針SFR8、(128字節(jié))頁面寄存器9、EEPROM矩陣
權(quán)利要求
1.一種編程和校驗(yàn)EEPROM頁面的方法，其特征在于，在第一步驟中，從RAM(1)讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入頁面寄存器(8)，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM(1)中讀取數(shù)據(jù)字，和從EEPROM中讀取編程的數(shù)據(jù)字并校驗(yàn)，步驟一到三反復(fù)執(zhí)行，直到EEPROM的編程完成。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在編程和校驗(yàn)操作循環(huán)期間，提供EEPROM接口(2)向RAM(1)、地址控制寄存器和數(shù)據(jù)字長(zhǎng)度寄存器的直接存儲(chǔ)器存取(DMA)。
3.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，在編程和校驗(yàn)操作循環(huán)開始之前，RAM地址數(shù)據(jù)被載入到PVU的起始地址SFR(7)中，通過告知PVU的控制/狀態(tài)SFR(6)開始編程和校驗(yàn)序列。
4.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，在第一步驟中要被讀取的RAM(1)中的數(shù)據(jù)字的起始地址由編程和校驗(yàn)單元的SFR確定。
5.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，在第二步驟中EEPROM內(nèi)的要被編程的數(shù)據(jù)字的起始地址由EADRX SFR確定。
6.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，在第一步驟中要被讀取的數(shù)據(jù)字的預(yù)置長(zhǎng)度由PVU的控制/狀態(tài)SFR(6)確定。
7.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，編程數(shù)據(jù)字的校驗(yàn)由PVU的控制/狀態(tài)SFR(6)執(zhí)行。
8.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，編程數(shù)據(jù)字的校驗(yàn)是一個(gè)字接一個(gè)字的發(fā)生。
9.根據(jù)前述權(quán)利要求之一所述的方法，其特征在于，RAM接口(2)具有優(yōu)先邏輯，其檢驗(yàn)并且如果必要的話延遲或拒絕在編程和校驗(yàn)操作循環(huán)期間CPU對(duì)RAM(1)的存取。
10.一種裝置，其具有以下述方式設(shè)定的處理器EEPROM頁面的編程和校驗(yàn)可以以下述步驟執(zhí)行在第一步驟中，從RAM(1)中讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入到頁面存儲(chǔ)器(8)中，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM(1)中讀取數(shù)據(jù)字，和從EEPROM讀取編程的數(shù)據(jù)字并校驗(yàn)它們，步驟一到三反復(fù)執(zhí)行，直到EEPROM的編程完成。
11.根據(jù)權(quán)利要求10所述的具有處理器的裝置，其特征在于，所述處理器是智能卡控制器的一部分，該裝置為智能卡。
12.一種計(jì)算機(jī)軟件產(chǎn)品，包括計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)以下程序當(dāng)已經(jīng)被裝載到計(jì)算機(jī)或智能卡控制器的存儲(chǔ)器中時(shí)，可以以以下步驟執(zhí)行EEPROM頁面的編程和校驗(yàn)在第一步驟中，從RAM(1)中讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入到頁面寄存器(8)中，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM(1)中讀取數(shù)據(jù)字，和從EEPROM讀取編程的數(shù)據(jù)字并校驗(yàn)它們，步驟一到三反復(fù)執(zhí)行，直到EEPROM的編程完成。
13.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有當(dāng)其已經(jīng)被裝載到計(jì)算機(jī)或智能卡控制器的存儲(chǔ)器中時(shí)可以下述步驟執(zhí)行EEPROM頁面的編程和校驗(yàn)的程序在第一步驟中，從RAM(1)中讀取預(yù)置長(zhǎng)度的數(shù)據(jù)字，并將其寫入到頁面寄存器(8)中，在第二步驟中，執(zhí)行這些數(shù)據(jù)字的編程操作，以及在第三步驟中，再次從RAM(1)中讀取數(shù)據(jù)字，和從EEPROM讀取編程的數(shù)據(jù)字并校驗(yàn)它們，步驟一到三反復(fù)執(zhí)行，直到EEPROM的編程完成。
全文摘要
本發(fā)明涉及一種用于編程和校驗(yàn)EEPROM頁面的方法和裝置以及相應(yīng)的計(jì)算機(jī)軟件產(chǎn)品和相應(yīng)的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，特別是，其可以用于提高將大量的數(shù)據(jù)或編碼編程到EEPROM中的速度，如當(dāng)智能卡被個(gè)人化時(shí)發(fā)生的。本發(fā)明涉及一種裝置，其在EEPROM和RAM之間建立DMA連接—不包括所涉及的微控制器的核心—并執(zhí)行從RAM到EEPROM的隨機(jī)長(zhǎng)度的數(shù)據(jù)塊的可能的自動(dòng)編程，包括EEPROM邏輯控制下的對(duì)RAM中原始數(shù)據(jù)的編程操作的校驗(yàn)。
文檔編號(hào)G11C16/02GK1430147SQ0215422
公開日2003年7月16日 申請(qǐng)日期2002年12月24日 優(yōu)先權(quán)日2001年12月29日
發(fā)明者W·布爾 申請(qǐng)人:皇家菲利浦電子有限公司