專利名稱：存儲裝置的制作方法
技術領域：
本發(fā)明涉及存儲裝置，更具體地說，涉及存儲數(shù)據(jù)的存儲裝置。
背景技術：
利用強介質的分極現(xiàn)象來存儲數(shù)據(jù)的強介質存儲器早已為眾所周知。這種強介質存儲器因其為高速、低耗電的非易失性存儲器而引人注目。因此，人們一直在致力于有關介質存儲器的研究開發(fā)。在這種強介質存儲器中，數(shù)據(jù)的寫入/讀出動作與DRAM(DynamicRandomAccessMemory，動態(tài)隨機存儲器)同樣方式的存儲電容型強介質存儲器的典型存儲單元有二種單晶體管單電容型(以下稱為1T1C型)以及雙晶體管雙電容型(以下稱為2T2C型)。至于2T2C型存儲單元，例如在“低耗電、高速LSI技術”一書(1998年1月31日，235頁～245頁)中就有闡述。
圖36為表示傳統(tǒng)的1T1C型強介質存儲器的存儲單元部分的電路圖。圖37為用來說明含有圖36所示的傳統(tǒng)的1T1C型存儲單元和基準單元的強介質存儲器的讀出方法的電路圖。
如圖36所示，傳統(tǒng)的1T1C型存儲單元103與DRAM相同，它由一個選擇晶體管101和一個強介質電容102構成的。作為這種強介質存儲器的讀出方法，首先，一旦選擇晶體管101接通，則強介質電容102與位線電容Cb1相連通。其次，由于板極線PL(plateline)被脈沖驅動，因強介質電容102的分極方向而異的電荷被送往位線BLT。因此，與DRAM相同，作為位線BLT的電壓，就能讀出數(shù)據(jù)。這樣，由強介質電容102的分極方向來確定數(shù)據(jù)為“1”或“0”。在這種場合下，在讀出數(shù)據(jù)時就不需要用來釋放放出該“1”或“0”的電荷量的中間電荷量的基準單元。
具體地說，如圖37所示，在位線對BLT和BLB上分別連接有基準單元103a。參見圖37，詳細說明數(shù)據(jù)的讀出動作。首先，將位線對BLT和BLB預置為0V。接著，當由字線WL1來選擇BLT側存儲單元103的情況下，由字線RefWLB選擇BLB側的基準單元103a。又，由字線WL2來選擇BLB側的存儲單元103的情況下，由字線RefWLT來選擇BLT側的基準單元103a。然后，通過脈沖驅動板極線PL，由此，使得對應于存儲單元103和基準單元103a的電荷釋放給到位線對BLT和BLB。由此，可在位線對BLT和BLB上得到“1”和“0”的數(shù)據(jù)信號。該信號電位的電位差通過讀出放大器105來放大，因此，可讀出數(shù)據(jù)。
圖38為表示傳統(tǒng)的2T2C型強介質存儲器的存儲單元部分的電路圖。如圖38所示，對于此2T2C型的存儲單元，做成在位線對BLT和BLB上分別連接1T1C(一個晶體管一個電容)。將互補的數(shù)據(jù)作為1位的數(shù)據(jù)存儲到該二個1T1C中。這種情況下，在讀出時，為了讀出互補的數(shù)據(jù)而無需上述1T1C型中使用的、用于產(chǎn)生基準電壓的基準單元。
另外，已經(jīng)提出有矩陣方式的存儲電容型強介質存儲器。圖39為表示傳統(tǒng)的矩陣方式的存儲單元的電路圖。如圖39所示，對于傳統(tǒng)的矩陣方式的強介質存儲器的存儲單元121，在字線WL和位線BL的交點處配置有強介質電容122。對于該矩陣方式的強介質存儲器，由于是讀出位線BL與強介質電容122的容量耦合而形成讀出電壓，故與1T1C型相同，必須確保容量。對于這種矩陣方式的強介質存儲器，由于僅由一個強介質電容122來構成一個存儲單元121，故能比1T1C型更進一步提高集成度。
圖40是用來說明圖39所示的矩陣方式的介質存儲器的動作原理的模式圖。參照圖39和圖40來說明傳統(tǒng)的矩陣方式的強介質存儲器的動作。
首先，將強介質電容122的一端連接到字線WL上，而將強介質電容122的另一端連接到位線BL上。在待機狀態(tài)(Standby)下，強介質電容122的兩端為同一電位。在寫入數(shù)據(jù)“1”時，在字線WL上加上Vcc，在位線BL上加上0V。此時，與初始狀態(tài)無關，移動到圖40的A點。此后，若使強介質電容122兩端的電位為同一電位，則移動到圖40的“1”。當寫入數(shù)據(jù)“0”時，在字線WL上施加0V、位線BL上施加Vcc。此時，移動到圖40的B點。此后，當使得強介質電容122的兩端為同一電位時，則移動到圖40的“0”。
作為讀出動作，將位線BL先預置為0V。然后，使字線WL上升至Vcc。假設存儲單元的強介質電容122的電容量為Ccell、基準單元121a(參見圖39)的強介質電容122a的電容量為Cref、位線BLn的寄生電容量為Cb1、基準位線BLref的寄生電容量為CBLref時，則此字線WL的電壓(Vcc)，對于位線BLn而言，電容量分割成為Ccell和Cb1，而對于基準位線BLref而言，電容量分割成為Cref和Cblref。Ccell根據(jù)所保持的數(shù)據(jù)而能近似于C0和C1。因此，保持數(shù)據(jù)“0”時的位線BLn的電位為V0、保持數(shù)據(jù)“1”時的位線BLn的電位V1以及基準位線BLref的電位Vref分別可由如下的式(1)、(2)和(3)來表示V0＝{C0/(C0+Cb1)}×Vcc(1)V1＝{C1/(C1+Cb1)}×Vcc(2)Vref＝{Cref/(Cref+CBLref)}×Vcc(3)另外，設定基準位線BLref的電位Vref，以使得為在保持數(shù)據(jù)“0”時的位線BLn的電位V0、在保持數(shù)據(jù)“1”時的位線BLn的電位V1之間的中間電位。
可以利用讀出放大器來判別V0或V1與Vref的電位差，由此進行讀出。此時，由于存儲單元的數(shù)據(jù)遭到破壞，故在讀出的后要進行與讀出數(shù)據(jù)相應的寫入動作(restore，再存儲)。
圖36所示的傳統(tǒng)的1T1C型單元，其構成元件僅為單晶體管和單電容，故具有集成度高的優(yōu)點。但另一方面，由于強介質電容102的制造誤差、以及寫入和讀出動作時隨時間變化而引起的分極電荷量的變化等等，會使基準電壓偏離設計值。因此，存在造成數(shù)據(jù)誤讀的問題。
又，對于圖38所示的傳統(tǒng)的2T2C型強介質存儲器，由于是由2個強介質電容和2個選擇的晶體管來構成一個存儲單元，因此，與1T1C型的強介質存儲器相比，存在集成度差的問題。
又，對于圖39所示的傳統(tǒng)的矩陣方式的強介質存儲器，與上述的1T1C型強介質存儲器相同，也存在著因制造誤差和分極電荷量的變化引起的基準電壓的變動而造成數(shù)據(jù)誤讀的問題。同時，對于矩陣方式的強介質存儲器，在寫入和讀出動作時還存在非選擇單元的干擾現(xiàn)象。也就是說，矩陣方式的強介質存儲器，由于選擇的位線BL和字線WL通常施加1/2Vcc的電壓，故在非選擇單元上最大也施加有1/2Vcc的電壓。因此，如圖41所示，由于強介質所具有的磁滯特性而反復產(chǎn)生干擾，故分極電荷量一直減少。當分極電荷量減少，則基準單元122a的分極電荷量也就減少，故上述基準電壓的變動就加大。因此，會更容易造成數(shù)據(jù)誤讀。

發(fā)明內容
本發(fā)明的一個目的在于提供一種存儲裝置，它既可提高集成度，又能有效地防止誤讀。
本發(fā)明的另一個目的在于有效地減輕上述存儲裝置中非選擇的存儲單元的干擾現(xiàn)象。
本發(fā)明的一種存儲裝置具有沿規(guī)定方向延伸的位線對、與位線對交叉配置的字線以及配置在位線與字線之間并且由二個電容裝置所組成的存儲單元。
在這種存儲裝置中，如上所述，通過設置由2個電容裝置所組成的存儲單元，與傳統(tǒng)的由2個電容裝置和2個晶體管所組成的存儲單元相比，可減少存儲單元的面積，因而能提高集成度。同時，由于設置了由2個電容裝置所組成的存儲單元，在二個電容裝置中若寫入互補數(shù)據(jù)，則無需基準電壓，與采用基準電壓場合相比，還能增大讀出時的初始電位差。因此，即使電容裝置會因制造誤差和寫入讀出次數(shù)增多而引起特性劣化，也仍然能有效地防止數(shù)據(jù)的誤讀。
在上述這種存儲裝置中，電容裝置最好含有強介質層。根據(jù)這樣的構造，就能構成集成度高且能有效地防止數(shù)據(jù)誤讀的強介質存儲器。
在上述這種存儲裝置中，最好在2個電容裝置中分別存儲互補的數(shù)據(jù)，由此，存儲單元中存儲1位的數(shù)據(jù)。根據(jù)這樣的構造，就無需基準電壓，同時又能增大讀出時的初始電位差。
在此場合，最好，在數(shù)據(jù)寫入時，在選擇的字線上施加脈沖狀電壓的同時，在選擇的位線對上施加互補的電壓。根據(jù)這樣的構造，就能夠在脈沖為高電平的電壓期間中向一方的位線寫入一數(shù)據(jù)，而在脈沖為低電平的電壓期間中向另一位線上寫入另一數(shù)據(jù)。結果，就能在一個脈沖周期中，向位線對寫入互補的數(shù)據(jù)。
在施加上述脈沖狀電壓的存儲裝置中，最好，具有至少在寫入數(shù)據(jù)時用于將脈沖狀電壓施加到選擇的字線上的脈沖電壓施加電路。根據(jù)這樣的構造，就能容易地將脈沖狀的電壓施加到選擇的字線上。
在上述施加脈沖狀電壓的存儲裝置中，最好，具有在寫入數(shù)據(jù)時用于將互補的電壓施加到選擇的位線對上的寫入電壓施加電路。根據(jù)這樣的構造，就能容易地將互補的電壓施加到選擇的位線對上。
在上述施加脈沖狀電壓的存儲裝置中，在數(shù)據(jù)寫入時和讀出時，也可以在選擇的存儲單元上施加規(guī)定電壓、在非選擇的存儲單元上施加實際上為規(guī)定電壓的1/2的電壓。
在上述施加脈沖狀電壓的存儲裝置中，通過檢測出與2個電容裝置上分別存儲的互補數(shù)據(jù)相對應的位線對的電位差來讀出數(shù)據(jù)。根據(jù)這樣的構造，就能容易地進行數(shù)據(jù)的讀出。
在此場合，最好，在讀出數(shù)據(jù)時，在使選擇的存儲單元的位線對預置為規(guī)定電壓后，檢測出與通過在選擇的存儲單元的字線上施加脈沖狀電壓而在2個電容裝置上分別存儲的互補數(shù)據(jù)所相對應的電位差。根據(jù)這樣的構造，就能在脈沖狀電壓的高電壓期間容易地檢測出位線對的電位差。
此外，在此場合，最好，還具有讀出放大器，該讀出放大器用來放大與2個電容裝置上分別存儲的互補數(shù)據(jù)相對應的位線對的電位差。根據(jù)這樣的構造，就能容易地進行數(shù)據(jù)的讀出。
在上述這種存儲裝置中，最好，在數(shù)據(jù)寫入時和讀出時在選擇的存儲單元上施加規(guī)定電壓、而在非選擇的存儲單元上施加實際上為規(guī)定電壓的1/3的電壓。根據(jù)這樣的構造，就能有效地減輕非選擇的存儲單元的干擾現(xiàn)象。
在此場合，也可以在數(shù)據(jù)寫入時在位線對一側的所選擇的存儲單元上施加規(guī)定電壓，同時，在非選擇的存儲單元及位線對另一側的所選擇的存儲單元上施加實際上為規(guī)定電壓的1/3的電壓，在位線對另一側的所選擇的存儲單元中寫入了規(guī)定的數(shù)據(jù)后，在位線對另一側的所選擇的存儲單元上施加規(guī)定電壓的同時、在非選擇的存儲單元和位線對另一側的所選擇的存儲單元上施加實際上為規(guī)定電壓的1/3的電壓，由此，將與規(guī)定數(shù)據(jù)相反的數(shù)據(jù)寫入到位線對另一側的所選擇的存儲單元中。根據(jù)這樣的構造，不僅能夠使得施加到非選擇單元上的電壓為規(guī)定電壓的實際上的1/3，而且能夠同時進行數(shù)據(jù)的寫入。
同時，在此場合讀出數(shù)據(jù)時，在使選擇的存儲單元的位線對預置為規(guī)定的第1電壓的后、在選擇的存儲單元的字線上施加規(guī)定的第2電壓，由此，檢測出與2個電容裝置上分別存儲的互補數(shù)據(jù)相對應的位線對的電位差。根據(jù)這樣的構造，就能一邊將非選擇單元上施加的電壓取成實際上為規(guī)定電壓的1/3、一邊進行數(shù)據(jù)的讀出。
在上述這樣的存儲裝置中，最好能夠將具有在向電容裝置施加高電壓時產(chǎn)生分極反轉而的向電容裝置施加低壓時實際上不產(chǎn)生分極反轉的規(guī)定脈沖寬度的脈沖施加到存儲單元上，在數(shù)據(jù)寫入時和讀出時的至少一種情況下，在選擇的存儲單元上在施加具有規(guī)定脈沖寬度的高電壓脈沖，同時，在非選擇的存儲單元上施加具有規(guī)定脈沖寬度的低電壓脈沖。根據(jù)這樣的構造，在數(shù)據(jù)寫入時和讀出時的至少一種情況下，能夠在選擇的存儲單元上施加具有上述規(guī)定的脈沖寬度的高電壓脈沖的同時、在非選擇的存儲單元上施加具有上述規(guī)定的脈沖寬度的低電壓脈沖，由此，對于選擇的存儲單元，能夠進行寫入和讀出，同時對于非選擇的存儲單元，幾乎不產(chǎn)生分極反轉。結果，就能避免非選擇存儲單元的干擾。在此場合下，規(guī)定的脈沖寬度最好在70ns以下。
在上述這樣的存儲裝置中，最好，在構成位線對的位線與字線的中，至少有一個具有多層結構，并且電容裝置具有多層結構。這樣，由于在位線與字線之間形成的電容裝置為多層結構，故與將電容裝置做成1層結構的情況相比，可提高集成度。
在含有上述多層結構電容裝置的存儲裝置中，構成一個存儲單元的2個電容裝置分別含有存儲互補數(shù)據(jù)的第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分，第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分也可沿橫方向隔開以規(guī)定間隔配置。根據(jù)這樣的構造，由于可以將含有第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分的存儲單元沿縱向(上下方向)疊層，故能提高集成度。
在含有上述多層結構電容裝置的存儲裝置中，構成一個存儲單元的2個電容裝置分別含有存儲互補數(shù)據(jù)的第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分，第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分也可沿上下方向隔開規(guī)定間隔配置。根據(jù)這樣的構造，由于可以將含有第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分的存儲單元沿縱向(上下方向)疊層，故能提高集成度。
在含有上述多層結構電容裝置的存儲裝置中，構成一個存儲單元的2個電容裝置分別含有存儲互補數(shù)據(jù)的第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分，第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分也可沿傾斜方向隔開規(guī)定間隔配置。根據(jù)這樣的構造，由于可以將含有第1數(shù)據(jù)存儲部分和第2數(shù)據(jù)存儲部分的存儲單元沿做斜方向疊層，故成提高集成度。
此外，在含有上述多層結構電容裝置的存儲裝置中，構成位線對的位線最好配置在字線的上方和下方，電容裝置最好具有配置在字線上方的位線和字線間的第1數(shù)據(jù)存儲層、以及配置在字線下方的位線與字線之間的第2存儲層。根據(jù)這樣的構造，由于電容裝置(數(shù)據(jù)存儲層)可做成雙層結構，故與電容裝置做成單層結構的情況相比，可提高集成度。
在含有上述多層結構電容裝置的存儲裝置中，構成位線對的位線最好至少含有第1層和第2層的位線，位線最好至少含有第1層和第2層的字線，電容裝置最好含有配置在第1層的位線與第1層的字線間的第1數(shù)據(jù)存儲層、以及配置在第2層的位線與第2層的字線間的第2數(shù)據(jù)存儲層，它最好還具有形成在由第1數(shù)據(jù)存儲層、第1層的字線及第1層的位線所組成的第一區(qū)域以及由第2數(shù)據(jù)存儲層、第2層的字線及第2層的位線所組成的第二區(qū)域之間的、用于將第一區(qū)域和第二區(qū)域分離的絕緣層。根據(jù)這樣的構造，就能在上下方向上將鄰接的強介質電容進行絕緣隔離。
此外，在含有上述多層結構電容裝置的存儲裝置中，構成位線對的位線最好至少含有第1層、第2層和第3層的位線，字線最好含有第1層和第2層的字線，而電容裝置最好含有配置在第1層的位線與第1層的字線字線間的第1數(shù)據(jù)存儲層、配置在第1層的字線和第2層的位線間的第2數(shù)據(jù)存儲層、配置在第2層的位線與第2的字線間的第3數(shù)據(jù)存儲層以及配置在第2層的字線與第3層的位線間的第4數(shù)據(jù)存儲層。根據(jù)這樣的構造，由于在上下方向接的存儲單元之間能共用第2層的位線，故能減少布線層(位線、字線)的數(shù)目。


圖1為表示本發(fā)明第1實施形態(tài)的強介質存儲器的總體結構的框圖。
圖2是表示圖1所示第1實施形態(tài)的強介質存儲器的存儲單元陣列周圍結構的等價電路圖。
圖3是圖1所示第1實施形態(tài)的強介質存儲器中各部分的電壓波形圖。
圖4是表示圖1所示第1實施形態(tài)的強介質存儲器各動作時各部分的電壓的圖。
圖5是用于說明本發(fā)明第2實施形態(tài)的強介質存儲器在寫入“0”時施加到各字線WL和各位線BLT/BLB上的施加電壓的概況圖。
圖6是用于說明本發(fā)明第2實施形態(tài)的強介質存儲器在寫入“0”時加到各字線WL和各位線BLT/BLB上的施加電壓的概況圖。
圖7為用于說明本發(fā)明第2實施形態(tài)的強介質存儲器的讀出動作的概況圖。
圖8為用于說明本發(fā)明第2實施形態(tài)的強介質存儲器的讀出動作的概況圖。
圖9為表示本發(fā)明第3實施形態(tài)的強介質存儲器的存儲單元陣列結構的立體圖。
圖10為從A方向觀察圖9所示第3實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖11為從B方向觀察圖9所示第3實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖12為表示本發(fā)明第4實施形態(tài)的強介質存儲器的存儲單元陣列的結構的立體圖。
圖13是從A方向觀察圖12所示第4實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖14是表示本發(fā)明第4實施形態(tài)的第1變形例的強介質存儲器的存儲單元陣列的結構的立體圖。
圖15為從B方向觀察圖14所示第4實施形態(tài)第1變形例強介質存儲器的存儲單元陣列的剖面圖。
圖16為表示本發(fā)明第4實施形態(tài)的第2變形例的強介質存儲器的存儲單元陣列結構的立體圖。
圖17為從B方向觀察圖16所示第4實施形態(tài)第2變形例強介質存儲器的存儲單元陣列的剖面圖。
圖18為表示本發(fā)明第5實施形態(tài)的強介質存儲器的存儲單元陣列的結構的立體圖。
圖19為從A方向觀察圖18所示第5實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖20為從B方向觀察圖18所示第5實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖21為表示本發(fā)明第6實施形態(tài)的強介質存儲器的存儲單元陣列結構的立體圖。
圖22為從A方向觀察圖21所示第6實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖23為從B方向觀察圖21所示第6實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖24為表示第7實施形態(tài)的強介質存儲器的存儲單元陣列的立體圖。
圖25為從A方向觀察圖24所示第7實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖26為從B方向觀察圖24所示第7實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖27為表示本發(fā)明第8實施形態(tài)的強介質存儲器的存儲單元陣列結構的立體圖。
圖28為從A方向觀察圖27所示的第8實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖29為從B方向觀察圖27所示的第8實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖30為表示本發(fā)明第9實施形態(tài)的強介質存儲器的存儲單元陣列結構的立體圖。
圖31為從A方向觀察圖30所示第9實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖32為從B方向觀察圖30所示第9實施形態(tài)的強介質存儲器的存儲單元陣列的剖面圖。
圖33為表示本發(fā)明第10實施形態(tài)的強介質存儲器的存儲單元陣列結構的立體圖。
圖34為從A方向觀察圖33所示第9實施形態(tài)的強介質存儲器存儲單元陣列的剖面圖。
圖35為從B方向觀察圖33所示第9實施形態(tài)的強介質存儲器存儲單元陣列的剖面圖。
圖36為表示傳統(tǒng)的單晶體管單電容型(1T1C型)強介質存儲器的存儲單元部分的電路圖。
圖37為用于說明圖36所示的傳統(tǒng)1T1C型強介質存儲器的讀出動作的電路圖。
圖38為表示傳統(tǒng)的雙晶體管雙電容型(2T2C型)強介質存儲器的存儲單元的部分電路圖。
圖39為表示傳統(tǒng)的矩陣方式的強介質存儲器的電路圖。
圖40為用于說明圖39所示的傳統(tǒng)的矩陣方式的強介質存儲器的動作原理的磁滯圖。
圖41為用于說明傳統(tǒng)的矩陣方式的強介質存儲器的干擾現(xiàn)象的磁滯圖。
具體實施例方式
以下參見附圖來說明本發(fā)明的具體實施形態(tài)。
(第1實施形態(tài))首先，參見圖1和圖2來說明第1實施形態(tài)的強介質存儲器的總體結構。該第1實施形態(tài)的強介質存儲器含有存儲單元陣列1、行譯碼器2、列譯碼器3、行地址緩沖器4、列地址緩沖器5、寫入放大器6、輸入緩沖器7、讀出放大器8、輸出緩沖器9、電壓生成電路10以及時間信號生成部11。
存儲器陣列1如圖2所示，含有多個僅由強介質電容42a和強介質電容42b這樣兩個強介質電容所組成的存儲單元41。強介質電容42a和42b為本發(fā)明的“電容裝置”的一個例子。在字線WL上連接著行譯碼器2，在位線BL上連接著列譯碼器3。讀出放大器8通過列譯碼器3與寫入放大器6相連接。此外，在寫入放大器6上連接著輸入緩沖器7，在讀入放大器8上連接著輸出緩沖器9。
行譯碼器含有NAND電路21、反相電路22、傳輸門23和傳輸門24。在傳輸門24上連接著WLPULSE(字線脈沖)線。由傳輸門24和WLPULSE線來構成“脈沖施加電路”。此外，列譯碼器3含有NAND電路31、反相電路32、傳輸門33、傳輸門34、傳輸門35和傳輸門36。
接著，參照圖1～4來說明上述第1實施形態(tài)的強介質存儲器的動作。將選擇的存儲單元設定為字線WL2、與位線BL2T以及位線BL2B的交點。首先，待機時，在所有的字線WL1～WL4及所有的位線BL1T/BL1B～BL4T/BL4B上，利用行譯碼器2和列譯碼器3來施加1/2Vcc。也就是說，行地址線(RowAdd.)和列地址線(Col.Add.)都成為低電位(0V)，而同時NAND電路21和31的輸出為高電位(Vcc)。因此，傳輸門23、33和35成為接通狀態(tài)，給WL2和BL2T以及BL2B加上1/2Vcc。
寫入數(shù)據(jù)“0”時，將WL PULSE(字線脈沖)通過傳輸門24施加到由行譯碼器2選擇的字線WL2上，同時將Vcc和0V從寫入放大器6分別通過傳輸門34和36施加到由列譯碼器3選擇的位線對BL2T和BL2B上。該寫入放大器6為本發(fā)明的“寫入電壓施加電路”的一個例子。由此，在字線WL2為Vcc的期間，在位線BL2B例的強介質電容42b中寫入數(shù)據(jù)“1”，同時，在字線WL2為0V期間，在位線BL2T側的強介質電容42a中寫入數(shù)據(jù)“0”。因此，在2個強介質電容42a和42b中寫入互補的數(shù)據(jù)。此時，作為存儲單元41的數(shù)據(jù)，就為寫入數(shù)據(jù)“0”。此后，通過將行地址線和列地址線復位為0V而使字線WL2、位線BL2T和位線BL2B回復到待機狀態(tài)的1/2Vcc，從而寫入動作結束。
在寫入數(shù)據(jù)“1”時，將從輸入緩沖器7輸向寫入放大器6的輸入數(shù)據(jù)反相成與上述寫入數(shù)據(jù)“0”時相反。具體地說，在位線BL2T上施加0V的同時、在位線BL2B上施加Vcc。因此，作為單元數(shù)據(jù)寫入數(shù)據(jù)“1”。
作為讀出動作，首先，將由列譯碼器3選擇的存儲器單元的位線對BL2T和BL2B利用讀出放大器8預置為0V。然后，與寫入動作時相同地，將WLPULSE通過傳輸門24施加到由行譯碼器2選擇的位線WL2上。但是，由于在將位線對BL2T和BL2B預置為0V后位線WL2電壓會上升，因此，由于延遲了行地址的確定等原因，會使得利用行譯碼器2對字線WL2進行的選擇延遲。由于WLPULSE最初為電壓Vcc，故在選擇單元的2個強介質電容42a和42b兩極上具有幾乎為Vcc的電位差。由于對這二個強介質電容42a和42b寫入了互補的數(shù)據(jù)，故在位線對BL2T和BL2B上呈現(xiàn)的電壓是不同的。利用讀出放大器8放大該電壓差，同時通過輸出緩沖器9而輸出。另外，給位線對BL2T和BL2B預置的電壓也可以是非0V的電壓。
此外，由于上述的讀出動作是破壞性的讀出，故有必要將讀出放大器8所確定的數(shù)據(jù)再寫入(再存儲)到選擇單元中。該“再寫入”與上述的數(shù)據(jù)寫入動作相同。也就是說，在字線WL2為Vcc的前半個周期中，BL2T或BL2B把數(shù)據(jù)“1”再寫入到0V側的強介質電容中，同時，在字線WL2為0V的后半個周期里，位線BL2T和BL2B把數(shù)據(jù)“0”再寫入到Vcc側的強介質電容中。
此后，由于將行地址線(RowAdd.)和列地址線(Col.Add.)復位為0V，就使字線WL2、位線BL2T和位線BL2B恢復到待機狀態(tài)的1/2Vcc。這樣，讀出動作結束。
此外，在進行寫入動作時和讀出動作時，由于在非選擇的位線BLT、BLB和位線WL上，通常施加1/2Vcc的電壓，故在非選擇的強介質電容上最大可施加1/2Vcc的電壓。因而，與圖16所示的傳統(tǒng)的矩陣型強介質存儲器相同，由于強介質具有的磁滯特性而反復受到干擾，故分極電荷量一直向下減少。但是，由于基本上在此電位差下不會引起分極反轉，即使分極電荷量減少，也不會產(chǎn)生問題。也就是說，在第1形態(tài)中可不采用基準電壓而檢測出互補數(shù)據(jù)的由位差，因此，與采用基準電壓的情況相比，不易受到分極電荷量減少的影響。
在第1實施形態(tài)中，如上所述，由于僅由2個強介質電容42a和42b來構成存儲單元41，比以往由2個選擇的晶體管與2個強介質電容所構成存儲單元的2T2C型強介質存儲器，能夠更進一步減少存儲單元的面積，故能夠提高集成度。同時，由于在構成存儲單元41的2個強介質電容42a和42b中分別存儲了互補的數(shù)據(jù)，故無需基準電壓、同時又能使讀出時的初始電位差加大。因此，即使因制造誤差和寫入讀出次數(shù)增加引起強介質電容的特性劣化，也仍能夠有效防止數(shù)據(jù)的誤讀。
(第2實施形態(tài))參見圖5～圖8，在此第2實施形態(tài)中，與上述的第1實施形態(tài)不同，示出了使得對非選擇單元的強介質電容所施加的最大電壓為1/3Vcc的例子。也就是說，在施加1/2Vcc的電壓會產(chǎn)生干擾的情況下，通過使用1/3Vcc和2/3Vcc的電壓，就有可能使得對非選擇單元的強介質電容所施加的最大電壓為1/3Vcc。第2實施形態(tài)的其他結構與第1實施形態(tài)相同。
以下，對于第2實施形態(tài)的強介質存儲器的動作進行說明。首先，在待機時，將所有的字線WL1～WL4和所有的位線BL1T/BL1B～BL4T/BL4B取為1/2Vcc。另外，使得選擇的存儲單元41為字線WL2與位線對BL2T/BL2B的交點。
寫入數(shù)據(jù)“0”時施加到各字線WL以及各位線對BLT/BLB上的電壓如圖5所示。在該第2實施形態(tài)中，由于干擾電壓最大為1/3Vcc，故不能對BL2側的強介質電容42a與BL2B側的強介質電容42b同時進行寫入動作。因此，如圖5所示，就必需要分二次來改變各部分的施加電壓。
另外，對于BL2T側的強介質電容42a和BL2B側的強介質電容42b作數(shù)據(jù)寫入動作時，無論哪一個在先進行都可以。
在寫入數(shù)據(jù)“0”的場合下，如圖5所示，在使字線WL2為0V、同時使BL2T為Vcc的狀態(tài)下，將數(shù)據(jù)“0”寫入BL2T側的強介質電容42a。此外，又在使字線WL2為Vcc、同時使位線BL2B為0V的狀態(tài)下，將相反的數(shù)據(jù)“1”寫入BL2B側的強介質電容42b。此時，如圖5所示那樣設定各部分的施加電壓，就能使得對選擇單元的非寫入的強介質電容、以及非選擇單元的所有的強介質電容的施加電壓為1/3Vcc。然后，使所有的字線WL和所有的位線對BLT/BLB都恢復到1/2Vcc的待機狀態(tài)，由此結束寫入。
寫入數(shù)據(jù)“1”時對各字線WL和各位線對BLT/BLB所施加的電壓如圖6所示。在此場合下，對BL2T側的強介質電容42a和BL2B側的強介質電容42b寫入的數(shù)據(jù)，與上述寫入數(shù)據(jù)“0”時的相反。與此相應，通過如圖6所示那樣設定各部分的施加電壓，就能使對選擇單元的非寫入的強介質電容、以及非選擇單元的所有的強介質電容所施加的電壓成為1/3Vcc。
讀出時，首先，通過如圖7所示那樣設定各部分的施加電壓，將選擇位線對BL2T/BL2B預置為0V。預置后在0V、Hi-Z(高阻抗)的狀態(tài)下，如圖8所示，通過使選擇位線WL2為Vcc，而在選擇位線對BL2T/BL2B上得到與選擇單元的數(shù)據(jù)相應的互補信號電壓。用讀出放大器將此互補信號電壓放大并從輸出緩沖器輸出。此外，對位線對BL2T/BL2B預置的電壓也可以為非0V的電壓。
此外，由于在此第2實施形態(tài)中也和第1實施形態(tài)同樣地為破壞性的讀出，故必需要將由讀出放大器確定的數(shù)據(jù)再寫入(再存儲)到選擇單元。此“再寫入”與上述的數(shù)據(jù)寫入動作相同。也就是說，對于BL2T側的強介質電容42a和BL2B側的強介質電容42b，在數(shù)據(jù)“0”的場合下利用圖5所示的電壓設定來進行再寫入，而在數(shù)據(jù)“1”的場合下利用圖6所示的電壓設定來進行再寫入。然后，使所有的字線WL和所有的位線BL恢復到1/2Vcc的待機狀態(tài)，而結束讀出動作。
在第2實施形態(tài)中，如上所述，通過設定對各字線WL和各位線對BLT/BLB所施加的電壓，使得對非選擇單元的強介質電容的最大施加電壓為1/3Vcc，如此，能有效地減輕非選擇的存儲單元的干擾現(xiàn)象。
此外，在此第2實施形態(tài)中，與上述第1實施形態(tài)相同，由于是僅由2個強介質電容42a和42b來構成存儲單元41，故與傳統(tǒng)的由雙晶體管和雙強介質電容組成的2T2C型存儲單元相比，能減小存儲單元的面積，故能提高集成度。此外，由于是在2個強介質電容42a和42b中寫入互補的數(shù)據(jù)，故無需基準電壓，同時，與采用基準電壓情況相比，還能使讀出時的初始電位差加大。因此，即使因制造誤差或寫入讀出次數(shù)增多而引起強介質電容特性劣化的情況下，也仍能有效地防止數(shù)據(jù)的誤讀。
(第3實施形態(tài))參照圖9～圖11說明該第3實施形態(tài)中用來實現(xiàn)上述第1和第2實施形態(tài)的強介質存儲器的存儲單元陣列的結構。在第3實施形態(tài)中，對于構成強介質電容的強介質層為單層結構的強介質存儲器進行說明。在圖9中，為了易于理解位線BL和字線WL的布線結構，省略了強介質層。
在該第3實施形態(tài)中，如圖9～圖11所示，位線BL(BL1T、BL1B、BL2T、BL2B)與字線WL(WL1、WL2、WL3、WL4)相互交叉配置成矩陣狀。另外，在字線WL和位線BL間配置有1層強介質層52。強介質層52為本發(fā)明的“電容裝置”和“數(shù)據(jù)存儲層”的一個例子。
如圖11所示，一強介質電容42a是由強介質層52的數(shù)據(jù)存儲部分52a、位于該數(shù)據(jù)存儲部分52a之上的字線WL4以及位于數(shù)據(jù)存儲部分52a之下的位線BL1所構成。而另一強介質電容42b則是由強電介質層52的數(shù)據(jù)存儲部分52b、位于該數(shù)據(jù)存儲部分52b之上的字線WL4以及位于數(shù)據(jù)存儲部分52b之下的位線BL1B所構成。由此，由一強介質電容42a和另一強介質電容42b構成了一個存儲單元41。
在強介質電容42a的數(shù)據(jù)存儲部分52a和強電介質電容42b的數(shù)據(jù)存儲部分52b中存儲了互補的數(shù)據(jù)。
在第3實施形態(tài)中，由于做成上述那樣的結構，就能容易地形成僅由強介質電容42a、42b這兩個強介質電容構成的存儲單元41。因此，與傳統(tǒng)的由雙晶體管和雙強介質電容組成的2T2C型的存儲單元相比，可以減小存儲單元的面積，故能夠提高集成度。
另外，在第3實施形態(tài)中，將存儲互補數(shù)據(jù)的數(shù)據(jù)存儲部分52a和52b配置成橫向鄰接，但也可將數(shù)據(jù)存儲部分52a和52b配置成橫向不鄰接。此外，在上述第3實施形態(tài)的結構中，也可將字線WL和位線BL上下相反地配置。
(第4實施形態(tài))參照圖12和圖13來說明該第4實施形態(tài)中形成與上述第3實施形態(tài)不同之處即將構成強介質電容的強介質層52做成雙層結構的例子。在圖12中，為了易于理解位線BL和字線WL的布線結構，省略了強介質層。
在該第4實施形態(tài)的強介質存儲器中，如圖12和圖13所示，在字線WL(WL1、WL2、WL3、WL4)之上方和下方分別形成有位線BL(BL1T、BL2T)和位線BL(BL1B、BL2B)。由此，在上方的位線BL與字線WL間、以及在下方的位線BL與字線WL間分別形成強介質52。也就是說，強介質層52形成為雙層。
上方的強介質電容42a是由上層的強介質層52的數(shù)據(jù)存儲部分52a、字線WL1和上層的位線BL1T所構成。而下方的強介質電容42b則是由下層的強介質層52的數(shù)據(jù)存儲部分52b、字線WL1和下層位線BL1B所構成。由上方的強介質電容42a和下方的強介質電容42b來構成了一個存儲單元41。在此結構中，字線WL作為上方的強介質電容42a之下部電板發(fā)揮作用的同時，還作為下方強介質電容42b之上部電極的發(fā)揮作用。此外，在上方強介質電容42a的數(shù)據(jù)存儲部分52a和下方強介質電容42b的數(shù)據(jù)存儲部分52b中存儲著互補的數(shù)據(jù)。
在第4實施形態(tài)中，如上所述，通過將由強介質電容42a和42b所構成的強介質層52做成雙層結構，與上述第3實施形態(tài)的單層結構相比，可進一步提高集成度。
參見圖14和圖15，在該第4實施形態(tài)的第1變形例中，與圖12和圖13所示的第4實施形態(tài)4不同，構成存儲單元41的強介質電容42a和42b形成為橫向鄰接。即使做成這樣的結構，由于強介質層52為雙層結構，故也與第4實施形態(tài)相同地可提高集成度。
參照圖16和圖17，在該第4實施形態(tài)的第2變形例中，是將構成一個存儲單元41的強介質電容42a和42b配置成斜方向鄰接。即使做成這樣的結構，也與第4實施形態(tài)相同，由于將構成強介質電容42a和42b的強介質層52做成雙層結構，故與強介質層52為單層結構的情況(第3實施形態(tài))相比，能夠可提高集成度。另外，在第4實施形態(tài)的第2變形例中，強介質電容42a和42b也并不一定形成為斜鄰接，也可形成在斜向分離的位置上。
(第5實施形態(tài))參見圖18～圖20，在該第5實施形態(tài)的強介質存儲器中，是將字線WL和位線BL分別各做成為二層。在圖18中，為了便于理解位線BL和字線WL的布線結構，省略了強介質層和絕緣層。
在該第5實施形態(tài)的強介質存儲器中，如圖18～圖20所示，第1層的字線WL(WL11、WL12、WL13、WL14)通過第1層的強介質層52而形成在第1層的位線BL(BL11T、BL11B、BL12T、BL12B)上。又，為了覆蓋第1層的字線WL而形成絕緣層53。在絕緣層53上形成第2層的位線BL(BL21T、BL21B、BL22T、BL22B)。此外，第2層的字線WL(WL21、WL22、WL23、WL24)通過第2層的強介質52形成在第2層的位線BL上。
在該第5實施形態(tài)中，如圖20所示，一強介質電容42a是由第1層的強介質層52的數(shù)據(jù)存儲部分52a、配置在數(shù)據(jù)存儲部分52a之下的位線BL11T以及配置在數(shù)據(jù)存儲部分52a之上的字線WL14所構成。而另一強介質電容42b則由第1層的強介質層52的數(shù)據(jù)存儲部分52b、位于數(shù)據(jù)存儲部分52b之下的第1層的位線BL11B以及位于數(shù)據(jù)存儲部分52b之上的字線WL14所構成。由此，由一強介質電容42a與另一強介質電容42b構成了一個存儲單元。此外，在一強介質電容42a的數(shù)據(jù)存儲部分52b和另一強介質電容42b的數(shù)據(jù)存儲部分52b中存儲著互補的數(shù)據(jù)。
在該第5實施形態(tài)中，構成一個存儲單元41的強介質電容42a和42b配置成在橫方向上鄰接。又，強介質電容42a和42b也并不一定要鄰接，只要配置在橫方向上即可。
在第5實施形態(tài)中，如上所述，由于是將強介質層52做成雙層結構，故與將強介質層52做成單層結構的情況(第3實施形態(tài))相比，可提高集成度。
(第6實施形態(tài))參照圖21～圖23來說明該第6實施形態(tài)中將構成強介質電容的強介質層52做成三層結構的例子。在圖21中，為了易于理解位線BL與字線WL的布線結構，而省略了強介質層和絕緣層。
在該第6實施形態(tài)的強介質存儲器中，如圖21～圖23所示，第1層的字線WL(WL11、WL12、WL13、WL14)通過第1層的強介質層52而形成在第1層的位線BL(BL11T、BL11B、BL12T、BL12B)上。又，第2層的位線BL(BL21T、BL21B、BL22T、BL22B)形成在第1層的絕緣層53上。第2層的字線WL(WL21、WL22、WL23、WL24)通過第2層的強介質層52而形成在第2層的位線BL上。第2層的絕緣層53做成覆蓋第2層的字線WL。在第2層的絕緣層53上形成第3層的位線BL(BL31T、BL31B、BL32T、BL32B)。第3層的字線WL(WL31、WL32、WL33、WL34)則通過第3層的強介質層52而形成在第3層的位線BL上。
此外，一強介質電容42a是由第1層的強介質層52的數(shù)據(jù)存儲部分52a、位于數(shù)據(jù)存儲部分52a之下的第1層的位線BL11T以及位于數(shù)據(jù)存儲部分52a之上的字線WL14所構成。而另一側的強介質電容42b則由第1層的強介質層52的數(shù)據(jù)存儲部分52b、位于數(shù)據(jù)存儲部分52b之下的第1層的位線BL11B以及位于數(shù)據(jù)存儲部分52b之上的第1層的字線WL14所構成。由強介質電容42a和42b來構成一個存儲單元42b。此外，在數(shù)據(jù)存儲部分52b和52b中存儲著互補的數(shù)據(jù)。
構成一個存儲單元41的強介質電容42a和42b是配置成為橫向鄰接。又，強介質電容42a和42b并不一定要鄰接，也可配置成橫向不鄰接。
在第6實施形態(tài)中，如上所述，由于是將構成強介質電容的強介質層53做成三層結構，故與將強介質層52做成雙層結構的情況相比，能夠進一步提高集成度。
(第7實施形態(tài))參照圖24～圖26，對于第7實施形態(tài)中將構成強介質電容的強介質層52做成四層結構的例子進行說明。在圖24中，為了易于理解位線BL和字線WL的布線結構，而省略了強介質層和絕緣層。
在該第7實施形態(tài)的強介質存儲器中，如圖24～圖26所示，字線WL(WL11、WL12、WL13、WL14)通過第1層強介質52而形成在第1層的位線BL(BL11T、BL11B、BL12T、BL12B)上。又，第1層的絕緣層53做成覆蓋第1層的字線WL。在第1層的絕緣層53上形成第2層的位線BL(BL21T、BL21B、BL22T、BL22B)。第2層的字線WL(WL21、WL22、WL23、WL24)則通過第2層的強介質層52而形成在第2層的位線BL上。第2層的絕緣層53做成復蓋第2層的字線WL。在第2層的絕緣層53上形成第3層的位線BL(BL31T、BL31B、BL32T、BL32B)。
另外，第3層的字線WL(WL31、WL32、WL33、WL34)通過第3層的強介質層52而形成在第3層的位線BL上。第3層的絕緣層做成覆蓋第3層的字線。在第3層的絕緣層53上形成第4層的位線BL(BL41T、BL41B、BL42T、BL42B)。第4層的字線WL(WL41、WL42、WL43、WL44)則通過第4層的強介質層52而形成在第4層的位線BL上。
在該第7實施形態(tài)中，如圖26所示，一強介質電容42a是由第1層的強介質層52的數(shù)據(jù)存儲部分52a、位于數(shù)據(jù)存儲部分52a之下的第1層的位線BL11T以及位于數(shù)據(jù)存儲部分52a之上的字線WL14所構成。而另一強介質電容42b是由第1層的強介質電容52的數(shù)據(jù)存儲部分52b、位于數(shù)據(jù)存儲部分52b之下的第1層的位線BL11B以及位于數(shù)據(jù)存儲部分52b之上的第1層的字線WL14所構成。由一強介質電容42a和另一強介質電容42b來構成一個存儲單元41。另外，一強介質電容42a的數(shù)據(jù)存儲部分和另一強介質電容42b中存儲互補的數(shù)據(jù)。
在該第7實施形態(tài)中，是將構成一個存儲單元41的強介質電容42a和42b配置成橫向鄰接的而強介質電容42a和42b并不一定要鄰近，也可配置成橫向不鄰接。
在第7實施形態(tài)中，如上所述，由于是將構成強介質電容的強介質層52做成四層結構，故與上述第3～第6實施形態(tài)相比，可進一步提高集成度。
(第8實施形態(tài))參照圖27～圖29來說明該第8實施形態(tài)中將構成強介質電容的強介質層52做成四層結構、同時將構成一個存儲單元的強介質電容沿上下方向配置時的例子。在圖27中，為了易于理解位線BL和字線WL的布線結構，而省略了強介質層和絕緣層。
在該第8實施形態(tài)的強介質存儲器中，如圖27～圖29所示，第1層的字線WL(WL11、WL12、WL13、WL14)通過第1層的強介質52而形成在第1層的位線BL(BL11B、BL12B、BL13B、BL14B)上。第2層的位線BL(BL11T、BL12T、BL13T、BL14T)則通過第2層的強介質52而形成在第1層的字線WL上。在第2層位線BL上形成絕緣層53。在絕緣層53上形成第3層的位線BL(BL21B、BL22B、BL23B、BL24B)。又，第2層的字線WL(WL21、WL22、WL23、WL24)則通過第3層的強介質層52而形成在第3層的位線BL上。第4層的位線BL(BL21T、BL22T、BL23T、TL24T)通過第4層的強介質層52而形成在第2層的字線WL上。
如圖29所示，一強介質電容42a是由第2層的強介質層52的數(shù)據(jù)存儲部分52a、位于數(shù)據(jù)存儲部分52a之下的第1層的字線WL14以及位于數(shù)據(jù)存儲部分52a之上的第2層的位線BL11T所構成。又，另一強介質電容42b則是由第1層的強介質層52的數(shù)據(jù)存儲部分52b、位于數(shù)據(jù)存儲部分52b之下的第1層的位線BL11B以及位于數(shù)據(jù)存儲部分52b以上的第1層的字線WL14所構成。由一強介質電容42a和另一強介質電容42b來構成一個存儲單元41。另外，在一強介質電容42a的數(shù)據(jù)存儲部分52a和另一強介質電容42b的數(shù)據(jù)存儲部分52b中存儲互補的數(shù)據(jù)。
在該第8實施形態(tài)中，強介質電容42a和強介質電容42b配置成上下方向鄰接。又，強介質電容42a和強介質電容42b并不一定要沿上下方向鄰接，也可以沿橫方向或傾斜方向配置。
在該第8實施形態(tài)中，也和第7實施形態(tài)相同，由于是將構成強介質電容的強介質層52做成四層結構，故與第3～第6實施形態(tài)相比，可進一步提高集成度。
第9實施形態(tài))參照圖30～圖32來說明該第9實施形態(tài)中將構成強介質電容的強介質層做成六層結構的例子。在圖30中，為了易于理解位線BL和字線WL的布線結構，而省略了強介質層。
在該第9實施形態(tài)的強介質存儲器中，如圖30～圖32所示，第1層的字線WL(WL11、WL12、WL13、WL14)通過第1層的強介質層52而形成在第1層的位線BL(BL11、BL12、BL13、BL14)上。第2層的位線BL(BL21、BL22、BL23、BL24)通過第2層的強介質層52而形成在第1層的字線WL上。第2層的字線WL(WL21、WL22、WL23、WL24)通過第3層的強介質層52而形成在第2層的位線BL上。第3層的位線BL(BL31、BL32、BL33、BL34)通過第4層的強介質層52而形成在第2層的字線WL上。第3層的字線WL(WL31、WL32、WL33、WL34)通過第5層的強介質層52而形成在第3層的位線BL上。第4層的位線BL(BL41、BL42、BL43、BL44)通過第6層的強介質52而形成在第3層的字線WL上。
如圖32所示，對于字線WL14，一強介質電容42a是由第1層的強介質層52的數(shù)據(jù)存儲部分52a、位于數(shù)據(jù)存儲部分52a之下的位線BL11以及位于數(shù)據(jù)存儲部分52a之上的字線WL14所構成。而另一強介質電容42b則由第2層的強介質52的數(shù)據(jù)存儲部分52b、位于數(shù)據(jù)存儲部分52b之下的第1層的字線WL14以及位于數(shù)據(jù)存儲部分52b之上的第2層的位線BL21所構成。由此，由該一強介質電容42a和另一強介質電容42b來構成一個存儲單元41。在一強介質電容42a的數(shù)據(jù)存儲部分52a和另一強介質電容42b的數(shù)據(jù)存儲部分52b中存儲互補的數(shù)據(jù)(數(shù)據(jù)1、數(shù)據(jù)0)。
另外，同樣，對于字線WL11，如圖31所示，一強介質電容42a是由第1層的強介質層52的數(shù)據(jù)存儲部分52c、位于數(shù)據(jù)存儲部分52c之下的第1層的位線BL11以及位于數(shù)據(jù)存儲部分52c之上的字線WL11所構成。又，另一強介質電容42b則由第2層的強介質層52的數(shù)據(jù)存儲部分52d、位于數(shù)據(jù)存儲部分52b之下的第1層的字線WL11以及位于數(shù)據(jù)存儲部分52b之上的第2層的位線BL21所構成。由此，由該一強介質電容42a和另一強介質電容42b來構成一個存儲單元。此外，在一強介質電容42a的數(shù)據(jù)存儲部分52C和另一強介質電容42b的數(shù)據(jù)存儲部分52d中存儲互補的數(shù)據(jù)(數(shù)據(jù)1、數(shù)據(jù)0)。
還有，對于字線WL，如圖31所示，一強介質電容42a是由第3層的強介質層52的數(shù)據(jù)存儲部分52e、位于數(shù)據(jù)存儲部分52e之下的第2層的位線BL21以及位于數(shù)據(jù)存儲部分52e之上的第2層的字線WL21所構成。而另一強介質電容42b則由第4層的強介質層52的數(shù)據(jù)存儲部分52f、位于數(shù)據(jù)存儲部分52f之下的第2層的字線WL21以及位于數(shù)據(jù)存儲部分52f之上的第3層的位線BL31所構成。由此，由該一強介質電容42a和另一強介質電容42b來構成一個存儲單元41。在一強介質電容42a的數(shù)據(jù)存儲部分52e和另一強介質電容42b的數(shù)據(jù)存儲部分52f中存儲互補的數(shù)據(jù)(數(shù)據(jù)1、數(shù)據(jù)0)。
具體地說，對于字線WL11，如圖31所示，位線BL11和位線BL21成為讀寫互補數(shù)據(jù)的位線。對于字線WL21，位線BL21和BL31成為讀寫互補數(shù)據(jù)的位線。此時，在上下方向上鄰接的存儲單元41之間，由于能共用位線BL21，故就能減少布線層數(shù)。也就是說，在該第9實施形態(tài)中，與強介質層52為六層的結構無關地，可將位線BL做成四層的結構而同時將字線WL做成三層的結構。
在第9實施形態(tài)中，由于是如上述那樣將構成強介質電容的強介質層52做成六層的結構，故與上述第3～第8實施形態(tài)相比，可更進一步提高集成度。
在第9實施形態(tài)中給出了將構成一個存儲單元41的強介質電容42a和42b沿上下方向配置的例子，但也可以沿傾斜方向配置。
(第10實施形態(tài))參照圖33和圖34來說明該第10實施形態(tài)中將字線WL配置在位線BL之上下的例子。在圖33中，為了易于理解位線BL和字線WL的布線結構，而省略了強電介層。
在該第10實施形態(tài)的強介質存儲器中，如圖33和圖34所示，位線BL(BL1T、BL1B、BL2T、BL2B)通過第1層的強介質層52形成在第1層的字線WL(WL11、WL12)上。第2層的字線WL(WL21、WL22)通過第2層的強介質層52形成在位線BL上。由此，一強介質電容42a是由第1層的強介質層52的數(shù)據(jù)存儲部分52a、位于數(shù)據(jù)存儲部分52a之下的第1層的字線WL11以及位于數(shù)據(jù)存儲部分52a之上的位線BL1T所構成。而另一強介質電容42b則由第2層的強介質層52的數(shù)據(jù)存儲部分52b、位于數(shù)據(jù)存儲部分52b之下的位線BL1B以及位于數(shù)據(jù)存儲部分52b之上的第2層的字線WL21所構成。由一強介質電容42a和另一強介質電容42b構成一個存儲單元41。
在該第10實施形態(tài)中構成一個存儲單元41的強介質電容42a和42b是配置成沿傾斜方向鄰接。這樣，在數(shù)據(jù)存儲部分52a和52b中存儲著互補的數(shù)據(jù)。強介質電容42a和強介質電容42b并不一定要配置成沿傾斜方向鄰接，也可以配置在傾斜方向上的分離位置上。
在該第10實施形態(tài)中，在讀出和寫入動作時是使字線WL11和字線WL21錯開時間而動作。由此，能夠讀寫數(shù)據(jù)。
在該第10實施形態(tài)中，由于將強介質層52做成為雙層結構，故與將強介質層52做成單層結構的情況相比，可提高集成度。
此外，在此揭示的實施形態(tài)的所有內容僅僅是示例而不是用來進行限制。本發(fā)明的范圍并不是由上述實施形態(tài)來表示而是由權利要求書來規(guī)定，并且，在與權利要求范圍相等的范圍內所進行的一切變更也包括在內。
例如，在上述實施形態(tài)中，是以具有強介質電容的強介質存儲器為例來說明，但本發(fā)明并不僅限于此，它也適用于含有除了強介質電容以外的電容裝置的存儲器。
另外，在上述第2實施形態(tài)中是通過將加到各字線WL和各位線對BLT/BLB的施加電壓設定為使得加到非選擇單元的強電介電容上的最大施加電位為1/3Vcc而由此來減輕非選擇存儲單元的干擾現(xiàn)象，但本發(fā)明并不僅限于此，除了加1/3Vcc所方法以外，也可以用其他方法來減輕非選擇存儲單元的干擾現(xiàn)象。例如，也可以采用這樣的方法，即在動作時對選擇單元和非選擇單元的施加脈沖電壓并同時控制該脈沖施加時間，由此減輕干擾現(xiàn)象。
圖35為用于說明上述方法的動作原理的相關圖。在該圖35上，示出了在向使用SBT膜來作為強介質層的強介質電容施加脈沖的情況下，將施加電壓作為參數(shù)時脈沖寬度與分極反轉電荷量之間的關系。如從圖35可見，脈沖寬度在70ns以下高電壓的情況(例如3V的情況)下，分極反轉量幾乎飽和，為大約13μC/cm2的電荷量。與此相反，可見在低電壓的情況(例如1.0V的情況)下，幾乎不會發(fā)生分極反轉。
這樣，在脈沖寬度較窄的情況下，高電壓時強介質的雙極子會發(fā)生反轉，與此相反，低電壓時雙極子幾乎不動。由此，據(jù)此，通過對選擇單元以窄脈沖寬度施加高電壓脈沖并同時對非選擇單元以窄脈沖寬度施加低電壓脈沖，可在選擇單元的強介質層上施加上寫入和讀出必要的電壓，與此相對，在非選擇單元的強介質層上就可使得在分子結構方面不發(fā)生任何變化。應用這樣的動作原理，在單純的矩陣型強介質存儲器中就可實現(xiàn)不產(chǎn)生干擾的存儲動作。另外，在施加上述脈沖時，例如，在圖3所示的時序圖中，最好使得寫入和讀出時的字線WL2的脈沖寬度為70ns以下。
在上述第3～第10實施形態(tài)中，在字線WL和位線BL之間的整個面上形成強介質層52，但本發(fā)明并不僅限于此，只要至少在字線WL和位線BL的交叉部分上形成存儲動作所必需的強介質層(數(shù)據(jù)存儲部分)即可。
此外，在上述第3～第10實施形態(tài)中，也可以在鄰接字線WL之間的區(qū)域以及鄰接位線之間的區(qū)域上配置強介質層和絕緣層。
權利要求
1.一種存儲裝置，其特征在于，具有沿規(guī)定方向延伸的位線對；配置成與位線對交叉的字線；以及配置在位線對和字線之間且由二個電容裝置所構成的存儲單元。
2.權利要求1所述的存儲裝置，其特征在于，所述電容裝置含有強介質層。
3.權利要求1所述的存儲裝置，其特征在于，所述二個電容裝置分別存儲互補的數(shù)據(jù)，由此在所述存儲單元中存儲1位的數(shù)據(jù)。
4.權利要求3所述的存儲裝置，其特征在于，在寫入上述數(shù)據(jù)時，將脈沖狀的電壓施加到所選擇的上述字線上，與此同時，還將互補的電壓施加到所選擇的上述位線對上。
5.權利要求4所述的存儲裝置，其特征在于，還具備至少在寫入上述數(shù)據(jù)時用于將脈沖狀的電壓施加到上述所選擇的字線上的脈沖電壓施加電路。
6.權利要求4所述的存儲裝置，其特征在于，還具備在寫入上述數(shù)據(jù)時用于將互補電壓施加到上述所選擇的位線對上的寫入電壓施加電路。
7.權利要求4所述的存儲裝置，其特征在于，在寫入和讀出數(shù)據(jù)時，在所選擇的存儲單元上施加規(guī)定電壓、在非選擇的存儲單元上施加實際上為規(guī)定電壓的1/2的電壓。
8.權利要求4所述的存儲裝置，其特征在于，通過檢測出與上述二個電容裝置中分別存儲的互補數(shù)據(jù)相對應的所述位線對的電位差而讀出數(shù)據(jù)。
9.權利要求8所述的存儲裝置，其特征在于，在讀出上述數(shù)據(jù)時，在使上述選擇的存儲單元的位線對預置為規(guī)定電壓后，通過在上述所選擇的存儲單元的字線上施加上述脈沖狀電壓而來檢測出與上述二個電容裝置中分別存儲的互補電壓相對應的上述位線對的電位差。
10.權利要求8所述的存儲裝置，其特征在于，還具備讀出放大器，該讀出放大器用來放大與上述二個電容裝置中分別存儲的互補數(shù)據(jù)相對應的上述位線對的電位差。
11.權利要求1所述的存儲裝置，其特征在于，在寫入和讀出數(shù)據(jù)時，在選擇的存儲單元上施加規(guī)定電壓，而在非選擇的存儲單元上施加實際上為規(guī)定電壓的1/3的電壓。
12.權利要求11所述的存儲裝置，其特征在于，在寫入和讀出數(shù)據(jù)時，在上述位線對一側的所選擇的存儲單元上施加規(guī)定電壓的同時，在非選擇的存儲單元以及上述位線對另一側的所選擇的存儲單元上施加實際上為規(guī)定電壓的1/3的電壓，由此，在上述位線對一側的所選擇的存儲單元上寫入了規(guī)定數(shù)據(jù)后，在上述位線對另一側的所選擇的存儲單元上施加規(guī)定電壓，同時又在上述非選擇的存儲單元以及上述位線對一側的所選擇的存儲單元上施加實際上為規(guī)定電壓的1/3的電壓，由此，在上述位線對另一側的所選擇的存儲單元上寫入與上述規(guī)定的數(shù)據(jù)相反的數(shù)據(jù)。
13.權利要求11所述的存儲裝置，其特征在于，在讀出上述數(shù)據(jù)時，在使上述選擇的存儲單元的位線對預置為規(guī)定的第1電壓后，通過在上述選擇的存儲單元的字線上施加第2電壓，檢測出與上述二個容量裝置中分別存儲的互補數(shù)據(jù)相對應的上述位線對的電位差。
14.權利要求1所述的存儲裝置，其特征在于，將具有規(guī)定脈沖寬度的脈沖施加到上述存儲單元，以使得將高電壓施加到上述電容裝置上時產(chǎn)生分極反轉而將低電壓施加到上述電容裝置上時實際上不產(chǎn)生分極反轉，在寫入和讀出數(shù)據(jù)的至少一種情況下，在選擇的存儲單元上施加具有上述規(guī)定脈沖寬度的高電壓脈沖，同時，在非選擇的存儲單元上施加具有上述規(guī)定脈沖寬度的低電壓脈沖。
15.權利要求14所述的存儲裝置，其特征在于，上述規(guī)定的脈沖寬度為70ns以下。
16.權利要求1所述的存儲裝置，其特征在于，在構成上述位線對的位線與上述字線中，至少有一方為多層結構，上述電容裝置具有多層結構。
17.權利要求16所述的存儲裝置，其特征在于，構成上述一個存儲單元的二個電容裝置分別含有存儲互補數(shù)據(jù)的第1數(shù)據(jù)存儲部分、以及第2數(shù)據(jù)存儲部分，上述第1數(shù)據(jù)存儲部分以及上述第2數(shù)據(jù)存儲部分在橫方向上隔開規(guī)定間隔配置。
18.權利要求16所述的存儲裝置，其特征在于，構成上述一個存儲單元的二個電容裝置分別含有存儲互補數(shù)據(jù)的第1數(shù)據(jù)存儲部分以及第2數(shù)據(jù)存儲部分，上述第1數(shù)據(jù)存儲部分和上述第2數(shù)據(jù)存儲部分在上下方向上隔開規(guī)定間隔配置。
19.權利要求16所述的存儲裝置，其特征在于，構成上述一個存儲單元的二個電容裝置，分別含有存儲互補數(shù)據(jù)的第1數(shù)據(jù)存儲部分以及第2數(shù)據(jù)存儲部分，上述第1數(shù)據(jù)存儲部分和上述第2數(shù)據(jù)存儲部分在傾斜方向上隔開規(guī)定間隔配置。
20.權利要求16所述的存儲裝置，其特征在于，構成上述位線對的位線，配置在上述字線的上方和下方，上述電容裝置含有配置在上述字線上方的位線與上述字線之間的第1數(shù)據(jù)存儲層；以及配置在上述字線下方的位線與上述字線之間的第2數(shù)據(jù)存儲層。
21.權利要求16所述的存儲裝置，其特征在于，構成上述位線對的位線至少含有第1層以及第2層的位線，上述字線至少含有第1層和第2層的字線，上述電容裝置含有配置在上述第1層的位線與第1層的字線之間的第1數(shù)據(jù)存儲層；以及配置在上述第2層位線與上述第2層的字線之間的第2數(shù)據(jù)存儲層，還具備用于將下述的第1、第2區(qū)域絕緣分離的絕緣體層，即形成上述第1數(shù)據(jù)存儲層、上述第1層的字線及上述第1層的位線的第1區(qū)域以及形成上述第2數(shù)據(jù)存儲層、上述第2層的字線及上述第2層的位線的第2區(qū)域。
22.權利要求16所述的存儲裝置，其特征在于，構成上述位線對的位線至少含有第1層、第2層以及第3層的位線，上述字線至少含有第1層以及第2層的位線，上述電容裝置含有；配置在上述第1層的位線和第1層的字線之間的第1數(shù)據(jù)存儲層；配置在上述第1層的字線和上述第2層的位線之間的第2數(shù)據(jù)存儲層；配置在上述第2層的位線和上述第2層的字線之間的第3數(shù)據(jù)存儲層；以及配置在上述第2層的字線和上述第3層的位線之間的第4數(shù)據(jù)存儲層。
全文摘要
根據(jù)本發(fā)明,可以得到既可提高集成度,又能有效防止數(shù)據(jù)誤讀的存儲裝置。該存儲裝置具有沿規(guī)定方向延伸的位線對、配置成與位線對交叉的字線、以及配置在位線對和字線間且由二個電容裝置所組成的存儲單元。因此,可使存儲單元的面積縮小,同時又無需基準電壓。
文檔編號G11C11/22GK1423282SQ02155780
公開日2003年6月11日 申請日期2002年12月4日 優(yōu)先權日2001年12月4日
發(fā)明者酒井健, 松下重治, 石塚良行 申請人:三洋電機株式會社