專(zhuān)利名稱(chēng)：磁隨機(jī)存取存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及利用磁阻效應(yīng)存儲(chǔ)“1”、“0”數(shù)據(jù)的磁隨機(jī)存取存儲(chǔ)器(MRAM)。
背景技術(shù)：
近年，提出了很多種根據(jù)新原理存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器，但是其中有一種是利用隧道磁阻(Tunneling Magneto Resistive以后稱(chēng)作TMR。)效應(yīng)存儲(chǔ)“1”、“0”數(shù)據(jù)的磁隨機(jī)存取存儲(chǔ)器。
作為磁隨機(jī)存取存儲(chǔ)器的提案，例如有在ISSCC2000 TechnicalDigest p.128上刊登的Roy Scheuerlein等人提出的“A 10ns Readand Write Non-Volatile Memory Array Using a Magnetic TunnelJunction and FET Switch in each Cell”。
磁隨機(jī)存取存儲(chǔ)器通過(guò)TMR元件存儲(chǔ)“1”、“0”數(shù)據(jù)。TMR元件的基本構(gòu)造是由兩個(gè)磁性層(鐵磁性層)夾著絕緣層(隧道阻擋層)的構(gòu)造。但是，為了MR(磁阻)比的最優(yōu)化等，提出了各種TMR元件的構(gòu)造。
通過(guò)兩個(gè)磁性層的磁化狀態(tài)是平行還是反平行可以判斷TMR元件中存儲(chǔ)的數(shù)據(jù)。這里，平行意味著兩個(gè)磁性層的磁化方向相同，反平行意味著兩個(gè)磁性層的磁化方向相反。
通常，在兩個(gè)磁性層中的一個(gè)(固定層)上附設(shè)了反鐵磁性層。反鐵磁性層是用于固定固定層的磁化方向的構(gòu)件。因此，實(shí)際上根據(jù)兩個(gè)磁性層中的另一個(gè)(自由層)的磁化方向，可以決定TMR元件中存儲(chǔ)的數(shù)據(jù)(“1”或“0”)。
當(dāng)TMR元件的磁化狀態(tài)為平行時(shí)，在構(gòu)成該TMR元件的兩個(gè)磁性層之間夾著的絕緣層(隧道阻擋層)的隧道電阻變得最低。例如，以該狀態(tài)為“1”狀態(tài)。另外，當(dāng)TMR元件的磁化狀態(tài)變?yōu)榉雌叫袝r(shí)，在構(gòu)成該TMR元件的兩個(gè)磁性層之間夾著的絕緣層(隧道阻擋層)的隧道電阻變得最高。例如，以該狀態(tài)為“0”狀態(tài)。
關(guān)于磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造，現(xiàn)在從存儲(chǔ)器容量的大容量化、存取動(dòng)作的穩(wěn)定化等觀點(diǎn)出發(fā)，研討了各種構(gòu)造。
例如，現(xiàn)在，有由一個(gè)MOS晶體管和一個(gè)TMR元件(或MTJ(磁隧道結(jié))元件)構(gòu)成一個(gè)存儲(chǔ)單元的單元陣列構(gòu)造。另外，為了實(shí)現(xiàn)讀出動(dòng)作的穩(wěn)定化，還有在具有這樣的單元陣列構(gòu)造的同時(shí)，用兩個(gè)存儲(chǔ)單元陣列存儲(chǔ)1位數(shù)據(jù)的磁隨機(jī)存取存儲(chǔ)器。

發(fā)明內(nèi)容
可是，在這些磁隨機(jī)存取存儲(chǔ)器中，很難實(shí)現(xiàn)存儲(chǔ)器容量的增大。這是因?yàn)樵谶@些單元陣列構(gòu)造中，一個(gè)TMR元件與一個(gè)MOS晶體管對(duì)應(yīng)。
(1)根據(jù)本發(fā)明的第一方面，提供了一種磁隨機(jī)存取存儲(chǔ)器，包含彼此層疊，并且利用串聯(lián)的磁阻效應(yīng)存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；連接在所述多個(gè)存儲(chǔ)單元的一端，并且在第一方向延伸的位線(xiàn)；連接在所述位線(xiàn)上的讀出電路。
根據(jù)本發(fā)明的第二方面，提供了一種磁隨機(jī)存取存儲(chǔ)器，包含彼此層疊，并且利用并聯(lián)的磁阻效應(yīng)存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；連接在所述多個(gè)存儲(chǔ)單元的一端，并且在第一方向延伸的位線(xiàn)；連接在所述位線(xiàn)上的讀出電路。
根據(jù)本發(fā)明的第三方面，提供了一種磁隨機(jī)存取存儲(chǔ)器，包含彼此層疊，并且利用通過(guò)串聯(lián)和并聯(lián)組合構(gòu)成的磁阻效應(yīng)存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；連接在所述多個(gè)存儲(chǔ)單元的一端，并且在第一方向延伸的位線(xiàn)；連接在所述位線(xiàn)上的讀出電路。
(2)根據(jù)本發(fā)明的一個(gè)方面，提供了一種磁隨機(jī)存取存儲(chǔ)器的制造方法，包含在半導(dǎo)體襯底的表面區(qū)域形成讀出選擇開(kāi)關(guān)；在所述讀出選擇開(kāi)關(guān)上形成在第一方向延伸的第一寫(xiě)入線(xiàn)；在所述第一寫(xiě)入線(xiàn)的正上方形成第一MTJ元件；在所述第一MTJ元件的正上方形成在與所述第一方向交叉的第二方向延伸的第二寫(xiě)入線(xiàn)；在所述第二寫(xiě)入線(xiàn)的正上方形成對(duì)于所述第二寫(xiě)入線(xiàn)與所述第一MTJ元件對(duì)稱(chēng)的第二MTJ元件；在所述第二MTJ元件的正上方形成在所述第一方向延伸的第三寫(xiě)入線(xiàn)；在所述第三寫(xiě)入線(xiàn)的正上方形成對(duì)于所述第三寫(xiě)入線(xiàn)與所述第二MTJ元件對(duì)稱(chēng)的第三MTJ元件；在所述第三MTJ元件的正上方形成在所述第二方向延伸的第四寫(xiě)入線(xiàn)；在所述第四寫(xiě)入線(xiàn)的正上方形成對(duì)于所述第四寫(xiě)入線(xiàn)與所述第三MTJ元件對(duì)稱(chēng)的第四MTJ元件；在所述第四MTJ元件的正上方形成在所述第一方向延伸的第五寫(xiě)入線(xiàn)；在所述第五寫(xiě)入線(xiàn)上形成了在所述第二方向延伸的讀出位線(xiàn)。


下面簡(jiǎn)要說(shuō)明附圖。
圖1是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例1的電路圖。
圖2是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例1的剖視圖。
圖3是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例1的剖視圖。
圖4是表示構(gòu)造例1的變形例1的電路圖。
圖5是表示構(gòu)造例1的變形例1的剖視圖。
圖6是表示構(gòu)造例1的變形例2的電路圖。
圖7是表示構(gòu)造例1的變形例2的剖視圖。
圖8是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例2的電路圖。
圖9是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例2的剖視圖。
圖10是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例2的剖視圖。
圖11是表示構(gòu)造例2的變形例1的剖視圖。
圖12是表示構(gòu)造例2的變形例1的平面圖。
圖13是表示構(gòu)造例2的變形例2的電路圖。
圖14是表示構(gòu)造例2的變形例2的剖視圖。
圖15是表示構(gòu)造例2的變形例3的電路圖。
圖16是表示構(gòu)造例2的變形例3的剖視圖。
圖17是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例3的電路圖。
圖18是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例3的剖視圖。
圖19是表示構(gòu)造例3的變形例1的電路圖。
圖20是表示構(gòu)造例3的變形例1的剖視圖。
圖21是表示構(gòu)造例3的變形例2的電路圖。
圖22是表示構(gòu)造例3的變形例2的剖視圖。
圖23是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例4的電路圖。
圖24是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例4的電路圖。
圖25是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例4的電路圖。
圖26是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例4的剖視圖。
圖27是表示構(gòu)造例4的變形例的剖視圖。
圖28是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例5的電路圖。
圖29是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例5的電路圖。
圖30是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例5的電路圖。
圖31是關(guān)于本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的構(gòu)造例5的剖視圖。
圖32是表示構(gòu)造例5的變形例的剖視圖。
圖33是表示構(gòu)造例1讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖34是表示構(gòu)造例1讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖35是表示構(gòu)造例1讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖36是表示構(gòu)造例2讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖37是表示構(gòu)造例2讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖38是表示構(gòu)造例2讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖39是表示構(gòu)造例3讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖40是表示構(gòu)造例3讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖41是表示構(gòu)造例3讀出動(dòng)作時(shí)的等價(jià)電路圖。
圖42是表示TMR元件的構(gòu)造例的圖。
圖43是表示TMR元件的構(gòu)造例的圖。
圖44是表TMR元件的構(gòu)造例的圖。
圖45是表示第一TMR元件的構(gòu)造例的圖。
圖46是表示第二TMR元件的構(gòu)造例的圖。
圖47是表示第三TMR元件的構(gòu)造例的圖。
圖48是表示第四TMR元件的構(gòu)造例的圖。
圖49是表示第一TMR元件的構(gòu)造例的圖。
圖50是表示第二TMR元件的構(gòu)造例的圖。
圖51是表示第三TMR元件的構(gòu)造例的圖。
圖52是表示第四TMR元件的構(gòu)造例的圖。
圖53是表示與本發(fā)明有關(guān)的讀出電路的電路例1的圖。
圖54是表示與本發(fā)明有關(guān)的讀出電路的電路例2的圖。
圖55是表示與本發(fā)明有關(guān)的讀出電路的電路例3的圖。
圖56是表示讀出放大器的一個(gè)例子的圖。
圖57是表示讀出放大器內(nèi)的差動(dòng)放大器的一個(gè)例子的圖。
圖58是表示讀出放大器內(nèi)的差動(dòng)放大器的其他例子的圖。
圖59是表示讀出放大器的其他例子的圖。
圖60是表示讀出電路內(nèi)的運(yùn)算放大器的一個(gè)例子的圖。
圖61是表示讀出電路內(nèi)的運(yùn)算放大器的其他例子的圖。
圖62是表示附加電流生成部的一個(gè)例子的電路圖。
圖63是表示與本發(fā)明有關(guān)的讀出電路的電路例4的圖。
圖64是表示判定第四TMR元件的數(shù)據(jù)值的邏輯電路的圖。
圖65是表示判定第三TMR元件的數(shù)據(jù)值的邏輯電路的圖。
圖66是表示判定第二TMR元件的數(shù)據(jù)值的邏輯電路的圖。
圖67是表示判定第一TMR元件的數(shù)據(jù)值的邏輯電路的圖。
圖68是表示寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器(sinker)的電路例的圖。
圖69是表示寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的電路例的圖。
圖70是表示讀出字線(xiàn)驅(qū)動(dòng)器的電路例的圖。
圖71是表示列解碼器的電路例的圖。
圖72是表示寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的電路例的圖。
圖73是表示寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的電路例的圖。
圖74是表示對(duì)于寫(xiě)入線(xiàn)對(duì)稱(chēng)配置的TMR元件的圖。
圖75是表示對(duì)于寫(xiě)入線(xiàn)對(duì)稱(chēng)配置的TMR元件的圖。
圖76是表示對(duì)于寫(xiě)入線(xiàn)對(duì)稱(chēng)配置的TMR元件的圖。
圖77是表示對(duì)于寫(xiě)入線(xiàn)對(duì)稱(chēng)配置的TMR元件的圖。
圖78是表示對(duì)于寫(xiě)入線(xiàn)對(duì)稱(chēng)配置的TMR元件的圖。
圖79是表示對(duì)于寫(xiě)入線(xiàn)對(duì)稱(chēng)配置的TMR元件的圖。
圖80是表示寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的電路例的圖。
圖81是表示適用了本發(fā)明的制造方法1的器件構(gòu)造。
圖82是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖83是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖84是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖85是表示沿著圖84的LXXXV-LXXXV線(xiàn)的剖視圖。
圖86是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖87是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖88是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖89是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖90是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖91是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖92是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖93是表示沿著圖92的XCIII-XCIII線(xiàn)的剖視圖。
圖94是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖95是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖96是表示沿著圖95的XCVI-XCVI線(xiàn)的剖視圖。
圖97是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖98是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖99是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖100是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖101是表示沿著圖100的CI-CI線(xiàn)的剖視圖。
圖102是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖103是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖104是表示沿著圖103的CIV-CIV線(xiàn)的剖視圖。
圖105是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖106是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖107是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖108是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖109是表示沿著圖108的CIX-CIX線(xiàn)的剖視圖。
圖110是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖111是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖112是表示沿著圖111的CXII-CXII線(xiàn)的剖視圖。
圖113是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖114是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖115是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖116是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖117是表示沿著圖116的CXVII-CXVII線(xiàn)的剖視圖。
圖118是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖119是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖120是表示沿著圖119的CXX-CXX線(xiàn)的剖視圖。
圖121是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖122是表示本發(fā)明的制造方法1的一個(gè)步驟的剖視圖。
圖123是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖124是表示沿著圖123的CXXIV-CXXIV線(xiàn)的剖視圖。
圖125是表示本發(fā)明的制造方法1的一個(gè)步驟的平面圖。
圖126是表示沿著圖125的CXXVI-CXXVI線(xiàn)的剖視圖。
圖127是表示適用了本發(fā)明的制造方法2的器件構(gòu)造的圖。
圖128是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖129是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖130是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖131是表示沿著圖130的CXXXI-CXXXI線(xiàn)的剖視圖。
圖132是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖133是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖134是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖135是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖136是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖137是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖138是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖139是表示沿著圖138的CXXXIX-CXXXIX線(xiàn)的剖視圖。
圖140是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖141是表示沿著圖140的CXLI-CXLI線(xiàn)的剖視圖。
圖142是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖143是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖144是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖145是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖146是表示沿著圖145的CXLVI-CXLVI線(xiàn)的剖視圖。
圖147是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖148是表示沿著圖147的CXLVIII-CXLVIII線(xiàn)的剖視圖。
圖149是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖150是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖151是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖152是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖153是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖154是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖155是表示沿著圖154的CLV-CLV線(xiàn)的剖視圖。
圖156是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖157是表示沿著圖156的CLVII-CLVII線(xiàn)的剖視圖。
圖158是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖159是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖160是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖161是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖162是表示沿著圖161的CLXII-CLXII線(xiàn)的剖視圖。
圖163是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖164是表示沿著圖163的CLXIV-CLXIV線(xiàn)的剖視圖。
圖165是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖166是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖167是表示本發(fā)明的制造方法2的一個(gè)步驟的剖視圖。
圖168是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖169是表示沿著圖168的CLXIX-CLXIX線(xiàn)的剖視圖。
圖170是表示本發(fā)明的制造方法2的一個(gè)步驟的平面圖。
圖171是表示沿著圖170的CLXXVI-CLXXVI線(xiàn)的剖視圖。
圖172是表示適用了本發(fā)明的制造方法3的器件構(gòu)造的圖。
圖173是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖174是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖175是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖176是表示沿著圖175的CLXXVI-CLXXVI線(xiàn)的剖視圖。
圖177是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖178是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖179是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖180是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖181是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖182是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖183是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖184是表示沿著圖183的CLXXXIV-CLXXXIV線(xiàn)的剖視圖。
圖185是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖186是表示沿著圖185的CLXXXVI-CLXXXVI線(xiàn)的剖視圖。
圖187是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖188是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖189是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖190是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖191是表示沿著圖190的CXCI-CXCI線(xiàn)的剖視圖。
圖192是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖193是表示沿著圖192的CXCIII-CXCIII線(xiàn)的剖視圖。
圖194是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖195是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖196是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖197是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖198是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖199是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖200是表示沿著圖199的CC-CC線(xiàn)的剖視圖。
圖201是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖202是表示沿著圖201的CCII-CCII線(xiàn)的剖視圖。
圖203是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖204是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖205是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖206是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖207是表示沿著圖206的CCVII-CCVII線(xiàn)的剖視圖。
圖208是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖209是表示沿著圖208的CCIX-CCIX線(xiàn)的剖視圖。
圖210是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖211是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖212是表示本發(fā)明的制造方法3的一個(gè)步驟的剖視圖。
圖213是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖214是表示沿著圖213的CCXIV-CCXIV線(xiàn)的剖視圖。
圖215是表示本發(fā)明的制造方法3的一個(gè)步驟的平面圖。
圖216是表示沿著圖215的CCXVI-CCXVI線(xiàn)的剖視圖。
圖217是表示變更了構(gòu)造例1的一部分的構(gòu)造例的電路圖。
圖218是表示變更了構(gòu)造例1的一部分的構(gòu)造例的電路圖。
圖219是表示變更了構(gòu)造例2的一部分的構(gòu)造例的電路圖。
圖220是表示變更了構(gòu)造例2的一部分的構(gòu)造例的電路圖。
圖221是表示變更了構(gòu)造例3的一部分的構(gòu)造例的電路圖。
圖222是表示變更了構(gòu)造例3的一部分的構(gòu)造例的電路圖。
圖223是表示變更了構(gòu)造例4的一部分的構(gòu)造例的電路圖。
圖224是表示變更了構(gòu)造例4的一部分的構(gòu)造例的電路圖。
圖225是表示變更了構(gòu)造例4的一部分的構(gòu)造例的電路圖。
圖226是表示變更了構(gòu)造例5的一部分的構(gòu)造例的電路圖。
圖227是表示變更了構(gòu)造例5的一部分的構(gòu)造例的電路圖。
圖228是表示變更了構(gòu)造例5的一部分的構(gòu)造例的電路圖。
具體實(shí)施例方式
下面，將參照附圖對(duì)本發(fā)明一個(gè)方面的磁隨機(jī)存取存儲(chǔ)器加以詳細(xì)說(shuō)明。
1.單元陣列構(gòu)造首先，下面將對(duì)本發(fā)明一個(gè)方面的磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造加以詳細(xì)說(shuō)明。
(1)構(gòu)造例1構(gòu)造例1涉及串聯(lián)了層疊為多級(jí)的多個(gè)TMR元件的單元陣列構(gòu)造。
①電路構(gòu)造首先，就電路構(gòu)造加以說(shuō)明。
圖1表示了作為本發(fā)明的構(gòu)造例1的磁隨機(jī)存取存儲(chǔ)器的主要部分。
存儲(chǔ)單元陣列11具有在X方向、Y方向、Z方向配置為陣列狀的多個(gè)TMR元件12。這里，Z方向是指與X方向以及Y方向正交的垂直于紙面的方向。
在本例中，存儲(chǔ)單元陣列11具有由配置在X方向的j+1個(gè)TMR元件12、配置在Y方向的n+1個(gè)TMR元件12、層疊在Z方向的四個(gè)TMR元件12構(gòu)成的單元陣列構(gòu)造。層疊在Z方向的TMR元件12的數(shù)量在本例中為四個(gè)，但是該數(shù)量只要為多個(gè)，是多少都可以。
層疊在Z方向的四個(gè)TMR元件12彼此串聯(lián)，構(gòu)成一個(gè)塊BKik(i＝0，1，…i，k＝0，1，…n)。塊BKik內(nèi)的四個(gè)TMR元件12實(shí)際上在垂直于紙面的方向(Z方向)彼此重合。
塊BKik內(nèi)的四個(gè)TMR元件12的一端通過(guò)讀出選擇開(kāi)關(guān)(MOS晶體管)RSW，連接在接地點(diǎn)上。
在本例中，由配置在X方向的j+1個(gè)塊BKik構(gòu)成了一行。存儲(chǔ)單元陣列11具有n+1行。另外，由配置在Y方向的n+1個(gè)塊BKik構(gòu)成了一列。存儲(chǔ)單元陣列11具有j+1列。
在構(gòu)成塊BKik的四個(gè)TMR元件12的附近，配置了在X方向延伸，并且在Z方向?qū)盈B的多條(在本例中為3條)寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2。其中，n是行的號(hào)碼，n＝0，1，2…。
關(guān)于在X方向延伸的寫(xiě)入字線(xiàn)，例如如圖217所示，在一行內(nèi)的一級(jí)中可配置一條寫(xiě)入字線(xiàn)。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量為四條(WWL4n、WWL4n+1、WWL4n+2、WWL4n+3)，即與層疊TMR元件12的級(jí)數(shù)相同。
另外，關(guān)于在Y方向延伸的寫(xiě)入位線(xiàn)，例如如圖217所示，在一列內(nèi)的一級(jí)中可配置一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為四條(BLj0、BLj1、BLj2、BLj3)，即與層疊TMR元件12的級(jí)數(shù)相同。
可是，在本例中，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的至少一條為兩個(gè)TMR元件(上級(jí)的TMR元件和下級(jí)的TMR元件)所共有。具體而言，在本例中，寫(xiě)入字線(xiàn)WWL3n+1被第二級(jí)和第三級(jí)的TMR元件共有。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量減少，能實(shí)現(xiàn)TMR元件12正下方絕緣膜的平坦化和制造成本的下降。
如果從塊構(gòu)造考慮，則如圖218所示，第一級(jí)和第二級(jí)的TMR元件能共有一條寫(xiě)入字線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入字線(xiàn)。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量可為兩條(WWL2n、WWL2n+1)。
盡管如此，在本例中，之所以在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量為三條，是因?yàn)榭紤]到在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的位置。
即在本例中，在第一級(jí)的TMR元件12和第二級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)的TMR元件12和第四級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj1。
結(jié)果，關(guān)于在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)，第一級(jí)和第二級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為兩條。
須指出的是，因?yàn)樵趫D1中未立體地描繪TMR元件12，所以描繪成兩條寫(xiě)入位線(xiàn)BLj0、BLj1夾著塊Bjn內(nèi)的四個(gè)TMR元件12，但是，實(shí)際上如上所述，在第一級(jí)TMR元件和第二級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)TMR元件和第四級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj1。
關(guān)于塊內(nèi)的TMR元件及其附近的具體構(gòu)造，將在后面的器件構(gòu)造的說(shuō)明中加以描述。
在X方向延伸的寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
讀出選擇開(kāi)關(guān)RSW的柵極連接在讀出字線(xiàn)RWLn(n＝0，1，2…)上。一條讀出字線(xiàn)RWLn對(duì)應(yīng)于一列內(nèi)的一個(gè)塊BKjk，并且，在配置在X方向的多個(gè)塊BKjk中是公用的。
例如，當(dāng)一列由四個(gè)塊構(gòu)成時(shí)，讀出字線(xiàn)RWLn的數(shù)量為四條。讀出字線(xiàn)RWLn在X方向延伸，它的一端連接在讀出字線(xiàn)驅(qū)動(dòng)器23B-n上。
行解碼器25-n在寫(xiě)入動(dòng)作時(shí)，根據(jù)行地址信號(hào)選擇寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2中的一條。寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n向選擇的寫(xiě)入字線(xiàn)供給寫(xiě)入電流。寫(xiě)入電流流入選擇的寫(xiě)入字線(xiàn)，被寫(xiě)入字線(xiàn)吸收器24-n吸收。
行解碼器25-n在讀出動(dòng)作時(shí)，例如根據(jù)高位行地址信號(hào)，選擇一行內(nèi)的塊。讀出字線(xiàn)驅(qū)動(dòng)器23B-n向連接在選擇的塊BK上的讀出字線(xiàn)RWLn供給讀出字線(xiàn)電壓。在選擇的塊BK中，因?yàn)樽x出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)，所以讀出電流經(jīng)由選擇的塊BK內(nèi)的多個(gè)TMR元件流向接地點(diǎn)。
塊BKik內(nèi)的四個(gè)TMR元件12的另一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的一端通過(guò)列選擇開(kāi)關(guān)(MOS晶體管)SWA連接在公共數(shù)據(jù)線(xiàn)28上。公共數(shù)據(jù)線(xiàn)28連接在讀出電路(包含讀出放大器)29B上。
寫(xiě)入位線(xiàn)BLj0、BLj1的一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊29A上。
寫(xiě)入位線(xiàn)BLj0、BLj1的另一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊31上。
在列選擇開(kāi)關(guān)SWA的柵極輸入了列選擇線(xiàn)信號(hào)CSLj(j＝0，1，…)。列解碼器32輸出列選擇線(xiàn)信號(hào)CSLj。
在本例的磁隨機(jī)存取存儲(chǔ)器中，一列由多個(gè)塊構(gòu)成，以塊單位進(jìn)行讀出。另外，一塊由層疊為多級(jí)，彼此串聯(lián)的多個(gè)TMR元件構(gòu)成。
根據(jù)這樣的單元陣列構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上三維地配置了TMR元件，并且可以用一個(gè)MOS晶體管(讀出選擇開(kāi)關(guān))對(duì)應(yīng)多個(gè)TMR元件，所以作為結(jié)果，能有助于增大存儲(chǔ)器的容量。
②器件構(gòu)造下面，就器件構(gòu)造加以說(shuō)明。
圖2和圖3表示了作為本發(fā)明的構(gòu)造例1的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖2表示磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面，圖3表示了磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的X方向的剖面。在圖2和圖3所示的要素，為了與圖1的電路的要素取得對(duì)應(yīng)，采用了與圖1相同的符號(hào)。
在半導(dǎo)體襯底41的表面區(qū)域上，配置了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。讀出選擇開(kāi)關(guān)RSW的源極通過(guò)源線(xiàn)SL連接到接地點(diǎn)。源線(xiàn)SL例如在X方向延伸為一條直線(xiàn)。
讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵極成為讀出字線(xiàn)RWLn。讀出字線(xiàn)RWLn在X方向延伸。在讀出選擇開(kāi)關(guān)RSW上層疊了四個(gè)TMR元件(MTJ(磁隧道結(jié))元件)MTJ1、MTJ2、MTJ3、MTJ4。
TMR元件MTJ1、MTJ2、MTJ3、MTJ4分別配置在下部電極41A1、41A2、41A3、41A4與上部電極41B1、41B2、41B3、41B4之間。接觸栓塞42B、42C、42D、42E、42F把四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4彼此串聯(lián)。
最下級(jí)的TMR元件MTJ1的下部電極41A1通過(guò)接觸栓塞42A、42B以及中間層43，連接到讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的漏極上。最上級(jí)的TMR元件MTJ4的上部電極41B4通過(guò)接觸栓塞42F，連接到在Y方向延伸的讀出位線(xiàn)BLj上。
寫(xiě)入字線(xiàn)WWL3n配置在TMR元件MTJ1的正下方，寫(xiě)入字線(xiàn)WWL3n+1配置在TMR元件MTJ2和TMR元件MTJ3之間，寫(xiě)入字線(xiàn)WWL3n+2配置在TMR元件MTJ4的正上方。寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2在X方向延伸。
寫(xiě)入位線(xiàn)BLj0配置在TMR元件MTJ1和TMR元件MTJ2之間，寫(xiě)入位線(xiàn)BLj1配置在TMR元件MTJ3和TMR元件MTJ4之間。寫(xiě)入位線(xiàn)BLj0、BLj1在Y方向延伸。
根據(jù)這樣的器件構(gòu)造，對(duì)于一個(gè)讀出選擇開(kāi)關(guān)RSW設(shè)置了多個(gè)(在本例中，為四個(gè))TMR元件MTJ1、MTJ2、MTJ3、MTJ4。另外，這些TMR元件MTJ1、MTJ2、MTJ3、MTJ4層疊在讀出選擇開(kāi)關(guān)RSW上，并且彼此串聯(lián)。
另外，這時(shí)，讀出位線(xiàn)BLj例如可以在最上層只設(shè)置一條。另外，對(duì)于寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2以及寫(xiě)入位線(xiàn)BLj0、BLj1的至少一條，可以由兩個(gè)TMR元件共有。
因此，根據(jù)這樣的器件構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上能以高密度配置TMR元件，所以有助于增大存儲(chǔ)器容量。另外，因?yàn)槟軠p少配置在TMR元件的陣列內(nèi)的布線(xiàn)(寫(xiě)入字線(xiàn)、寫(xiě)入位線(xiàn)、讀出位線(xiàn)等)的數(shù)量，所以能實(shí)現(xiàn)TMR元件正下方絕緣膜的平坦化，能提高TMR元件的特性。
③變形例下面就構(gòu)造例1的變形例加以說(shuō)明。
圖4和圖5表示了構(gòu)造例1的變形例1。
圖4的電路圖對(duì)應(yīng)于圖1的電路圖，另外，圖5的器件構(gòu)造的剖視圖對(duì)應(yīng)于圖2的器件構(gòu)造的剖視圖。本例的構(gòu)造與圖1～圖3的構(gòu)造的不同點(diǎn)在于實(shí)現(xiàn)讀出選擇開(kāi)關(guān)的元件。
即在圖1～圖3的構(gòu)造中，讀出選擇開(kāi)關(guān)由MOS晶體管構(gòu)成。而在本構(gòu)造中，讀出選擇開(kāi)關(guān)由二極管DI構(gòu)成。伴隨著此，讀出字線(xiàn)RWL0、…RWLn連接在二極管DI的陰極上。
當(dāng)采用本例的構(gòu)造時(shí)，在讀出動(dòng)作時(shí)，選擇的行的讀出字線(xiàn)RWLi設(shè)定為“L”即接地電位。這時(shí)，讀出電流流向構(gòu)成選擇的行的塊的多個(gè)TMR元件。
圖6和圖7表示了構(gòu)造例1的變形例2。
圖6的電路圖對(duì)應(yīng)于圖1的電路圖，另外，圖7的器件構(gòu)造的剖視圖對(duì)應(yīng)于圖2的器件構(gòu)造的剖視圖。本例的構(gòu)造與圖1～圖3的構(gòu)造的不同點(diǎn)在于構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管的種類(lèi)。
即在圖1～圖3的構(gòu)造中，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管是MOS晶體管。而在本例中，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管變?yōu)殡p極晶體管。
當(dāng)為本例的構(gòu)造時(shí)，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管的全部可以是雙極晶體管，也可以是其一部分為雙極晶體管。
(2)構(gòu)造例2構(gòu)造例2涉及并聯(lián)了層疊為多級(jí)的多個(gè)TMR元件的單元陣列構(gòu)造。
①電路構(gòu)造首先，就電路構(gòu)造加以說(shuō)明。
圖8表示了作為本發(fā)明的構(gòu)造例2的磁隨機(jī)存取存儲(chǔ)器的主要部分。
存儲(chǔ)單元陣列11具有在X方向、Y方向、Z方向配置為陣列狀的多個(gè)TMR元件12。這里，Z方向是指與X方向以及Y方向正交的垂直于紙面的方向。
存儲(chǔ)單元陣列11具有由配置在X方向的j+1個(gè)TMR元件12、配置在Y方向的n+1個(gè)TMR元件12、層疊在Z方向的四個(gè)TMR元件12構(gòu)成的單元陣列構(gòu)造。層疊在Z方向的TMR元件12的數(shù)量在本例中為四個(gè)，但是該數(shù)量只要為多個(gè)，是多少都可以。
層疊在Z方向的四個(gè)TMR元件12彼此并聯(lián)，構(gòu)成一個(gè)塊BKik(i＝0，1，…j，k＝0，1，…n)。塊BKik內(nèi)的四個(gè)TMR元件12實(shí)際上在垂直于紙面的方向(Z方向)彼此重合。
塊BKik內(nèi)的四個(gè)TMR元件12的一端通過(guò)讀出選擇開(kāi)關(guān)(MOS晶體管)RSW，連接在接地點(diǎn)上。
在本例中，由配置在X方向的j+1個(gè)塊BKik構(gòu)成了一行。存儲(chǔ)單元陣列11具有n+1行。另外，由配置在Y方向的n+1個(gè)塊BKik構(gòu)成了一列。存儲(chǔ)單元陣列11具有j+1列。
在構(gòu)成塊BKik的四個(gè)TMR元件12的附近，配置了在X方向延伸，并且在Z方向?qū)盈B的多條(在本例中為3條)寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2。其中，n是行的號(hào)碼，n＝0，1，2…。
關(guān)于在X方向延伸的寫(xiě)入字線(xiàn)，例如如圖219所示，在一行內(nèi)的一級(jí)中可配置一條寫(xiě)入字線(xiàn)。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量為四條(WWL4n、WWL4n+1、WWL4n+2、WWL4n+3)，即與層疊TMR元件12的級(jí)數(shù)相同。
另外，關(guān)于在Y方向延伸的寫(xiě)入位線(xiàn)，例如如圖219所示，在一列內(nèi)的一級(jí)中可配置一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為四條(BLj0、BLi1、BLj2、BLj3)，即與層疊TMR元件12的級(jí)數(shù)相同。
可是，在本例中，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的至少一條為兩個(gè)TMR元件(上級(jí)的TMR元件和下級(jí)的TMR元件)所共有。具體而言，在本例中，寫(xiě)入字線(xiàn)WWL3n+1被第二級(jí)和第三級(jí)的TMR元件共有。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量減少，能實(shí)現(xiàn)TMR元件12正下方絕緣膜的平坦化和制造成本的下降。
如果從塊構(gòu)造考慮，則如圖220所示，則第一級(jí)和第二級(jí)的TMR元件能共有一條寫(xiě)入字線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入字線(xiàn)。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量能為兩條(WWL2n、WWL2n+1)。
盡管如此，在本例中，之所以在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量為三條，是因?yàn)榭紤]到在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的位置。
即在本例中，在第一級(jí)的TMR元件12和第二級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)的TMR元件12和第四級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj1。
結(jié)果，關(guān)于在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)，第一級(jí)和第二級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為兩條。
須指出的是，因?yàn)樵趫D8中未立體地描繪TMR元件12，所以描繪成兩條寫(xiě)入位線(xiàn)BLj0、BLj1與塊Bjn內(nèi)的四個(gè)TMR元件12交叉，但是，實(shí)際上如上所述，在第一級(jí)TMR元件和第二級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)TMR元件和第四級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj1。
關(guān)于塊內(nèi)的TMR元件及其附近的具體構(gòu)造，將在后面的器件構(gòu)造的說(shuō)明中加以描述。
在X方向延伸的寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
讀出選擇開(kāi)關(guān)RSW的柵極連接在讀出字線(xiàn)RWLn(n＝0，1，2…)上。一條讀出字線(xiàn)RWLn對(duì)應(yīng)于一列內(nèi)的一個(gè)塊BKjk，并且，在配置在X方向的多個(gè)塊BKjk中是公用的。
例如，當(dāng)一列由四個(gè)塊構(gòu)成時(shí)，讀出字線(xiàn)RWLn的數(shù)量為四條。讀出字線(xiàn)RWLn在X方向延伸，它的一端連接在讀出字線(xiàn)驅(qū)動(dòng)器23B-n上。
行解碼器25-n在寫(xiě)入動(dòng)作時(shí)，根據(jù)行地址信號(hào)選擇寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2中的一條。寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n向選擇的寫(xiě)入字線(xiàn)供給寫(xiě)入電流。寫(xiě)入電流流入選擇的寫(xiě)入字線(xiàn)，被寫(xiě)入字線(xiàn)吸收器24-n吸收。
行解碼器25-n在讀出動(dòng)作時(shí)，例如根據(jù)高位行地址信號(hào)，選擇一行內(nèi)的塊。讀出字線(xiàn)驅(qū)動(dòng)器23B-n向連接在選擇的塊BK上的讀出字線(xiàn)RWLn供給讀出字線(xiàn)電壓。在選擇的塊BK中，因?yàn)樽x出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)，所以讀出電流經(jīng)由選擇的塊BK內(nèi)的多個(gè)TMR元件，流向接地點(diǎn)。
塊BKik內(nèi)的四個(gè)TMR元件12的另一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的一端通過(guò)列選擇開(kāi)關(guān)(MOS晶體管)SWA連接在公共數(shù)據(jù)線(xiàn)28上。公共數(shù)據(jù)線(xiàn)28連接在讀出電路(包含讀出放大器)29B上。
寫(xiě)入位線(xiàn)BLj0、BLj1的一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊29A上。
寫(xiě)入位線(xiàn)BLj0、BLj1的另一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊31上。
在列選擇開(kāi)關(guān)SWA的柵極輸入了列選擇線(xiàn)信號(hào)CSLj(j＝0，1，…)。列解碼器32輸出列選擇線(xiàn)信號(hào)CSLj。
在本例的磁隨機(jī)存取存儲(chǔ)器中，一列由多個(gè)塊構(gòu)成，以塊單位進(jìn)行讀出。另外，一塊由層疊為多級(jí)，并且彼此并聯(lián)的多個(gè)TMR元件構(gòu)成。
根據(jù)這樣的單元陣列構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上三維地配置了TMR元件，并且可以用一個(gè)MOS晶體管(讀出選擇開(kāi)關(guān))對(duì)應(yīng)多個(gè)TMR元件，所以作為結(jié)果，能有助于增大存儲(chǔ)器的容量。
②器件構(gòu)造下面，就器件構(gòu)造加以說(shuō)明。
圖9和圖10表示了作為本發(fā)明的構(gòu)造例2的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖9表示磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面，圖10表示了磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的X方向的剖面。在圖9和圖10所示的要素，為了與圖8的電路的要素取得對(duì)應(yīng)，采用了與圖8相同的符號(hào)。
在半導(dǎo)體襯底41的表面區(qū)域上，配置了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。讀出選擇開(kāi)關(guān)RSW的源極通過(guò)源線(xiàn)SL連接到接地點(diǎn)。源線(xiàn)SL例如在X方向延伸為一條直線(xiàn)。
讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵極成為讀出字線(xiàn)RWLn。讀出字線(xiàn)RWLn在X方向延伸。在讀出選擇開(kāi)關(guān)RSW上層疊了四個(gè)TMR元件(MTJ(磁隧道結(jié))元件)MTJ1、MTJ2、MTJ3、MTJ4。
TMR元件MTJ1、MTJ2、MTJ3、MTJ4分別配置在下部電極41A1、41A2、41A3、41A4與上部電極41B1、41B2、41B3、41B4之間。接觸栓塞42C1、42C2、42D1、42D2、42E1、42E2把四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4彼此并聯(lián)。
最下級(jí)的TMR元件MTJ1的下部電極41A1通過(guò)接觸栓塞42A、42B以及中間層43，連接到讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的漏極上。最上級(jí)的TMR元件MTJ4的上部電極41B4通過(guò)接觸栓塞42F，連接到在Y方向延伸的讀出位線(xiàn)BLj上。
寫(xiě)入字線(xiàn)WWL3n配置在TMR元件MTJ1的正下方，寫(xiě)入字線(xiàn)WWL3n+1配置在TMR元件MTJ2和TMR元件MTJ3之間，寫(xiě)入字線(xiàn)WWL3n+2配置在TMR元件MTJ4的正上方。寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2在X方向延伸。
寫(xiě)入位線(xiàn)BLj0配置在TMR元件MTJ1和TMR元件MTJ2之間，寫(xiě)入位線(xiàn)BLj1配置在TMR元件MTJ3和TMR元件MTJ4之間。寫(xiě)入位線(xiàn)BLj0、BLj1在Y方向延伸。
根據(jù)這樣的器件構(gòu)造，對(duì)于一個(gè)讀出選擇開(kāi)關(guān)RSW設(shè)置了多個(gè)(在本例中，為四個(gè))TMR元件MTJ1、MTJ2、MTJ3、MTJ4。另外，這些TMR元件MTJ1、MTJ2、MTJ3、MTJ4層疊在讀出選擇開(kāi)關(guān)RSW上，并且彼此并聯(lián)。
另外，這時(shí)，讀出位線(xiàn)BLj例如可以在最上層只設(shè)置一條。另外，對(duì)于寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2以及寫(xiě)入位線(xiàn)BLj0、BLj1的至少一條，可以由兩個(gè)TMR元件共有。
因此，根據(jù)這樣的器件構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上能以高密度配置TMR元件，所以有助于增大存儲(chǔ)器容量。另外，因?yàn)槟軠p少配置在TMR元件的陣列內(nèi)的布線(xiàn)(寫(xiě)入字線(xiàn)、寫(xiě)入位線(xiàn)、讀出位線(xiàn)等)的數(shù)量，所以能實(shí)現(xiàn)TMR元件正下方絕緣膜的平坦化，能提高TMR元件的特性。
③變形例下面就構(gòu)造例2的變形例加以說(shuō)明。
圖11表示了構(gòu)造例2的變形例1。
圖11對(duì)應(yīng)于圖9。本例的器件構(gòu)造與圖9的器件構(gòu)造的不同點(diǎn)在于層疊TMR元件MTJ1、MTJ2、MTJ3、MTJ4的位置。
即在圖9的器件構(gòu)造中，TMR元件MTJ1、MTJ2、MTJ3、MTJ4層疊在讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵電極即讀出字線(xiàn)RWLn的正上方。
這時(shí)，下部電極41A1、41A3以及上部電極41B2、41B4從TMR元件向一側(cè)擴(kuò)展，下部電極41A2、41A4以及上部電極41B1、41B3從TMR元件向另一側(cè)擴(kuò)展。另外，在TMR元件的兩側(cè)設(shè)置了對(duì)于下部電極和上部電極的接觸部。
而在本例的器件構(gòu)造中，TMR元件MTJ1、MTJ2、MTJ3、MTJ4層疊在連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的源極的源線(xiàn)SL的正上方。
這時(shí)，下部電極41A1、41A2、41A3、41A4以及上部電極41B1、41B2、41B3、41B4都從TMR元件向一側(cè)擴(kuò)展。另外，直在TMR元件的一側(cè)設(shè)置了對(duì)于下部電極和上部電極的接觸部。
圖12是用平面圖表示了在圖11的器件構(gòu)造中，TMR元件、下部電極和上部電極的位置關(guān)系。
在本例中，下部電極41A1、41A3以及上部電極41B2、41B4的形狀與下部電極41A2、41A4以及上部電極41B1、41B3的形狀不同。另外，下部電極41A1、41A3以及上部電極41B2、41B4的一部分即與下部電極41A2、41A4以及上部電極41B1、41B3重疊的部分被除去。
圖13和圖14表示了構(gòu)造例2的變形例2。
圖13的電路圖對(duì)應(yīng)于圖8的電路圖，另外，圖14的器件構(gòu)造的剖視圖對(duì)應(yīng)于圖9的器件構(gòu)造的剖視圖。本例的構(gòu)造與圖8～圖10的構(gòu)造的不同點(diǎn)在于實(shí)現(xiàn)讀出選擇開(kāi)關(guān)的元件。
即在圖8～圖10的構(gòu)造中，讀出選擇開(kāi)關(guān)由MOS晶體管構(gòu)成。而在本構(gòu)造中，讀出選擇開(kāi)關(guān)由二極管DI構(gòu)成。伴隨著此，讀出字線(xiàn)RWL0、…RWLn連接在二極管DI的陰極上。
當(dāng)采用本例的構(gòu)造時(shí)，在讀出動(dòng)作時(shí)，選擇的行的讀出字線(xiàn)RWLi設(shè)定為“L”即接地電位。這時(shí)，能使讀出電流流向構(gòu)成選擇的行的塊的串聯(lián)的多個(gè)TMR元件。
圖15和圖16表示了構(gòu)造例2的變形例3。
圖15的電路圖對(duì)應(yīng)于圖8的電路圖，另外，圖16的器件構(gòu)造的剖視圖對(duì)應(yīng)于圖9的器件構(gòu)造的剖視圖。本例的構(gòu)造與圖8～圖10的構(gòu)造的不同點(diǎn)在于構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管的種類(lèi)。
即在圖8～圖10的構(gòu)造中，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管是MOS晶體管。而在本例中，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管變?yōu)殡p極晶體管。
當(dāng)為本例的構(gòu)造時(shí)，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管的全部可以是雙極晶體管，也可以是其一部分為雙極晶體管。
(3)構(gòu)造例3構(gòu)造例3涉及串并聯(lián)了層疊為多級(jí)的多個(gè)TMR元件的單元陣列構(gòu)造。
①電路構(gòu)造首先，就電路構(gòu)造加以說(shuō)明。
圖17表示了作為本發(fā)明的構(gòu)造例3的磁隨機(jī)存取存儲(chǔ)器的主要部分。
存儲(chǔ)單元陣列11具有在X方向、Y方向、Z方向配置為陣列狀的多個(gè)TMR元件12。Z方向是指與X方向以及Y方向正交的垂直于紙面的方向。
存儲(chǔ)單元陣列11具有由配置在X方向的j+1個(gè)TMR元件12、配置在Y方向的n+1個(gè)TMR元件12、層疊在Z方向的四個(gè)TMR元件12構(gòu)成的單元陣列構(gòu)造。層疊在Z方向的TMR元件12的數(shù)量在本例中為四個(gè)，但是該數(shù)量只要為多個(gè)，是多少都可以。
層疊在Z方向的四個(gè)TMR元件12彼此串并聯(lián)，構(gòu)成一個(gè)塊BKik(i＝0，1，…j，k＝0，1，…n)。塊BKik內(nèi)的四個(gè)TMR元件12實(shí)際上在垂直于紙面的方向(Z方向)彼此重合。
這里，在本例中，當(dāng)塊Bkik內(nèi)的四個(gè)TMR元件12為第一～第四TMR元件時(shí)，第一和第二TMR元件并聯(lián)，第三和第四TMR元件并聯(lián)。而且，并聯(lián)的第一和第二TMR元件與并聯(lián)的第三和第四TMR元件彼此串聯(lián)。
塊BKik內(nèi)的四個(gè)TMR元件12的一端通過(guò)讀出選擇開(kāi)關(guān)(MOS晶體管)RSW，連接在接地點(diǎn)上。
在本例中，由配置在X方向的j+1個(gè)塊BKik構(gòu)成了一行。存儲(chǔ)單元陣列11具有n+1行。另外，由配置在Y方向的n+1個(gè)塊BKik構(gòu)成了一列。存儲(chǔ)單元陣列11具有j+1列。
在構(gòu)成塊BKik的四個(gè)TMR元件12的附近，配置了在X方向延伸，并且在Z方向?qū)盈B的多條(在本例中為3條)寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2。其中，n是行的號(hào)碼，n＝0，1，2…。
關(guān)于在X方向延伸的寫(xiě)入字線(xiàn)，例如如圖221所示，在一行內(nèi)的一級(jí)中可配置一條寫(xiě)入字線(xiàn)。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量為四條(WWL4n、WWL4n+1、WWL4n+2、WWL4n+3)，即與層疊TMR元件12的級(jí)數(shù)相同。
另外，關(guān)于在Y方向延伸的寫(xiě)入位線(xiàn)，例如如圖221所示，在一列內(nèi)的一級(jí)中可配置一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為四條(BLj0、BLj1、BLj2、BLj3)，即與層疊TMR元件12的級(jí)數(shù)相同。
可是，在本例中，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的至少一條為兩個(gè)TMR元件(上級(jí)的TMR元件和下級(jí)的TMR元件)所共有。具體而言，在本例中，寫(xiě)入字線(xiàn)WWL3n+1被第二級(jí)和第三級(jí)的TMR元件共有。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量減少，能實(shí)現(xiàn)TMR元件12的正下方絕緣膜平坦化和制造成本的下降。
如果從塊構(gòu)造考慮，則如圖222所示，則第一級(jí)和第二級(jí)的TMR元件能共有一條寫(xiě)入字線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入字線(xiàn)。這時(shí)，在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量能為兩條(WWL2n、WWL2n+1)。
盡管如此，在本例中，之所以在X方向延伸的一行內(nèi)的寫(xiě)入字線(xiàn)的數(shù)量為三條，是因?yàn)榭紤]到在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的位置。
即在本例中，在第一級(jí)的TMR元件12和第二級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)的TMR元件12和第四級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj1。
結(jié)果，關(guān)于在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)，第一級(jí)和第二級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為兩條。
須指出的是，因?yàn)樵趫D17中未立體地描繪TMR元件12，所以描繪成兩條寫(xiě)入位線(xiàn)BLj0、BLj1與塊Bjn內(nèi)的四個(gè)TMR元件12交叉，但是，實(shí)際上如上所述，在第一級(jí)TMR元件和第二級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)TMR元件和第四級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj1。
關(guān)于塊內(nèi)的TMR元件及其附近的具體構(gòu)造，將在后面的器件構(gòu)造的說(shuō)明中加以描述。
在X方向延伸的寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
讀出選擇開(kāi)關(guān)RSW的柵極連接在讀出字線(xiàn)RWLn(n＝0，1，2…)上。一條讀出字線(xiàn)RWLn對(duì)應(yīng)于一列內(nèi)的一個(gè)塊BKjk，并且，在配置在X方向的多個(gè)塊BKjk中是公用的。
例如，當(dāng)一列由四個(gè)塊構(gòu)成時(shí)，讀出字線(xiàn)RWLn的數(shù)量為四條。讀出字線(xiàn)RWLn在X方向延伸，它的一端連接在讀出字線(xiàn)驅(qū)動(dòng)器23B-n上。
行解碼器25-n在寫(xiě)入動(dòng)作時(shí)，根據(jù)行地址信號(hào)選擇寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2中的一條。寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n向選擇的寫(xiě)入字線(xiàn)供給寫(xiě)入電流。寫(xiě)入電流流入選擇的寫(xiě)入字線(xiàn)，被寫(xiě)入字線(xiàn)吸收器24-n吸收。
行解碼器25-n在讀出動(dòng)作時(shí)，例如根據(jù)高位行地址信號(hào)，選擇一行內(nèi)的塊。讀出字線(xiàn)驅(qū)動(dòng)器23B-n向連接在選擇的塊BK上的讀出字線(xiàn)RWLn供給讀出字線(xiàn)電壓。在選擇的塊BK中，因?yàn)樽x出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)，所以讀出電流經(jīng)由選擇的塊BK內(nèi)的多個(gè)TMR元件流向接地點(diǎn)。
塊BKik內(nèi)的四個(gè)TMR元件12的另一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的一端通過(guò)列選擇開(kāi)關(guān)(MOS晶體管)SWA連接在公共數(shù)據(jù)線(xiàn)28上。公共數(shù)據(jù)線(xiàn)28連接在讀出電路(包含讀出放大器)29B上。
寫(xiě)入位線(xiàn)BLj0、BLj1的一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊29A上。
寫(xiě)入位線(xiàn)BLj0、BLj1的另一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊31上。
在列選擇開(kāi)關(guān)SWA的柵極輸入了列選擇線(xiàn)信號(hào)CSLj(j＝0，1，…)。列解碼器32輸出列選擇線(xiàn)信號(hào)CSLj。
在本例的磁隨機(jī)存取存儲(chǔ)器中，一列由多個(gè)塊構(gòu)成，以塊單位進(jìn)行讀出。另外，一塊由層疊為多級(jí)，彼此串聯(lián)的多個(gè)TMR元件構(gòu)成。
根據(jù)這樣的單元陣列構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上三維地配置了TMR元件，并且可以用一個(gè)MOS晶體管(讀出選擇開(kāi)關(guān))對(duì)應(yīng)多個(gè)TMR元件，所以作為結(jié)果，能有助于增大存儲(chǔ)器的容量。
②器件構(gòu)造下面，就器件構(gòu)造加以說(shuō)明。
圖18表示了作為本發(fā)明的構(gòu)造例3的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖18表示磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面。在圖18所示的要素為了與圖17的電路的要素取得對(duì)應(yīng)，采用了與圖17相同的符號(hào)。
在半導(dǎo)體襯底41的表面區(qū)域上，配置了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。讀出選擇開(kāi)關(guān)RSW的源極通過(guò)源線(xiàn)SL連接到接地點(diǎn)。源線(xiàn)SL例如在X方向延伸為一條直線(xiàn)。
讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵極成為讀出字線(xiàn)RWLn。讀出字線(xiàn)RWLn在X方向延伸。在讀出選擇開(kāi)關(guān)RSW上層疊了四個(gè)TMR元件(MTJ(磁隧道結(jié))元件)MTJ1、MTJ2、MTJ3、MTJ4。
TMR元件MTJ1、MTJ2、MTJ3、MTJ4分別配置在下部電極41A1、41A2、41A3、41A4與上部電極41B1、41B2、41B3、41B4之間。接觸栓塞42C1、42C2、42D1、42E1、42E2把四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4彼此串并聯(lián)。
最下級(jí)的TMR元件MTJ1的下部電極41A1通過(guò)接觸栓塞42A、42B以及中間層43，連接到讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的漏極上。最上級(jí)的TMR元件MTJ4的上部電極41B4通過(guò)接觸栓塞42F，連接到在Y方向延伸的讀出位線(xiàn)BLj上。
寫(xiě)入字線(xiàn)WWL3n配置在TMR元件MTJ1的正下方，寫(xiě)入字線(xiàn)WWL3n+1配置在TMR元件MTJ2和TMR元件MTJ3之間，寫(xiě)入字線(xiàn)WWL3n+2配置在TMR元件MTJ4的正上方。寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2在X方向延伸。
寫(xiě)入位線(xiàn)BLj0配置在TMR元件MTJ1和TMR元件MTJ2之間，寫(xiě)入位線(xiàn)BLj1配置在TMR元件MTJ3和TMR元件MTJ4之間。寫(xiě)入位線(xiàn)BLj0、BLj1在Y方向延伸。
根據(jù)這樣的器件構(gòu)造，對(duì)于一個(gè)讀出選擇開(kāi)關(guān)RSW設(shè)置了多個(gè)(在本例中，為四個(gè))TMR元件MTJ1、MTJ2、MTJ3、MTJ4。另外，這些TMR元件MTJ1、MTJ2、MTJ3、MTJ4層疊在讀出選擇開(kāi)關(guān)RSW上，并且彼此串并聯(lián)。
另外，這時(shí)，讀出位線(xiàn)BLj例如可以在最上層只設(shè)置一條。另外，對(duì)于寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2以及寫(xiě)入位線(xiàn)BLj0、BLj1的至少一條，可以由兩個(gè)TMR元件共有。
因此，根據(jù)這樣的器件構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上能以高密度配置TMR元件，所以有助于增大存儲(chǔ)器容量。另外，因?yàn)槟軠p少配置在TMR元件的陣列內(nèi)的布線(xiàn)(寫(xiě)入字線(xiàn)、寫(xiě)入位線(xiàn)、讀出位線(xiàn)等)的數(shù)量，所以能實(shí)現(xiàn)TMR元件正下方絕緣膜的平坦化，能提高TMR元件的特性。
③變形例下面就構(gòu)造例3的變形例加以說(shuō)明。
圖19和圖20表示了構(gòu)造例3的變形例1。
圖19的電路圖對(duì)應(yīng)于圖17的電路圖，另外，圖20的器件構(gòu)造的剖視圖對(duì)應(yīng)于圖18的器件構(gòu)造的剖視圖。本例的構(gòu)造與圖17以及圖18的構(gòu)造的不同點(diǎn)在于實(shí)現(xiàn)讀出選擇開(kāi)關(guān)的元件。
即在圖17和圖18的構(gòu)造中，讀出選擇開(kāi)關(guān)由MOS晶體管構(gòu)成。而在本構(gòu)造中，讀出選擇開(kāi)關(guān)由二極管DI構(gòu)成。伴隨著此，讀出字線(xiàn)RWL0、…RWLn連接在二極管DI的陰極上。
當(dāng)采用本例的構(gòu)造時(shí)，在讀出動(dòng)作時(shí)，選擇的行的讀出字線(xiàn)RWLi設(shè)定為“L”即接地電位。這時(shí)，讀出電流流向構(gòu)成選擇的行的塊的串聯(lián)的多個(gè)TMR元件。
圖21和圖22表示了構(gòu)造例3的變形例2。
圖21的電路圖對(duì)應(yīng)于圖17的電路圖，另外，圖22的器件構(gòu)造的剖視圖對(duì)應(yīng)于圖18的器件構(gòu)造的剖視圖。本例的構(gòu)造與圖17以及圖18的構(gòu)造的不同點(diǎn)在于構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管的種類(lèi)。
即在圖17和圖18的構(gòu)造中，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管是MOS晶體管。而在本例中，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管變?yōu)殡p極晶體管。
當(dāng)為本例的構(gòu)造時(shí)，構(gòu)成存儲(chǔ)單元陣列11及其外部電路的晶體管的全部可以是雙極晶體管，也可以是其一部分為雙極晶體管。
(2)構(gòu)造例4構(gòu)造例4是構(gòu)造例1～3的改良例。構(gòu)造例4能與構(gòu)造例1～3組合使用。
構(gòu)造例4的特征在于通過(guò)使在存儲(chǔ)單元陣列的Y方向延伸的一行內(nèi)的寫(xiě)入線(xiàn)為折疊構(gòu)造(曲折構(gòu)造)或并聯(lián)構(gòu)造，使一行內(nèi)的寫(xiě)入線(xiàn)的數(shù)量實(shí)質(zhì)上為一條。
根據(jù)這樣的構(gòu)造，因?yàn)槟軠p少連接在一行內(nèi)的寫(xiě)入線(xiàn)上的寫(xiě)入驅(qū)動(dòng)器/吸收器的數(shù)量，所以能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本的下降。
①電路構(gòu)造首先，就電路構(gòu)造加以說(shuō)明。
圖23～圖25表示了作為本發(fā)明的構(gòu)造例4的磁隨機(jī)存取存儲(chǔ)器的主要部分。
圖23是把構(gòu)造例4適用于圖1的構(gòu)造例1中的例子，圖24是把構(gòu)造例4適用于圖8的構(gòu)造例2中的例子，圖25是把構(gòu)造例4適用于圖17的構(gòu)造例3中的例子。
存儲(chǔ)單元陣列11具有在X方向、Y方向、Z方向配置為陣列狀的多個(gè)TMR元件12。Z方向是指與X方向以及Y方向正交的垂直于紙面的方向。
存儲(chǔ)單元陣列11具有由配置在X方向的j+1個(gè)TMR元件12、配置在Y方向的n+1個(gè)TMR元件12、層疊在Z方向的四個(gè)TMR元件12構(gòu)成的單元陣列構(gòu)造。層疊在Z方向的TMR元件12的數(shù)量在本例中為四個(gè)，但是該數(shù)量只要為多個(gè)，是多少都可以。
層疊在Z方向的四個(gè)TMR元件12彼此串聯(lián)(圖23)、并聯(lián)(圖24)或串并聯(lián)(圖25)，構(gòu)成一個(gè)塊BKik(i＝0，1，…j，k＝0，1，…n)。塊BKik內(nèi)的四個(gè)TMR元件12實(shí)際上在垂直于紙面的方向(Z方向)彼此重合。
塊BKik內(nèi)的四個(gè)TMR元件12的一端通過(guò)讀出選擇開(kāi)關(guān)(MOS晶體管)RSW，連接在接地點(diǎn)上。
在本例中，由配置在X方向的j+1個(gè)塊BKik構(gòu)成了一行。存儲(chǔ)單元陣列11具有n+1行。另外，由配置在Y方向的n+1個(gè)塊BKik構(gòu)成了一列。存儲(chǔ)單元陣列11具有j+1列。
在構(gòu)成塊BKik的四個(gè)TMR元件12的附近，配置了在X方向延伸，并且在Z方向?qū)盈B的多條寫(xiě)入字線(xiàn)。另外，這些寫(xiě)入字線(xiàn)在存儲(chǔ)單元陣列11的端部彼此串聯(lián)，構(gòu)成一條寫(xiě)入字線(xiàn)WWLn。整體上，曲折配置了寫(xiě)入字線(xiàn)WWLn，使其穿過(guò)存儲(chǔ)單元陣列11的內(nèi)部。
把這樣的寫(xiě)入字線(xiàn)的構(gòu)造稱(chēng)作折疊構(gòu)造(或曲折構(gòu)造)。
根據(jù)折疊構(gòu)造(或曲折構(gòu)造)，因?yàn)橐恍袃?nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入字線(xiàn)WWLn，所以能減少構(gòu)成連接在一行內(nèi)的寫(xiě)入字線(xiàn)WWLn上的寫(xiě)入驅(qū)動(dòng)器/吸收器23A-n、24-n的元件數(shù)量。因此，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
如果從塊構(gòu)造考慮，則如圖223～圖225所示，如果在第一級(jí)和第二級(jí)的TMR元件之間以及第三級(jí)和第四級(jí)的TMR元件之間分別配置寫(xiě)入字線(xiàn)WWLn，就能縮短寫(xiě)入字線(xiàn)WWLn的長(zhǎng)度。
可是，在本例中，具有折疊構(gòu)造的寫(xiě)入字線(xiàn)WWLn分別配置在最下級(jí)的TMR元件的正下方、第二級(jí)的TMR元件和第三級(jí)的TMR元件之間以及最上級(jí)的TMR元件的正上方。
之所以采用這樣的構(gòu)造，是因?yàn)榭紤]了在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的位置。
即在本例中，在第一級(jí)的TMR元件12和第二級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)的TMR元件12和第四級(jí)的TMR元件12之間配置了在Y方向延伸的一條寫(xiě)入位線(xiàn)BLj1。
結(jié)果，關(guān)于在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)，第一級(jí)和第二級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)，第三級(jí)和第四級(jí)的TMR元件共有一條寫(xiě)入位線(xiàn)。這時(shí)，在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的數(shù)量為兩條。
須指出的是，因?yàn)樵趫D23～圖25中未立體地描繪TMR元件12，所以描繪成兩條寫(xiě)入位線(xiàn)BLj0、BLj1與塊Bjn內(nèi)的四個(gè)TMR元件12平行或交叉，但是，實(shí)際上如上所述，在第一級(jí)TMR元件和第二級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj0，在第三級(jí)TMR元件和第四級(jí)TMR元件之間配置了一條寫(xiě)入位線(xiàn)BLj1。
在X方向延伸的寫(xiě)入字線(xiàn)WWLn的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
讀出選擇開(kāi)關(guān)RSW的柵極連接在讀出字線(xiàn)RWLn(n＝0，1，2…)上。一條讀出字線(xiàn)RWLn對(duì)應(yīng)于一列內(nèi)的一個(gè)塊BKjk，并且，在配置在X方向的多個(gè)塊BKjk中是公用的。
例如，當(dāng)一列由四個(gè)塊構(gòu)成時(shí)，讀出字線(xiàn)RWLn的數(shù)量為四條。讀出字線(xiàn)RWLn在X方向延伸，它的一端連接在讀出字線(xiàn)驅(qū)動(dòng)器23B-n上。
行解碼器25-n在寫(xiě)入動(dòng)作時(shí)，根據(jù)行地址信號(hào)選擇寫(xiě)入字線(xiàn)WWL0…WWLn中的一條。寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n向選擇的寫(xiě)入字線(xiàn)供給寫(xiě)入電流。寫(xiě)入電流流入選擇的寫(xiě)入字線(xiàn)，被寫(xiě)入字線(xiàn)吸收器24-n吸收。
行解碼器25-n在讀出動(dòng)作時(shí)，例如根據(jù)高位行地址信號(hào)，選擇一行內(nèi)的塊。讀出字線(xiàn)驅(qū)動(dòng)器23B-n向連接在選擇的塊BK上的讀出字線(xiàn)RWLn供給讀出字線(xiàn)電壓。在選擇的塊BK中，因?yàn)樽x出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)，所以讀出電流經(jīng)由選擇的塊BK內(nèi)的多個(gè)TMR元件，流向接地點(diǎn)。
塊BKik內(nèi)的四個(gè)TMR元件12的另一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的一端通過(guò)列選擇開(kāi)關(guān)(MOS晶體管)SWA連接在公共數(shù)據(jù)線(xiàn)28上。公共數(shù)據(jù)線(xiàn)28連接在讀出電路(包含讀出放大器)29B上。
寫(xiě)入位線(xiàn)BLj0、BLj1的一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊29A上。
寫(xiě)入位線(xiàn)BLj0、BLj1的另一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊31上。
在列選擇開(kāi)關(guān)SWA的柵極輸入了列選擇線(xiàn)信號(hào)CSLj(j＝0，1，…)。列解碼器32輸出列選擇線(xiàn)信號(hào)CSLj。
在本例的磁隨機(jī)存取存儲(chǔ)器中，一列由多個(gè)塊構(gòu)成，以塊單位進(jìn)行讀出。另外，一塊由層疊為多級(jí)，并且彼此串聯(lián)、并聯(lián)或串并聯(lián)的多個(gè)TMR元件構(gòu)成。
根據(jù)這樣的單元陣列構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上三維地配置了TMR元件，并且可以用一個(gè)MOS晶體管(讀出選擇開(kāi)關(guān))對(duì)應(yīng)多個(gè)TMR元件12，所以作為結(jié)果，能有助于增大存儲(chǔ)器的容量。
另外，在本例的磁隨機(jī)存取存儲(chǔ)器中，因?yàn)閷?xiě)入字線(xiàn)WWLn為折疊構(gòu)造(或曲折構(gòu)造)，所以在一行內(nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入字線(xiàn)WWLn。
因此，能減少構(gòu)成連接在一行內(nèi)的寫(xiě)入字線(xiàn)WWLn上的寫(xiě)入驅(qū)動(dòng)器/吸收器23A-n、24-n的元件數(shù)量，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
②器件構(gòu)造下面，就器件構(gòu)造加以說(shuō)明。
圖26表示了作為本發(fā)明的構(gòu)造例4的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖26表示磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面。在圖26所示的要素為了與圖23～圖25的電路的要素取得對(duì)應(yīng)，采用了與圖23～圖25相同的符號(hào)。
在圖26中，為了明確構(gòu)造例4的特征，在存儲(chǔ)單元陣列11中，完全省略了寫(xiě)入字線(xiàn)WWLn以外的構(gòu)件。
在存儲(chǔ)單元陣列11上，構(gòu)成寫(xiě)入字線(xiàn)WWLn的布線(xiàn)層疊為三級(jí)。這些布線(xiàn)在存儲(chǔ)單元陣列11的端部通過(guò)接觸栓塞彼此連接。作為結(jié)果，寫(xiě)入字線(xiàn)WWLn在存儲(chǔ)單元陣列11上具有折疊構(gòu)造(或曲折構(gòu)造)。
寫(xiě)入字線(xiàn)WWLn的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
在本例中，因?yàn)闃?gòu)成寫(xiě)入字線(xiàn)WWLn的布線(xiàn)層疊為三級(jí)(奇數(shù)級(jí))，所以寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n的位置和寫(xiě)入字線(xiàn)吸收器24-n的位置為夾著存儲(chǔ)單元陣列11彼此相對(duì)的位置。
假如把構(gòu)成寫(xiě)入字線(xiàn)WWLn的布線(xiàn)層疊為四級(jí)(多級(jí))，則寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n和寫(xiě)入字線(xiàn)吸收器24-n對(duì)于存儲(chǔ)單元陣列11配置在相同的方向上。
根據(jù)這樣的器件構(gòu)造，因?yàn)閷?xiě)入字線(xiàn)WWLn為折疊構(gòu)造(或曲折構(gòu)造)，所以在一行內(nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入字線(xiàn)WWLn。
因此，能減少構(gòu)成連接在一行內(nèi)的寫(xiě)入字線(xiàn)WWLn上的寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器23A-n、24-n的元件數(shù)量，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
③變形例下面就構(gòu)造例4的變形例加以說(shuō)明。
圖27表示了作為本發(fā)明的構(gòu)造例4的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖27表示了磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面。圖27所示的要素為了與圖23～圖25的電路要素取得對(duì)應(yīng)，采用了與圖23～圖25相同的符號(hào)。
在圖27中，為了明確構(gòu)造例4的特征，在存儲(chǔ)單元陣列11中，完全省略了寫(xiě)入字線(xiàn)WWLn以外的構(gòu)件。
在存儲(chǔ)單元陣列11上，構(gòu)成寫(xiě)入字線(xiàn)WWLn的布線(xiàn)層疊為三級(jí)。這些布線(xiàn)在存儲(chǔ)單元陣列11的端部通過(guò)接觸栓塞彼此連接。作為結(jié)果，寫(xiě)入字線(xiàn)WWLn在存儲(chǔ)單元陣列11上具有并列連接的構(gòu)造(并聯(lián)構(gòu)造)。
寫(xiě)入字線(xiàn)WWLn的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
在本例中，構(gòu)成寫(xiě)入字線(xiàn)WWLn的布線(xiàn)層疊為三級(jí)(奇數(shù)級(jí))，但是，如果是多級(jí)(2級(jí)以上)，則層疊構(gòu)成寫(xiě)入字線(xiàn)WWLn的布線(xiàn)的級(jí)數(shù)是幾級(jí)都可以。
根據(jù)這樣的結(jié)構(gòu)，因?yàn)閷?xiě)入字線(xiàn)WWLn采用了并聯(lián)構(gòu)造，所以在一行內(nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入字線(xiàn)WWLn。
因此，能減少構(gòu)成連接在一行內(nèi)的寫(xiě)入字線(xiàn)WWLn上的寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器23A-n、24-n的元件數(shù)量，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
(4)構(gòu)造例5構(gòu)造例5是構(gòu)造例1～3的改良例。構(gòu)造例5能與構(gòu)造例1～3組合使用。
構(gòu)造例5的特征在于通過(guò)使在存儲(chǔ)單元陣列的Y方向延伸的一列內(nèi)的寫(xiě)入線(xiàn)為折疊構(gòu)造(曲折構(gòu)造)或并聯(lián)構(gòu)造，使一列內(nèi)的寫(xiě)入線(xiàn)的數(shù)量實(shí)質(zhì)上為一條。
根據(jù)這樣的構(gòu)造，因?yàn)槟軠p少連接在一列內(nèi)的寫(xiě)入線(xiàn)上的寫(xiě)入驅(qū)動(dòng)器/吸收器的數(shù)量，所以能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本的下降。
①電路構(gòu)造首先，就電路構(gòu)造加以說(shuō)明。
圖28～圖30表示了作為本發(fā)明的構(gòu)造例5的磁隨機(jī)存取存儲(chǔ)器的主要部分。
圖28是把構(gòu)造例5適用于圖1的構(gòu)造例1中的例子，圖29是把構(gòu)造例5適用于圖8的構(gòu)造例2中的例子，圖30是把構(gòu)造例5適用于圖17的構(gòu)造例3中的例子。
存儲(chǔ)單元陣列11具有在X方向、Y方向、Z方向配置為陣列狀的多個(gè)TMR元件12。Z方向是指與X方向以及Y方向正交的垂直于紙面的方向。
存儲(chǔ)單元陣列11具有由配置在X方向的j+1個(gè)TMR元件12、配置在Y方向的n+1個(gè)TMR元件12、層疊在Z方向的四個(gè)TMR元件12構(gòu)成的單元陣列構(gòu)造。層疊在Z方向的TMR元件12的數(shù)量在本例中為四個(gè)，但是該數(shù)量只要為多個(gè)，是多少都可以。
層疊在Z方向的四個(gè)TMR元件12彼此串聯(lián)(圖28)、并聯(lián)(圖29)或串并聯(lián)(圖30)，構(gòu)成一個(gè)塊BKik(i＝0，1，…j，k＝0，1，…n)。塊BKik內(nèi)的四個(gè)TMR元件12實(shí)際上在垂直于紙面的方向(Z方向)彼此重合。
塊BKik內(nèi)的四個(gè)TMR元件12的一端通過(guò)讀出選擇開(kāi)關(guān)(MOS晶體管)RSW，連接在接地點(diǎn)上。
在本例中，由配置在X方向的j+1個(gè)塊BKik構(gòu)成了一行。存儲(chǔ)單元陣列11具有n+1行。另外，由配置在Y方向的n+1個(gè)塊BKik構(gòu)成了一列。存儲(chǔ)單元陣列11具有j+1列。
在構(gòu)成塊BKik的四個(gè)TMR元件12的附近，配置了在X方向延伸，并且在Z方向?qū)盈B的多條寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2。
如果從塊構(gòu)造考慮，則如圖226～圖228所示，如果在第一級(jí)和第二級(jí)的TMR元件之間以及第三級(jí)和第四級(jí)的TMR元件之間分別配置寫(xiě)入字線(xiàn)WWLn，就能縮短寫(xiě)入字線(xiàn)WWLn的長(zhǎng)度。
可是，在本例中，寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2分別配置在最下級(jí)的TMR元件的正下方、第二級(jí)的TMR元件和第三級(jí)的TMR元件之間以及最上級(jí)的TMR元件的正上方。
之所以采用這樣的構(gòu)造，是因?yàn)榭紤]了在Y方向延伸的一列內(nèi)的寫(xiě)入位線(xiàn)的位置。
即在本例中，在第一級(jí)的TMR元件12和第二級(jí)的TMR元件12之間配置了在Y方向延伸的寫(xiě)入位線(xiàn)，在第三級(jí)的TMR元件12和第四級(jí)的TMR元件12之間配置了在Y方向延伸的寫(xiě)入位線(xiàn)。
另外，這些寫(xiě)入位線(xiàn)在存儲(chǔ)單元陣列11的端部彼此串聯(lián)，構(gòu)成一條寫(xiě)入位線(xiàn)BLj1。整體上，曲折配置了寫(xiě)入位線(xiàn)BLj1，使其穿過(guò)存儲(chǔ)單元陣列11的內(nèi)部。
把這樣的寫(xiě)入位線(xiàn)的構(gòu)造稱(chēng)作折疊構(gòu)造(或曲折構(gòu)造)。
根據(jù)折疊構(gòu)造(或曲折構(gòu)造)，因?yàn)橐涣袃?nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入位線(xiàn)BLj1，所以能減少構(gòu)成連接在一列內(nèi)的寫(xiě)入位線(xiàn)BLj1上的寫(xiě)入驅(qū)動(dòng)器/吸收器31的元件數(shù)量。因此，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
須指出的是，因?yàn)樵趫D28～圖30中未立體地描繪TMR元件12，所以描繪成折疊構(gòu)造的寫(xiě)入位線(xiàn)BLj1與塊Bjn內(nèi)的四個(gè)TMR元件12平行或交叉，但是，實(shí)際上如上所述，在第一級(jí)TMR元件和第二級(jí)TMR元件之間第三級(jí)TMR元件和第四級(jí)TMR元件之間配置了寫(xiě)入位線(xiàn)BLj1。
在X方向延伸的寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2的一端連接在寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n上，另一端連接在寫(xiě)入字線(xiàn)吸收器24-n上。
讀出選擇開(kāi)關(guān)RSW的柵極連接在讀出字線(xiàn)RWLn(n＝0，1，2…)上。一條讀出字線(xiàn)RWLn對(duì)應(yīng)于一列內(nèi)的一個(gè)塊BKjk，并且，在配置在X方向的多個(gè)塊BKjk中是公用的。
例如，當(dāng)一列由四個(gè)塊構(gòu)成時(shí)，讀出字線(xiàn)RWLn的數(shù)量為四條。讀出字線(xiàn)RWLn在X方向延伸，它的一端連接在讀出字線(xiàn)驅(qū)動(dòng)器23B-n上。
行解碼器25-n在寫(xiě)入動(dòng)作時(shí)，根據(jù)行地址信號(hào)選擇寫(xiě)入字線(xiàn)WWL3n、WWL3n+1、WWL3n+2中的一條。寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-n向選擇的寫(xiě)入字線(xiàn)供給寫(xiě)入電流。寫(xiě)入電流流入選擇的寫(xiě)入字線(xiàn)，被寫(xiě)入字線(xiàn)吸收器24-n吸收。
行解碼器25-n在讀出動(dòng)作時(shí)，例如根據(jù)高位行地址信號(hào)，選擇一行內(nèi)的塊。讀出字線(xiàn)驅(qū)動(dòng)器23B-n向連接在選擇的塊BK上的讀出字線(xiàn)RWLn供給讀出字線(xiàn)電壓。在選擇的塊BK中，因?yàn)樽x出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)，所以讀出電流經(jīng)由選擇的塊BK內(nèi)的多個(gè)TMR元件，流向接地點(diǎn)。
塊BKik內(nèi)的四個(gè)TMR元件12的另一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的一端通過(guò)列選擇開(kāi)關(guān)(MOS晶體管)SWA連接在公共數(shù)據(jù)線(xiàn)28上。公共數(shù)據(jù)線(xiàn)28連接在讀出電路(包含讀出放大器)29B上。
寫(xiě)入位線(xiàn)BLj1的一端以及另一端連接在包含寫(xiě)入位線(xiàn)驅(qū)動(dòng)器以及寫(xiě)入位線(xiàn)吸收器的電路塊31上。
在列選擇開(kāi)關(guān)SWA的柵極輸入了列選擇線(xiàn)信號(hào)CSLj(j＝0，1，…)。列解碼器32輸出列選擇線(xiàn)信號(hào)CSLj。
在本例的磁隨機(jī)存取存儲(chǔ)器中，一列由多個(gè)塊構(gòu)成，以塊單位進(jìn)行讀出。另外，一塊由層疊為多級(jí)，并且彼此串聯(lián)、并聯(lián)或串并聯(lián)的多個(gè)TMR元件構(gòu)成。
根據(jù)這樣的單元陣列構(gòu)造，因?yàn)樵诎雽?dǎo)體襯底上三維地配置了TMR元件12，并且可以用一個(gè)MOS晶體管(讀出選擇開(kāi)關(guān))對(duì)應(yīng)多個(gè)TMR元件12，所以作為結(jié)果，能有助于增大存儲(chǔ)器的容量。
另外，在本例的磁隨機(jī)存取存儲(chǔ)器中，因?yàn)閷?xiě)入位線(xiàn)BLj1為折疊構(gòu)造(或曲折構(gòu)造)，所以在一列內(nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入位線(xiàn)BLj1。
因此，能減少構(gòu)成連接在一列內(nèi)的寫(xiě)入位線(xiàn)BLj1上的寫(xiě)入驅(qū)動(dòng)器/吸收器31的元件數(shù)量，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
②器件構(gòu)造下面，就器件構(gòu)造加以說(shuō)明。
圖31表示了作為本發(fā)明的構(gòu)造例5的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖31表示磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面。在圖31所示的要素為了與圖28～圖30的電路的要素取得對(duì)應(yīng)，采用了與圖28～圖30相同的符號(hào)。
在圖31中，為了明確構(gòu)造例5的特征，在存儲(chǔ)單元陣列11中，完全省略了寫(xiě)入位線(xiàn)BLj1以及讀出位線(xiàn)BLj以外的構(gòu)件。
在存儲(chǔ)單元陣列11上，構(gòu)成寫(xiě)入位線(xiàn)BLj1的布線(xiàn)層疊為兩級(jí)。這些布線(xiàn)在存儲(chǔ)單元陣列11的端部通過(guò)接觸栓塞彼此連接。作為結(jié)果，寫(xiě)入位線(xiàn)BLj1在存儲(chǔ)單元陣列11上具有折疊構(gòu)造(或曲折構(gòu)造)。
寫(xiě)入位線(xiàn)BLj1的一端以及另一端分別連接在寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31上。
在本例中，因?yàn)闃?gòu)成寫(xiě)入位線(xiàn)BLj1的布線(xiàn)層疊為兩級(jí)(偶數(shù)級(jí))，所以寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器只配置在存儲(chǔ)單元陣列11的一端。
假如，構(gòu)成寫(xiě)入位線(xiàn)BLj1的布線(xiàn)層疊為三級(jí)(奇數(shù)級(jí))，則寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器分別配置在存儲(chǔ)單元陣列11的兩端。
根據(jù)這樣的器件構(gòu)造，因?yàn)閷?xiě)入位線(xiàn)BLj1為折疊構(gòu)造(或曲折構(gòu)造)，所以在一列內(nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入位線(xiàn)BLj1。
因此，能減少構(gòu)成連接在一列內(nèi)的寫(xiě)入位線(xiàn)BLj1上的寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31的元件數(shù)量，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
③變形例下面就構(gòu)造例5的變形例加以說(shuō)明。
圖32表示了作為本發(fā)明的構(gòu)造例5的磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的器件構(gòu)造。
圖32表示了磁隨機(jī)存取存儲(chǔ)器的一個(gè)塊的Y方向的剖面。圖32所示的要素為了與圖28～圖30的電路要素取得對(duì)應(yīng)，采用了與圖28～圖30相同的符號(hào)。
在圖32中，為了明確構(gòu)造例5的特征，在存儲(chǔ)單元陣列11中，完全省略了寫(xiě)入位線(xiàn)BLj1以外的構(gòu)件。
在存儲(chǔ)單元陣列11上，構(gòu)成寫(xiě)入位線(xiàn)BLj1的布線(xiàn)層疊為兩級(jí)。這些布線(xiàn)在存儲(chǔ)單元陣列11的端部通過(guò)接觸栓塞彼此連接。作為結(jié)果，寫(xiě)入位線(xiàn)BLj1在存儲(chǔ)單元陣列11上具有并列連接的構(gòu)造(并聯(lián)構(gòu)造)。
寫(xiě)入位線(xiàn)BLj1的一端以及另一端連接在寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31上。
在本例中，構(gòu)成寫(xiě)入位線(xiàn)BLj1的布線(xiàn)層疊為兩級(jí)，但是，如果是多級(jí)(2級(jí)以上)，則層疊寫(xiě)入位線(xiàn)BLj1的布線(xiàn)的級(jí)數(shù)是幾級(jí)都可以。
根據(jù)這樣的結(jié)構(gòu)，因?yàn)閷?xiě)入位線(xiàn)BLj1采用了并聯(lián)構(gòu)造，所以在一列內(nèi)實(shí)質(zhì)上只配置了一條寫(xiě)入位線(xiàn)BLj1。
因此，能減少構(gòu)成連接在一列內(nèi)的寫(xiě)入位線(xiàn)BLj1上的寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31的元件數(shù)量，能實(shí)現(xiàn)芯片面積的縮小導(dǎo)致的制造成本下降。
2.TMR元件的構(gòu)造在上述的陣列構(gòu)造中，一塊內(nèi)的多個(gè)TMR元件是串聯(lián)、并聯(lián)或串并聯(lián)的。
當(dāng)以這樣的陣列構(gòu)造為前提時(shí)，當(dāng)一塊內(nèi)的多個(gè)TMR元件的構(gòu)造相同時(shí)，也可以采用破壞讀出動(dòng)作原理等讀出動(dòng)作原理(例如，特愿2001-350013號(hào))。另外，也能使一塊內(nèi)的多個(gè)TMR元件的構(gòu)造為不同構(gòu)造，采用不根據(jù)破壞讀出動(dòng)作原理的一次讀出動(dòng)作原理(例如，特愿2001-365236號(hào))。
關(guān)于這些讀出動(dòng)作原理，詳細(xì)記載在在日本專(zhuān)利申請(qǐng)No.2001-350013和No.2001-365236中。
這里，說(shuō)明用于實(shí)現(xiàn)這些讀出動(dòng)作原理的TMR元件的構(gòu)造例。
(1)讀出動(dòng)作時(shí)的等價(jià)電路首先，說(shuō)明讀出動(dòng)作時(shí)的一個(gè)塊內(nèi)的TMR元件(存儲(chǔ)單元)的等價(jià)電路。
圖33～圖35表示了單元陣列構(gòu)造的構(gòu)造例1的讀出動(dòng)作時(shí)的等價(jià)電路。
四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4彼此串聯(lián)，其一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的電位例如設(shè)定為電源電位VDD。在串聯(lián)的TMR元件MTJ1、MTJ2、MTJ3、MTJ4的另一端和源線(xiàn)SL之間連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。
當(dāng)讀出選擇開(kāi)關(guān)RSW為MOS晶體管時(shí)(圖33)，它的柵極即讀出字線(xiàn)RWLn的電位設(shè)定為“H”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。源線(xiàn)SL例如設(shè)定為接地電位VSS。
當(dāng)讀出選擇開(kāi)關(guān)RSW為二極管時(shí)(圖34)，它的陰極即讀出字線(xiàn)RWLn的電位設(shè)定為“L(＝VSS)”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。
當(dāng)讀出選擇開(kāi)關(guān)RSW為雙極晶體管時(shí)(圖35)，它的基極即讀出字線(xiàn)RWLn的電位設(shè)定為“H”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。源線(xiàn)SL例如設(shè)定為接地電位VSS。
圖36～圖38表示了單元陣列構(gòu)造的構(gòu)造例2的讀出動(dòng)作時(shí)的等價(jià)電路。
四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4彼此并聯(lián)，其一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的電位例如設(shè)定為電源電位VDD。在并聯(lián)的TMR元件MTJ1、MTJ2、MTJ3、MTJ4的另一端和源線(xiàn)SL之間連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。
當(dāng)讀出選擇開(kāi)關(guān)RSW為MOS晶體管時(shí)(圖36)，它的柵極即讀出字線(xiàn)RWLn的電位設(shè)定為“H”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。源線(xiàn)SL例如設(shè)定為接地電位VSS。
當(dāng)讀出選擇開(kāi)關(guān)RSW為二極管時(shí)(圖37)，它的陰極即讀出字線(xiàn)RWLn的電位設(shè)定為“L(＝VSS)”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。
當(dāng)讀出選擇開(kāi)關(guān)RSW為雙極晶體管時(shí)(圖38)，它的基極即讀出字線(xiàn)RWLn的電位設(shè)定為“H”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。源線(xiàn)SL例如設(shè)定為接地電位VSS。
圖39～圖41表示了單元陣列構(gòu)造的構(gòu)造例3的讀出動(dòng)作時(shí)的等價(jià)電路。
四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4彼此串并聯(lián)，其一端連接在讀出位線(xiàn)BLj上。讀出位線(xiàn)BLj的電位例如設(shè)定為電源電位VDD。在串并聯(lián)的TMR元件MTJ1、MTJ2、MTJ3、MTJ4的另一端和源線(xiàn)SL之間連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。
當(dāng)讀出選擇開(kāi)關(guān)RSW為MOS晶體管時(shí)(圖39)，它的柵極即讀出字線(xiàn)RWLn的電位設(shè)定為“ H”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。源線(xiàn)SL例如設(shè)定為接地電位VSS。
當(dāng)讀出選擇開(kāi)關(guān)RSW為二極管時(shí)(圖40)，它的陰極即讀出字線(xiàn)RWLn的電位設(shè)定為“L(＝VSS)”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。
當(dāng)讀出選擇開(kāi)關(guān)RSW為雙極晶體管時(shí)(圖41)，它的基極即讀出字線(xiàn)RWLn的電位設(shè)定為“H”。因此，讀出選擇開(kāi)關(guān)RSW變?yōu)閷?dǎo)通狀態(tài)。源線(xiàn)SL例如設(shè)定為接地電位VSS。
(2)TMR元件的構(gòu)造當(dāng)應(yīng)用破壞讀出動(dòng)作原理時(shí)這時(shí)，塊內(nèi)的多個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4的構(gòu)造可以都相同。
如圖42～圖44表示了TMR元件的構(gòu)造例。
圖42的例子所示的TMR元件是最基本的構(gòu)造，具有兩個(gè)鐵磁性層和它們夾著的隧道阻擋層。
在兩個(gè)鐵磁性層中的固定了磁化方向的固定層(釘扎層)上附加了用于固定磁化方向的反鐵磁性層。兩個(gè)鐵磁性層中的能自由改變磁化方向的自由層(存儲(chǔ)層)通過(guò)由寫(xiě)入字線(xiàn)和寫(xiě)入位線(xiàn)產(chǎn)生的合成磁場(chǎng)決定了磁化方向。
圖43的例子所示的TMR元件與圖42的例子的TMR元件相比，是以使偏壓增大為目的，在TMR元件內(nèi)設(shè)置了兩個(gè)隧道阻擋層。
也能說(shuō)圖43的TMR元件具有串聯(lián)了兩個(gè)圖42的TMR元件的構(gòu)造(雙結(jié)型構(gòu)造)。
在本例中，TMR元件具有三個(gè)鐵磁性層，在它們之間配置了隧道阻擋層。在兩端的鐵磁性層(釘扎層)上分別附加了反鐵磁性層。三個(gè)鐵磁性層中的能自由改變磁化方向的自由層(存儲(chǔ)層)成為正中央的鐵磁性層。
圖44的例子所示的TMR元件與圖42的例子的TMR元件相比，容易使作為存儲(chǔ)層的鐵磁性層內(nèi)的磁力線(xiàn)閉合。
也可以說(shuō)本例的TMR元件是把圖42的TMR元件的存儲(chǔ)層替代為由兩個(gè)鐵磁性層和夾在它們之間的非磁性金屬層(例如鋁)構(gòu)成的存儲(chǔ)層。
TMR元件的存儲(chǔ)層由于具有由兩個(gè)鐵磁性層和夾在它們之間的非磁性金屬層構(gòu)成的存儲(chǔ)層，在構(gòu)成存儲(chǔ)層的兩個(gè)鐵磁性層內(nèi)磁力線(xiàn)能容易閉合。即因?yàn)槟芊乐箻?gòu)成存儲(chǔ)層的兩個(gè)鐵磁性層內(nèi)產(chǎn)生反磁場(chǎng)成分，所以能實(shí)現(xiàn)MR比的提高。
②當(dāng)應(yīng)用一次讀出動(dòng)作原理時(shí)這時(shí)，塊內(nèi)的串聯(lián)、并聯(lián)或串并聯(lián)的多個(gè)TMR元件的構(gòu)造彼此不同。
具體而言，決定多個(gè)TMR元件的構(gòu)造，使塊內(nèi)的多個(gè)TMR元件的磁化狀態(tài)都為平行(平行以及反平行的定義參照背景技術(shù)一欄)時(shí)的各TMR元件的電阻值分別為不同的值。
·構(gòu)造例1圖45表示了TMR元件MTJ1的例子。
TMR元件MTJ1由基本單位構(gòu)成?；締挝皇侵赣伤淼雷钃鯇?、配置在隧道阻擋層的一側(cè)的鐵磁性層(存儲(chǔ)層)、配置在隧道阻擋層的另一側(cè)的鐵磁性層以及反鐵磁性層構(gòu)成的單位。
因?yàn)榕渲迷谒淼雷钃鯇拥牧硪粋?cè)的鐵磁性層接觸反鐵磁性層，所以其磁化方向被固定。配置在隧道阻擋層的另一側(cè)的鐵磁性層和與它接觸的反鐵磁性層構(gòu)成釘扎層。
由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ1的電阻值設(shè)為R。
圖46表示了TMR元件MTJ2的例子。
TMR元件MTJ2由兩個(gè)基本單位構(gòu)成?？墒?，在兩個(gè)基本單位之間，共有一個(gè)鐵磁性層(存儲(chǔ)層)。即在作為存儲(chǔ)層的鐵磁性層的一側(cè)，通過(guò)隧道阻擋層配置了由鐵磁性層和反鐵磁性層構(gòu)成的釘扎層，在作為存儲(chǔ)層的鐵磁性層的另一側(cè)，也通過(guò)隧道阻擋層配置了由鐵磁性層和反鐵磁性層構(gòu)成的釘扎層。
TMR元件MTJ2具有對(duì)于作為存儲(chǔ)層的鐵磁性層，對(duì)稱(chēng)配置了隧道阻擋層和釘扎層(鐵磁性層和反鐵磁性層)的構(gòu)造。
由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ2的電阻值為2×R。
圖47表示了TMR元件MTJ3的例子。
TMR元件MTJ3由四個(gè)基本單位構(gòu)成。另外，TMR元件MTJ3可以是兩個(gè)TMR元件MTJ2串聯(lián)在一起。即TMR元件MTJ3具有兩個(gè)TMR元件MTJ2串聯(lián)，并且其連接部的反鐵磁性層為兩個(gè)TMR元件MTJ2所共有的構(gòu)造。
在TMR元件MTJ3中，存在兩個(gè)存儲(chǔ)層，但是在這兩個(gè)存儲(chǔ)層中，當(dāng)然存儲(chǔ)了相同的數(shù)據(jù)。即在TMR元件MTJ3中，由兩個(gè)存儲(chǔ)層存儲(chǔ)了一位數(shù)據(jù)。
由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ3的電阻值為4×R。
圖48表示了TMR元件MTJ4的例子。
TMR元件MTJ4由八個(gè)基本單位構(gòu)成。另外，TMR元件MTJ4可以是兩個(gè)TMR元件MTJ3串聯(lián)在一起。即TMR元件MTJ4具有兩個(gè)TMR元件MTJ3串聯(lián)，并且其連接部的反鐵磁性層為兩個(gè)TMR元件MTJ3所共有的構(gòu)造。
在TMR元件MTJ4中，存在四個(gè)存儲(chǔ)層，但是在這四個(gè)存儲(chǔ)層中，當(dāng)然存儲(chǔ)了相同的數(shù)據(jù)。即在TMR元件MTJ4中，由四個(gè)存儲(chǔ)層存儲(chǔ)了一位數(shù)據(jù)。
由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ3的電阻值為8×R。
·構(gòu)造例2在構(gòu)造例1中，說(shuō)明了通過(guò)基本單位(MTJ元件)的數(shù)量，改變隧道阻擋層的數(shù)量，從而改變TMR元件的電阻值的技術(shù)?？墒?，這時(shí)，在一個(gè)塊內(nèi)，因?yàn)閷?duì)于每個(gè)TMR元件，基本單位的數(shù)量不同，所以其厚度也各式各樣。
因此，在構(gòu)造例2中，為了解決一個(gè)塊內(nèi)的各TMR元件的厚度不同的問(wèn)題，由同一數(shù)量的基本單位構(gòu)成一個(gè)塊內(nèi)的全部TMR元件，使它們的厚度相同。
例如，當(dāng)一個(gè)塊由四個(gè)TMR元件構(gòu)成時(shí)，各TMR元件由八個(gè)基本單位構(gòu)成。
另外，通過(guò)使構(gòu)成該TMR元件的多個(gè)單元中的幾個(gè)為虛設(shè)單位，進(jìn)行TMR元件的電阻值的調(diào)整。虛設(shè)單位是指把基本單位的隧道阻擋層變?yōu)榉谴判越饘俚膯挝弧?br> 由此，例如當(dāng)一個(gè)基本單位的電阻值為R時(shí)，由八個(gè)基本單位的構(gòu)成的TMR元件的電阻值為8×R(八個(gè)隧道阻擋層)。另外，八個(gè)單位中的四個(gè)為基本單位，并且其它四個(gè)為虛設(shè)單位的TMR元件的電阻值為4×R(四個(gè)隧道阻擋層)。
八個(gè)單位中的兩個(gè)為基本單位，并且其它六個(gè)為虛設(shè)單位的TMR元件的電阻值為2×R(兩個(gè)隧道阻擋層)；八個(gè)單位中的一個(gè)為基本單位，并且其它七個(gè)為虛設(shè)單位的TMR元件的電阻值為R(一個(gè)隧道阻擋層)。
夾著非磁性金屬的兩個(gè)鐵磁性層間的電阻值比夾著隧道阻擋層的兩個(gè)鐵磁性層間的電阻值小很多。因此，不但能使構(gòu)成TMR元件的單位(基本單位和虛擬單位的合計(jì))的數(shù)量相同，全部的TMR元件的厚度相同，而且能使一塊內(nèi)的TMR元件的電阻值的比例如為1∶2∶4∶8。
基本單位的隧道阻擋層例如由氧化鋁構(gòu)成。氧化鋁是通過(guò)對(duì)鋁進(jìn)行氧化而形成的。
因此，如果形成了鋁后，對(duì)該鋁不進(jìn)行氧化就形成單位，該單位成為虛設(shè)單位。另外，如果形成了鋁后，對(duì)該鋁進(jìn)行氧化，產(chǎn)生氧化鋁，最終完成的單位成為電阻值為R的基本單位。
圖49表示了TMR元件MTJ1的例子。
TMR元件MTJ1由八個(gè)單位構(gòu)成。八個(gè)單位中的一個(gè)是具有隧道阻擋層的基本單位，剩下的七個(gè)是不具有隧道阻擋層(具有非磁性金屬)的虛設(shè)單位。
因此，由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ1的電阻值為一個(gè)單位(或隧道阻擋層)的電阻值R。
圖50表示了TMR元件MTJ2的例子。
TMR元件MTJ2由八個(gè)單位構(gòu)成。八個(gè)單位中的兩個(gè)是具有隧道阻擋層的基本單位，剩下的六個(gè)是不具有隧道阻擋層(具有非磁性金屬)的虛設(shè)單位。
因此，由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ2的電阻值為兩個(gè)單位(或隧道阻擋層)的電阻值2×R。
圖51表示了TMR元件MTJ3的例子。
TMR元件MTJ3由八個(gè)單位構(gòu)成。八個(gè)單位中的四個(gè)是具有隧道阻擋層的基本單位，剩下的四個(gè)是不具有隧道阻擋層(具有非磁性金屬)的虛設(shè)單位。
因此，由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ3的電阻值為四個(gè)單位(或隧道阻擋層)的電阻值4×R。
圖52表示了TMR元件MTJ4的例子。
TMR元件MTJ4由八個(gè)單位構(gòu)成。八個(gè)單位都是具有隧道阻擋層的基本單位。
因此，由該構(gòu)造實(shí)現(xiàn)的TMR元件MTJ4的電阻值為八個(gè)單位(或隧道阻擋層)的電阻值8×R。
·其它在本例中，當(dāng)塊內(nèi)的多個(gè)TMR元件的磁化狀態(tài)都相同時(shí)，通過(guò)改變隧道阻擋層的數(shù)量，使該塊內(nèi)的多個(gè)TMR元件的電組值彼此不同。
可是，該構(gòu)造是一個(gè)例子，還能有各種變更。例如，關(guān)于圖49～圖52的TMR元件MTJ1、MTJ2、MTJ3，如果不改變隧道阻擋層的數(shù)量，就能任意變更具有隧道阻擋層的基本單位的位置和具有非磁性金屬的虛設(shè)單位的位置。
(3)總結(jié)以上說(shuō)明了TMR元件的構(gòu)造例，但是關(guān)于本發(fā)明(電路構(gòu)造、器件構(gòu)造、讀出動(dòng)作原理、讀出電路以及制造方法)，TMR元件的構(gòu)造并未被限定。上述的構(gòu)造例只不過(guò)表示了TMR元件的代表例。
3.讀出動(dòng)作原理在磁隨機(jī)存取存儲(chǔ)器中，當(dāng)只讀出選擇的TMR元件的數(shù)據(jù)時(shí)，應(yīng)用了①通過(guò)讀出放大器監(jiān)測(cè)讀出數(shù)據(jù)的通常的讀出動(dòng)作原理。另外，當(dāng)以塊內(nèi)的所有TMR元件的數(shù)據(jù)混合形式讀出時(shí)(共有讀出位線(xiàn)時(shí))，應(yīng)用了②所謂的破壞讀出動(dòng)作原理或③一次讀出動(dòng)作原理。
須指出的是，關(guān)于能應(yīng)用破壞讀出動(dòng)作原理的磁隨機(jī)存取存儲(chǔ)器，例如詳細(xì)記載在特愿2001-350013號(hào)中。關(guān)于能應(yīng)用一次讀出動(dòng)作原理的磁隨機(jī)存取存儲(chǔ)器，例如詳細(xì)記載在特愿2001-365236號(hào)中。
4.讀出電路下面，說(shuō)明用于實(shí)現(xiàn)本發(fā)明的讀出動(dòng)作原理的讀出電路的電路例。
(1)當(dāng)應(yīng)用破壞讀出動(dòng)作原理時(shí)①電路例1圖53表示了磁隨機(jī)存取存儲(chǔ)器的讀出電路的電路例1。
多個(gè)TMR元件彼此并聯(lián)，其一端連接了接地點(diǎn)，另一端經(jīng)由作為列選擇開(kāi)關(guān)的N溝道MOS晶體管N7(SW)連接了節(jié)點(diǎn)n1。圖示的TMR元件組在參考例、改良例1、2、5中，相當(dāng)于一列，在改良例3、4、6中，相當(dāng)于一列內(nèi)的一塊。
節(jié)點(diǎn)n1由箝位電路設(shè)定為箝位電位Vclamp。箝位電路由運(yùn)算放大器OP1和N溝道MOS晶體管N8構(gòu)成。
N溝道MOS晶體管N8配置在節(jié)點(diǎn)n1和電流鏡電路M1之間。運(yùn)算放大器OP1控制N溝道MOS晶體管N8的柵極電位，使節(jié)點(diǎn)n1的電位和箝位電位Vclamp相等。
箝位電路的功能在于調(diào)整一列內(nèi)或一塊內(nèi)的TMR元件的兩端間的電壓。
即例如，當(dāng)為T(mén)MR元件的一端提供了接地電位時(shí)，如果TMR元件的另一端的電位變得過(guò)大，則TMR元件的MR比變小。TMR元件的MR小意味著“1”狀態(tài)的TMR元件的電阻值和“0”狀態(tài)的TMR元件的電阻值的差小。即用于讀出時(shí)的“1”、“0”判定的界限變小。
為了防止這種情況，在本例中，使用箝位電路調(diào)整TMR元件的另一端的電位即TMR元件的兩端之間的電壓，使TMR元件的MR比不會(huì)變小。
電流鏡電路M1實(shí)現(xiàn)使與流向多個(gè)TMR元件的讀出電流的合計(jì)值相等的電流流向N溝道MOS晶體管N9的功能。這時(shí)的節(jié)點(diǎn)n2的電位(例如初始數(shù)據(jù))通過(guò)傳輸門(mén)電路TG1存儲(chǔ)在存儲(chǔ)電路43中。
傳輸門(mén)電路TG1的導(dǎo)通/斷開(kāi)由控制信號(hào)READ1S、bREAD1S控制?？刂菩盘?hào)READ1S是在第一次的讀出動(dòng)作時(shí)(初始數(shù)據(jù)的讀出時(shí))變?yōu)椤癏”的信號(hào)。須指出的是，控制信號(hào)bREAD1S是具有與控制信號(hào)READ1S的值相反的值的反轉(zhuǎn)信號(hào)。
當(dāng)控制信號(hào)READ1S為“H”時(shí)(第一次的讀出動(dòng)作時(shí))，節(jié)點(diǎn)n2的電位經(jīng)由傳輸門(mén)電路TG1輸入到倒相電路I7。倒相電路I7的輸出信號(hào)輸入到運(yùn)算放大器OP2的負(fù)輸入端子。運(yùn)算放大器OP2的輸出信號(hào)輸入到倒相電路I8，倒相電路I8的輸出信號(hào)輸入到運(yùn)算放大器OP2的正輸入端子。
運(yùn)算放大器OP2例如控制倒相電路I8內(nèi)的N溝道MOS晶體管的柵極電位，使輸入到它的負(fù)輸入端子的輸入電位與輸入到它的正輸入端子的輸入電位彼此變得相等。因此，作為結(jié)果，流向接收運(yùn)算放大器OP2的輸出信號(hào)的倒相電路I8的電流成為初始數(shù)據(jù)(單元數(shù)據(jù))。
傳輸門(mén)電路TG2連接在運(yùn)算放大器OP2的輸出端子和倒相電路I7的輸入端子之間。如果第一次的讀出動(dòng)作結(jié)束，則控制信號(hào)READ1S變?yōu)椤癓”，控制信號(hào)bREAD1S變?yōu)椤癏”。結(jié)果初始數(shù)據(jù)被鎖存在存儲(chǔ)電路43內(nèi)。
讀出放大器SA的正輸入端子連接在節(jié)點(diǎn)n2上，它的負(fù)輸入端子連接在運(yùn)算放大器OP2的輸出端子n3上。當(dāng)判定選擇的TMR元件的數(shù)據(jù)時(shí)，讀出放大器SA比較節(jié)點(diǎn)n2的電位和運(yùn)算放大器OP2的輸出端子n3的電位。
即節(jié)點(diǎn)n1的電位表示第二次的讀出結(jié)果(比較數(shù)據(jù))，運(yùn)算放大器OP2的輸出端子n3的電位表示第一次的讀出結(jié)果(初始數(shù)據(jù))。
可是，如果一列內(nèi)或一個(gè)塊內(nèi)并聯(lián)的TMR元件的數(shù)量多，則信號(hào)電流對(duì)于讀出電流的值非常小，很難通過(guò)讀出放大器監(jiān)測(cè)該微小的信號(hào)電流。
因此，在本例中設(shè)置了附加電流生成部42。
附加電流生成部42具有電流源Is。通過(guò)該電流源Is產(chǎn)生的恒定電路由電流鏡電路M2供給到TMR元件。
即在電路例6中，如果流向一列內(nèi)或一個(gè)塊內(nèi)并聯(lián)的TMR元件的單元電流為Icell，則流向電流鏡電路M1的電流即流向N溝道MOS晶體管N9的電流Isense為Isense＝Icell-Is。
據(jù)此，因?yàn)槟茉龃笮盘?hào)電流對(duì)于讀出電流的值，所以能提高基于讀出放大器的信號(hào)電流的檢測(cè)靈敏度。
②電路例2圖54表示了磁隨機(jī)存取存儲(chǔ)器的讀出電路的電路例2。
該電路例2是電路例1的變形例。電路例2如果與電路例1相比，則在存儲(chǔ)電路43中具有特征。即在電路例1中，存儲(chǔ)電路43具有倒相電路I7、I8和運(yùn)算放大器OP2，但是在電路例2中，存儲(chǔ)電路43不具有運(yùn)算放大器，而具有四個(gè)倒相電路I9、I9’、I10、I11。
即在電路例2中，不使用運(yùn)算放大器，而使用電流鏡電路把初始數(shù)據(jù)鎖存在存儲(chǔ)電路43中。
例如，當(dāng)?shù)谝淮蔚淖x出動(dòng)作時(shí)(讀出初始數(shù)據(jù)時(shí))，控制信號(hào)READ1S變?yōu)椤癏”，所以節(jié)點(diǎn)n1的電位(初始數(shù)據(jù))傳送到由四個(gè)倒相電路I9、I9’、I10、I11構(gòu)成的存儲(chǔ)電路43。如果第一次的讀出動(dòng)作結(jié)束，則控制信號(hào)READ1S變?yōu)椤癓”，因?yàn)榭刂菩盘?hào)bREAD1S變?yōu)椤癏”，所以初始數(shù)據(jù)被鎖存在存儲(chǔ)電路43內(nèi)。
③電路例3圖55表示了磁隨機(jī)存取存儲(chǔ)器的讀出電路的電路例3。
該電路例3也是電路例1的變形例，如果電路例2如果與電路例1相比，則在存儲(chǔ)電路43中具有特征。即在電路例3中，存儲(chǔ)電路43由電容器C1構(gòu)成。
在本例中，例如節(jié)點(diǎn)n2的電位(初始數(shù)據(jù))動(dòng)態(tài)存儲(chǔ)在電容器C1中。因此，例如第一次的讀出到第二次的讀出的期間有必要比電容器C1持續(xù)保持?jǐn)?shù)據(jù)的期間短。
在DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)領(lǐng)域充分地研究了電容器C1持續(xù)保持?jǐn)?shù)據(jù)的期間，例如為數(shù)毫秒。因此，如果從第一次的讀出到第二次的讀出的期間比數(shù)毫秒短，就能在存儲(chǔ)電路43中使用電容器C1。
④讀出放大器的具體例下面，說(shuō)明電路例1、2、3中使用的讀出放大器SA的具體例。讀出放大器SA的結(jié)構(gòu)在破壞讀出動(dòng)作時(shí)，由向選擇的TMR元件寫(xiě)入的試驗(yàn)數(shù)據(jù)的值決定。
·當(dāng)試驗(yàn)數(shù)據(jù)為“1”時(shí)圖56表示了試驗(yàn)數(shù)據(jù)為“1”時(shí)的讀出放大器的一個(gè)例子。
讀出放大器SA例如由三個(gè)差動(dòng)放大器DI1、DI2、DI3和NAND電路ND5構(gòu)成。
初級(jí)的差動(dòng)放大器DI1把圖53～圖55的節(jié)點(diǎn)n2的電位(例如，比較數(shù)據(jù))與節(jié)點(diǎn)n3的電位(例如，初始數(shù)據(jù))比較。差動(dòng)放大器DI1根據(jù)兩個(gè)輸入電位輸出兩個(gè)輸出電位。差動(dòng)放大器DI1的兩個(gè)輸出電位的差根據(jù)兩個(gè)輸入電位的差決定。
在差動(dòng)放大器DI2的正輸入端子輸入了基于節(jié)點(diǎn)n2的電位的電位，在它的負(fù)輸入端子輸入了基準(zhǔn)電位VrefH。差動(dòng)放大器DI2當(dāng)在它的正輸入端子輸入的電位比基準(zhǔn)電位VrefH大時(shí)，輸出“H”，當(dāng)比它小時(shí)，輸出“L”。
在差動(dòng)放大器DI3的負(fù)輸入端子輸入了基于節(jié)點(diǎn)n3的電位的電位，在它的正輸入端子輸入了基準(zhǔn)電位VrefL。差動(dòng)放大器DI3當(dāng)在它的負(fù)輸入端子輸入的電位比基準(zhǔn)電位VrefL小時(shí)，輸出“H”，當(dāng)比它大時(shí)，輸出“L”。
例如當(dāng)選擇的TMR元件的數(shù)據(jù)為“0”，試驗(yàn)數(shù)據(jù)為“1”時(shí)，用第二次的讀出動(dòng)作讀出的比較數(shù)據(jù)即節(jié)點(diǎn)n2的電位比用第一次的讀出動(dòng)作讀出的初始數(shù)據(jù)即節(jié)點(diǎn)n3的電位高。
這時(shí)，在差動(dòng)放大器DI2的正輸入端子輸入的電位比在它的負(fù)輸入端子輸入的基準(zhǔn)電位VrefH高，所以差動(dòng)放大器DI2的輸出信號(hào)變?yōu)椤癏”。另外，在差動(dòng)放大器DI3的負(fù)輸入端子輸入的電位比在它的正輸入端子輸入的基準(zhǔn)電位VrefL低，所以差動(dòng)放大器DI3的輸出信號(hào)也變?yōu)椤癏”。
因此，NAND電路ND5的輸出信號(hào)為“L”即讀出放大器SA的輸出信號(hào)變?yōu)椤?”(“L”＝“0”)。即選擇的TMR元件的數(shù)據(jù)判斷為“0”。
另外，當(dāng)選擇的TMR元件的數(shù)據(jù)為“1”，試驗(yàn)數(shù)據(jù)為“1”時(shí)，用第二次的讀出動(dòng)作讀出的比較數(shù)據(jù)即節(jié)點(diǎn)n2的電位與用第一次的讀出動(dòng)作讀出的初始數(shù)據(jù)即節(jié)點(diǎn)n3的電位實(shí)質(zhì)上相同。
這時(shí)，差動(dòng)放大器DI1根據(jù)節(jié)點(diǎn)n2、n3的微小的電位差輸出兩個(gè)輸出電位。
可是，在差動(dòng)放大器D2的正輸入端子輸入的電位不比在其負(fù)輸入端子輸入的基準(zhǔn)電位VrefH高，所以差動(dòng)放大器D2的輸出信號(hào)為“L”。另外，在差動(dòng)放大器D3的負(fù)輸入端子輸入的電位不比在其正輸入端子輸入的基準(zhǔn)電位VrefL低，所以差動(dòng)放大器D3的輸出信號(hào)也為“L”。
因此，NAND電路ND5的輸出信號(hào)為“H”即讀出放大器SA的輸出信號(hào)變?yōu)椤?”(“H”＝“1”)。即選擇的TMR元件的數(shù)據(jù)判斷為“1”。
圖57表示了圖56的差動(dòng)放大器的初級(jí)放大器的一個(gè)例子。
該差動(dòng)放大器DI1的特征在于在兩個(gè)輸出端子之間連接了具有大電阻值的電阻Rr。
這樣，通過(guò)在差動(dòng)放大器DI1的兩個(gè)輸出端子之間連接電阻，當(dāng)選擇的TMR元件的數(shù)據(jù)與試驗(yàn)數(shù)據(jù)相同時(shí)即兩個(gè)輸入電位幾乎沒(méi)有差時(shí)，差動(dòng)放大器DI1不把該差放大輸出。差動(dòng)放大器DI當(dāng)兩個(gè)輸入電位有明顯的差時(shí)，放大輸出該差。
圖58表示了圖56的差動(dòng)放大器的初級(jí)放大器的其他例子。
該差動(dòng)放大器DI1的特征在于在兩個(gè)輸出端子之間連接了耗盡型MOS晶體管QD。
耗盡型MOS晶體管QD具有與圖46的電阻Rr相同的功能。即當(dāng)選擇的TMR元件的數(shù)據(jù)與試驗(yàn)數(shù)據(jù)相同時(shí)即兩個(gè)輸入電位幾乎沒(méi)有差時(shí)，差動(dòng)放大器DI1不把該差放大輸出。差動(dòng)放大器DI只當(dāng)兩個(gè)輸入電位有明顯的差時(shí)，放大輸出該差。
·當(dāng)試驗(yàn)數(shù)據(jù)為“0”時(shí)圖59表示了試驗(yàn)數(shù)據(jù)為“0”時(shí)的讀出放大器的一個(gè)例子。
讀出放大器SA例如由三個(gè)差動(dòng)放大器DI1、DI2、DI3和NOR電路NR3構(gòu)成。
初級(jí)的差動(dòng)放大器DI1把圖53～圖55的節(jié)點(diǎn)n2的電位(例如，比較數(shù)據(jù))與節(jié)點(diǎn)n3的電位(例如，初始數(shù)據(jù))比較。差動(dòng)放大器DI1根據(jù)兩個(gè)輸入電位輸出兩個(gè)輸出電位。差動(dòng)放大器DI1的兩個(gè)輸出電位的差根據(jù)兩個(gè)輸入電位的差決定。
在差動(dòng)放大器DI2的負(fù)輸入端子輸入了基于節(jié)點(diǎn)n2的電位的電位，在它的正輸入端子輸入了基準(zhǔn)電位VrefL。差動(dòng)放大器DI2當(dāng)在它的負(fù)輸入端子輸入的電位比基準(zhǔn)電位VrefL小時(shí)，輸出“H”，當(dāng)比它小時(shí)，輸出“L”。
在差動(dòng)放大器DI3的正輸入端子輸入了基于節(jié)點(diǎn)n3的電位的電位，在它的負(fù)輸入端子輸入了基準(zhǔn)電位VrefH。差動(dòng)放大器DI3當(dāng)在它的正輸入端子輸入的電位比基準(zhǔn)電位VrefH大時(shí)，輸出“H”，當(dāng)比它小時(shí)，輸出“L”。
例如當(dāng)選擇的TMR元件的數(shù)據(jù)為“1”，試驗(yàn)數(shù)據(jù)為“0”時(shí)，用第二次的讀出動(dòng)作讀出的比較數(shù)據(jù)即節(jié)點(diǎn)n2的電位比用第一次的讀出動(dòng)作讀出的初始數(shù)據(jù)即節(jié)點(diǎn)n3的電位低。
這時(shí)，在差動(dòng)放大器DI2的負(fù)輸入端子輸入的電位比在它的正輸入端子輸入的基準(zhǔn)電位VrefL低，所以差動(dòng)放大器DI2的輸出信號(hào)變?yōu)椤癓”。另外，在差動(dòng)放大器DI3的正輸入端子輸入的電位比在它的負(fù)輸入端子輸入的基準(zhǔn)電位VrefH高，所以差動(dòng)放大器DI3的輸出信號(hào)也變?yōu)椤癓”。
因此，NOR電路NR3的輸出信號(hào)為“H”即讀出放大器SA的輸出信號(hào)變?yōu)椤?”(“H”＝“1”)。即選擇的TMR元件的數(shù)據(jù)判斷為“1”。
另外，當(dāng)選擇的TMR元件的數(shù)據(jù)為“0”，試驗(yàn)數(shù)據(jù)為“0”時(shí)，用第二次的讀出動(dòng)作讀出的比較數(shù)據(jù)即節(jié)點(diǎn)n2的電位與用第一次的讀出動(dòng)作讀出的初始數(shù)據(jù)即節(jié)點(diǎn)n3的電位實(shí)質(zhì)上相同。
這時(shí)，差動(dòng)放大器DI1根據(jù)節(jié)點(diǎn)n2、n3的微小的電位差輸出兩個(gè)輸出電位。
可是，在差動(dòng)放大器D2的負(fù)輸入端子輸入的電位不比在其正輸入端子輸入的基準(zhǔn)電位VrefL低，所以差動(dòng)放大器D2的輸出信號(hào)為“H”。另外，在差動(dòng)放大器D3的正輸入端子輸入的電位不比在其負(fù)輸入端子輸入的基準(zhǔn)電位VrefH高，所以差動(dòng)放大器D3的輸出信號(hào)也為“H”。
因此，NAND電路ND5的輸出信號(hào)為“ L”即讀出放大器SA的輸出信號(hào)變?yōu)椤?”(“L”＝“0”)。即選擇的TMR元件的數(shù)據(jù)判斷為“0”。
須指出的是，關(guān)于圖59的讀出放大器的初級(jí)差動(dòng)放大器DI1，也能使用具有圖57或圖58所示的結(jié)構(gòu)的差動(dòng)放大器DI1。
據(jù)此，當(dāng)選擇的TMR元件的數(shù)據(jù)與試驗(yàn)數(shù)據(jù)相同時(shí)即兩個(gè)輸入電位幾乎沒(méi)有差時(shí)，差動(dòng)放大器不把該差放大輸出。差動(dòng)放大器DI當(dāng)兩個(gè)輸入電位有明顯的差時(shí)，放大輸出該差。
⑤運(yùn)算放大器的具體例圖60表示了圖53～圖55的運(yùn)算放大器OP1的具體例。
在運(yùn)算放大器OP1的正輸入端子輸入了箝位電位Vclamp，在它的負(fù)輸入端子輸入了節(jié)點(diǎn)n1的電位。如果有效信號(hào)Enable變?yōu)椤癏”，則輸出了使節(jié)點(diǎn)n1的電位與箝位電位Vclamp變得相等的輸出信號(hào)Out。
圖61表示了圖53的運(yùn)算放大器OP2的具體例。
在運(yùn)算放大器OP2的正輸入端子輸入了圖53的倒相電路I8的輸出信號(hào)，在它負(fù)輸入端子輸入了倒相電路I7的輸出信號(hào)。如果有效信號(hào)Enable變?yōu)椤癏”，則輸出了使倒相電路I7的輸出信號(hào)與倒相電路I8的輸出信號(hào)變得相等的輸出信號(hào)Out。
⑥附加電流生成部的電流源的具體例圖62表示了附加電流生成部的電流源的一個(gè)例子。
附加電流生成部42的電流源Is例如能采用與存儲(chǔ)單元陣列部相同的結(jié)構(gòu)。即電流源Is能由并聯(lián)的多個(gè)TMR元件、箝位電路以及N溝道MOS晶體管構(gòu)成。
這里，電流源Is內(nèi)的TMR元件的數(shù)量最好比存儲(chǔ)單元陣列的一列內(nèi)或一塊內(nèi)的并聯(lián)的TMR元件的數(shù)量少。
須指出的是，在構(gòu)成附加電流生成部42時(shí)，使用了TMR元件，但是例如也可以使用BGR電路等代替它。
⑦電路例1、2、3的動(dòng)作·第一次的讀出動(dòng)作在第一次的讀出動(dòng)作中，進(jìn)行了初始數(shù)據(jù)的讀出。
輸入了列地址信號(hào)，列選擇開(kāi)關(guān)N7(SW)變?yōu)閷?dǎo)通狀態(tài)。另外，運(yùn)算放大器OP1控制N溝道MOS晶體管N8的柵極電位，使節(jié)點(diǎn)1的電位與箝位電位Vclamp變得相等。
這時(shí)，讀出電流從電源端子VDD經(jīng)由晶體管M7、M8以及多個(gè)TMR元件流入接地點(diǎn)。電流鏡電路M1實(shí)現(xiàn)了使與該讀出電流相等的電流流向N溝道MOS晶體管N9的功能。
因此，在節(jié)點(diǎn)n2表現(xiàn)了與多個(gè)TMR元件的合成電阻對(duì)應(yīng)的電位(初始數(shù)據(jù))。
控制信號(hào)READ1S在第一次的讀出動(dòng)作時(shí)變?yōu)椤癏”。即傳輸門(mén)電路TG1變?yōu)閷?dǎo)通狀態(tài)，傳輸門(mén)電路TG2變?yōu)閿嚅_(kāi)狀態(tài)。因此，節(jié)點(diǎn)n2的電位經(jīng)由傳輸門(mén)電路TG1輸入到存儲(chǔ)電路43。
圖53的例子中，運(yùn)算放大器OP2控制倒相電路I8內(nèi)的N溝道MOS晶體管的柵極電位，使它的負(fù)輸入電位與正輸入電位彼此變得相等。作為結(jié)果，流向倒相電路I8的電流變?yōu)槌跏紨?shù)據(jù)(單元數(shù)據(jù))。
在圖54的例子中，倒相電路I11的輸出節(jié)點(diǎn)n3的電位變?yōu)槌跏紨?shù)據(jù)(單元數(shù)據(jù))。在圖55的例子中，電容器C1的一端n3的電位變?yōu)槌跏紨?shù)據(jù)(單元數(shù)據(jù))。
如果第一次的讀出動(dòng)作結(jié)束，控制信號(hào)READ1S就變?yōu)椤癓”，控制信號(hào)bREAD1S變?yōu)椤癏”。結(jié)果，初始數(shù)據(jù)被鎖存在存儲(chǔ)電路43內(nèi)。
·第二次的讀出動(dòng)作以及數(shù)據(jù)判定動(dòng)作在選擇的TMR元件中寫(xiě)入了試驗(yàn)數(shù)據(jù)后(通常的破壞讀出動(dòng)作)或與寫(xiě)入同時(shí)(改良的破壞讀出動(dòng)作)進(jìn)行了第二次的讀出動(dòng)作，讀出了比較數(shù)據(jù)。
輸入了列地址信號(hào)，列選擇開(kāi)關(guān)N7(SW)變?yōu)閷?dǎo)通狀態(tài)。另外，運(yùn)算放大器OP1控制N溝道MOS晶體管N8的柵極電位，使節(jié)點(diǎn)1的電位與箝位電位Vclamp變得相等。
這時(shí)，讀出電流從電源端子VDD經(jīng)由晶體管M7、M8以及多個(gè)TMR元件流入接地點(diǎn)。電流鏡電路M1實(shí)現(xiàn)了使與該讀出電流相等的電流流向N溝道MOS晶體管N9的功能。
因此，在節(jié)點(diǎn)n2表現(xiàn)了與多個(gè)TMR元件的合成電阻對(duì)應(yīng)的電位(比較數(shù)據(jù))。
這時(shí)，在讀出放大器SA的正輸入端子輸入了節(jié)點(diǎn)n2的電位，在它的負(fù)輸入端子輸入了存儲(chǔ)電路43的節(jié)點(diǎn)n3的電位。結(jié)果，讀出放大器SA根據(jù)節(jié)點(diǎn)n2的電位和節(jié)點(diǎn)n3的電位，判定選擇的TMR元件的數(shù)據(jù)。
(2)當(dāng)應(yīng)用一次讀出動(dòng)作原理時(shí)在一次讀出動(dòng)作原理中，當(dāng)讀出動(dòng)作時(shí)，在讀出位線(xiàn)BLj表現(xiàn)了與讀出塊內(nèi)的多個(gè)TMR元件的合成電阻值相應(yīng)的讀出電位Vtotal。該合成電阻值當(dāng)讀出塊內(nèi)的TMR元件的數(shù)量為N(N為多個(gè))個(gè)時(shí)，只存在相當(dāng)于TMR元件的數(shù)據(jù)值的組合數(shù)的2N個(gè)。
因此，如果用讀出電路(包含讀出放大器)檢測(cè)在讀出位線(xiàn)BLj中表現(xiàn)的讀出電位Vtotal，就能一次并且容易地讀出讀出塊內(nèi)的TMR元件的數(shù)據(jù)。
①讀出放大器圖63表示了與本發(fā)明相關(guān)的讀出電路的電路例。
該讀出電路由作為讀出放大器的模擬/數(shù)字轉(zhuǎn)換器(A/D轉(zhuǎn)換器)構(gòu)成。
由串聯(lián)的四個(gè)TMR元件構(gòu)成的塊BKjn的一端通過(guò)N溝道MOS晶體管SWA以及P溝道MOS晶體管Px2連接到電源端子上，另一端連接了接地端子。塊BKjn內(nèi)的四個(gè)TMR元件也可以不串聯(lián)，而是并聯(lián)。
第一電流路線(xiàn)為從電源端子，經(jīng)過(guò)MOS晶體管Px2、SWA以及多個(gè)TMR元件，到接地端子的路線(xiàn)。
具有電阻值ΔR的14個(gè)電阻元件的一端通過(guò)P溝道MOS晶體管Px3連接了電源端子，另一端通過(guò)具有15R+ΔR/2的電阻元件，連接了接地端子。第二電流路線(xiàn)為從電源端子，經(jīng)過(guò)MOS晶體管Px3以及多個(gè)電阻元件，到接地端子的路線(xiàn)。
這里，R以及ΔR為與讀出動(dòng)作原理的欄目中說(shuō)明了的R以及ΔR具有相同的意義。
P溝道MOS晶體管Px1、Px2、Px3構(gòu)成電流鏡電路。因此，由恒定電路源Ix生成的恒定電路流向上述的第一和第二電流路線(xiàn)。
流向第一電流路線(xiàn)的電流成為讀出電流，該讀出電流流向多個(gè)TMR元件。結(jié)果，在節(jié)點(diǎn)nr表現(xiàn)出與塊BKjn內(nèi)的TMR元件的數(shù)據(jù)值(合成電阻值)對(duì)應(yīng)的讀出電位Vtotal。而如果電流流向第二電流路線(xiàn)，各電阻元件的連接點(diǎn)nx0、nx1、…nx13、nx14上表現(xiàn)出給定的基準(zhǔn)電位。
差動(dòng)放大器DI0、DI2、…DI13、DI14把節(jié)點(diǎn)nr的讀出電位Vtotal與給定的基準(zhǔn)電位比較，把該比較結(jié)果作為輸出信號(hào)O0b1、O1b2、…O13b14、O14b15輸出。
例如，在差動(dòng)放大器DI0的正輸入端子輸入了節(jié)點(diǎn)nx0的基準(zhǔn)電位，在它的負(fù)輸入端子輸入了節(jié)點(diǎn)nr的讀出電位Vtotal。同樣，在差動(dòng)放大器DI1的正輸入端子輸入了節(jié)點(diǎn)nx1的基準(zhǔn)電位，在它的負(fù)輸入端子輸入了節(jié)點(diǎn)nr的讀出電位Vtotal，在差動(dòng)放大器DI14的正輸入端子輸入了節(jié)點(diǎn)nx14的基準(zhǔn)電位，在它的負(fù)輸入端子輸入了節(jié)點(diǎn)nr的讀出電位Vtotal。
須指出的是，因?yàn)殛P(guān)于讀出放大器的具體動(dòng)作，在特愿2001-365236號(hào)中進(jìn)行了描述，所以這里省略。
②邏輯電路下面，說(shuō)明根據(jù)讀出放大器(A/D轉(zhuǎn)換器)的輸出信號(hào)O0b1、O1b2、…O13b14、O14b15，實(shí)際判定讀出塊內(nèi)的TMR元件MTJ1、MTJ2、MTJ3、MTJ4的數(shù)據(jù)值的邏輯電路。
圖64表示了根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)，判定TMR元件MTJ4的數(shù)據(jù)值的邏輯電路的一個(gè)例子。
根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)O0b1、O1b2、…O13b14、O14b15中的輸出信號(hào)O7b8判斷了TMR元件MTJ4的數(shù)據(jù)值。
如上所述，因?yàn)槟苤粡妮敵鲂盘?hào)O7b8的值判斷TMR元件MTJ4的數(shù)據(jù)值，所以判定TMR元件MTJ4的數(shù)據(jù)值的邏輯電路由串聯(lián)的倒相器IV1、IV2構(gòu)成。
圖65表示了根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)，判定TMR元件MTJ3的數(shù)據(jù)值的邏輯電路的一個(gè)例子。
根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)O0b1、O1b2、…O13b14、O14b15中的輸出信號(hào)O364、O768、O11b12判斷了TMR元件MTJ3的數(shù)據(jù)值。
如上所述，因?yàn)槟軓妮敵鲂盘?hào)O3b4、O7b8、O11b12的值判斷TMR元件MTJ3的數(shù)據(jù)值，所以判定TMR元件MTJ3的數(shù)據(jù)值的邏輯電路由倒相器IV3、IV4以及NOR門(mén)電路NR1、NR2構(gòu)成。
例如，當(dāng)O3b4＝“1”時(shí)，TMR元件MTJ3的數(shù)據(jù)值判斷為“ 1”，另外，當(dāng)O3b4＝“0”，O7b8＝“1”時(shí)，TMR元件MTJ3的數(shù)據(jù)值判斷為“0”；當(dāng)O3b4＝“0”，O7b8＝“0”，O11b12＝“1”時(shí)，TMR元件MTJ3的數(shù)據(jù)值判斷為“1”；當(dāng)O3b4＝“0”，O7b8＝“0”，O11b12＝“0”時(shí)，TMR元件MTJ3的數(shù)據(jù)值判斷為“0”。
圖66表示了根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)，判定TMR元件MTJ2的數(shù)據(jù)值的邏輯電路的一個(gè)例子。
根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)O0b1、O1b2、…O13b14、O14b15中的輸出信號(hào)O1b2、O3b4、O5b6、O7b8、O9b10、O11b12、O13b14判斷了TMR元件MTJ2的數(shù)據(jù)值。
判定TMR元件MTJ2的數(shù)據(jù)值的邏輯電路由倒相器IV5、IV6、IV7、IV8以及NOR門(mén)電路NR3、NR4、NR5、NR6構(gòu)成。
例如，當(dāng)O1b2＝“1”時(shí)，TMR元件MTJ2的數(shù)據(jù)值判斷為“1”，另外，當(dāng)O1b2＝“0”，O3b4＝“1”時(shí)，TMR元件MTJ2的數(shù)據(jù)值判斷為“0”；當(dāng)O1b2＝“0”，O3b4＝“0”，O5b6＝“1”時(shí)，TMR元件MTJ2的數(shù)據(jù)值判斷為“1”。
圖67表示了根據(jù)A/D轉(zhuǎn)換器的輸出信號(hào)，判定TMR元件MTJ1的數(shù)據(jù)值的邏輯電路的一個(gè)例子。
根據(jù)A/D轉(zhuǎn)換器的全部輸出信號(hào)O0b1、O1b2、…O13b14、O14b15判斷了TMR元件MTJ1的數(shù)據(jù)值。
判定TMR元件MTJ1的數(shù)據(jù)值的邏輯電路由倒相器IV9、IV10、IV11、IV12、IV13、IV14、IV15、IV16以及NOR門(mén)電路NR7、NR8、NR9、NR10、NR11、NR12、NR13、NR14構(gòu)成。
例如，當(dāng)O0b1＝“1”時(shí)，TMR元件MTJ1的數(shù)據(jù)值判斷為“1”。另外，當(dāng)O0b1＝“0”，O1b2＝“1”時(shí)，TMR元件MTJ1的數(shù)據(jù)值判斷為“0”；當(dāng)O0b1＝“0”，O1b2＝“0”，O263＝“1”時(shí)，TMR元件MTJ1的數(shù)據(jù)值判斷為“1”。
須指出的是，A/D轉(zhuǎn)換器的輸出信號(hào)O0b1、O1b2、…O13b14、O14b15的輸出信號(hào)模式有都為“1”、都為“0”以及存在“0”、“1”等三種。
另外，當(dāng)存在“0”、“1”時(shí)，存在“0”和“1”的邊界，在邊界的一側(cè)的輸出信號(hào)都為“0”，在另一側(cè)輸出信號(hào)都為“1”。
5.讀出電路以外的電路例下面，說(shuō)明讀出電路以外的電路例即寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的電路例、寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的電路例、讀出字線(xiàn)驅(qū)動(dòng)器的電路例、列解碼器的電路例。
(1)寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器圖68表示了寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的電路例。
在本例中，如在“2.單元陣列構(gòu)造”的欄目中說(shuō)明的那樣，以存在層疊為四級(jí)的TMR元件和三條寫(xiě)入字線(xiàn)為前提。在圖68中，只表示了寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的一行部分。
寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-0包含P溝道MOS晶體管QP15、QP16、QP17以及NAND門(mén)電路ND1、ND2、ND3。寫(xiě)入字線(xiàn)吸收器24-0由N溝道MOS晶體管QN15、QN16、QN17構(gòu)成。
P溝道MOS晶體管QP15連接在電源端子和上級(jí)的寫(xiě)入字線(xiàn)WWL2之間。NAND門(mén)電路ND1的輸出信號(hào)提供給P溝道MOS晶體管QP15的柵極。N溝道MOS晶體管QN15連接在上級(jí)的寫(xiě)入字線(xiàn)WWL2和接地端子之間。
當(dāng)NAND門(mén)電路ND1的輸出信號(hào)為“0”時(shí)，寫(xiě)入電流流向?qū)懭胱志€(xiàn)WWL2。
P溝道MOS晶體管QP16連接在電源端子和中級(jí)的寫(xiě)入字線(xiàn)WWL1之間。NAND門(mén)電路ND2的輸出信號(hào)提供給P溝道MOS晶體管QP16的柵極。N溝道MOS晶體管QN16連接在中級(jí)的寫(xiě)入字線(xiàn)WWL1和接地端子之間。
當(dāng)NAND門(mén)電路ND2的輸出信號(hào)為“0”時(shí)，寫(xiě)入電流流向?qū)懭胱志€(xiàn)WWL1。
P溝道MOS晶體管QP17連接在電源端子和下級(jí)的寫(xiě)入字線(xiàn)WWL0之間。NAND門(mén)電路ND3的輸出信號(hào)提供給P溝道MOS晶體管QP17的柵極。N溝道MOS晶體管QN17連接在下級(jí)的寫(xiě)入字線(xiàn)WWL0和接地端子之間。
當(dāng)NAND門(mén)電路ND3的輸出信號(hào)為“0”時(shí)，寫(xiě)入電流流向?qū)懭胱志€(xiàn)WWL0。
在NOR門(mén)電路NR15以及異或門(mén)電路Ex-OR1中，分別輸入了多位行地址信號(hào)中的低位2位。該低位2位用于選擇所選的行內(nèi)的三條寫(xiě)入字線(xiàn)WWL0、WWL1、WWL2中的一條。
NOR門(mén)電路NR15的輸出信號(hào)輸入到NAND門(mén)電路ND1，異或門(mén)電路Ex-OR1的輸出信號(hào)輸入到NAND門(mén)電路ND2。
在這樣的寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器中，在寫(xiě)入動(dòng)作時(shí)，寫(xiě)入信號(hào)WRITE為“1”。另外，根據(jù)多位的行地址信號(hào)中的除了低位2位的高位行地址信號(hào)，選擇了多行中的一個(gè)。在選擇的行中，高位行地址信號(hào)的所有位都為“1”。
在選擇的行中，根據(jù)多位的行地址信號(hào)中的低位2位，決定是否使寫(xiě)入電流流向?qū)懭胱志€(xiàn)WWL0、WWL1、WWL2。
例如，當(dāng)寫(xiě)入動(dòng)作時(shí)，在選擇的行中，如果RA0＝“0”，RA1＝“0”，則NAND門(mén)電路ND1的輸入信號(hào)都變?yōu)椤?”。結(jié)果，NAND門(mén)電路ND1的輸出信號(hào)變?yōu)椤?”，P溝道MOS晶體管QP15變?yōu)閷?dǎo)通狀態(tài)，電流流向?qū)懭胱志€(xiàn)WWL2。
如果RA0＝“1”，RA1＝“1”，則NAND門(mén)電路ND3的輸入信號(hào)都變?yōu)椤?”。結(jié)果，NAND門(mén)電路ND3的輸出信號(hào)變?yōu)椤?”，P溝道MOS晶體管QP17變?yōu)閷?dǎo)通狀態(tài)，電流流向?qū)懭胱志€(xiàn)WWL0。
另外，如果RA0和RA1為不同值(一方為“0”，另一方為“1”)，則NAND門(mén)電路ND2的輸入信號(hào)都變?yōu)椤?”。結(jié)果，NAND門(mén)電路ND2的輸出信號(hào)變?yōu)椤?”，P溝道MOS晶體管QP16變?yōu)閷?dǎo)通狀態(tài)，電流流向?qū)懭胱志€(xiàn)WWL1。
(2)寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器圖69表示了寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的電路例。
在本例中，以存在層疊為四級(jí)的TMR元件和兩條寫(xiě)入位線(xiàn)為前提。在圖69中，只表示了寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的一行部分。
寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A由P溝道MOS晶體管QP18、QP19、N溝道MOS晶體管QN18、QN19、NAND門(mén)電路ND4、ND5、AND門(mén)電路AD1、AD2、NOR門(mén)電路NR16以及倒相器IV17、IV18構(gòu)成。
寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31由P溝道MOS晶體管QP20、QP21、N溝道MOS晶體管QN20、QN21、NAND門(mén)電路ND6、ND7、AND門(mén)電路AD3、AD4、NOR門(mén)電路NR17以及倒相器IV19、IV20構(gòu)成。
P溝道MOS晶體管QP18連接在電源端子和上級(jí)的寫(xiě)入位線(xiàn)BL01之間，N溝道MOS晶體管QN18連接在上級(jí)的寫(xiě)入位線(xiàn)BL01和接地端子之間。P溝道MOS晶體管QP20連接在電源端子和上級(jí)的寫(xiě)入位線(xiàn)BL01之間，N溝道MOS晶體管QN20連接在上級(jí)的寫(xiě)入位線(xiàn)BL01和接地端子之間。
當(dāng)NAND門(mén)電路ND4的輸出信號(hào)為“0”，AND門(mén)電路AD3的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
當(dāng)NAND門(mén)電路ND6的輸出信號(hào)為“0”，AND門(mén)電路AD1的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
P溝道MOS晶體管QP19連接在電源端子和下級(jí)的寫(xiě)入位線(xiàn)BL00之間，N溝道MOS晶體管QN19連接在下級(jí)的寫(xiě)入位線(xiàn)BL00和接地端子之間。P溝道MOS晶體管QP21連接在電源端子和下級(jí)的寫(xiě)入位線(xiàn)BL00之間，N溝道MOS晶體管QN21連接在下級(jí)的寫(xiě)入位線(xiàn)BL00和接地端子之間。
當(dāng)NAND門(mén)電路ND5的輸出信號(hào)為“0”，AND門(mén)電路AD4的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
當(dāng)NAND門(mén)電路ND7的輸出信號(hào)為“0”，AND門(mén)電路AD2的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
在這樣的寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器中，在寫(xiě)入動(dòng)作時(shí)，寫(xiě)入信號(hào)WRITE變?yōu)椤?”。另外，在選擇的列中，多位的列選擇信號(hào)的所有位都變?yōu)椤?”。
另外，在本例中，使用多位的行地址信號(hào)中的一位RA1，選擇一列內(nèi)的兩條寫(xiě)入位線(xiàn)BL00、BL01中的一條。例如當(dāng)RA1為“1”時(shí)，選擇了寫(xiě)入位線(xiàn)BL00，當(dāng)RA1為“0”時(shí)，選擇了寫(xiě)入位線(xiàn)BL01。
另外，流向選擇的列內(nèi)的選擇的寫(xiě)入位線(xiàn)的寫(xiě)入電流的方向按照寫(xiě)入數(shù)據(jù)DATA的值決定。
例如當(dāng)選擇了寫(xiě)入位線(xiàn)BL00時(shí)(RA1＝“1”時(shí))，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則NAND門(mén)電路ND5的輸出結(jié)果變?yōu)椤?”，AND電路AD4的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
另外，當(dāng)選擇了寫(xiě)入位線(xiàn)BL00時(shí)(RAI＝“1”時(shí))，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則NAND門(mén)電路ND7的輸出結(jié)果變?yōu)椤?”，AND電路AD2的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
另外，當(dāng)選擇了寫(xiě)入位線(xiàn)BL01時(shí)(RA1＝“0”時(shí))，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則NAND門(mén)電路ND4的輸出結(jié)果變?yōu)椤?”，AND電路AD3的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
另外，當(dāng)選擇了寫(xiě)入位線(xiàn)BL01時(shí)(RA1＝“0”時(shí))，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則NAND門(mén)電路ND6的輸出結(jié)果變?yōu)椤?”，AND電路AD1的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
須指出的是，當(dāng)采用了圖2和圖3所示的器件構(gòu)造時(shí)，例如寫(xiě)入位線(xiàn)BLj0為兩個(gè)TMR元件MTJ1、MTJ2所公用。這里，如果從TMR元件MTJ1觀察，則寫(xiě)入位線(xiàn)BLj0位于它的上方，如果從TMR元件MTJ2觀察，則寫(xiě)入位線(xiàn)BLj0位于它的下方。
因此，例如寫(xiě)入電流的方向?yàn)閺膱D1的寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31的方向，由于該寫(xiě)入電流，TMR元件MTJ1受到的磁場(chǎng)與TMR元件MTJ2受到的磁場(chǎng)彼此反向。
這樣，有必要注意當(dāng)由兩個(gè)TMR元件共有一條寫(xiě)入位線(xiàn)時(shí)，即使流向該寫(xiě)入位線(xiàn)的電流的方向相同，作用于兩個(gè)TMR元件的磁場(chǎng)也彼此反向，磁化方向也彼此相反。
例如對(duì)于圖3和圖3的器件構(gòu)造中的兩個(gè)TMR元件MTJ3、MTJ4也能這樣說(shuō)。
當(dāng)關(guān)于各TMR元件MTJ1、MTJ2、MTJ3、MTJ4能分別設(shè)定釘扎層的磁化方向時(shí)，通過(guò)使存在于寫(xiě)入位線(xiàn)BLj0的下方的TMR元件MTJ1的釘扎層的磁化方向與存在于寫(xiě)入位線(xiàn)BLj0的上方的TMR元件MTJ2的釘扎層的磁化方向彼此反向，就能原封不動(dòng)地應(yīng)用上述的讀出動(dòng)作原理和讀出電路。
即能使釘扎層的磁化方向和存儲(chǔ)層的磁化方向相同時(shí)為“1”，釘扎層的磁化方向和存儲(chǔ)層的磁化方向不同時(shí)為“0”。
關(guān)于各TMR元件MTJ1、MTJ2、MTJ3、MTJ4，當(dāng)釘扎層的方向都相同時(shí)，如果要原封不動(dòng)地應(yīng)用上述的讀出動(dòng)作原理和讀出電路，就還要對(duì)寫(xiě)入動(dòng)作或讀出動(dòng)作下一番功夫。
例如，在寫(xiě)入動(dòng)作時(shí)，通過(guò)在時(shí)間上錯(cuò)開(kāi)分別進(jìn)行對(duì)于寫(xiě)入位線(xiàn)的下方的TMR元件的寫(xiě)入和對(duì)于寫(xiě)入位線(xiàn)的上方的TMR元件的寫(xiě)入，就能使釘扎層的磁化方向和存儲(chǔ)層的磁化方向相同時(shí)為“1”，釘扎層的磁化方向和存儲(chǔ)層的磁化方向不同時(shí)為“0”。
當(dāng)寫(xiě)入位線(xiàn)的下方的TMR元件的“1”/“0”的條件(釘扎層的磁化方向和存儲(chǔ)層的磁化方向的關(guān)系)與寫(xiě)入位線(xiàn)的上方的TMR元件的“1”/“0”的條件相反時(shí)，有必要改變讀出動(dòng)作時(shí)判定數(shù)據(jù)的邏輯。
(3)讀出字線(xiàn)驅(qū)動(dòng)器圖70表示了讀出字線(xiàn)驅(qū)動(dòng)器的電路例。
讀出字線(xiàn)驅(qū)動(dòng)器23B-0由AND門(mén)電路AD5構(gòu)成。在AND門(mén)電路AD5輸入了讀出信號(hào)READ以及高位行地址信號(hào)。
讀出信號(hào)是在讀出動(dòng)作時(shí)變?yōu)椤?”的信號(hào)。高位行地址信號(hào)與寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器(圖68)中的高位行地址信號(hào)相同。即根據(jù)多位行地址信號(hào)中的列的選擇時(shí)使用的高位行地址信號(hào)，決定讀出字線(xiàn)RWL0的電位。
在選擇的行中，高位行地址信號(hào)的所有位都變?yōu)椤?”，所以讀出字線(xiàn)RWL0的電位變?yōu)椤?”。
(4)列解碼器圖71表示了列解碼器的電路例。
列解碼器32由AND門(mén)電路AD6構(gòu)成。AND門(mén)電路AD6中輸入了讀出信號(hào)READ和列地址信號(hào)。讀出信號(hào)是在讀出動(dòng)作時(shí)變?yōu)椤?”的信號(hào)。另外，選擇的列中，因?yàn)榱械刂沸盘?hào)的所有位都變?yōu)椤?”，所以列選擇信號(hào)CSLj的電位變?yōu)椤?”。
(5)當(dāng)為構(gòu)造例4、5時(shí)①寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器圖72表示了寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的電路例。
在圖72中與圖68對(duì)應(yīng)，只表示了寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器的一行部分。
如果比較圖68和圖72，可知當(dāng)采用了構(gòu)造例4、5時(shí)，簡(jiǎn)化了寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器。
具體而言，當(dāng)圖68時(shí)，一行內(nèi)需要用于驅(qū)動(dòng)三條寫(xiě)入字線(xiàn)WWL0、WWL1、WWL2的三個(gè)驅(qū)動(dòng)器/吸收器，但是當(dāng)圖72時(shí)，在一行內(nèi)設(shè)置用于驅(qū)動(dòng)一條寫(xiě)入字線(xiàn)WWL0的一個(gè)驅(qū)動(dòng)器/吸收器就足夠了。
寫(xiě)入字線(xiàn)驅(qū)動(dòng)器23A-0由P溝道MOS晶體管QP15和NAND門(mén)電路ND1構(gòu)成。寫(xiě)入字線(xiàn)吸收器24-0由N溝道MOS晶體管QN15構(gòu)成。
P溝道MOS晶體管QP15連接在電源端子和寫(xiě)入字線(xiàn)WWL0之間。NAND門(mén)電路ND1的輸出信號(hào)提供給P溝道MOS晶體管QP15的柵極。N溝道MOS晶體管QN15連接在寫(xiě)入字線(xiàn)WWL0和接地端子之間。
當(dāng)NAND門(mén)電路ND1的輸出信號(hào)為“0”時(shí)，寫(xiě)入電流流向?qū)懭胱志€(xiàn)WWL0。
在這樣的寫(xiě)入字線(xiàn)驅(qū)動(dòng)器/吸收器中，當(dāng)寫(xiě)入動(dòng)作時(shí)，寫(xiě)入信號(hào)WRITE變?yōu)椤?”。另外，根據(jù)多位的行地址信號(hào)，選擇了多行中的一個(gè)。在選擇的行中，高位行地址信號(hào)的所有位都變?yōu)椤?”。在選擇的行中，寫(xiě)入電流流向?qū)懭胱志€(xiàn)。
②寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器圖73表示了寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的電路例。
在圖73中與圖69對(duì)應(yīng)，只表示了寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的一行部分。
如果比較圖69和圖73，可知當(dāng)采用了構(gòu)造例4、5時(shí)，簡(jiǎn)化了寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器。
具體而言，當(dāng)圖69時(shí)，一列內(nèi)需要用于驅(qū)動(dòng)兩條寫(xiě)入位線(xiàn)BL00、BL01的兩個(gè)驅(qū)動(dòng)器/吸收器，但是當(dāng)圖73時(shí)，在一列內(nèi)設(shè)置用于驅(qū)動(dòng)一條寫(xiě)入位線(xiàn)BL01的一個(gè)驅(qū)動(dòng)器/吸收器就足夠了。
寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31由P溝道MOS晶體管QP19、QP21、N溝道MOS晶體管QN19、QN21、NAND門(mén)電路ND5、ND7、AND門(mén)電路AD2、AD4以及倒相器IV18、IV20構(gòu)成。
P溝道MOS晶體管QP19連接在電源端子和寫(xiě)入位線(xiàn)BL01之間，N溝道MOS晶體管QN19連接在寫(xiě)入位線(xiàn)BL01和接地端子之間。P溝道MOS晶體管QP21連接在電源端子和寫(xiě)入位線(xiàn)BL01之間，N溝道MOS晶體管QN21連接在寫(xiě)入位線(xiàn)BL01和接地端子之間。
當(dāng)NAND門(mén)電路ND5的輸出信號(hào)為“0”，AND門(mén)電路AD4的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從P溝道MOS晶體管QP19向N溝道MOS晶體管QN21流動(dòng)。
當(dāng)NAND門(mén)電路ND7的輸出信號(hào)為“0”，AND門(mén)電路AD2的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從P溝道MOS晶體管QP21向N溝道MOS晶體管QN19流動(dòng)。
在這樣的寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器重，當(dāng)寫(xiě)入動(dòng)作時(shí)，寫(xiě)入信號(hào)WRITE為“1”。另外，在選擇的列中，多位的列地址信號(hào)的所有位都為“1”。
另外，流向選擇的列內(nèi)的所選的寫(xiě)入位線(xiàn)的寫(xiě)入電流的方向按照寫(xiě)入數(shù)據(jù)DATA的值決定。
例如，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則當(dāng)NAND門(mén)電路ND5的輸出信號(hào)變?yōu)椤?”，AND門(mén)電路AD4的輸出信號(hào)為“1”。結(jié)果，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從P溝道MOS晶體管QP19向N溝道MOS晶體管QN21流動(dòng)。
另外，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則當(dāng)NAND門(mén)電路ND7的輸出信號(hào)變?yōu)椤?”，AND門(mén)電路AD2的輸出信號(hào)為“1”。結(jié)果，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從P溝道MOS晶體管QP19向N溝道MOS晶體管QN21流動(dòng)。
6.各TMR元件的釘扎層和存儲(chǔ)層的位置關(guān)系象構(gòu)造例1～6那樣，例如對(duì)于寫(xiě)入線(xiàn)(例如寫(xiě)入字線(xiàn)或?qū)懭胛痪€(xiàn))，在其上部和下部分別配置TMR元件，并且使用由流向該寫(xiě)入線(xiàn)的電流產(chǎn)生的磁場(chǎng)在位于其上部或下部的TMR元件中寫(xiě)入數(shù)據(jù)時(shí)，有必要研究各TMR元件的釘扎層(固定層)和存儲(chǔ)層(自由層)的位置關(guān)系、釘扎層的磁化方向等。
這是因?yàn)楦鶕?jù)各TMR元件的釘扎層和存儲(chǔ)層的位置關(guān)系、流向?qū)懭刖€(xiàn)的電流的方向，寫(xiě)入動(dòng)作原理或?qū)懭腚娐返慕Y(jié)構(gòu)變化。
(1)各TMR元件的釘扎層和存儲(chǔ)層的位置關(guān)系如圖74所示，各TMR元件(MTJ元件)的釘扎層和存儲(chǔ)層的位置關(guān)系(相對(duì)關(guān)系)最好對(duì)于使用的位線(xiàn)為對(duì)稱(chēng)的。
例如，對(duì)于寫(xiě)入線(xiàn)(例如寫(xiě)入字線(xiàn)或?qū)懭胛痪€(xiàn))，在其上部和下部分別配置TMR元件，并且使用由流向該寫(xiě)入線(xiàn)的電流產(chǎn)生的磁場(chǎng)在位于其上部或下部的TMR元件中寫(xiě)入數(shù)據(jù)時(shí)，把各TMR元件的釘扎層和存儲(chǔ)層的位置關(guān)系對(duì)于該寫(xiě)入線(xiàn)設(shè)定為對(duì)稱(chēng)的。
具體而言，當(dāng)寫(xiě)入線(xiàn)下部的TMR元件的構(gòu)造為在靠近寫(xiě)入布線(xiàn)一側(cè)存在存儲(chǔ)層，在遠(yuǎn)離它的一側(cè)存在釘扎層的構(gòu)造時(shí)，對(duì)于寫(xiě)入線(xiàn)上部的TMR元件的構(gòu)造也采用在靠近寫(xiě)入布線(xiàn)一側(cè)存在存儲(chǔ)層，在遠(yuǎn)離它的一側(cè)存在釘扎層的構(gòu)造。
同樣，當(dāng)寫(xiě)入線(xiàn)下部的TMR元件的構(gòu)造為在靠近寫(xiě)入布線(xiàn)一側(cè)存在釘扎層，在遠(yuǎn)離它的一側(cè)存在存儲(chǔ)層的構(gòu)造時(shí)，對(duì)于寫(xiě)入線(xiàn)上部的TMR元件的構(gòu)造也采用在靠近寫(xiě)入布線(xiàn)一側(cè)存在釘扎層，在遠(yuǎn)離它的一側(cè)存在存儲(chǔ)層的構(gòu)造。
須指出的是，這樣的位置關(guān)系對(duì)于存儲(chǔ)單元陣列內(nèi)的所有TMR元件都成立。另外，對(duì)于存儲(chǔ)單元陣列內(nèi)的所有寫(xiě)入線(xiàn)，配置在其上部的TMR元件和配置在其下部的TMR元件配置為彼此對(duì)稱(chēng)。
根據(jù)這樣的位置關(guān)系，從寫(xiě)入線(xiàn)導(dǎo)存儲(chǔ)層的距離在所有的TMR元件中實(shí)質(zhì)上相等。即因?yàn)橛闪飨驅(qū)懭刖€(xiàn)的寫(xiě)入電流產(chǎn)生的磁場(chǎng)的影響在所有的TMR元件中相同，所以能使所有的TMR元件的寫(xiě)入特性相同。
可是，這時(shí)，對(duì)于寫(xiě)入線(xiàn)配置在下部(或上部)的TMR元件的方向和對(duì)于寫(xiě)入線(xiàn)配置在上部(或下部)的TMR元件的方向彼此相反。
可是，這樣的存儲(chǔ)單元陣列內(nèi)的TMR元件不都向著相同方向，例如關(guān)于層疊為多級(jí)的TMR元件，在各級(jí)中TMR元件的方向不同對(duì)于本發(fā)明不會(huì)成為什么缺點(diǎn)(這里所說(shuō)的方向只有向上和向下兩種。另外，作為作為上和下的定義，把半導(dǎo)體襯底一側(cè)定義為下。)。
這是因?yàn)楫?dāng)形成TMR元件時(shí)，只通過(guò)改變形成構(gòu)成TMR元件的各層的順序，就能改變TMR元件的方向。
(2)TMR元件的釘扎層的磁化方向當(dāng)對(duì)于寫(xiě)入線(xiàn)(寫(xiě)入字線(xiàn)或?qū)懭胛痪€(xiàn))，在其上部和下部分別配置TMR元件，并且使用由流向該寫(xiě)入線(xiàn)的電流產(chǎn)生的磁場(chǎng)在位于其上部或下部的TMR元件中寫(xiě)入數(shù)據(jù)時(shí)，有必要根據(jù)TMR元件的釘扎層的磁化方向改變寫(xiě)入動(dòng)作原理和讀出動(dòng)作原理。
這是因?yàn)?，即使流向該?xiě)入線(xiàn)的電流的方向一定，但是提供給配置在其上部的TMR元件的磁場(chǎng)的方向和提供給配置在其下部的TMR元件的磁場(chǎng)的方向是反向的。
①當(dāng)個(gè)別設(shè)定釘扎層的磁化方向時(shí)當(dāng)個(gè)別設(shè)定釘扎層的磁化方向時(shí)，通過(guò)使存在于寫(xiě)入線(xiàn)(寫(xiě)入字線(xiàn)或?qū)懭胛痪€(xiàn))的下部的TMR元件的釘扎層的磁化方向和存在于寫(xiě)入線(xiàn)的上部的TMR元件的釘扎層的磁化方向彼此反向，能象通常那樣應(yīng)用讀出動(dòng)作原理和寫(xiě)入動(dòng)作原理。
即當(dāng)釘扎層的磁化方向和存儲(chǔ)層的磁化方向相同時(shí)為“1”，當(dāng)釘扎層的磁化方向和存儲(chǔ)層的磁化方向不同時(shí)為“0”。
下面，就具體例加以描述。
作為前提條件，如圖75和圖76所示，TMR元件MTJ1、MTJ2的磁化容易軸向著X方向(寫(xiě)入字線(xiàn)延伸的方向)，并且配置在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的釘扎層的磁化方向?yàn)樽髠?cè)，配置在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的釘扎層的磁化方向?yàn)橛覀?cè)。
另外，根據(jù)流入寫(xiě)入位線(xiàn)BL00的寫(xiě)入電流的方向決定了寫(xiě)入數(shù)據(jù)，在寫(xiě)入字線(xiàn)WWL0、WWL1中，只流動(dòng)向著一個(gè)方向的寫(xiě)入電流。
·當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件寫(xiě)入數(shù)據(jù)時(shí)[寫(xiě)入“1”]
如圖75所示，在寫(xiě)入字線(xiàn)WWL0中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿入紙面的方向。由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向右轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1上作用了向左的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化方向向左。
因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化狀態(tài)變?yōu)槠叫校瑢?xiě)入了數(shù)據(jù)“1”。
在寫(xiě)入字線(xiàn)WWL0中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿出紙面的方向。由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1上作用了向右的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化方向向右。
因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化狀態(tài)變?yōu)榉雌叫?，?xiě)入了數(shù)據(jù)“0”。
·當(dāng)向?qū)懭胛痪€(xiàn)的上部的TMR元件寫(xiě)入數(shù)據(jù)時(shí)對(duì)于寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2，如果能以與對(duì)于TMR元件MTJ1的寫(xiě)入條件相同的條件寫(xiě)入相同的數(shù)據(jù)，對(duì)于兩個(gè)TMR元件MTJ1、MTJ2，就能使用相同的寫(xiě)入電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)和相同的讀出電路，執(zhí)行寫(xiě)入/讀出動(dòng)作。
如圖76所示，在寫(xiě)入字線(xiàn)WWL1中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿入紙面的方向。
該寫(xiě)入條件與對(duì)于當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件MTJ1寫(xiě)入“1”時(shí)的條件相同。這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向右轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2上作用了向右的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化方向向右。
因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化狀態(tài)變?yōu)槠叫?，?xiě)入了數(shù)據(jù)“1”。
這樣，通過(guò)使TMR元件MTJ1、MTJ2的釘扎層的磁化方向不同，能以相同的寫(xiě)入條件向TMR元件MTJ1、MTJ2寫(xiě)入相同的數(shù)據(jù)。
在寫(xiě)入字線(xiàn)WWL1中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿出紙面的方向。
該寫(xiě)入條件與對(duì)于當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件MTJ1寫(xiě)入“0”時(shí)的條件相同。這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2上作用了向左的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化方向向左。
因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化狀態(tài)變?yōu)榉雌叫?，?xiě)入了數(shù)據(jù)“0”。
這樣，通過(guò)使TMR元件MTJ1、MTJ2的釘扎層的磁化方向不同，能以相同的寫(xiě)入條件向TMR元件MTJ1、MTJ2寫(xiě)入相同的數(shù)據(jù)。
②當(dāng)所有的TMR元件的釘扎層的磁化方向相同時(shí)當(dāng)所有的TMR元件的釘扎層的磁化方向相同時(shí)，例如在結(jié)束了晶片加工后，一次向所有的TMR元件的釘扎層提供相同方向的磁場(chǎng)，瞬間就能決定所有TMR元件的釘扎層的磁化方向。
當(dāng)提供磁場(chǎng)時(shí)，通過(guò)使晶片的溫度上升，能容易地決定所有的TMR元件的釘扎層的磁化方向。
可是，這時(shí)，關(guān)于配置在寫(xiě)入線(xiàn)的下部的TMR元件和配置在其上部的TMR元件，不能用相同的寫(xiě)入條件寫(xiě)入相同的數(shù)據(jù)。
因此，作為對(duì)策，有兩種A.不改變寫(xiě)入電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)的結(jié)構(gòu)即寫(xiě)入條件，而改變讀出電路的結(jié)構(gòu)的對(duì)策；B.改變寫(xiě)入電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)的結(jié)構(gòu)即寫(xiě)入條件，而不改變讀出電路的結(jié)構(gòu)的對(duì)策。
下面，就具體例加以說(shuō)明。
作為前提條件，如圖77和圖79所示，TMR元件MTJ1、MTJ2的磁化容易軸向著X方向(寫(xiě)入字線(xiàn)延伸的方向)，并且配置在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的釘扎層的磁化方向以及配置在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的釘扎層的磁化方向?yàn)槎际亲髠?cè)。
另外，根據(jù)流入寫(xiě)入位線(xiàn)BL00的寫(xiě)入電流的方向決定了寫(xiě)入數(shù)據(jù)，在寫(xiě)入字線(xiàn)WWL0、WWL1中，只流動(dòng)向著一個(gè)方向的寫(xiě)入電流。
A.當(dāng)不改變寫(xiě)入條件時(shí)·當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件寫(xiě)入數(shù)據(jù)時(shí)[寫(xiě)入“1”]如圖77所示，在寫(xiě)入字線(xiàn)WWL0中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿入紙面的方向。由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向右轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1上作用了向左的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化方向向左。
因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化狀態(tài)變?yōu)槠叫?，?xiě)入了數(shù)據(jù)“1”。
在寫(xiě)入字線(xiàn)WWL0中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿出紙面的方向。由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1上作用了向右的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化方向向右。
因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化狀態(tài)變?yōu)榉雌叫?，?xiě)入了數(shù)據(jù)“0”。
·當(dāng)向?qū)懭胛痪€(xiàn)的上部的TMR元件寫(xiě)入數(shù)據(jù)時(shí)對(duì)于寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2，以與對(duì)于TMR元件MTJ1的寫(xiě)入條件相同的條件即使用相同的寫(xiě)入電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)執(zhí)行寫(xiě)入動(dòng)作。
如圖78所示，在寫(xiě)入字線(xiàn)WWL1中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿入紙面的方向。
該寫(xiě)入條件與對(duì)于當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件MTJ1寫(xiě)入“1”時(shí)的條件相同。這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向右轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2上作用了向右的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化方向向右。
因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化狀態(tài)變?yōu)榉雌叫?，變?yōu)榇鎯?chǔ)了數(shù)據(jù)“0”的狀態(tài)。
這里，因?yàn)閷?duì)于TMR元件MTJ2的寫(xiě)入數(shù)據(jù)是“1”，所以讀出時(shí)，把TMR元件MTJ2中存儲(chǔ)的“0”數(shù)據(jù)不能作為“0”而必須作為“1”讀出。
因此，要稍微變更讀出電路的要素。
基本上，因?yàn)閷?duì)于存在于寫(xiě)入位線(xiàn)的上部的TMR元件，以相反的狀態(tài)存儲(chǔ)了寫(xiě)入數(shù)據(jù)，所以在用于讀出存在于寫(xiě)入位線(xiàn)的上部的TMR元件的數(shù)據(jù)的讀出電路的輸出部(最終級(jí))中追加一個(gè)倒相器。
例如，在構(gòu)造例1～6中，第二級(jí)的TMR元件MTJ2和第四級(jí)的TMR元件MTJ4配置在寫(xiě)入位線(xiàn)的上部。
因此，例如當(dāng)應(yīng)用所謂的一次讀出動(dòng)作原理時(shí)，可以在圖64和圖66的邏輯電路的輸出部再追加一個(gè)倒相器。
著啊，當(dāng)TMR元件MTJ1、MTJ2的釘扎層的磁化方向一致時(shí)，在配置在寫(xiě)入位線(xiàn)的上部的TMR元件和配置在其下部的TMR元件中的任意一方中存儲(chǔ)了與寫(xiě)入數(shù)據(jù)相反的數(shù)據(jù)。
因此，在讀出存儲(chǔ)了相反的TMR元件的數(shù)據(jù)的讀出電路的輸出部(最終級(jí))中追加一個(gè)倒相器，則不用改變寫(xiě)入電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)就能進(jìn)行寫(xiě)入動(dòng)作。
在寫(xiě)入字線(xiàn)WWL1中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿出紙面的方向。
該寫(xiě)入條件與對(duì)于當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件MTJ1寫(xiě)入“0”時(shí)的條件相同。這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2上作用了向左的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化方向向左。
因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化狀態(tài)變?yōu)槠叫屑创鎯?chǔ)了數(shù)據(jù)“1”的狀態(tài)。
這里，因?yàn)閷?duì)于TMR元件MTJ2的寫(xiě)入數(shù)據(jù)是“0”，所以讀出時(shí)，把TMR元件MTJ2中存儲(chǔ)的“1”數(shù)據(jù)不能作為“1”而必須作為“0”讀出。
因此，如上所述，如果在用于讀出存在于寫(xiě)入位線(xiàn)的上部的TMR元件的數(shù)據(jù)的讀出電路的輸出部(最終級(jí))中追加一個(gè)倒相器，就能沒(méi)問(wèn)題地讀出數(shù)據(jù)。
B.當(dāng)改變寫(xiě)入條件時(shí)如果改變寫(xiě)入條件，例如當(dāng)寫(xiě)入數(shù)據(jù)為“1”時(shí)，能使TMR元件MTJ1、MTJ2的狀態(tài)都為平行，當(dāng)寫(xiě)入數(shù)據(jù)為“0”時(shí)，能使TMR元件MTJ1、MTJ2的狀態(tài)都為反平行。
即沒(méi)必要變更讀出電路。
·當(dāng)向?qū)懭胛痪€(xiàn)的下部的TMR元件寫(xiě)入數(shù)據(jù)時(shí)[寫(xiě)入“1”]如圖77所示，在寫(xiě)入字線(xiàn)WWL0中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿入紙面的方向。由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向右轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1上作用了向左的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化方向向左。
因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化狀態(tài)變?yōu)槠叫?，?xiě)入了數(shù)據(jù)“1”。
在寫(xiě)入字線(xiàn)WWL0中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿出紙面的方向。由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1上作用了向右的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化方向向右。
因此，寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1的磁化狀態(tài)變?yōu)榉雌叫?，?xiě)入了數(shù)據(jù)“0”。
·當(dāng)向?qū)懭胛痪€(xiàn)的上部的TMR元件寫(xiě)入數(shù)據(jù)時(shí)[寫(xiě)入“1”]如圖79所示，在寫(xiě)入字線(xiàn)WWL1中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿出紙面的方向。
該寫(xiě)入條件與對(duì)于向?qū)懭胛痪€(xiàn)的下部的TMR元件MTJ1寫(xiě)入“1”時(shí)的條件不同。即當(dāng)假設(shè)寫(xiě)入數(shù)據(jù)相同時(shí)，根據(jù)TMR元件是存在于寫(xiě)入位線(xiàn)的上部還是下部，流向?qū)懭刖€(xiàn)的寫(xiě)入電流的方向改變。
須指出的是，后面將描述實(shí)現(xiàn)這樣的動(dòng)作的電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)。
這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2上作用了向左的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化方向向左。
因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化狀態(tài)變?yōu)槠叫写鎯?chǔ)了數(shù)據(jù)“1”的狀態(tài)。
在寫(xiě)入字線(xiàn)WWL1中，流動(dòng)向著一個(gè)方向的寫(xiě)入電流，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流流向穿入紙面的方向。
該寫(xiě)入條件與對(duì)于向?qū)懭胛痪€(xiàn)的下部的TMR元件MTJ1寫(xiě)入“ 0”時(shí)的條件不同。
這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向左轉(zhuǎn)的圓。即當(dāng)假設(shè)寫(xiě)入數(shù)據(jù)相同時(shí)，根據(jù)TMR元件是存在于寫(xiě)入位線(xiàn)的上部還是下部，流向?qū)懭刖€(xiàn)的寫(xiě)入電流的方向改變。
這時(shí)，由流向?qū)懭胛痪€(xiàn)BL00的寫(xiě)入電流產(chǎn)生的磁場(chǎng)以寫(xiě)入位線(xiàn)BL00為中心描出向右轉(zhuǎn)的圓。
這時(shí)，在寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2上作用了向右的磁場(chǎng)。因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化方向向右。
因此，寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2的磁化狀態(tài)變?yōu)榉雌叫屑创鎯?chǔ)了數(shù)據(jù)“0”的狀態(tài)。
③所有的TMR元件的釘扎層的方向相同時(shí)的寫(xiě)入電路(寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器)的結(jié)構(gòu)圖80表示了寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的電路例。
圖80的電路成為圖69的電路的變形例。即圖80的電路的特征在于在圖69中，使電路具有新功能即根據(jù)TMR元件的位置信息改變寫(xiě)入電流的方向的功能。
該寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器對(duì)應(yīng)于構(gòu)造例1～6的磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造。
構(gòu)成讀出塊的四個(gè)TMR元件MTJ1、MTJ2、MTJ3、MTJ4層疊為四級(jí)，寫(xiě)入位線(xiàn)BL00配置在TMR元件MTJ1和TMR元件MTJ2之間，寫(xiě)入位線(xiàn)BL01配置在TMR元件MTJ3和TMR元件MTJ4之間。
TMR元件MTJ1、MTJ3配置在寫(xiě)入位線(xiàn)BL00、BL01的下部，TMR元件MTJ2、MTJ4配置在寫(xiě)入位線(xiàn)BL00、BL01的上部。
在同一圖中，只表示了寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器的一列部分。
寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A由P溝道MOS晶體管QP18、QP19、N溝道MOS晶體管QN18、QN19、NAND門(mén)電路ND4、ND5、AND門(mén)電路AD1、AD2、NOR門(mén)電路NR16、倒相器IV17、異或門(mén)電路Ex-OR1、Ex-OR2、Ex-OR5以及“同”電路Ex-NR1構(gòu)成。
寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31由P溝道MOS晶體管QP20、QP21、N溝道MOS晶體管QN20、QN21、NAND門(mén)電路ND6、ND7、AND門(mén)電路AD3、AD4、NOR門(mén)電路NR17、倒相器IV19、異或門(mén)電路Ex-OR3、Ex-OR4、Ex-OR6以及“同”電路Ex-NR2構(gòu)成。
P溝道MOS晶體管QP18連接在電源端子和下級(jí)的寫(xiě)入位線(xiàn)BL00之間，N溝道MOS晶體管QN18連接在下級(jí)的寫(xiě)入位線(xiàn)BL00和接地端子之間。P溝道MOS晶體管QP20連接在電源端子和下級(jí)的寫(xiě)入位線(xiàn)BL00之間，N溝道MOS晶體管QN20連接在下級(jí)的寫(xiě)入位線(xiàn)BL00和接地端子之間。
當(dāng)NAND門(mén)電路ND4的輸出信號(hào)為“0”，AND門(mén)電路AD3的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
當(dāng)NAND門(mén)電路ND6的輸出信號(hào)為“0”，AND門(mén)電路AD1的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
P溝道MOS晶體管QP19連接在電源端子和上級(jí)的寫(xiě)入位線(xiàn)BL01之間，N溝道MOS晶體管QN19連接在上級(jí)的寫(xiě)入位線(xiàn)BL01和接地端子之間。P溝道MOS晶體管QP21連接在電源端子和上級(jí)的寫(xiě)入位線(xiàn)BL01之間，N溝道MOS晶體管QN21連接在上級(jí)的寫(xiě)入位線(xiàn)BL01和接地端子之間。
當(dāng)NAND門(mén)電路ND5的輸出信號(hào)為“0”，AND門(mén)電路AD4的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
當(dāng)NAND門(mén)電路ND7的輸出信號(hào)為“0”，AND門(mén)電路AD2的輸出信號(hào)為“1”時(shí)，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
在這樣的寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器中，在寫(xiě)入動(dòng)作時(shí)，寫(xiě)入信號(hào)WRITE變?yōu)椤?”。另外，在選擇的列中，多位的列選擇信號(hào)的所有位都變?yōu)椤?”。
另外，在本例中，使用多位的行地址信號(hào)中的一位RA1，選擇一列內(nèi)的兩條寫(xiě)入位線(xiàn)BL00、BL01中的一條。例如當(dāng)RA1為“0”時(shí)，選擇了寫(xiě)入位線(xiàn)BL00，當(dāng)RA1為“1”時(shí)，選擇了寫(xiě)入位線(xiàn)BL01。
另外，流向選擇的列內(nèi)的選擇的寫(xiě)入位線(xiàn)的寫(xiě)入電流的方向按照寫(xiě)入數(shù)據(jù)DATA和RA0的值決定。
這里，RA0的值是指決定選擇寫(xiě)入位線(xiàn)BL00、BL01的下部的TMR元件MTJ1、MTJ3或選擇寫(xiě)入位線(xiàn)BL00、BL01的上部的TMR元件MTJ2、MTJ4。
·當(dāng)選擇了BL00時(shí)例如，當(dāng)選擇了寫(xiě)入位線(xiàn)BL00時(shí)(RA1＝“0”時(shí))，如果RA0＝0，則選擇了寫(xiě)入位線(xiàn)BL00的下部的TMR元件MTJ1。
這時(shí)，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則異或門(mén)電路Ex-OR1～Ex-OR4的輸出信號(hào)都為“1”。另外，NOR門(mén)電路NR16、NR17的輸出信號(hào)都為“0”。
因此，NAND門(mén)電路ND4的輸出結(jié)果變?yōu)椤?”，AND電路AD3的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
另外，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則異或門(mén)電路Ex-OR1～Ex-OR4的輸出信號(hào)都為“0”。另外，NOR門(mén)電路NR16、NR17的輸出信號(hào)都為“1”。
因此，NAND門(mén)電路ND6的輸出結(jié)果變?yōu)椤?”，AND電路AD1的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
另外，當(dāng)選擇了寫(xiě)入位線(xiàn)BL00時(shí)(RA1＝“0”時(shí))，如果RA0＝1，則選擇了寫(xiě)入位線(xiàn)BL00的上部的TMR元件MTJ2。
這時(shí)，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則異或門(mén)電路Ex-OR1～Ex-OR4的輸出信號(hào)都為“0”。另外，NOR門(mén)電路NR16、NR17的輸出信號(hào)都為“1”。
因此，NAND門(mén)電路ND6的輸出結(jié)果變?yōu)椤?”，AND電路AD3的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
另外，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則異或門(mén)電路Ex-OR1～Ex-OR4的輸出信號(hào)都為“1”。另外，NOR門(mén)電路NR16、NR17的輸出信號(hào)都為“0”。
因此，NAND門(mén)電路ND4的輸出結(jié)果變?yōu)椤?”，AND電路AD3的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL00中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
·當(dāng)選擇了BL01時(shí)例如，當(dāng)選擇了寫(xiě)入位線(xiàn)BL01時(shí)(RA1＝“1”時(shí))，如果RA0＝0，則選擇了寫(xiě)入位線(xiàn)BL01的下部的TMR元件MTJ3。
這時(shí)，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則異或門(mén)電路Ex-OR5、Ex-OR6的輸出信號(hào)都為“1”。另外，“同”路電路Ex-NR1、Ex-NR2的輸出信號(hào)都為“0”。
因此，NAND門(mén)電路ND5的輸出結(jié)果變?yōu)椤?”，AND電路AD4的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
另外，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則異或門(mén)電路Ex-OR5、Ex-OR6的輸出信號(hào)都為“0”。另外，另外，“同”路電路Ex-NR1、Ex-NR2的輸出都為“1”。
因此，NAND門(mén)電路ND7的輸出結(jié)果變?yōu)椤?”，AND電路AD2的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
當(dāng)選擇了寫(xiě)入位線(xiàn)BL01時(shí)(RA1＝“1”時(shí))，如果RA0＝1，則選擇了寫(xiě)入位線(xiàn)BL01的上部的TMR元件MTJ4。
這時(shí)，如果寫(xiě)入數(shù)據(jù)DATA為“1”，則異或門(mén)電路Ex-OR5、Ex-OR6的輸出信號(hào)都為“0”。另外，“同”路電路Ex-NR1、Ex-NR2的輸出信號(hào)都為“1”。
因此，NAND門(mén)電路ND7的輸出結(jié)果變?yōu)椤?”，AND電路AD2的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器31向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器29A流動(dòng)。
另外，如果寫(xiě)入數(shù)據(jù)DATA為“0”，則異或門(mén)電路Ex-OR5、Ex-OR6的輸出信號(hào)都為“1”。另外，另外，“同”路電路Ex-NR1、Ex-NR2的輸出都為“0”。
因此，NAND門(mén)電路ND5的輸出結(jié)果變?yōu)椤?”，AND電路AD4的輸出結(jié)果變?yōu)椤?”。結(jié)果，在寫(xiě)入位線(xiàn)BL01中，寫(xiě)入電流從寫(xiě)入位線(xiàn)驅(qū)動(dòng)器/吸收器29A向?qū)懭胛痪€(xiàn)驅(qū)動(dòng)器/吸收器31流動(dòng)。
7.制造方法本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造、讀出動(dòng)作原理、TMR元件的構(gòu)造、包含讀出電路的外部電路以及釘扎層和存儲(chǔ)層對(duì)于寫(xiě)入線(xiàn)的位置關(guān)系如上所述。
因此，最后說(shuō)明用于實(shí)現(xiàn)本發(fā)明的磁隨機(jī)存取存儲(chǔ)器的制造方法。
(1)制造方法1本制造方法1適用于具有多個(gè)TMR元件層疊為多級(jí)，并且這些TMR元件串聯(lián)在讀出位線(xiàn)和接地端子之間的單元陣列構(gòu)造(1開(kāi)關(guān)-nMTJ構(gòu)造)的磁隨機(jī)存取存儲(chǔ)器。
首先，簡(jiǎn)單說(shuō)明由本發(fā)明的制造方法完成的單元陣列構(gòu)造。然后，就該單元陣列構(gòu)造的制造方法加以說(shuō)明。
①關(guān)于制造方法1的單元陣列構(gòu)造圖81表示了一個(gè)塊由串聯(lián)的多個(gè)TMR元件構(gòu)成的磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造的一個(gè)例子。
該單元陣列構(gòu)造的特征在于在一列(Y方向)內(nèi)配置了一條讀出位線(xiàn)，在其正下方配置了串聯(lián)的多個(gè)TMR元件。多個(gè)TMR元件構(gòu)成一個(gè)讀出塊，并且連接在讀出位線(xiàn)和接地端子之間。
在半導(dǎo)體襯底的表面區(qū)域，配置了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。讀出選擇開(kāi)關(guān)RSW的源極通過(guò)源線(xiàn)SL連接了接地端子。源線(xiàn)SL為在列方向上相鄰的兩個(gè)讀出塊所共有。源線(xiàn)SL例如在X方向(與紙面垂直的方向)延伸為一條直線(xiàn)。
讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵極成為讀出字線(xiàn)RWLn。讀出字線(xiàn)RWLn在X方向延伸。在讀出選擇開(kāi)關(guān)RSW上分別層疊了四個(gè)TMR元件(MTJ(磁隧道結(jié))元件)MTJ1、MTJ2、MTJ3、MTJ4。
TMR元件分別配置在下部電極和上部電極之間，并且通過(guò)接觸栓塞彼此串聯(lián)。最下級(jí)的TMR元件的下部電極連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的漏極。最上級(jí)的TMR元件的上部電極通過(guò)接觸栓塞，連接了在Y方向延伸的讀出位線(xiàn)BL0。
在一行內(nèi)，存在三條在X方向延伸的寫(xiě)入字線(xiàn)WWL0、WWL1、WWL2，在一列內(nèi)存在兩條在Y方向延伸的讀出位線(xiàn)BL00、BL01。
當(dāng)從半導(dǎo)體襯底的上部觀察單元陣列構(gòu)造時(shí)，例如層疊的多個(gè)TMR元件布置為彼此重疊。另外，三條寫(xiě)入字線(xiàn)也布置為彼此重疊。讀出位線(xiàn)和兩條寫(xiě)入位線(xiàn)也布置為彼此重疊。
用于串聯(lián)多個(gè)TMR元件的接觸栓塞布置在與寫(xiě)入字線(xiàn)、寫(xiě)入位線(xiàn)不重疊的位置。用容易與接觸栓塞接觸的結(jié)構(gòu)形成了TMR元件的上部電極和下部電極。
②制造方法1的各步驟下面，說(shuō)明用于實(shí)現(xiàn)圖81的單元陣列構(gòu)造的制造方法。這里，因?yàn)檎f(shuō)明具體的制造方法(例如，采用雙金屬鑲嵌工藝等)，所以留意對(duì)圖81的單元陣列構(gòu)造中沒(méi)有的要素也進(jìn)行了說(shuō)明?？墒牵罱K完成的單元陣列構(gòu)造的概要與圖81的單元陣列構(gòu)造幾乎相同。
·元件分離步驟首先，如圖82所示，在半導(dǎo)體襯底51內(nèi)形成STI(淺溝槽隔離)構(gòu)造的元件分離絕緣層52。
例如，通過(guò)以下的方法能形成元件分離絕緣層52。
通過(guò)PEP(光刻工藝)，在半導(dǎo)體襯底51上形成掩模圖案(氮化硅等)。以該掩模圖案為掩模，使用RIE(反應(yīng)離子刻蝕)蝕刻半導(dǎo)體襯底51，在半導(dǎo)體襯底51上形成溝。例如，使用CVD(化學(xué)汽相淀積)法和CMP(化學(xué)機(jī)械拋光)法，在該溝內(nèi)設(shè)置絕緣層(氧化硅等)。
然后，如果必要，例如通過(guò)離子注入法，在半導(dǎo)體襯底內(nèi)注入P型雜質(zhì)(B、BF2)或N型雜質(zhì)(P、As等)，形成P型阱區(qū)域或N型阱區(qū)域。
·形成MOSFET的步驟接著，如圖83所示，在半導(dǎo)體襯底51的表面區(qū)域形成作為讀出選擇開(kāi)關(guān)起作用的MOS晶體管。
MOS晶體管例如能由以下方法形成。
在由元件分離絕緣層52包圍的元件區(qū)域內(nèi)的溝道部，離子注入用于控制MOS晶體管的閾值的雜質(zhì)。通過(guò)熱氧化法，在元件區(qū)域內(nèi)形成柵絕緣膜(氧化硅等)53。通過(guò)CVD法，在柵絕緣膜上形成柵電極材料(包含雜質(zhì)的多晶硅)以及帽狀絕緣膜(氮化硅等)55。
通過(guò)PEP，對(duì)帽狀絕緣膜55構(gòu)圖后，以該帽狀絕緣膜55為掩模，通過(guò)RIE加工(蝕刻)柵電極材料和柵絕緣膜53。結(jié)果，在半導(dǎo)體襯底51上形成了在X方向延伸的柵電極54。
以帽狀絕緣膜55和柵電極54為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。然后，在半導(dǎo)體襯底內(nèi)，形成低濃度的雜質(zhì)區(qū)域(LDD區(qū)域或擴(kuò)展區(qū)域)。
通過(guò)CVD法，在半導(dǎo)體襯底51上的全體，形成絕緣膜(氮化硅等)后，通過(guò)RIE蝕刻該絕緣膜，在柵電極54和帽狀絕緣膜55的側(cè)壁上形成側(cè)壁絕緣層57。以帽狀絕緣膜55、柵電極54和側(cè)壁絕緣層57為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。結(jié)果，在半導(dǎo)體襯底51內(nèi)形成了源區(qū)域56A和漏區(qū)域56B。
然后，通過(guò)CVD法，在半導(dǎo)體襯底51上的全體形成完全覆蓋MOS晶體管的層間絕緣膜(例如氧化硅等)58。另外，通過(guò)利用CMP技術(shù)，使層間絕緣膜58的表面平坦化。
·形成接觸孔的步驟接著，如圖84和圖85所示，在半導(dǎo)體襯底51上的層間絕緣膜58上，形成到達(dá)MOS晶體管的源區(qū)域56A和漏區(qū)域56B的接觸孔59。
例如，如果通過(guò)PEP，在層間絕緣膜58上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜58，就能容易地形成接觸孔59。該蝕刻后，抗蝕劑圖形被除去。
·形成布線(xiàn)溝的步驟接著，如圖86所示，在半導(dǎo)體襯底51上的層間絕緣膜58上形成布線(xiàn)溝60。在本例中，布線(xiàn)溝60在X方向延伸，所以當(dāng)在沿著Y方向的剖面觀察時(shí)，布線(xiàn)溝60與接觸孔59重疊。這里，在圖86中，用虛線(xiàn)表示了布線(xiàn)溝60。
例如，如果通過(guò)PEP，在層間絕緣膜58上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜58，就能容易地形成布線(xiàn)溝60。該蝕刻后，抗蝕劑圖形被除去。
·形成第一布線(xiàn)層的步驟接著，如圖87所示，例如使用濺射法，在層間絕緣膜58上、接觸孔59的內(nèi)表面上以及布線(xiàn)溝60的內(nèi)表面上，分別形成阻擋金屬層(Ti和TiN的疊層)61。接著，例如通過(guò)濺射法，在阻擋金屬層61上形成完全充滿(mǎn)接觸孔59和布線(xiàn)溝60的金屬層(W等)62。
然后，如圖88所示，例如使用CMP法，研磨金屬層62，只在接觸孔59內(nèi)和布線(xiàn)溝60內(nèi)留下金屬層62。殘存在接觸孔59內(nèi)的金屬層62成為接觸栓塞，殘存在布線(xiàn)溝60內(nèi)的金屬層62成為第一布線(xiàn)層。另外，通過(guò)CVD法，在層間絕緣膜58上形成層間絕緣膜(氧化硅等)63。
由形成接觸孔的步驟、形成布線(xiàn)溝的步驟和形成第一布線(xiàn)層的步驟構(gòu)成的步驟被稱(chēng)作雙金屬鑲嵌工藝。
·形成布線(xiàn)溝的步驟接著，如圖89所示，在層間絕緣膜63上形成布線(xiàn)溝64。在本例中，布線(xiàn)溝64成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝64的側(cè)面上，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)65。
例如如果通過(guò)PEP，在層間絕緣膜63上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜63，就能容易地形成布線(xiàn)溝64。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜63上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層65。
·形成第二布線(xiàn)層的步驟接著，如圖90所示，例如使用濺射法，在層間絕緣膜63上、布線(xiàn)溝64的內(nèi)表面上以及側(cè)壁絕緣層65上分別形成阻擋金屬層(Ta和TaN的疊層等)66。接著，例如通過(guò)濺射法，在阻擋金屬層66上形成完全充滿(mǎn)布線(xiàn)溝64的金屬層(Cu等)67。
然后，如圖91所示，例如使用CMP法，研磨金屬層67，只在布線(xiàn)溝64內(nèi)留下金屬層67。殘存在布線(xiàn)溝64內(nèi)的金屬層67成為作為寫(xiě)入字線(xiàn)起作用的第二布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜63上，形成絕緣層(氮化硅等)68。另外，通過(guò)CMP法研磨該絕緣層，只在作為第二布線(xiàn)層的金屬層67上留下該絕緣層68。另外，在層間絕緣膜63上形成完全覆蓋作為第二布線(xiàn)層的金屬層67的層間絕緣膜(氧化硅等)69。
須指出的是，由布線(xiàn)溝的形成步驟和第二布線(xiàn)層的形成步驟構(gòu)成的步驟被稱(chēng)作金屬鑲嵌工藝。
·形成第一MTJ元件的下部電極的步驟接著，如圖92和圖93所示，在層間絕緣膜69上形成到達(dá)作為第一布線(xiàn)層的金屬層62的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜69上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜63、69，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)70。接著，例如通過(guò)濺射法，在阻擋金屬層70上形成完全充滿(mǎn)接觸孔的金屬層(W等)71。
然后，例如使用CMP法研磨金屬層71，只在接觸孔內(nèi)留下金屬層71。殘存在接觸孔內(nèi)的金屬層71成為接觸栓塞。另外，通過(guò)CVD法，在層間絕緣膜69上形成成為第一MTJ元件的下部電極的金屬層(Ta等)72。
·形成第一MTJ元件及其上部電極的步驟接著，如圖94所示，在金屬層72上形成第一MTJ元件73。第一MTJ元件73由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖45所示的構(gòu)造。
使用CVD法，形成完全覆蓋第一MTJ元件73的層間絕緣膜(氧化硅等)75A。另外，例如通過(guò)CMP法研磨層間絕緣膜75A，只在第一MTJ元件73之間使層間絕緣膜75A殘存。
另外，通過(guò)濺射法，在層間絕緣膜75A上形成成為第一MTJ元件73的上部電極的金屬層(Ta等)74。
·第一MTJ元件的下部/上部電極的構(gòu)圖步驟接著，如圖95和圖96所示，分別對(duì)第一MTJ元件73的下部電極72和上部電極74進(jìn)行構(gòu)圖。
通過(guò)PEP，在上部電極74上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部/上部電極72、74，就能容易地進(jìn)行第一MTJ元件73的下部/上部電極72、74的構(gòu)圖。然后，抗蝕劑圖形被除去。
使用CVD法，形成完全覆蓋第一MTJ元件73的上部電極74的層間絕緣膜75。
·形成布線(xiàn)溝的步驟接著，如圖97所示，在層間絕緣膜75上形成布線(xiàn)溝75A。在本例中，布線(xiàn)溝75A成為用于形成寫(xiě)入位線(xiàn)的溝，并且在Y方向延伸。在布線(xiàn)溝75A的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)。
如果通過(guò)PEP，在層間絕緣膜75上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75，就能容易地形成布線(xiàn)溝75A。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜75上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE，蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層。
·形成第三布線(xiàn)層的步驟接著，如圖98所示，例如使用濺射法，在層間絕緣膜75上、布線(xiàn)溝75A的內(nèi)表面上以及側(cè)壁絕緣層上，分別形成阻擋金屬層(Ta和TaN的疊層等)76。接著，例如通過(guò)濺射法，在阻擋金屬層76上形成完全充滿(mǎn)布線(xiàn)溝75A的金屬層(Cu等)77。
然后，如圖99所示，例如使用CMP法，研磨金屬層77，只在布線(xiàn)溝75A內(nèi)留下金屬層77。殘存在布線(xiàn)溝75A內(nèi)的金屬層77成為作為寫(xiě)入位線(xiàn)起作用的第三布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜75上形成絕緣層(氮化硅等)78。另外，通過(guò)CMP法研磨該絕緣層，只在作為第三布線(xiàn)層的金屬層77上留下該絕緣層78。另外，在層間絕緣膜75上，形成完全覆蓋作為第三布線(xiàn)層的金屬層77的層間絕緣膜(氧化硅等)79。
·形成第二MTJ元件的下部電極的步驟接著，如圖100和圖101所示，在層間絕緣膜75、79上形成到達(dá)第一MTJ元件的上部電極74的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜79上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75、79，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)80。接著，例如通過(guò)濺射法，在阻擋金屬層80上形成完全充滿(mǎn)接觸孔的金屬層(W等)81。
然后，例如使用CMP法研磨金屬層81，只在接觸孔內(nèi)留下金屬層81。殘存在接觸孔內(nèi)的金屬層81成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜79上形成成為第二MTJ元件的下部電極的金屬層(Ta等)82。
·形成第二MTJ元件及其上部電極的步驟接著，如圖102所示，在金屬層82上形成第二MTJ元件84。第二MTJ元件84由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖46所示的構(gòu)造。
使用CVD法，形成完全覆蓋第二MTJ元件84的層間絕緣膜(氧化硅等)83。另外，例如通過(guò)CMP法研磨層間絕緣膜83，只在第二MTJ元件84之間使層間絕緣膜83殘存。
另外，通過(guò)濺射法，在層間絕緣膜83上形成成為第二MTJ元件84的上部電極的金屬層(Ta等)85。
·第二MTJ元件的下部/上部電極的構(gòu)圖步驟接著，如圖103和圖104所示，分別對(duì)第二MTJ元件84的下部電極82和上部電極85進(jìn)行構(gòu)圖。
通過(guò)PEP，在上部電極85上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部/上部電極82、85，就能容易地進(jìn)行第二MTJ元件84的下部電極82和上部電極85的構(gòu)圖。然后，抗蝕劑圖形被除去。
使用CVD法，形成完全覆蓋第二MTJ元件84的上部電極85的層間絕緣膜86。
·形成布線(xiàn)溝的步驟接著，如圖105所示，在層間絕緣膜86上形成布線(xiàn)溝87。在本例中，布線(xiàn)溝87成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝87的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)88。
例如如果通過(guò)PEP，在層間絕緣膜86上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86，就能容易地形成布線(xiàn)溝87。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜86上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE，蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層88。
·形成第四布線(xiàn)層的步驟接著，如圖106所示，例如使用濺射法，在層間絕緣膜86上、布線(xiàn)溝87的內(nèi)表面上以及側(cè)壁絕緣層88上，分別形成阻擋金屬層(Ta和TaN的疊層等)89。接著，例如通過(guò)濺射法，在阻擋金屬層89上，形成完全充滿(mǎn)布線(xiàn)溝87的金屬層(Cu等)91。
然后，如圖107所示，例如使用CMP法研磨金屬層91，只在布線(xiàn)溝87內(nèi)留下金屬層91。殘存在布線(xiàn)溝87內(nèi)的金屬層91成為作為寫(xiě)入字線(xiàn)起作用的第四布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜86上形成絕緣層(氮化硅等)92。另外，通過(guò)CMP法研磨該絕緣層92，只在作為第四布線(xiàn)層的金屬層91上留下該絕緣層92。另外，在層間絕緣膜86上形成完全覆蓋作為第四布線(xiàn)層的金屬層91的層間絕緣膜(氧化硅等)93。
·形成第三MTJ元件的下部電極的步驟接著，如圖108和圖109所示，在層間絕緣膜86、93上形成到達(dá)第二MTJ元件的上部電極85的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜93上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86、93，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)94。接著，例如通過(guò)濺射法，在阻擋金屬層94上形成完全充滿(mǎn)接觸孔的金屬層(W等)95。
然后，例如使用CMP法研磨金屬層95，只在接觸孔內(nèi)留下金屬層95。殘存在接觸孔內(nèi)的金屬層95成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜93上形成成為第三MTJ元件的下部電極的金屬層(Ta等)96。
·形成第三MTJ元件及其上部電極的步驟接著，如圖110所示，在金屬層96上，形成第三MTJ元件97。第三MTJ元件97由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖47所示的構(gòu)造。
使用CVD法形成完全覆蓋第三MTJ元件97的層間絕緣膜(氧化硅等)98。另外，例如通過(guò)CMP法研磨層間絕緣膜98，只在第三MTJ元件97之間使層間絕緣膜98殘存。
另外，通過(guò)濺射法，在層間絕緣膜98上形成成為第三MTJ元件97的上部電極的金屬層(Ta等)99。
·第三MTJ元件的下部/上部電極的構(gòu)圖步驟接著，如圖105所示，分別對(duì)第三MTJ元件97的下部電極96和上部電極99進(jìn)行構(gòu)圖。
通過(guò)PEP在上部電極99上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部/上部電極96、99，就能容易地進(jìn)行第三MTJ元件97的下部/上部電極96、99的構(gòu)圖。然后，抗蝕劑圖形被除去。
使用CVD法形成完全覆蓋第三MTJ元件97的上部電極99的層間絕緣膜100。
·形成布線(xiàn)溝的步驟接著，如圖113所示，在層間絕緣膜100上形成布線(xiàn)溝100A。在本例中，布線(xiàn)溝100A成為用于形成寫(xiě)入位線(xiàn)的溝，并且在Y方向延伸。在布線(xiàn)溝100A的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)。
如果通過(guò)PEP在層間絕緣膜100上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100，就能容易地形成布線(xiàn)溝100A。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜100上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層。
·形成第五布線(xiàn)層的步驟接著，如圖114所示，例如使用濺射法，在層間絕緣膜100上、布線(xiàn)溝100A的內(nèi)表面上以及側(cè)壁絕緣層上分別形成阻擋金屬層(Ta和TaN的疊層等)101。接著，例如通過(guò)濺射法，在阻擋金屬層101上形成完全充滿(mǎn)布線(xiàn)溝100A的金屬層(Cu等)102。
然后，如圖115所示，例如使用CMP法研磨金屬層102，只在布線(xiàn)溝100A內(nèi)留下金屬層102。殘存在布線(xiàn)溝100A內(nèi)的金屬層102成為作為寫(xiě)入位線(xiàn)起作用的第五布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜100上形成絕緣層(氮化硅等)103。另外，通過(guò)CMP法研磨該絕緣層103，只在作為第五布線(xiàn)層的金屬層102上留下該絕緣層103。另外，在層間絕緣膜100上形成完全覆蓋作為第五布線(xiàn)層的金屬層102的層間絕緣膜(氧化硅等)104。
·形成第四MTJ元件的下部電極的步驟接著，如圖116和圖117所示，在層間絕緣膜100、104上形成到達(dá)第三MTJ元件的上部電極99的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜104上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100、104，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)105。接著，例如通過(guò)濺射法，在阻擋金屬層105上形成完全充滿(mǎn)接觸孔的金屬層(W等)106。
然后，例如使用CMP法研磨金屬層106，只在接觸孔內(nèi)留下金屬層106。殘存在接觸孔內(nèi)的金屬層106成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜104上形成成為第四MTJ元件的下部電極的金屬層(Ta等)107。
·形成第四MTJ元件及其上部電極的步驟接著，如圖118所示，在金屬層107上，形成第四MTJ元件108。第四MTJ元件108由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖48所示的構(gòu)造。
使用CVD法，形成完全覆蓋第四MTJ元件108的層間絕緣膜(氧化硅等)109。另外，例如通過(guò)CMP法研磨層間絕緣膜109，只在第四MTJ元件108之間使層間絕緣膜109殘存。
另外，通過(guò)濺射法，在層間絕緣膜109上形成成為第四MTJ元件108的上部電極的金屬層(Ta等)110。
·第四MTJ元件的下部/上部電極的構(gòu)圖步驟接著，如圖119和圖120所示，分別對(duì)第四MTJ元件108的下部電極107和上部電極110進(jìn)行構(gòu)圖。
通過(guò)PEP，在上部電極110上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部/上部電極107、110，就能容易地進(jìn)行第四MTJ元件108的下部/上部電極107、110的構(gòu)圖。然后，抗蝕劑圖形被除去。
使用CVD法，形成完全覆蓋第四MTJ元件108的上部電極110的層間絕緣膜111。
·形成布線(xiàn)溝的步驟接著，如圖112所示，在層間絕緣膜111上形成布線(xiàn)溝112。在本例中，布線(xiàn)溝112成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝112的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)113。
如果通過(guò)PEP，在層間絕緣膜111上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜111，就能容易地形成布線(xiàn)溝112。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜111上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層113。
·形成第六布線(xiàn)層的步驟接著，如圖122所示，例如使用濺射法，在層間絕緣膜111上、布線(xiàn)溝112的內(nèi)表面上以及側(cè)壁絕緣層113上，分別形成阻擋金屬層(Ta和TaN的疊層等)114。接著，例如通過(guò)濺射法，在阻擋金屬層114上形成完全充滿(mǎn)布線(xiàn)溝112的金屬層(Cu等)115。
然后，如圖123和圖124所示，例如使用CMP法研磨金屬層115，只在布線(xiàn)溝112內(nèi)留下金屬層115。殘存在布線(xiàn)溝112內(nèi)的金屬層115成為作為寫(xiě)入字線(xiàn)起作用的第六布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜111上形成絕緣層(氮化硅等)116。另外，通過(guò)CMP法研磨該絕緣層116，只在作為第六布線(xiàn)層的金屬層115上留下該絕緣層116。另外，在層間絕緣膜111上，形成完全覆蓋作為第六布線(xiàn)層的金屬層115的層間絕緣膜(氧化硅等)117。
·形成第七布線(xiàn)層的步驟接著，如圖125和圖126所示，在層間絕緣膜111、117上形成到達(dá)第四MTJ元件的上部電極110的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜117上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜111、117，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，在層間絕緣膜117上形成用于形成讀出位線(xiàn)的布線(xiàn)溝。
如果通過(guò)PEP，在層間絕緣膜117上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜117，就能容易地形成該該布線(xiàn)溝。該蝕刻后，抗蝕劑圖形被除去。
然后，例如使用濺射法，在層間絕緣膜117上、接觸孔的內(nèi)表面上以及布線(xiàn)溝的內(nèi)表面上，分別形成阻擋金屬層(Ti和TiN的疊層等)118。接著，例如通過(guò)濺射法，在阻擋金屬層118上形成完全充滿(mǎn)接觸孔和布線(xiàn)溝的金屬層(W等)119。
例如，例如通過(guò)CMP法研磨金屬層119和阻擋金屬層117，只在接觸孔內(nèi)和布線(xiàn)溝內(nèi)留下金屬層119和阻擋金屬層117。殘存在接觸孔內(nèi)的金屬層119成為接觸栓塞。另外，殘存在布線(xiàn)溝內(nèi)的金屬層119成為作為讀出位線(xiàn)起作用的第七布線(xiàn)層。
③總結(jié)根據(jù)該制造方法，能實(shí)現(xiàn)多個(gè)TMR元件層疊為多級(jí)，并且這些TMR元件串聯(lián)在讀出位線(xiàn)和接地端子之間的單元陣列構(gòu)造(1開(kāi)關(guān)-nMTJ構(gòu)造)。
須指出的是，在本例中，在形成布線(xiàn)層時(shí)，采用了金屬鑲嵌工藝和雙金屬鑲嵌工藝，但是也可以代替它，而采用通過(guò)蝕刻進(jìn)行布線(xiàn)層的加工的方法。
(2)制造方法2該制造方法2適用于具有多個(gè)TMR元件層疊為多級(jí)，并且這些TMR元件并聯(lián)在讀出位線(xiàn)和接地端子之間的單元陣列構(gòu)造(1開(kāi)關(guān)-nMTJ構(gòu)造)的磁隨機(jī)存取存儲(chǔ)器。
首先，簡(jiǎn)單說(shuō)明由本發(fā)明的制造方法完成的單元陣列構(gòu)造。然后，就該單元陣列構(gòu)造的制造方法加以說(shuō)明。
①關(guān)于制造方法2的單元陣列構(gòu)造圖127表示了一個(gè)塊由并聯(lián)的多個(gè)TMR元件構(gòu)成的磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造的一個(gè)例子。
該單元陣列構(gòu)造的特征在于在一列(Y方向)內(nèi)配置了一條讀出位線(xiàn)，在其正下方配置了并聯(lián)的多個(gè)TMR元件。多個(gè)TMR元件構(gòu)成一個(gè)讀出塊，并且連接在讀出位線(xiàn)和接地端子之間。
在半導(dǎo)體襯底的表面區(qū)域，配置了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。讀出選擇開(kāi)關(guān)RSW的源極通過(guò)源線(xiàn)SL連接了接地端子。源線(xiàn)SL為在列方向上相鄰的兩個(gè)讀出塊共有。源線(xiàn)SL例如在X方向(與紙面垂直的方向)延伸為一條直線(xiàn)。
讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵極成為讀出字線(xiàn)RWLn。讀出字線(xiàn)RWLn在X方向延伸。在讀出選擇開(kāi)關(guān)RSW上分別層疊了四個(gè)TMR元件(MTJ(磁隧道結(jié))元件)MTJ1、MTJ2、MTJ3、MTJ4。
TMR元件分別配置在下部電極和上部電極之間，并且通過(guò)接觸栓塞，彼此并聯(lián)。最下級(jí)的TMR元件的下部電極連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的漏極。最上級(jí)的TMR元件的上部電極通過(guò)接觸栓塞，連接了在Y方向延伸的讀出位線(xiàn)BL0。
在一行內(nèi)，存在三條在X方向延伸的寫(xiě)入字線(xiàn)WWL0、WWL1、WWL2，在一列內(nèi)存在兩條在Y方向延伸的讀出位線(xiàn)BL00、BL01。
當(dāng)從半導(dǎo)體襯底的上部觀察單元陣列構(gòu)造時(shí)，例如層疊的多個(gè)TMR元件布置為彼此重疊。另外，三條寫(xiě)入字線(xiàn)也布置為彼此重疊。讀出位線(xiàn)和兩條寫(xiě)入位線(xiàn)也布置為彼此重疊。
用于串聯(lián)多個(gè)TMR元件的接觸栓塞布置在與寫(xiě)入字線(xiàn)、寫(xiě)入位線(xiàn)不重疊的位置。用容易與接觸栓塞接觸的結(jié)構(gòu)形成了TMR元件的上部電極和下部電極。
②制造方法2的各步驟下面，說(shuō)明用于實(shí)現(xiàn)圖127的單元陣列構(gòu)造的制造方法。這里，因?yàn)檎f(shuō)明具體的制造方法(例如，采用雙金屬鑲嵌工藝等)，所以留意對(duì)圖127的單元陣列構(gòu)造中沒(méi)有的要素也進(jìn)行了說(shuō)明?？墒牵罱K完成的單元陣列構(gòu)造的概要與圖127的單元陣列構(gòu)造幾乎相同。
·元件分離步驟首先，如圖128所示，在半導(dǎo)體襯底51內(nèi)形成STI(淺溝槽隔離)構(gòu)造的元件分離絕緣層52。
例如，通過(guò)以下的方法能形成元件分離絕緣層52。
通過(guò)PEP(光刻工藝)，在半導(dǎo)體襯底51上形成掩模圖案(氮化硅膜等)。以該掩模圖案為掩模，使用RIE(反應(yīng)離子刻蝕)蝕刻半導(dǎo)體襯底51，在半導(dǎo)體襯底51上上形成溝。例如，使用CVD(化學(xué)汽相淀積)法和CMP(化學(xué)機(jī)械拋光)法，在該溝內(nèi)設(shè)置絕緣層(氧化硅等)。
然后，如果必要，例如通過(guò)離子注入法，在半導(dǎo)體襯底內(nèi)注入P型雜質(zhì)(B、BF2)或N型雜質(zhì)(P、As等)，形成P型阱區(qū)域或N型阱區(qū)域。
·形成MOSFET的步驟接著，如圖129所示，在半導(dǎo)體襯底51的表面區(qū)域，形成作為讀出選擇開(kāi)關(guān)起作用的MOS晶體管。
MOS晶體管例如能由以下方法形成。
在由元件分離絕緣層52包圍的元件區(qū)域內(nèi)的溝道部，離子注入用于控制MOS晶體管的閾值的雜質(zhì)。通過(guò)熱氧化法，在元件區(qū)域內(nèi)形成柵絕緣膜(氧化硅等)53。通過(guò)CVD法，在柵絕緣膜53上形成柵電極材料(包含雜質(zhì)的多晶硅等)以及帽狀絕緣膜(氮化硅等)55。
通過(guò)PEP，對(duì)帽狀絕緣膜55構(gòu)圖后，以該帽狀絕緣膜55為掩模，通過(guò)RIE加工(蝕刻)柵電極材料和柵絕緣膜53。結(jié)果，在半導(dǎo)體襯底51上形成了在X方向延伸的柵電極54。
以帽狀絕緣膜55和柵電極54為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。然后，在半導(dǎo)體襯底內(nèi)，形成低濃度的雜質(zhì)區(qū)域(LDD區(qū)域或擴(kuò)展區(qū)域)。
通過(guò)CVD法，在半導(dǎo)體襯底51上的全體，形成絕緣膜(氮化硅等)后，通過(guò)RIE蝕刻該絕緣膜，在柵電極54和帽狀絕緣膜55的側(cè)壁上形成側(cè)壁絕緣層57。以帽狀絕緣膜55、柵電極54和側(cè)壁絕緣層57為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。結(jié)果，在半導(dǎo)體襯底51內(nèi)形成了源區(qū)域56A和漏區(qū)域56B。
然后，通過(guò)CVD法，在半導(dǎo)體襯底51上的全體，形成完全覆蓋MOS晶體管的層間絕緣膜(例如氧化硅等)58。另外，通過(guò)利用CMP技術(shù)，使層間絕緣膜58的表面平坦化。
·形成接觸孔的步驟接著，如圖130和圖131所示，在半導(dǎo)體襯底51上的層間絕緣膜58上，形成到達(dá)MOS晶體管的源區(qū)域56A和漏區(qū)域56B的接觸孔59。
例如，如果通過(guò)PEP，在層間絕緣膜58上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜58，就能容易地形成接觸孔59。該蝕刻后，抗蝕劑圖形被除去。
·形成布線(xiàn)溝的步驟接著，如圖132所示，在半導(dǎo)體襯底51上的層間絕緣膜58上形成布線(xiàn)溝60。在本例中，布線(xiàn)溝60在X方向延伸，所以當(dāng)在沿著Y方向的剖面觀察時(shí)，布線(xiàn)溝60與接觸孔59重疊。因此，在圖120中，用虛線(xiàn)表示了布線(xiàn)溝60。
例如，如果通過(guò)PEP，在層間絕緣膜58上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜58，就能容易地形成布線(xiàn)溝60。該蝕刻后，抗蝕劑圖形被除去。
·形成第一布線(xiàn)層的步驟接著，如圖133所示，例如使用濺射法，在層間絕緣膜58上、接觸孔59的內(nèi)表面上以及布線(xiàn)溝60的內(nèi)表面上，分別形成阻擋金屬層(Ti和TiN的疊層)61。接著，例如通過(guò)濺射法，在阻擋金屬層61上形成完全充滿(mǎn)接觸孔59和布線(xiàn)溝60的金屬層(W等)62。
然后，如圖134所示，例如使用CMP法研磨金屬層62，只在接觸孔59內(nèi)和布線(xiàn)溝60內(nèi)留下金屬層62。殘存在接觸孔59內(nèi)的金屬層62成為接觸栓塞，殘存在布線(xiàn)溝60內(nèi)的金屬層62成為第一布線(xiàn)層。另外，通過(guò)CVD法，在層間絕緣膜58上形成層間絕緣膜(氧化硅等)63。
須指出的是，由形成接觸孔的步驟、形成布線(xiàn)溝的步驟和形成第一布線(xiàn)層的步驟構(gòu)成的被稱(chēng)作雙金屬鑲嵌工藝。
·形成布線(xiàn)溝的步驟接著，如圖135所示，在層間絕緣膜63上形成布線(xiàn)溝64。在本例中，布線(xiàn)溝64成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝64的側(cè)面上，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)65。
如果通過(guò)PEP，在層間絕緣膜63上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜63，就能容易地形成布線(xiàn)溝64。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜63上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層65。
·形成第二布線(xiàn)層的步驟接著，如圖136所示，例如使用濺射法，在層間絕緣膜63上、布線(xiàn)溝64的內(nèi)表面上以及側(cè)壁絕緣層65上，分別形成阻擋金屬層(Ta和TaN的疊層等)66。接著，例如通過(guò)濺射法，在阻擋金屬層66上形成完全充滿(mǎn)布線(xiàn)溝64的金屬層(Cu等)67。
然后，如圖137所示，例如使用CMP法研磨金屬層67，只在布線(xiàn)溝64內(nèi)留下金屬層67。殘存在布線(xiàn)溝64內(nèi)的金屬層67成為作為寫(xiě)入字線(xiàn)起作用的第二布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜63上形成絕緣層(氮化硅等)68。另外，通過(guò)CMP法研磨該絕緣層，只在作為第二布線(xiàn)層的金屬層67上留下該絕緣層68。另外，在層間絕緣膜63上形成完全覆蓋作為第二布線(xiàn)層的金屬層67的層間絕緣膜(氧化硅等)69。
須指出的是，由布線(xiàn)溝的形成步驟和第二布線(xiàn)層的形成步驟構(gòu)成的步驟被稱(chēng)作金屬鑲嵌工藝。
·形成第一MTJ元件的下部電極的步驟接著，如圖138和圖139所示，在層間絕緣膜69上形成到達(dá)作為第一布線(xiàn)層的金屬層62的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜69上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜63、69，就能容易地形成接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)70。接著，例如通過(guò)濺射法，在阻擋金屬層70上形成完全充滿(mǎn)接觸孔的金屬層(W等)71。
然后，例如使用CMP法研磨金屬層71，只在接觸孔內(nèi)留下金屬層71。殘存在接觸孔內(nèi)的金屬層71成為接觸栓塞。另外，通過(guò)CVD法，在層間絕緣膜69上形成成為第一MTJ元件的下部電極的金屬層72。
·形成第一MTJ元件及其上部電極的步驟接著，如圖140和圖141所示，在金屬層72上，形成第一MTJ元件73。第一MTJ元件73由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖45所示的構(gòu)造。
另外，在本例中，在第一MTJ元件73的側(cè)面，形成保護(hù)第一MTJ元件73的保護(hù)絕緣層(氧化硅等)73A。如果使用CVD法和RIE法，在第一MTJ元件73的側(cè)面能容易地形成該保護(hù)絕緣層73A。
使用CVD法，形成完全覆蓋第一MTJ元件73的層間絕緣膜(氧化硅等)75B。另外，例如通過(guò)CMP法研磨層間絕緣膜75B，只在第一MTJ元件73之間使層間絕緣膜75B殘存。
另外，如圖142所示，通過(guò)濺射法，在層間絕緣膜75B上形成成為第一MTJ元件73的上部電極的金屬層74。接著，通過(guò)CVD法，在金屬層74上形成保護(hù)第一MTJ元件73的氧化鋁層74A。
然后，通過(guò)PEP形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層74A、金屬層74以及層間絕緣膜75B構(gòu)圖。這時(shí)，同時(shí)使作為第一MTJ元件73的下部電極的金屬層72的表面露出。
如果在形成氧化鋁層74A后，通過(guò)RIE蝕刻氧化鋁層74A，則該氧化鋁層74A以覆蓋作為上部電極的金屬層74以及第一MTJ元件73的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法形成完全覆蓋第一MTJ元件73的層間絕緣膜75。
·形成布線(xiàn)溝的步驟接著，如圖143所示，例如，以抗蝕劑圖形為掩模，通過(guò)RIE在層間絕緣膜75上形成布線(xiàn)溝75A。這時(shí)，因?yàn)檠趸X層74A作為蝕刻停止層起作用，所以布線(xiàn)溝75A的底部不會(huì)到達(dá)金屬層74以及第一MTJ元件73。
在本例中，布線(xiàn)溝75A成為用于形成寫(xiě)入位線(xiàn)的溝，并且在Y方向延伸。在布線(xiàn)溝75A的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)。
如果通過(guò)PEP，在層間絕緣膜75上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75，就能容易地形成布線(xiàn)溝75A。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜75上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層。
·形成第三布線(xiàn)層的步驟接著，如圖144所示，例如使用濺射法，在層間絕緣膜75上、布線(xiàn)溝75A的內(nèi)表面上以及側(cè)壁絕緣層上，分別形成阻擋金屬層(Ta和TaN的疊層等)76。接著，例如通過(guò)濺射法，在阻擋金屬層76上，形成完全充滿(mǎn)布線(xiàn)溝75A的金屬層(Cu等)77。
然后，例如使用CMP法研磨金屬層77，只在布線(xiàn)溝75A內(nèi)留下金屬層77。殘存在布線(xiàn)溝75A內(nèi)的金屬層77成為作為寫(xiě)入位線(xiàn)起作用的第三布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜75上形成絕緣層(氮化硅等)78。另外，通過(guò)CMP法研磨該絕緣層78，只在作為第三布線(xiàn)層的金屬層77上留下該絕緣層78。另外，在層間絕緣膜75上形成完全覆蓋作為第三布線(xiàn)層的金屬層77的層間絕緣膜(氧化硅等)79。
·形成第二MTJ元件的下部電極的步驟接著，如圖145和圖146所示，在層間絕緣膜75、79以及氧化鋁層74A上形成到達(dá)第一MTJ元件的上部電極74的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜79上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75、79以及氧化鋁層74A，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)80。接著，例如通過(guò)濺射法，在阻擋金屬層80上形成完全充滿(mǎn)接觸孔的金屬層(W等)81。
然后，例如使用CMP法研磨金屬層81，只在接觸孔內(nèi)留下金屬層81。殘存在接觸孔內(nèi)的金屬層81成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜79上形成成為第二MTJ元件的下部電極的金屬層(Ta等)82。
·形成第二MTJ元件及其上部電極的步驟接著，如圖147和圖148所示，在金屬層82上形成第二MTJ元件84。第二MTJ元件84由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖46所示的構(gòu)造。
另外，在本例中，在第二MTJ元件84的側(cè)面形成保護(hù)第二MTJ元件84的保護(hù)絕緣層(氧化硅等)83A。如果使用CVD法和RIE法，在第二MTJ元件84的側(cè)面能容易地形成該保護(hù)絕緣層83A。
然后，對(duì)第二MTJ元件84的下部電極82構(gòu)圖。通過(guò)PEP，在下部電極82上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部電極82，就能容易地進(jìn)行第二MTJ元件84的下部電極82的構(gòu)圖。然后，抗蝕劑圖形被除去。
接著，如圖149所示，通過(guò)CVD法，在第二MTJ元件84上，形成保護(hù)第二MTJ元件84的氧化鋁層83B。然后通過(guò)RIE蝕刻了氧化鋁層83B，結(jié)果，在第二MTJ元件84的側(cè)壁部殘存了氧化鋁層83B。
使用CVD法，形成完全覆蓋第二MTJ元件84的層間絕緣膜(氧化硅等)84B。另外，例如通過(guò)CMP法研磨層間絕緣膜84B，使層間絕緣膜84B只殘存在第二MTJ元件84之間。
另外，在層間絕緣膜75、79、84B上形成到達(dá)第一MTJ元件的下部電極72的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜84B上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75、79、84B，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
須指出的是，在該蝕刻步驟中，氧化鋁層74A、83B的蝕刻率設(shè)定為比層間絕緣膜75、79、84B小很多。
即根據(jù)本例，即使產(chǎn)生接觸孔的配合偏移，因?yàn)檠趸X層74A、83B保護(hù)了第一和第二MTJ元件73、84，所以不會(huì)發(fā)生第一和第二MTJ元件73、84被蝕刻的事態(tài)。
接著，如圖150所示，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)85A。接著，例如通過(guò)濺射法，在阻擋金屬層85A上，形成完全充滿(mǎn)接觸孔的金屬層(W等)85B。
然后，例如使用CMP法研磨金屬層85B，只在接觸孔內(nèi)留下金屬層85B。殘存在接觸孔內(nèi)的金屬層85B成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜84B上形成成為第二MTJ元件84的上部電極的金屬層85。接著，通過(guò)CVD法，在金屬層85上形成保護(hù)第二MTJ元件84的氧化鋁層85C。
然后，通過(guò)PEP形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層85C和金屬層85構(gòu)圖。如果在形成了氧化鋁層85C后，通過(guò)RIE蝕刻氧化鋁層85C，則該氧化鋁層85C以覆蓋了作為上部電極的金屬層85以及第二MTJ元件84的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法形成完全覆蓋第二MTJ元件85層間絕緣膜86。
·形成布線(xiàn)溝的步驟接著，如圖152所示，例如以抗蝕劑圖形為掩模，通過(guò)RIE，在層間絕緣膜86上形成布線(xiàn)溝87。這時(shí)，氧化鋁層85C作為蝕刻停止層起作用，所以布線(xiàn)溝87的底部不會(huì)到達(dá)金屬層85以及第二MTJ元件84。
在本例中，布線(xiàn)溝87成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝87的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)88。
例如，如果通過(guò)PEP，在層間絕緣膜86上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86，就能容易地形成布線(xiàn)溝87。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜86上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層88。
·形成第四布線(xiàn)層的步驟接著，如圖153所示，例如使用濺射法，在層間絕緣膜86上、布線(xiàn)溝87的內(nèi)表面上以及側(cè)壁絕緣層88上，分別形成阻擋金屬層(Ta和TaN的疊層等)89。接著，例如通過(guò)濺射法，在阻擋金屬層89上形成完全充滿(mǎn)布線(xiàn)溝87的金屬層(Cu等)90。
然后，例如使用CMP法研磨金屬層90，只在布線(xiàn)溝87內(nèi)留下金屬層90。殘存在布線(xiàn)溝87內(nèi)的金屬層90成為作為寫(xiě)入字線(xiàn)起作用的第四布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜86上形成絕緣層(氮化硅等)92。另外，通過(guò)CMP法研磨該絕緣層92，只在作為第四布線(xiàn)層的金屬層90上留下該絕緣層92。另外，在層間絕緣膜86上形成完全覆蓋作為第四布線(xiàn)層的金屬層90的層間絕緣膜(氧化硅等)93。
·形成第三MTJ元件的下部電極的步驟接著，如圖154和圖155所示，在層間絕緣膜86、93上形成到達(dá)第二MTJ元件84的上部電極85的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜93上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86、93，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)94。接著，例如通過(guò)濺射法，在阻擋金屬層94上，形成完全充滿(mǎn)接觸孔的金屬層(W等)95。
然后，例如使用CMP法，研磨金屬層95，只在接觸孔內(nèi)留下金屬層95。殘存在接觸孔內(nèi)的金屬層95成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜93上形成成為第三MTJ元件的下部電極的金屬層96。
·形成第三MTJ元件及其上部電極的步驟接著，如圖156和圖157所示，在金屬層96上，形成第三MTJ元件97。第三MTJ元件97由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖47所示的構(gòu)造。
另外，在本例中，在第三MTJ元件97的側(cè)面，形成保護(hù)第三MTJ元件97的保護(hù)絕緣層(氧化硅等)97A。如果使用CVD法和RIE法，在第三MTJ元件97的側(cè)面能容易地形成該保護(hù)絕緣層97A。
然后，對(duì)第三MTJ元件97的下部電極96構(gòu)圖。通過(guò)PEP，在下部電極96上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部96，就能容易地進(jìn)行第三MTJ元件97的下部電極96的構(gòu)圖。然后，抗蝕劑圖形被除去。
接著，如圖158所示，使用CVD法，形成完全覆蓋第三MTJ元件97的層間絕緣膜(氧化硅等)98。另外，例如通過(guò)CMP法研磨層間絕緣膜98，使層間絕緣膜98只殘存在第三MTJ元件97之間。
然后，在層間絕緣膜86、93、98上形成到達(dá)第二MTJ元件的下部電極82的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜98上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86、93、98，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
接著，如圖159所示，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)99A。接著，例如通過(guò)濺射法，在阻擋金屬層99A上形成完全充滿(mǎn)接觸孔的金屬層(W等)99B。
然后，例如使用CMP法研磨金屬層99B，只在接觸孔內(nèi)留下金屬層99B。殘存在接觸孔內(nèi)的金屬層99B成為接觸栓塞。另外，通過(guò)CVD法，在層間絕緣膜98上形成成為第三MTJ元件的上部電極的金屬層99。
另外，通過(guò)CVD法，在第三MTJ元件97的上部電極99上形成保護(hù)第三MTJ元件97的氧化鋁層99C。
接著，如圖142所示，通過(guò)PEP形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層99C和金屬層99構(gòu)圖。如果在形成了氧化鋁層99C后，通過(guò)RIE蝕刻氧化鋁層99C，則該氧化鋁層99C以覆蓋了作為上部電極的金屬層99以及第三MTJ元件97的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法，形成完全覆蓋第三MTJ元件97層間絕緣膜100。
·形成布線(xiàn)溝的步驟接著，如圖161所示，以抗蝕劑圖形為掩模，通過(guò)RIE，在層間絕緣膜100上形成在Y方向延伸的布線(xiàn)溝。這時(shí)，因?yàn)檠趸X層99C作為蝕刻停止層起作用，所以布線(xiàn)溝的底部不會(huì)到達(dá)金屬層99以及第三MTJ元件97。
在本例中，布線(xiàn)溝成為用于形成寫(xiě)入位線(xiàn)的溝，并且在Y方向延伸。在布線(xiàn)溝的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)。
如果通過(guò)PEP，在層間絕緣膜100上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100，就能容易地形成布線(xiàn)溝。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜100上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層。
·形成第五布線(xiàn)層的步驟接著，如圖161和圖162所示，例如使用濺射法，在層間絕緣膜100上、布線(xiàn)溝的內(nèi)表面上以及側(cè)壁絕緣層上，分別形成阻擋金屬層(Ta和TaN的疊層等)101。接著，例如通過(guò)濺射法，在阻擋金屬層101上形成完全充滿(mǎn)布線(xiàn)溝的金屬層(Cu等)102。
然后，例如使用CMP法研磨金屬層102，只在布線(xiàn)溝內(nèi)留下金屬層102。殘存在布線(xiàn)溝內(nèi)的金屬層102成為作為寫(xiě)入位線(xiàn)起作用的第五布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜100上形成絕緣層(氮化硅等)103。另外，通過(guò)CMP法研磨該絕緣層103，只在作為第五布線(xiàn)層的金屬層102上留下該絕緣層103。另外，在層間絕緣膜100上形成完全覆蓋作為第五布線(xiàn)層的金屬層102的層間絕緣膜(氧化硅等)104。
·形成第四MTJ元件的下部電極的步驟接著，如圖163和圖164所示，在層間絕緣膜100、104以及氧化鋁層99C上形成到達(dá)第三MTJ元件97的上部電極99的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜104上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100、104以及氧化鋁層99C，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)80X。接著，例如通過(guò)濺射法，在阻擋金屬層80X上形成完全充滿(mǎn)接觸孔的金屬層(W等)81X。
然后，例如使用CMP法研磨金屬層81X，只在接觸孔內(nèi)留下金屬層81X。殘存在接觸孔內(nèi)的金屬層81X成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜104上形成成為第四MTJ元件的下部電極的金屬層107。
·形成第四MTJ元件及其上部電極的步驟接著，如圖163和圖164所示，在金屬層107上形成第四MTJ元件108。第四MTJ元件108由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖48所示的構(gòu)造。
另外，在本例中，在第四MTJ元件108的側(cè)面，形成保護(hù)第四MTJ元件108的保護(hù)絕緣層(氧化硅等)108A。如果使用CVD法和RIE法，在第四MTJ元件108的側(cè)面能容易地形成該保護(hù)絕緣層108A。
然后，對(duì)第四MTJ元件108的下部電極107構(gòu)圖。通過(guò)PEP，在下部電極107上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部107，就能容易地進(jìn)行第四MTJ元件108的下部電極107的構(gòu)圖。然后，抗蝕劑圖形被除去。
接著，如圖165所示，使用CVD法，在第四MTJ元件108上形成保護(hù)第四MTJ元件108的氧化鋁層108B。然后，通過(guò)RIE蝕刻了氧化鋁層108B，結(jié)果在第四MTJ元件108的側(cè)壁部殘存氧化鋁層108B。
使用CVD法，形成完全覆蓋第四MTJ元件108的層間絕緣膜(氧化硅等)109。另外，例如通過(guò)CMP法研磨層間絕緣膜109，使層間絕緣膜109只殘存在第四MTJ元件108之間。
另外，在層間絕緣膜100、104、109上形成到達(dá)第三MTJ元件97的下部電極96的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜109上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100、104、109，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
須指出的是，在該蝕刻步驟中，氧化鋁層99C、108B的蝕刻率設(shè)定為比層間絕緣膜100、104、109小很多。
即根據(jù)本例，即使產(chǎn)生接觸孔的配合偏移，因?yàn)檠趸X層99C、108B保護(hù)了第三和第四MTJ元件97、108，所以不會(huì)發(fā)生第三和第四MTJ元件97、108被蝕刻的事態(tài)。
接著，如圖166所示，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)105。接著，例如通過(guò)濺射法，在阻擋金屬層105上形成完全充滿(mǎn)接觸孔的金屬層(W等)106。
然后，例如使用CMP法研磨金屬層106，只在接觸孔內(nèi)留下金屬層106。殘存在接觸孔內(nèi)的金屬層106成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜109上形成成為第四MTJ元件108的上部電極的金屬層107。接著，通過(guò)CVD法，在金屬層107上形成保護(hù)第四MTJ元件108的氧化鋁層107A。
接著，如圖167所示，通過(guò)PEP形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層107A和金屬層107構(gòu)圖。
如果在形成了氧化鋁層107A后，通過(guò)RIE蝕刻氧化鋁層107A，則該氧化鋁層107A以覆蓋了作為上部電極的金屬層107以及第四MTJ元件108的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法，形成完全覆蓋第四MTJ元件108層間絕緣膜111。
·形成布線(xiàn)溝的步驟接著，如圖168和圖169所示，以抗蝕劑圖形為掩模，通過(guò)RIE，在層間絕緣膜111上形成在X方向延伸的布線(xiàn)溝112。這時(shí)，氧化鋁層107A作為蝕刻停止層起作用，所以布線(xiàn)溝112的底部不會(huì)到達(dá)金屬層107以及第四MTJ元件108。
在本例中，布線(xiàn)溝112成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝112的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)113。
如果通過(guò)PEP，在層間絕緣膜111上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜111，就能容易地形成布線(xiàn)溝112。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜111上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層113。
·形成第六布線(xiàn)層的步驟接著，如圖168和圖169所示，例如使用濺射法，在層間絕緣膜111上、布線(xiàn)溝112的內(nèi)表面上以及側(cè)壁絕緣層113上，分別形成阻擋金屬層(Ta和TaN的疊層等)114。接著，例如通過(guò)濺射法，在阻擋金屬層114上形成完全充滿(mǎn)布線(xiàn)溝112的金屬層(Cu等)115。
然后，例如使用CMP法研磨金屬層115，只在布線(xiàn)溝112內(nèi)留下金屬層115。殘存在布線(xiàn)溝112內(nèi)的金屬層115成為作為寫(xiě)入字線(xiàn)起作用的第六布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜111上形成絕緣層(氮化硅等)116。另外，通過(guò)CMP法研磨該絕緣層116，只在作為第六布線(xiàn)層的金屬層115上留下該絕緣層116。
·形成第七布線(xiàn)層的步驟接著，如圖170和圖171所示，在層間絕緣膜111上形成完全覆蓋作為第六布線(xiàn)層的金屬層115的層間絕緣膜(氧化硅等)117。在層間絕緣膜111、117上形成到達(dá)第四MTJ元件的下部電極107的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜117上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜111、117，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，在層間絕緣膜117上形成用于形成讀出位線(xiàn)的布線(xiàn)溝。
例如，如果通過(guò)PEP，在層間絕緣膜117上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜117，就能容易地形成該布線(xiàn)溝。該蝕刻后，抗蝕劑圖形被除去。
然后，例如使用濺射法，在層間絕緣膜117上、接觸孔的內(nèi)表面上以及布線(xiàn)溝的內(nèi)表面上，分別形成阻擋金屬層(Ti和TiN的疊層等)118。接著，例如通過(guò)濺射法，在阻擋金屬層118上形成完全充滿(mǎn)接觸孔和布線(xiàn)溝的金屬層(W等)119。
另外，例如通過(guò)CMP法研磨金屬層119和阻擋金屬層117，只在接觸孔內(nèi)和布線(xiàn)溝內(nèi)殘留下金屬層119和阻擋金屬層117。殘留在接觸孔內(nèi)的金屬層119成為接觸栓塞。另外，殘留在布線(xiàn)溝內(nèi)的金屬層119成為作為讀出位線(xiàn)起作用的第七布線(xiàn)層。
③總結(jié)根據(jù)該制造方法2，能實(shí)現(xiàn)多個(gè)TMR元件層疊為多級(jí)，并且這些TMR元件并聯(lián)在讀出位線(xiàn)和接地端子之間的單元陣列構(gòu)造(1開(kāi)關(guān)-nMTJ構(gòu)造)。
須指出的是，在本例中，在形成布線(xiàn)層時(shí)，采用了金屬鑲嵌工藝和雙金屬鑲嵌工藝，但是也可以代替它，而采用通過(guò)蝕刻進(jìn)行布線(xiàn)層的加工的方法。
(3)制造方法3該制造方法3適用于具有多個(gè)TMR元件層疊為多級(jí)，并且這些TMR元件串并聯(lián)在讀出位線(xiàn)和接地端子之間的單元陣列構(gòu)造(1開(kāi)關(guān)-nMTJ構(gòu)造)的磁隨機(jī)存取存儲(chǔ)器。
首先，簡(jiǎn)單說(shuō)明由本發(fā)明的制造方法完成的單元陣列構(gòu)造。然后，就該單元陣列構(gòu)造的制造方法加以說(shuō)明。
①關(guān)于制造方法3的單元陣列構(gòu)造圖172表示了一個(gè)塊由串并聯(lián)的多個(gè)TMR元件構(gòu)成的磁隨機(jī)存取存儲(chǔ)器的單元陣列構(gòu)造的一個(gè)例子。
該單元陣列構(gòu)造的特征在于在一列(Y方向)內(nèi)配置了一條讀出位線(xiàn)，在其正下方配置了串并聯(lián)的多個(gè)TMR元件。多個(gè)TMR元件構(gòu)成一個(gè)讀出塊，并且連接在讀出位線(xiàn)和接地端子之間。
在半導(dǎo)體襯底的表面區(qū)域，配置了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW。讀出選擇開(kāi)關(guān)RSW的源極通過(guò)源線(xiàn)SL連接了接地端子。源線(xiàn)SL為在列方向上相鄰的兩個(gè)讀出塊共有。源線(xiàn)SL例如在X方向(與紙面垂直的方向)延伸為一條直線(xiàn)。
讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的柵極成為讀出字線(xiàn)RWLn。讀出字線(xiàn)RWLn在X方向延伸。在讀出選擇開(kāi)關(guān)RSW上分別層疊了四個(gè)TMR元件(MTJ(磁隧道結(jié))元件)MTJ1、MTJ2、MTJ3、MTJ4。
TMR元件分別配置在下部電極和上部電極之間，并且通過(guò)接觸栓塞，彼此串并聯(lián)。最下級(jí)的TMR元件的下部電極連接了讀出選擇開(kāi)關(guān)(MOS晶體管)RSW的漏極。最上級(jí)的TMR元件的上部電極通過(guò)接觸栓塞，連接了在Y方向延伸的讀出位線(xiàn)BL0。
在一行內(nèi)，存在三條在X方向延伸的寫(xiě)入字線(xiàn)WWL0、WWL1、WWL2，在一列內(nèi)存在兩條在Y方向延伸的讀出位線(xiàn)BL00、BL01。
當(dāng)從半導(dǎo)體襯底的上部觀察單元陣列構(gòu)造時(shí)，例如層疊的多個(gè)TMR元件布置為彼此重疊。另外，三條寫(xiě)入字線(xiàn)也布置為彼此重疊。讀出位線(xiàn)和兩條寫(xiě)入位線(xiàn)也布置為彼此重疊。
用于串聯(lián)多個(gè)TMR元件的接觸栓塞布置在與寫(xiě)入字線(xiàn)、寫(xiě)入位線(xiàn)不重疊的位置。用容易與接觸栓塞接觸的結(jié)構(gòu)形成了TMR元件的上部電極和下部電極。
②制造方法3的各步驟下面，說(shuō)明用于實(shí)現(xiàn)圖172的單元陣列構(gòu)造的制造方法。這里，因?yàn)檎f(shuō)明具體的制造方法(例如，采用雙金屬鑲嵌工藝等)，所以留意對(duì)圖172的單元陣列構(gòu)造中沒(méi)有的要素也進(jìn)行了說(shuō)明?？墒牵罱K完成的單元陣列構(gòu)造的概要與圖172的單元陣列構(gòu)造幾乎相同。
·元件分離步驟首先，如圖173所示，在半導(dǎo)體襯底51內(nèi)形成STI(淺溝槽隔離)構(gòu)造的元件分離絕緣層52。
例如，通過(guò)以下的方法能形成元件分離絕緣層52。
通過(guò)PEP(光刻工藝)，在半導(dǎo)體襯底51上形成掩模圖案(氮化硅膜等)。以該掩模圖案為掩模，使用RIE(反應(yīng)離子刻蝕)，蝕刻半導(dǎo)體襯底51，在半導(dǎo)體襯底51上上形成溝。例如，使用CVD(化學(xué)汽相淀積)法和CMP(化學(xué)機(jī)械拋光)法，在該溝內(nèi)設(shè)置絕緣層(氧化硅等)。
然后，如果必要，例如通過(guò)離子注入法，在半導(dǎo)體襯底內(nèi)，注入P型雜質(zhì)(B、BF2)或N型雜質(zhì)(P、As等)，形成P型阱區(qū)域或N型阱區(qū)域。
·形成MOSFET的步驟接著，如圖174所示，在半導(dǎo)體襯底51的表面區(qū)域，形成作為讀出選擇開(kāi)關(guān)起作用的MOS晶體管。
MOS晶體管例如能由以下方法形成。
在由元件分離絕緣層52包圍的元件區(qū)域內(nèi)的溝道部，離子注入用于控制MOS晶體管的閾值的雜質(zhì)。通過(guò)熱氧化法，在元件區(qū)域內(nèi)形成柵絕緣膜(氧化硅等)53。通過(guò)CVD法，在柵絕緣膜53上形成柵電極材料(包含雜質(zhì)的多晶硅等)以及帽狀絕緣膜(氮化硅等)55。
通過(guò)PEP，對(duì)帽狀絕緣膜55構(gòu)圖后，以該帽狀絕緣層55為掩模，通過(guò)RIE加工(蝕刻)柵電極材料和柵絕緣膜53。結(jié)果，在半導(dǎo)體襯底51上形成了在X方向延伸的柵電極54。
以帽狀絕緣膜55和柵電極54為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。然后，在半導(dǎo)體襯底內(nèi)形成低濃度的雜質(zhì)區(qū)域(LDD區(qū)域或擴(kuò)展區(qū)域)。
通過(guò)CVD法，在半導(dǎo)體襯底51上的全體形成絕緣膜(氮化硅等)后，通過(guò)RIE蝕刻該絕緣膜，在柵電極54和間隔絕緣膜55的側(cè)壁上形成側(cè)壁絕緣層57。以帽狀絕緣膜55、柵電極54和側(cè)壁絕緣層57為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。結(jié)果，在半導(dǎo)體襯底51內(nèi)形成了源區(qū)域56A和漏區(qū)域56B。
然后，通過(guò)CVD法，在半導(dǎo)體襯底51上的全體形成完全覆蓋MOS晶體管的層間絕緣膜(例如氧化硅等)58。另外，通過(guò)利用CMP技術(shù)，使層間絕緣膜58的表面平坦化。
·形成接觸孔的步驟接著，如圖175和圖176所示，在半導(dǎo)體襯底51上的層間絕緣膜58上，形成到達(dá)MOS晶體管的源區(qū)域56A和漏區(qū)域56B的接觸孔59。
例如，如果通過(guò)PEP，在層間絕緣膜58上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜58，就能容易地形成接觸孔59。該蝕刻后，抗蝕劑圖形被除去。
·形成布線(xiàn)溝的步驟接著，如圖177所示，在半導(dǎo)體襯底51上的層間絕緣膜58上，形成布線(xiàn)溝60。在本例中，因?yàn)椴季€(xiàn)溝60在X方向延伸，所以當(dāng)在沿著Y方向的剖面觀察時(shí)，布線(xiàn)溝60與接觸孔59重疊。因此，在圖177中，用虛線(xiàn)表示了布線(xiàn)溝60。
例如，如果通過(guò)PEP，在層間絕緣膜58上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜58，就能容易地形成布線(xiàn)溝60。該蝕刻后，抗蝕劑圖形被除去。
·形成第一布線(xiàn)層的步驟接著，如圖178所示，例如使用濺射法，在層間絕緣膜58上、接觸孔59的內(nèi)表面上以及布線(xiàn)溝60的內(nèi)表面上，分別形成阻擋金屬層(Ti和TiN的疊層)61。接著，例如通過(guò)濺射法，在阻擋金屬層61上形成完全充滿(mǎn)接觸孔59和布線(xiàn)溝60的金屬層(W等)62。
然后，如圖179所示，例如使用CMP法研磨金屬層62，只在接觸孔59內(nèi)和布線(xiàn)溝60內(nèi)留下金屬層62。殘存在接觸孔59內(nèi)的金屬層62成為接觸栓塞，殘存在布線(xiàn)溝60內(nèi)的金屬層62成為第一布線(xiàn)層。另外，通過(guò)CVD法，在層間絕緣膜58上，形成層間絕緣膜(氧化硅等)63。
須指出的是，由形成接觸孔的步驟、形成布線(xiàn)溝的步驟和形成第一布線(xiàn)層的步驟構(gòu)成的被稱(chēng)作雙金屬鑲嵌工藝。
·形成布線(xiàn)溝的步驟接著，如圖180所示，在層間絕緣膜63上形成布線(xiàn)溝64。在本例中，布線(xiàn)溝64成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝64的側(cè)面上形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)65。
如果通過(guò)PEP，在層間絕緣膜63上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜63，就能容易地形成布線(xiàn)溝64。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜63上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層65。
·形成第二布線(xiàn)層的步驟接著，如圖181所示，例如使用濺射法，在層間絕緣膜63上、布線(xiàn)溝64的內(nèi)表面上以及側(cè)壁絕緣層65上，分別形成阻擋金屬層(Ta和TaN的疊層等)66。接著，例如通過(guò)濺射法，在阻擋金屬層66上形成完全充滿(mǎn)布線(xiàn)溝64的金屬層(Cu等)67。
然后，如圖182所示，例如使用CMP法研磨金屬層67，只在布線(xiàn)溝64內(nèi)留下金屬層67。殘存在布線(xiàn)溝64內(nèi)的金屬層67成為作為寫(xiě)入字線(xiàn)起作用的第二布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜63上形成絕緣層(氮化硅等)68。另外，通過(guò)CMP法研磨該絕緣層，只在作為第二布線(xiàn)層的金屬層67上留下該絕緣層68。另外，在層間絕緣膜63上，形成完全覆蓋作為第二布線(xiàn)層的金屬層67的層間絕緣膜(氧化硅等)69。
須指出的是，由布線(xiàn)溝的形成步驟和第二布線(xiàn)層的形成步驟構(gòu)成的步驟被稱(chēng)作金屬鑲嵌工藝。
·形成第一MTJ元件的下部電極的步驟接著，如圖183和圖184所示，在層間絕緣膜69上形成到達(dá)作為第一布線(xiàn)層的金屬層62的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜69上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜63、69，就能容易地形成接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)70。接著，例如通過(guò)濺射法，在阻擋金屬層70上形成完全充滿(mǎn)接觸孔的金屬層(W等)71。
然后，例如使用CMP法研磨金屬層71，只在接觸孔內(nèi)留下金屬層71。殘存在接觸孔內(nèi)的金屬層71成為接觸栓塞。另外，通過(guò)CVD法，在層間絕緣膜69上形成成為第一MTJ元件的下部電極的金屬層72。
·形成第一MTJ元件及其上部電極的步驟接著，如圖185和圖186所示，在金屬層72上形成第一MTJ元件73。第一MTJ元件73由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖45所示的構(gòu)造。
另外，在本例中，在第一MTJ元件73的側(cè)面形成保護(hù)第一MTJ元件73的保護(hù)絕緣層(氧化硅等)73A。如果使用CVD法和RIE法，在第一MTJ元件73的側(cè)面能容易地形成該保護(hù)絕緣層73A。
使用CVD法，形成完全覆蓋第一MTJ元件73的層間絕緣膜(氧化硅等)75B。另外，例如通過(guò)CMP法研磨層間絕緣膜75B，只在第一MTJ元件73之間使層間絕緣膜75B殘存。
另外，如圖187所示，通過(guò)濺射法，在層間絕緣膜75B上形成成為第一MTJ元件73的上部電極的金屬層74。接著，通過(guò)CVD法，在金屬層74上形成保護(hù)第一MTJ元件73的氧化鋁層74A。
然后，通過(guò)PEP形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層74A、金屬層74以及層間絕緣膜75B構(gòu)圖。這時(shí)，同時(shí)使作為第一MTJ元件73的下部電極的金屬層72的表面露出。
如果在形成氧化鋁層74A后，通過(guò)RIE蝕刻氧化鋁層74A，則該氧化鋁層74A以覆蓋作為上部電極的金屬層74以及第一MTJ元件73的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法形成完全覆蓋第一MTJ元件73的層間絕緣膜75。
·形成布線(xiàn)溝的步驟接著，如圖188所示，例如，以抗蝕劑圖形為掩模，通過(guò)RIE，在層間絕緣膜75上形成布線(xiàn)溝75A。這時(shí)，因?yàn)檠趸X層74A作為蝕刻停止層起作用，所以布線(xiàn)溝75A的底部不會(huì)到達(dá)金屬層74以及第一MTJ元件73。
在本例中，布線(xiàn)溝75A成為用于形成寫(xiě)入位線(xiàn)的溝，并且在Y方向延伸。在布線(xiàn)溝75A的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)。
如果通過(guò)PEP，在層間絕緣膜75上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75，就能容易地形成布線(xiàn)溝75A。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜75上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層。
·形成第三布線(xiàn)層的步驟接著，如圖189所示，例如使用濺射法，在層間絕緣膜75上、布線(xiàn)溝75A的內(nèi)表面上以及側(cè)壁絕緣層上，分別形成阻擋金屬層(Ta和TaN的疊層等)76。接著，例如通過(guò)濺射法，在阻擋金屬層76上形成完全充滿(mǎn)布線(xiàn)溝75A的金屬層(Cu等)77。
然后，例如使用CMP法研磨金屬層77，只在布線(xiàn)溝75A內(nèi)留下金屬層77。殘存在布線(xiàn)溝75A內(nèi)的金屬層77成為作為寫(xiě)入位線(xiàn)起作用的第三布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜75上形成絕緣層(氮化硅等)78。另外，通過(guò)CMP法研磨該絕緣層78，只在作為第三布線(xiàn)層的金屬層77上留下該絕緣層78。另外，在層間絕緣膜75上形成完全覆蓋作為第三布線(xiàn)層的金屬層77的層間絕緣膜(氧化硅等)79。
·形成第二MTJ元件的下部電極的步驟接著，如圖190和圖191所示，在層間絕緣膜75、79以及氧化鋁層74A上形成到達(dá)第一MTJ元件的上部電極74的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜79上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE，蝕刻層間絕緣膜75、79以及氧化鋁層74A，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)80。接著，例如通過(guò)濺射法，在阻擋金屬層80上形成完全充滿(mǎn)接觸孔的金屬層(W等)81。
然后，例如使用CMP法研磨金屬層81，只在接觸孔內(nèi)留下金屬層81。殘存在接觸孔內(nèi)的金屬層81成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜79上形成成為第二MTJ元件的下部電極的金屬層82。
·形成第二MTJ元件及其上部電極的步驟接著，如圖192和圖193所示，在金屬層82上形成第二MTJ元件84。第二MTJ元件84由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖46所示的構(gòu)造。
另外，在本例中，在第二MTJ元件84的側(cè)面形成保護(hù)第二MTJ元件84的保護(hù)絕緣層(氧化硅等)83A。如果使用CVD法和RIE法，在第二MTJ元件84的側(cè)面能容易地形成該保護(hù)絕緣層83A。
然后，對(duì)第二MTJ元件84的下部電極82構(gòu)圖。通過(guò)PEP，在下部電極82上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部電極82，就能容易地進(jìn)行第二MTJ元件84的下部電極82的構(gòu)圖。然后，抗蝕劑圖形被除去。
接著，如圖194所示，通過(guò)CVD法，在第二MTJ元件84上形成保護(hù)第二MTJ元件84的氧化鋁層83B。然后通過(guò)RIE，蝕刻了氧化鋁層83B，結(jié)果，在第二MTJ元件84的側(cè)壁部殘存了氧化鋁層83B。
使用CVD法，形成完全覆蓋第二MTJ元件84的層間絕緣膜(氧化硅等)84B。另外，例如通過(guò)CMP法研磨層間絕緣膜84B，使層間絕緣膜84B只殘存在第二MTJ元件84之間。
另外，在層間絕緣膜75、79、84B上形成到達(dá)第一MTJ元件的下部電極72的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜84B上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜75、79、84B，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
須指出的是，在該蝕刻步驟中，氧化鋁層74A、83B的蝕刻率設(shè)定為比層間絕緣膜75、79、84B小很多。
即根據(jù)本例，即使產(chǎn)生接觸孔的配合偏移，因?yàn)檠趸X層74A、83B保護(hù)了第一和第二MTJ元件73、84，所以不會(huì)發(fā)生第一和第二MTJ元件73、84被蝕刻的事態(tài)。
接著，如圖195所示，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)85A。接著，例如通過(guò)濺射法，在阻擋金屬層85A上形成完全充滿(mǎn)接觸孔的金屬層(W等)85B。
然后，例如使用CMP法研磨金屬層85B，只在接觸孔內(nèi)留下金屬層85B。殘存在接觸孔內(nèi)的金屬層85B成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜84B上形成成為第二MTJ元件84的上部電極的金屬層85。接著，通過(guò)CVD法，在金屬層85上形成保護(hù)第二MTJ元件84的氧化鋁層85C。
然后，通過(guò)PEP形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層85C和金屬層85構(gòu)圖。如果在形成了氧化鋁層85C后，通過(guò)RIE蝕刻氧化鋁層85C，則該氧化鋁層85C以覆蓋了作為上部電極的金屬層85以及第二MTJ元件84的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法，形成完全覆蓋第二MTJ元件85層間絕緣膜86。
·形成布線(xiàn)溝的步驟接著，如圖197所示，以抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86，形成布線(xiàn)溝87。這時(shí)，因?yàn)檠趸X層85C作為蝕刻停止層起作用，所以布線(xiàn)溝87的底部不會(huì)到達(dá)金屬層85以及第二MTJ元件84。
在本例中，布線(xiàn)溝87成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝87的側(cè)面形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)88。
如果通過(guò)PEP，在層間絕緣膜86上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86，就能容易地形成布線(xiàn)溝87。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜86上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層88。
·形成第四布線(xiàn)層的步驟接著，如圖198所示，例如使用濺射法，在層間絕緣膜86上、布線(xiàn)溝87的內(nèi)表面上以及側(cè)壁絕緣層88上，分別形成阻擋金屬層(Ta和TaN的疊層等)89。接著，例如通過(guò)濺射法，在阻擋金屬層89上形成完全充滿(mǎn)布線(xiàn)溝87的金屬層(Cu等)90。
然后，例如使用CMP法研磨金屬層90，只在布線(xiàn)溝87內(nèi)留下金屬層90。殘存在布線(xiàn)溝87內(nèi)的金屬層90成為作為寫(xiě)入字線(xiàn)起作用的第四布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜86上形成絕緣層(氮化硅等)92。另外，通過(guò)CMP法研磨該絕緣層92，只在作為第四布線(xiàn)層的金屬層90上留下該絕緣層92。另外，在層間絕緣膜86上形成完全覆蓋作為第四布線(xiàn)層的金屬層90的層間絕緣膜(氧化硅等)93。
·形成第三MTJ元件的下部電極的步驟接著，如圖199和圖200所示，通過(guò)CVD法，在層間絕緣膜上形成成為第三MTJ元件的下部電極的金屬層96。
這里，在制造方法3中，與制造方法2相比，因?yàn)榇⒙?lián)層疊為四級(jí)的TMR元件，所以省略了到達(dá)第二MTJ元件的上部電極85的接觸孔的步驟。
·形成第三MTJ元件及其上部電極的步驟接著，如圖201和圖202所示，在金屬層96上形成第三MTJ元件97。第三MTJ元件97由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖47所示的構(gòu)造。
另外，在本例中，在第三MTJ元件97的側(cè)面形成保護(hù)第三MTJ元件97的保護(hù)絕緣層(氧化硅等)97A。如果使用CVD法和RIE法，在第三MTJ元件97的側(cè)面能容易地形成該保護(hù)絕緣層97A。
然后，對(duì)第三MTJ元件97的下部電極96構(gòu)圖。通過(guò)PEP，在下部電極96上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部96，就能容易地進(jìn)行第三MTJ元件97的下部電極96的構(gòu)圖。然后，抗蝕劑圖形被除去。
接著，如圖203所示，使用CVD法形成完全覆蓋第三MTJ元件97的層間絕緣膜(氧化硅等)98。另外，例如通過(guò)CMP法研磨層間絕緣膜98，使層間絕緣膜98只殘存在第三MTJ元件97之間。
然后，在層間絕緣膜86、93、98上形成到達(dá)第二MTJ元件的下部電極82的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜98上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜86、93、98，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
接著，如圖204所示，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)99A。接著，例如通過(guò)濺射法，在阻擋金屬層99A上形成完全充滿(mǎn)接觸孔的金屬層(W等)99B。
然后，例如使用CMP法研磨金屬層99B，只在接觸孔內(nèi)留下金屬層99B。殘存在接觸孔內(nèi)的金屬層99B成為接觸栓塞。另外，通過(guò)CVD法，在層間絕緣膜98上形成成為第三MTJ元件的上部電極的金屬層99。
另外，通過(guò)CVD法，在第三MTJ元件97的上部電極99上形成保護(hù)第三MTJ元件97的氧化鋁層99C。
接著，如圖205所示，通過(guò)PEP形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層99C和金屬層99構(gòu)圖。如果在形成了氧化鋁層99C后，通過(guò)RIE蝕刻氧化鋁層99C，則該氧化鋁層99C以覆蓋了作為上部電極的金屬層99以及第三MTJ元件97的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法，形成完全覆蓋第三MTJ元件97層間絕緣膜100。
·形成布線(xiàn)溝的步驟接著，如圖206和圖207所示，以抗蝕劑圖形為掩模，通過(guò)RIE，在層間絕緣膜100上形成在Y方向延伸的布線(xiàn)溝。這時(shí)，因?yàn)檠趸X層99C作為蝕刻停止層起作用，所以布線(xiàn)溝的底部不會(huì)到達(dá)金屬層99以及第三MTJ元件97。
在本例中，布線(xiàn)溝成為用于形成寫(xiě)入位線(xiàn)的溝，并且在Y方向延伸。在布線(xiàn)溝的側(cè)面，形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)。
如果通過(guò)PEP，在層間絕緣膜100上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100，就能容易地形成布線(xiàn)溝。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜100上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層。
·形成第五布線(xiàn)層的步驟接著，如圖206和圖207所示，例如使用濺射法，在層間絕緣膜100上、布線(xiàn)溝的內(nèi)表面上以及側(cè)壁絕緣層上，分別形成阻擋金屬層(Ta和TaN的疊層等)101。接著，例如通過(guò)濺射法，在阻擋金屬層101上，形成完全充滿(mǎn)布線(xiàn)溝的金屬層(Cu等)102。
然后，例如使用CMP法研磨金屬層102，只在布線(xiàn)溝內(nèi)留下金屬層102。殘存在布線(xiàn)溝內(nèi)的金屬層102成為作為寫(xiě)入位線(xiàn)起作用的第五布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜100上形成絕緣層(氮化硅等)103。另外，通過(guò)CMP法研磨該絕緣層103，只在作為第五布線(xiàn)層的金屬層102上留下該絕緣層103。另外，在層間絕緣膜100上形成完全覆蓋作為第五布線(xiàn)層的金屬層102的層間絕緣膜(氧化硅等)104。
·形成第四MTJ元件的下部電極的步驟接著，如圖208和圖209所示，在層間絕緣膜100、104以及氧化鋁層99C上形成到達(dá)第三MTJ元件97的上部電極99的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜104上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100、104以及氧化鋁層99C，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)80X。接著，例如通過(guò)濺射法，在阻擋金屬層80X上形成完全充滿(mǎn)接觸孔的金屬層(W等)81X。
然后，例如使用CMP法研磨金屬層81X，只在接觸孔內(nèi)留下金屬層81X。殘存在接觸孔內(nèi)的金屬層81X成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜104上形成成為第四MTJ元件的下部電極的金屬層107。
·形成第四MTJ元件及其上部電極的步驟接著，如圖208和圖209所示，在金屬層107上，形成第四MTJ元件108。第四MTJ元件108由隧道阻擋層、夾著它的兩個(gè)鐵磁性層、反鐵磁性層構(gòu)成，例如，具有圖48所示的構(gòu)造。
另外，在本例中，在第四MTJ元件108的側(cè)面形成保護(hù)第四MTJ元件108的保護(hù)絕緣層(氧化硅等)108A。如果使用CVD法和RIE法，在第四MTJ元件108的側(cè)面能容易地形成該保護(hù)絕緣層108A。
然后，對(duì)第四MTJ元件108的下部電極107構(gòu)圖。通過(guò)PEP，在下部電極107上形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻下部107，就能容易地進(jìn)行第四MTJ元件108的下部電極107的構(gòu)圖。然后，抗蝕劑圖形被除去。
接著，如圖210所示，使用CVD法，在第四MTJ元件108上形成保護(hù)第四MTJ元件108的氧化鋁層108B。然后，通過(guò)RIE蝕刻了氧化鋁層108B，結(jié)果在第四MTJ元件108的側(cè)壁部殘存氧化鋁層108B。
使用CVD法，形成完全覆蓋第四MTJ元件108的層間絕緣膜(氧化硅等)109。另外，例如通過(guò)CMP法研磨層間絕緣膜109，使層間絕緣膜109只殘存在第四MTJ元件108之間。
另外，在層間絕緣膜100、104、109上形成到達(dá)第三MTJ元件97的下部電極96的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜109上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜100、104、109，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
須指出的是，在該蝕刻步驟中，氧化鋁層99C、108B的蝕刻率設(shè)定為比層間絕緣膜100、104、109小很多。
即根據(jù)本例，即使產(chǎn)生接觸孔的配合偏移，因?yàn)檠趸X層99C、108B保護(hù)了第三和第四MTJ元件97、108，所以不會(huì)發(fā)生第三和第四MTJ元件97、108被蝕刻的事態(tài)。
接著，如圖211所示，例如使用濺射法，在接觸孔的內(nèi)表面上形成阻擋金屬層(Ti和TiN等的疊層)105。接著，例如通過(guò)濺射法，在阻擋金屬層105上形成完全充滿(mǎn)接觸孔的金屬層(W等)106。
然后，例如使用CMP法研磨金屬層106，只在接觸孔內(nèi)留下金屬層106。殘存在接觸孔內(nèi)的金屬層106成為接觸栓塞。另外，通過(guò)濺射法，在層間絕緣膜109上形成成為第四MTJ元件108的上部電極的金屬層107。接著，通過(guò)CVD法，在金屬層107上形成保護(hù)第四MTJ元件108的氧化鋁層107A。
接著，如圖212所示，通過(guò)PEP，形成抗蝕劑圖形后，以該抗蝕劑圖形為掩模，對(duì)氧化鋁層107A和金屬層107構(gòu)圖。
如果在形成了氧化鋁層107A后，通過(guò)RIE蝕刻氧化鋁層107A，則該氧化鋁層107A以覆蓋了作為上部電極的金屬層107以及第四MTJ元件108的上部以及側(cè)壁部的形式殘存。
然后，使用CVD法，形成完全覆蓋第四MTJ元件108層間絕緣膜111。
·形成布線(xiàn)溝的步驟接著，如圖213和圖214所示，以抗蝕劑圖形為掩模，通過(guò)RIE，在層間絕緣膜111上形成在X方向延伸的布線(xiàn)溝112。這時(shí)，氧化鋁層107A作為蝕刻停止層起作用，所以布線(xiàn)溝112的底部不會(huì)到達(dá)金屬層107以及第四MTJ元件108。
在本例中，布線(xiàn)溝112成為用于形成寫(xiě)入字線(xiàn)的溝，并且在X方向延伸。在布線(xiàn)溝112的側(cè)面形成了用于提高絕緣性能的側(cè)壁絕緣層(氮化硅等)113。
例如，如果通過(guò)PEP，在層間絕緣膜111上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜111，就能容易地形成布線(xiàn)溝112。該蝕刻后，抗蝕劑圖形被除去。
通過(guò)CVD法，在層間絕緣膜111上的全體形成了絕緣膜(氮化硅膜)后，通過(guò)RIE蝕刻該絕緣膜，就能容易地形成側(cè)壁絕緣層113。
·形成第六布線(xiàn)層的步驟接著，如圖213和圖214所示，例如使用濺射法，在層間絕緣膜111上、布線(xiàn)溝112的內(nèi)表面上以及側(cè)壁絕緣層113上，分別形成阻擋金屬層(Ta和TaN的疊層等)114。接著，例如通過(guò)濺射法，在阻擋金屬層114上形成完全充滿(mǎn)布線(xiàn)溝112的金屬層(Cu等)115。
然后，例如使用CMP法研磨金屬層115，只在布線(xiàn)溝112內(nèi)留下金屬層115。殘存在布線(xiàn)溝112內(nèi)的金屬層115成為作為寫(xiě)入字線(xiàn)起作用的第六布線(xiàn)層。
另外，通過(guò)CVD法，在層間絕緣膜111上形成絕緣層(氮化硅等)116。另外，通過(guò)CMP法研磨該絕緣層116，只在作為第六布線(xiàn)層的金屬層115上留下該絕緣層116。
·形成第七布線(xiàn)層的步驟接著，如圖215和圖216所示，在層間絕緣膜111上形成完全覆蓋作為第六布線(xiàn)層的金屬層115的層間絕緣膜(氧化硅等)117。在層間絕緣膜111、117上，形成到達(dá)第四MTJ元件的上部電極107的接觸孔。
例如，如果通過(guò)PEP，在層間絕緣膜117上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜111、117，就能容易地形成該接觸孔。該蝕刻后，抗蝕劑圖形被除去。
另外，在層間絕緣膜117上形成用于形成讀出位線(xiàn)的布線(xiàn)溝。
例如，如果通過(guò)PEP，在層間絕緣膜117上形成抗蝕劑圖形，以該抗蝕劑圖形為掩模，通過(guò)RIE蝕刻層間絕緣膜117，就能容易地形成該布線(xiàn)溝。該蝕刻后，抗蝕劑圖形被除去。
然后，例如使用濺射法，在層間絕緣膜117上、接觸孔的內(nèi)表面上以及布線(xiàn)溝的內(nèi)表面上，分別形成阻擋金屬層(Ti和TiN的疊層等)118。接著，例如通過(guò)濺射法，在阻擋金屬層118上形成完全充滿(mǎn)接觸孔和布線(xiàn)溝的金屬層(W等)119。
另外，例如通過(guò)CMP法研磨金屬層119和阻擋金屬層117，只在接觸孔內(nèi)和布線(xiàn)溝內(nèi)殘留下金屬層119和阻擋金屬層117。殘存在接觸孔內(nèi)的金屬層119成為接觸栓塞。另外，殘留在布線(xiàn)溝內(nèi)的金屬層119成為作為讀出位線(xiàn)起作用的第七布線(xiàn)層。
③總結(jié)根據(jù)該制造方法3，能實(shí)現(xiàn)多個(gè)TMR元件層疊為多級(jí)，并且這些TMR元件串并聯(lián)在讀出位線(xiàn)和接地端子之間的單元陣列構(gòu)造(1開(kāi)關(guān)-nMTJ構(gòu)造)。
須指出的是，在本例中，在形成布線(xiàn)層時(shí)，采用了金屬鑲嵌工藝和雙金屬鑲嵌工藝，但是也可以代替它，而采用通過(guò)蝕刻進(jìn)行布線(xiàn)層的加工的方法。
8.其他在上述的說(shuō)明中，前提是以TMR元件作為磁隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元，但是當(dāng)存儲(chǔ)單元為GMR(巨磁阻)元件時(shí)，也能適用本發(fā)明即各種單元陣列構(gòu)造、讀出動(dòng)作原理、讀出電路的具體例等。
另外，關(guān)于TMR元件和GMR元件的構(gòu)造、構(gòu)成它們的材料，在本發(fā)明的適用上，沒(méi)有特別限定。
作為磁隨機(jī)存取存儲(chǔ)器的讀出選擇開(kāi)關(guān)，說(shuō)明了關(guān)于MOS晶體管、雙極性晶體管以及二極管時(shí)的情形，但是，也能把此外的元件例如MIS(金屬絕緣體半導(dǎo)體)晶體管(包含MOSFET)、MES(金屬半導(dǎo)體)晶體管、結(jié)型晶體管作為讀出選擇開(kāi)關(guān)使用。
如上所述，根據(jù)本發(fā)明，能提供適合于存儲(chǔ)器容量增大的具有新的單元陣列構(gòu)造的磁隨機(jī)存取存儲(chǔ)器及其制造方法。
權(quán)利要求
1.一種磁隨機(jī)存取存儲(chǔ)器，包含層疊在半導(dǎo)體襯底上，并且利用串聯(lián)的磁阻效應(yīng)存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；連接在所述多個(gè)存儲(chǔ)單元的一端的位線(xiàn)；連接在所述位線(xiàn)上的讀出電路；為了向所述多個(gè)存儲(chǔ)單元中的一個(gè)寫(xiě)入數(shù)據(jù)而使用的、在第一方向延伸的第一寫(xiě)入線(xiàn)；為了向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)寫(xiě)入數(shù)據(jù)而使用的、在與所述第一方向交叉的第二方向延伸的第二寫(xiě)入線(xiàn)。
2.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中使第一讀出電流流向所述多個(gè)存儲(chǔ)單元，與向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)寫(xiě)入數(shù)據(jù)同時(shí)或與此平行，使所述第二讀出電流流向所述多個(gè)存儲(chǔ)單元，檢測(cè)所述第一和第二讀出電流的差或變化，判斷所述多個(gè)存儲(chǔ)單元中的所述一個(gè)的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，還包含存儲(chǔ)流向所述多個(gè)存儲(chǔ)單元的第一讀出電流的存儲(chǔ)電路；根據(jù)流向所述多個(gè)存儲(chǔ)單元的第二讀出電流和存儲(chǔ)在所述存儲(chǔ)電路中的所述第一讀出電流，判斷所述多個(gè)存儲(chǔ)單元中的所述一個(gè)的數(shù)據(jù)的讀出放大器。
4.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中當(dāng)所述多個(gè)存儲(chǔ)單元的磁化狀態(tài)相同時(shí)，所述多個(gè)存儲(chǔ)單元的電阻值彼此相同。
5.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中即使所述多個(gè)存儲(chǔ)單元的磁化狀態(tài)相同時(shí)，所述多個(gè)存儲(chǔ)單元的電阻值也彼此不同。
6.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第一方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第一和第三寫(xiě)入線(xiàn)層疊，并且串聯(lián)。
7.根據(jù)權(quán)利要求6所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
8.根據(jù)權(quán)利要求6所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或偶數(shù)個(gè)存儲(chǔ)單元的正上方。
9.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第二方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第二和第三寫(xiě)入線(xiàn)層疊，并且串聯(lián)。
10.根據(jù)權(quán)利要求9所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
11.根據(jù)權(quán)利要求9所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或偶數(shù)個(gè)存儲(chǔ)單元的正上方。
12.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第一方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第一和第三寫(xiě)入線(xiàn)層疊，并且并聯(lián)。
13.根據(jù)權(quán)利要求12所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
14.根據(jù)權(quán)利要求12所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或偶數(shù)個(gè)存儲(chǔ)單元的正上方。
15.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第二方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第二和第三寫(xiě)入線(xiàn)層疊，并且并聯(lián)。
16.根據(jù)權(quán)利要求15所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
17.根據(jù)權(quán)利要求15所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或偶數(shù)個(gè)存儲(chǔ)單元的正上方。
18.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，還包含具有所述多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列；向所述第一寫(xiě)入線(xiàn)供給寫(xiě)入電流的驅(qū)動(dòng)器；吸收所述寫(xiě)入電流的吸收器。
19.根據(jù)權(quán)利要求18所述的磁隨機(jī)存取存儲(chǔ)器，其中所述驅(qū)動(dòng)器配置在所述存儲(chǔ)單元陣列的一端，所述吸收器配置在所述存儲(chǔ)單元陣列的另一端。
20.根據(jù)權(quán)利要求18所述的磁隨機(jī)存取存儲(chǔ)器，其中所述驅(qū)動(dòng)器和所述吸收器都配置在所述存儲(chǔ)單元陣列的一端。
21.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元中的所述一個(gè)配置在所述第一寫(xiě)入線(xiàn)和所述第二寫(xiě)入線(xiàn)之間。
22.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中配置在所述第一寫(xiě)入線(xiàn)的正下方的存儲(chǔ)單元的層構(gòu)造與配置在所述第一寫(xiě)入線(xiàn)的正上方的存儲(chǔ)單元的層構(gòu)造對(duì)于所述第一寫(xiě)入線(xiàn)是彼此對(duì)稱(chēng)的。
23.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中配置在所述第二寫(xiě)入線(xiàn)的正下方的存儲(chǔ)單元的層構(gòu)造與配置在所述第二寫(xiě)入線(xiàn)的正上方的存儲(chǔ)單元的層構(gòu)造對(duì)于所述第二寫(xiě)入線(xiàn)是彼此對(duì)稱(chēng)的。
24.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元分別至少包含固定了磁化方向的釘扎層、按照寫(xiě)入數(shù)據(jù)改變磁化方向的存儲(chǔ)層、配置在所述釘扎層和所述存儲(chǔ)層之間的隧道阻擋層。
25.根據(jù)權(quán)利要求24所述的磁隨機(jī)存取存儲(chǔ)器，其中所述釘扎層的磁化方向在所述多個(gè)存儲(chǔ)單元中都相同。
26.根據(jù)權(quán)利要求24所述的磁隨機(jī)存取存儲(chǔ)器，其中所述釘扎層的磁化方向在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)存儲(chǔ)單元和第偶數(shù)個(gè)存儲(chǔ)單元中彼此不同。
27.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元配置在所述半導(dǎo)體襯底和所述位線(xiàn)之間。
28.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元構(gòu)成一個(gè)讀出塊，所述多個(gè)存儲(chǔ)單元的另一端經(jīng)由讀出選擇開(kāi)關(guān)與源線(xiàn)連接。
29.根據(jù)權(quán)利要求28所述的磁隨機(jī)存取存儲(chǔ)器，其中所述讀出選擇開(kāi)關(guān)配置在所述多個(gè)存儲(chǔ)單元的正下方的所述半導(dǎo)體襯底的表面區(qū)域中。
30.根據(jù)權(quán)利要求29所述的磁隨機(jī)存取存儲(chǔ)器，還包含連接在所述讀出選擇開(kāi)關(guān)的控制端子上，并且在所述第一方向或所述第二方向上延伸的讀出字線(xiàn)。
31.根據(jù)權(quán)利要求1所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元分別被上部電極和下部電極夾著，所述多個(gè)存儲(chǔ)單元通過(guò)與所述上部電極或所述下部電極接觸的接觸栓塞彼此串聯(lián)。
32.根據(jù)權(quán)利要求28所述的磁隨機(jī)存取存儲(chǔ)器，其中所述讀出選擇開(kāi)關(guān)是MIS晶體管、MES晶體管、結(jié)型晶體管、雙極晶體管以及二極管中的任意一種。
33.一種磁隨機(jī)存取存儲(chǔ)器，包含彼此層疊，并且利用并聯(lián)的磁阻效應(yīng)存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；連接在所述多個(gè)存儲(chǔ)單元的一端的位線(xiàn)；連接在所述位線(xiàn)上的讀出電路；為了向所述多個(gè)存儲(chǔ)單元中的一個(gè)寫(xiě)入數(shù)據(jù)而使用的、在第一方向延伸的第一寫(xiě)入線(xiàn)；為了向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)寫(xiě)入數(shù)據(jù)而使用的、在與所述第一方向交叉的第二方向延伸的第二寫(xiě)入線(xiàn)。
34.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中使第一讀出電流流向所述多個(gè)存儲(chǔ)單元，與向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)寫(xiě)入數(shù)據(jù)同時(shí)或與此平行，使所述第二讀出電流流向所述多個(gè)存儲(chǔ)單元，檢測(cè)所述第一和第二讀出電流的差或變化，判斷所述多個(gè)存儲(chǔ)單元中的所述一個(gè)的數(shù)據(jù)。
35.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中當(dāng)所述多個(gè)存儲(chǔ)單元的磁化狀態(tài)相同時(shí)，所述多個(gè)存儲(chǔ)單元的電阻值彼此相同。
36.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中即使所述多個(gè)存儲(chǔ)單元的磁化狀態(tài)相同時(shí)，所述多個(gè)存儲(chǔ)單元的電阻值也彼此不同。
37.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第一方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第一和第三寫(xiě)入線(xiàn)層疊，并且串聯(lián)。
38.根據(jù)權(quán)利要求37所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
39.根據(jù)權(quán)利要求37所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
40.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第二方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第二和第三寫(xiě)入線(xiàn)層疊，并且串聯(lián)。
41.根據(jù)權(quán)利要求40所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
42.根據(jù)權(quán)利要求40所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
43.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第一方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第一和第三寫(xiě)入線(xiàn)層疊，并且并聯(lián)。
44.根據(jù)權(quán)利要求43所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
45.根據(jù)權(quán)利要求43所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
46.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第二方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第二和第三寫(xiě)入線(xiàn)層疊，并且并聯(lián)。
47.根據(jù)權(quán)利要求46所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
48.根據(jù)權(quán)利要求46所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
49.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，還包含具有所述多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列；向所述第一寫(xiě)入線(xiàn)供給寫(xiě)入電流的驅(qū)動(dòng)器；吸收所述寫(xiě)入電流的吸收器。
50.根據(jù)權(quán)利要求49所述的磁隨機(jī)存取存儲(chǔ)器，其中所述驅(qū)動(dòng)器配置在所述存儲(chǔ)單元陣列的一端，所述吸收器配置在所述存儲(chǔ)單元陣列的另一端。
51.根據(jù)權(quán)利要求49所述的磁隨機(jī)存取存儲(chǔ)器，其中所述驅(qū)動(dòng)器和所述吸收器都配置在所述存儲(chǔ)單元陣列的一端。
52.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元中的所述一個(gè)配置在所述第一寫(xiě)入線(xiàn)和所述第二寫(xiě)入線(xiàn)之間。
53.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中配置在所述第一寫(xiě)入線(xiàn)的正下方的存儲(chǔ)單元的層構(gòu)造與配置在所述第一寫(xiě)入線(xiàn)的正上方的存儲(chǔ)單元的層構(gòu)造對(duì)于所述第一寫(xiě)入線(xiàn)是彼此對(duì)稱(chēng)的。
54.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中配置在所述第二寫(xiě)入線(xiàn)的正下方的存儲(chǔ)單元的層構(gòu)造與配置在所述第二寫(xiě)入線(xiàn)的正上方的存儲(chǔ)單元的層構(gòu)造對(duì)于所述第二寫(xiě)入線(xiàn)是彼此對(duì)稱(chēng)的。
55.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元分別至少包含固定了磁化方向的釘扎層、按照寫(xiě)入數(shù)據(jù)改變磁化方向的存儲(chǔ)層、配置在所述釘扎層和所述存儲(chǔ)層之間的隧道阻擋層。
56.根據(jù)權(quán)利要求55所述的磁隨機(jī)存取存儲(chǔ)器，其中所述釘扎層的磁化方向在所述多個(gè)存儲(chǔ)單元中都相同。
57.根據(jù)權(quán)利要求55所述的磁隨機(jī)存取存儲(chǔ)器，其中所述釘扎層的磁化方向在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)存儲(chǔ)單元和第偶數(shù)個(gè)存儲(chǔ)單元中彼此不同。
58.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元配置在所述半導(dǎo)體襯底和所述位線(xiàn)之間。
59.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元構(gòu)成一個(gè)讀出塊，所述多個(gè)存儲(chǔ)單元的另一端經(jīng)由讀出選擇開(kāi)關(guān)與源線(xiàn)連接。
60.根據(jù)權(quán)利要求59所述的磁隨機(jī)存取存儲(chǔ)器，其中所述讀出選擇開(kāi)關(guān)配置在所述多個(gè)存儲(chǔ)單元的正下方的所述半導(dǎo)體襯底的表面區(qū)域中。
61.根據(jù)權(quán)利要求60所述的磁隨機(jī)存取存儲(chǔ)器，還包含連接在所述讀出選擇開(kāi)關(guān)的控制端子上，并且在所述第一方向或所述第二方向上延伸的讀出字線(xiàn)。
62.根據(jù)權(quán)利要求33所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元分別被上部電極和下部電極夾著，所述多個(gè)存儲(chǔ)單元通過(guò)與所述上部電極或所述下部電極接觸的接觸栓塞彼此并聯(lián)。
63.根據(jù)權(quán)利要求59所述的磁隨機(jī)存取存儲(chǔ)器，其中所述讀出選擇開(kāi)關(guān)是MIS晶體管、MES晶體管、結(jié)型晶體管、雙極晶體管以及二極管中的任意一種。
64.一種磁隨機(jī)存取存儲(chǔ)器，包含彼此層疊，并且利用由串聯(lián)和并聯(lián)的組合構(gòu)成的磁阻效應(yīng)存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)單元；連接在所述多個(gè)存儲(chǔ)單元的一端的位線(xiàn)；連接在所述位線(xiàn)上的讀出電路；為了向所述多個(gè)存儲(chǔ)單元中的一個(gè)寫(xiě)入數(shù)據(jù)而使用的、在第一方向延伸的第一寫(xiě)入線(xiàn)；為了向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)寫(xiě)入數(shù)據(jù)而使用的、在與所述第一方向交叉的第二方向延伸的第二寫(xiě)入線(xiàn)。
65.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中使第一讀出電流流向所述多個(gè)存儲(chǔ)單元，與向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)寫(xiě)入數(shù)據(jù)同時(shí)或與此平行，使所述第二讀出電流流向所述多個(gè)存儲(chǔ)單元，檢測(cè)所述第一和第二讀出電流的差或變化，判斷所述多個(gè)存儲(chǔ)單元中的所述一個(gè)的數(shù)據(jù)。
66.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中當(dāng)所述多個(gè)存儲(chǔ)單元的磁化狀態(tài)相同時(shí)，所述多個(gè)存儲(chǔ)單元的電阻值彼此相同。
67.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中即使所述多個(gè)存儲(chǔ)單元的磁化狀態(tài)相同時(shí)，所述多個(gè)存儲(chǔ)單元的電阻值也彼此不同。
68.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第一方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第一和第三寫(xiě)入線(xiàn)層疊，并且串聯(lián)。
69.根據(jù)權(quán)利要求68所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
70.根據(jù)權(quán)利要求68所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
71.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第二方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第二和第三寫(xiě)入線(xiàn)層疊，并且串聯(lián)。
72.根據(jù)權(quán)利要求71所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
73.根據(jù)權(quán)利要求71所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
74.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第一方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第一和第三寫(xiě)入線(xiàn)層疊，并且并聯(lián)。
75.根據(jù)權(quán)利要求74所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
76.根據(jù)權(quán)利要求74所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第一和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
77.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，還包含用于向所述多個(gè)存儲(chǔ)單元中的所述一個(gè)以外的存儲(chǔ)單元寫(xiě)入數(shù)據(jù)的在所述第二方向延伸的第三寫(xiě)入線(xiàn)；其中，所述第二和第三寫(xiě)入線(xiàn)層疊，并且并聯(lián)。
78.根據(jù)權(quán)利要求77所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在對(duì)應(yīng)的所述多個(gè)存儲(chǔ)單元之間、正上方或正下方。
79.根據(jù)權(quán)利要求77所述的磁隨機(jī)存取存儲(chǔ)器，其中所述第二和第三寫(xiě)入線(xiàn)配置在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)或第偶數(shù)個(gè)存儲(chǔ)單元的正上方。
80.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，還包含具有所述多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列；向所述第一寫(xiě)入線(xiàn)供給寫(xiě)入電流的驅(qū)動(dòng)器；吸收所述寫(xiě)入電流的吸收器。
81.根據(jù)權(quán)利要求80所述的磁隨機(jī)存取存儲(chǔ)器，其中所述驅(qū)動(dòng)器配置在所述存儲(chǔ)單元陣列的一端，所述吸收器配置在所述存儲(chǔ)單元陣列的另一端。
82.根據(jù)權(quán)利要求80所述的磁隨機(jī)存取存儲(chǔ)器，其中所述驅(qū)動(dòng)器和所述吸收器都配置在所述存儲(chǔ)單元陣列的一端。
83.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元中的所述一個(gè)配置在所述第一寫(xiě)入線(xiàn)和所述第二寫(xiě)入線(xiàn)之間。
84.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中配置在所述第一寫(xiě)入線(xiàn)的正下方的存儲(chǔ)單元的層構(gòu)造與配置在所述第一寫(xiě)入線(xiàn)的正上方的存儲(chǔ)單元的層構(gòu)造對(duì)于所述第一寫(xiě)入線(xiàn)是彼此對(duì)稱(chēng)的。
85.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中配置在所述第二寫(xiě)入線(xiàn)的正下方的存儲(chǔ)單元的層構(gòu)造與配置在所述第二寫(xiě)入線(xiàn)的正上方的存儲(chǔ)單元的層構(gòu)造對(duì)于所述第二寫(xiě)入線(xiàn)是彼此對(duì)稱(chēng)的。
86.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元分別至少包含固定了磁化方向的釘扎層、按照寫(xiě)入數(shù)據(jù)改變磁化方向的存儲(chǔ)層、配置在所述釘扎層和所述存儲(chǔ)層之間的隧道阻擋層。
87.根據(jù)權(quán)利要求86所述的磁隨機(jī)存取存儲(chǔ)器，其中所述釘扎層的磁化方向在所述多個(gè)存儲(chǔ)單元中都相同。
88.根據(jù)權(quán)利要求86所述的磁隨機(jī)存取存儲(chǔ)器，其中所述釘扎層的磁化方向在從所述半導(dǎo)體襯底一側(cè)開(kāi)始的第奇數(shù)個(gè)存儲(chǔ)單元和第偶數(shù)個(gè)存儲(chǔ)單元中彼此不同。
89.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元配置在所述半導(dǎo)體襯底和所述位線(xiàn)之間。
90.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元構(gòu)成一個(gè)讀出塊，所述多個(gè)存儲(chǔ)單元的另一端經(jīng)由讀出選擇開(kāi)關(guān)與源線(xiàn)連接。
91.根據(jù)權(quán)利要求90所述的磁隨機(jī)存取存儲(chǔ)器，其中所述讀出選擇開(kāi)關(guān)配置在所述多個(gè)存儲(chǔ)單元的正下方的所述半導(dǎo)體襯底的表面區(qū)域中。
92.根據(jù)權(quán)利要求91所述的磁隨機(jī)存取存儲(chǔ)器，還包含連接在所述讀出選擇開(kāi)關(guān)的控制端子上，并且在所述第一方向或所述第二方向上延伸的讀出字線(xiàn)。
93.根據(jù)權(quán)利要求64所述的磁隨機(jī)存取存儲(chǔ)器，其中所述多個(gè)存儲(chǔ)單元分別被上部電極和下部電極夾著，所述多個(gè)存儲(chǔ)單元通過(guò)與所述上部電極或所述下部電極接觸的接觸栓塞彼此串聯(lián)。
94.根據(jù)權(quán)利要求90所述的磁隨機(jī)存取存儲(chǔ)器，其中所述讀出選擇開(kāi)關(guān)是MIS晶體管、MES晶體管、結(jié)型晶體管、雙極晶體管以及二極管中的任意一種。
95.一種磁隨機(jī)存取存儲(chǔ)器的制造方法，包含在半導(dǎo)體襯底的表面區(qū)域形成讀出選擇開(kāi)關(guān)；在所述讀出選擇開(kāi)關(guān)上形成在第一方向延伸的第一寫(xiě)入線(xiàn)；在所述第一寫(xiě)入線(xiàn)的正上方形成第一MTJ元件；在所述第一MTJ元件的正上方形成在與所述第一方向交叉的第二方向延伸的第二寫(xiě)入線(xiàn)；在所述第二寫(xiě)入線(xiàn)的正上方形成對(duì)于所述第二寫(xiě)入線(xiàn)與所述第一MTJ元件對(duì)稱(chēng)的第二MTJ元件；在所述第二MTJ元件的正上方形成在所述第一方向延伸的第三寫(xiě)入線(xiàn)；在所述第三寫(xiě)入線(xiàn)的正上方形成對(duì)于所述第三寫(xiě)入線(xiàn)與所述第二MTJ元件對(duì)稱(chēng)的第三MTJ元件；在所述第三MTJ元件的正上方形成在所述第二方向延伸的第四寫(xiě)入線(xiàn)；在所述第四寫(xiě)入線(xiàn)的正上方形成對(duì)于所述第四寫(xiě)入線(xiàn)與所述第三MTJ元件對(duì)稱(chēng)的第四MTJ元件；在所述第四MTJ元件的正上方形成在所述第一方向延伸的第五寫(xiě)入線(xiàn)；在所述第五寫(xiě)入線(xiàn)上形成了在所述第二方向延伸的讀出位線(xiàn)。
96.根據(jù)權(quán)利要求95所述的制造方法，其中所述第一至第五寫(xiě)入線(xiàn)分別由金屬鑲嵌工藝形成。
97.根據(jù)權(quán)利要求95所述的制造方法，其中所述第一至第五寫(xiě)入線(xiàn)分別由在絕緣層上形成布線(xiàn)溝的步驟、形成完全充滿(mǎn)所述布線(xiàn)溝的金屬層的步驟和除去所述布線(xiàn)溝內(nèi)以外的金屬層的步驟形成。
98.根據(jù)權(quán)利要求97所述的制造方法，其中在形成所述金屬層之前，形成了阻擋金屬層。
99.根據(jù)權(quán)利要求98所述的制造方法，其中在形成所述阻擋金屬層之前，在所述布線(xiàn)溝的側(cè)壁上形成了側(cè)壁絕緣層。
100.根據(jù)權(quán)利要求99所述的制造方法，其中在除去所述布線(xiàn)溝內(nèi)以外的金屬層后，只在所述金屬層上形成由與所述側(cè)壁絕緣層相同的材料構(gòu)成的絕緣層。
101.根據(jù)權(quán)利要求100所述的制造方法，其中所述側(cè)壁絕緣層由氮化硅構(gòu)成。
102.根據(jù)權(quán)利要求95所述的制造方法，還包含形成覆蓋所述第一MTJ元件的第一保護(hù)層；形成覆蓋所述第二MTJ元件的第二保護(hù)層；形成覆蓋所述第三MTJ元件的第三保護(hù)層；和形成覆蓋所述第四MTJ元件的第四保護(hù)層。
103.根據(jù)權(quán)利要求102所述的制造方法，其中所述第一、第二、第三和第四保護(hù)層由氧化鋁構(gòu)成。
全文摘要
在讀出位線(xiàn)(BLj)上連接了多個(gè)讀出塊(BKjn)。讀出塊(BKjn)具有串聯(lián)在讀出位線(xiàn)(BLj)和接地端子(VSS)之間的多個(gè)MTJ元件(12)。這些MTJ元件(12)層疊在半導(dǎo)體襯底上。讀出位線(xiàn)(BLj)配置在層疊的多個(gè)MTJ元件(12)上。在讀出塊(BKjn)內(nèi)的多個(gè)MTJ元件(12)的附近，存在沿著X方向延伸的寫(xiě)入字線(xiàn)(WWL3n、WWL3n+1、WWL3n+2)和沿著Y方向延伸的寫(xiě)入位線(xiàn)(BLj0、BLj1)。
文檔編號(hào)G11C11/16GK1428786SQ0215754
公開(kāi)日2003年7月9日 申請(qǐng)日期2002年12月20日 優(yōu)先權(quán)日2001年12月21日
發(fā)明者巖田佳久, 淺尾吉昭, 細(xì)谷啟司, 宮本順一 申請(qǐng)人:株式會(huì)社東芝