專利名稱：閃存的數(shù)據(jù)寫(xiě)入與讀取方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃存的數(shù)據(jù)寫(xiě)入及讀取方法及其電路，尤其是涉及一種可在同一時(shí)段內(nèi)將數(shù)據(jù)寫(xiě)入閃存及將數(shù)據(jù)自閃存讀取的方法及電路。
背景技術(shù)：
目前與閃存相關(guān)的產(chǎn)品的數(shù)據(jù)讀取速度愈來(lái)愈快，但寫(xiě)入速度卻無(wú)法相應(yīng)地提升，以致于產(chǎn)品的性能無(wú)法充分發(fā)揮。由于提高寫(xiě)入速度的方法及其相關(guān)的應(yīng)用尚未標(biāo)準(zhǔn)化，故應(yīng)用目前標(biāo)準(zhǔn)化的閃存組件以加快寫(xiě)入速度的方式是目前最可行的方法之一。
目前提高閃存寫(xiě)入速度可通過(guò)幾個(gè)方式實(shí)現(xiàn)，第一種為暫存式的寫(xiě)入方式，其是將要寫(xiě)入的數(shù)據(jù)暫存到一緩沖區(qū)，等候該閃存的前一批數(shù)據(jù)寫(xiě)完后，再寫(xiě)入下一批數(shù)據(jù)。暫存式寫(xiě)入方式的實(shí)施電路如圖1(a)所示，一數(shù)據(jù)存儲(chǔ)電路10的數(shù)據(jù)總線102及數(shù)據(jù)寫(xiě)入信號(hào)線103分別連接一閃存101，經(jīng)由該數(shù)據(jù)寫(xiě)入信號(hào)線103傳送寫(xiě)入信號(hào)WR的指示，將數(shù)據(jù)Da循序?qū)懭?。該暫存式的?xiě)入方式僅需一顆閃存即可工作，但是寫(xiě)入效率較差。第二種為循環(huán)式的寫(xiě)入方式，其實(shí)際的實(shí)施電路如圖1(b)所示，一數(shù)據(jù)存儲(chǔ)電路12的兩顆閃存104、105是共享數(shù)據(jù)總線106及數(shù)據(jù)寫(xiě)入信號(hào)線107。實(shí)際上它也是利用等候上一批數(shù)據(jù)寫(xiě)入后，再寫(xiě)入下一批數(shù)據(jù)，只不過(guò)是利用兩顆閃存104、105將寫(xiě)入時(shí)間錯(cuò)開(kāi)以提升效率。
目前應(yīng)用于USB1.1的USB磁盤(pán)的閃存的存取及編程速度，分別約為20MBps及1MBps。相對(duì)地，在USB的數(shù)據(jù)傳輸速度，約1MBps至1.5MBps，因此USB的傳輸速度為USB磁盤(pán)的速度設(shè)計(jì)瓶頸。然對(duì)于USB2.0的規(guī)格而言，其將USB的傳輸速度提升至60MBps。因此對(duì)USB2.0的磁盤(pán)而言，速度的瓶頸反而是閃存要存取及編程速度。若在USB磁盤(pán)內(nèi)應(yīng)用現(xiàn)有的暫存式或循環(huán)式的寫(xiě)入方法，可提高30％左右的速度，即僅將存取及編程速度加速至28MBps及13MBps。
上述現(xiàn)有的方法雖可提高閃存的數(shù)據(jù)寫(xiě)入效率，但對(duì)于目前市場(chǎng)上講究高速度傳輸?shù)碾娮友b置而言，仍有其使用上的限制，從而仍有相當(dāng)大的改善空間。

發(fā)明內(nèi)容
本發(fā)明可利用兩組閃存結(jié)合兩條獨(dú)立的數(shù)據(jù)寫(xiě)入信號(hào)線，以降低數(shù)據(jù)寫(xiě)入所等待的時(shí)間，如此可產(chǎn)生出類似DRAM的DDR(雙倍數(shù)據(jù)速率)效果。因此相較于現(xiàn)有技術(shù)，本發(fā)明可將數(shù)據(jù)以將近其兩倍的速率寫(xiě)入。
本發(fā)明閃存的數(shù)據(jù)寫(xiě)入方法，是將兩組閃存共享一數(shù)據(jù)總線，兩條數(shù)據(jù)寫(xiě)入信號(hào)線分別電氣連接至各組閃存，利用兩相位不重疊或相差180度的寫(xiě)入信號(hào)分別控制各組閃存的數(shù)據(jù)寫(xiě)入時(shí)機(jī)。由此可在同一時(shí)段將數(shù)據(jù)分別寫(xiě)入各組閃存，從而提高寫(xiě)入效率。
本發(fā)明閃存的數(shù)據(jù)寫(xiě)入電路包含兩組閃存、一數(shù)據(jù)總線及兩數(shù)據(jù)寫(xiě)入信號(hào)線；該數(shù)據(jù)總線電氣連接至各組閃存，該兩數(shù)據(jù)寫(xiě)入信號(hào)線分別電氣連接至各組閃存。該兩數(shù)據(jù)寫(xiě)入信號(hào)線傳輸兩個(gè)相位不重疊或相差180度的數(shù)據(jù)寫(xiě)入信號(hào)，用以分別控制各組閃存的數(shù)據(jù)寫(xiě)入。實(shí)際操作時(shí)還可利用一反相器以產(chǎn)生相位相差180度的寫(xiě)入信號(hào)。
本發(fā)明的閃存的數(shù)據(jù)寫(xiě)入方法在理想狀態(tài)下，可提升一倍左右的速度，若再加上數(shù)據(jù)流的處理，可再增加20％左右的速度，整體而言可將寫(xiě)入及編程速度加速至50MBps及20MBps，其瞬間速度相當(dāng)于是USB2.0的極限，平均也相當(dāng)于USB1.1二十倍的速度，故可大幅提高閃存的寫(xiě)入效率。
雖然本發(fā)明的主要目的是用以提高閃存的數(shù)據(jù)寫(xiě)入效率，但實(shí)際上，本發(fā)明還可應(yīng)用于數(shù)據(jù)讀取方面。相較于寫(xiě)入電路，讀取電路同樣是將數(shù)據(jù)總線共享，而兩條原本電氣連接至各組閃存的數(shù)據(jù)寫(xiě)入信號(hào)線則以數(shù)據(jù)讀取信號(hào)線替代。利用兩相位不重疊或相差180度的讀取信號(hào)分別控制各組閃存的數(shù)據(jù)讀取時(shí)機(jī)。


本發(fā)明將依照附圖加以說(shuō)明，其中圖1(a)及圖1(b)是現(xiàn)有的閃存數(shù)據(jù)寫(xiě)入電路示意圖；圖2是本發(fā)明的閃存數(shù)據(jù)寫(xiě)入方法的時(shí)序圖；
圖3顯示本發(fā)明的閃存數(shù)據(jù)寫(xiě)入方法與現(xiàn)有技術(shù)的效率比較示意圖；及圖4是本發(fā)明的閃存數(shù)據(jù)寫(xiě)入電路的示意圖圖5是本發(fā)明另一閃存寫(xiě)入電路的示意圖；圖6是本發(fā)明再一閃存寫(xiě)入電路的示意圖；圖7是本發(fā)明的閃存數(shù)據(jù)讀取方法的時(shí)序圖；圖8是本發(fā)明的閃存數(shù)據(jù)讀取電路的示意圖；及圖9是本發(fā)明另一閃存的數(shù)據(jù)讀取電路的示意圖。
圖中10、12數(shù)據(jù)存儲(chǔ)電路101閃存102數(shù)據(jù)總線103數(shù)據(jù)寫(xiě)入信號(hào)線104、105閃存106數(shù)據(jù)總線107數(shù)據(jù)寫(xiě)入信號(hào)線20數(shù)據(jù)40、50、60閃存的數(shù)據(jù)寫(xiě)入電路401、402閃存403數(shù)據(jù)總線404、405數(shù)據(jù)寫(xiě)入信號(hào)線501、502、503、504閃存505數(shù)據(jù)總線506、507數(shù)據(jù)寫(xiě)入信號(hào)線601、602閃存603數(shù)據(jù)總線604數(shù)據(jù)寫(xiě)入信號(hào)線605反相器80、90閃存的數(shù)據(jù)讀取電路801、802閃存803數(shù)據(jù)總線
804、805數(shù)據(jù)讀取信號(hào)線901、902、903、904閃存905數(shù)據(jù)總線906、907數(shù)據(jù)讀取信號(hào)線具體實(shí)施方式
參照?qǐng)D2，現(xiàn)有的暫存式或循環(huán)式的閃存數(shù)據(jù)寫(xiě)入方式如數(shù)據(jù)a的所示。當(dāng)寫(xiě)入信號(hào)WR_a或WR_b由低電位轉(zhuǎn)換為高電位時(shí)，數(shù)據(jù)20將被寫(xiě)入閃存，故每個(gè)數(shù)據(jù)20寫(xiě)入均間隔一時(shí)間。本發(fā)明的閃存數(shù)據(jù)寫(xiě)入方式類似加入另一組數(shù)據(jù)b，而數(shù)據(jù)20寫(xiě)入閃存的時(shí)機(jī)分別由寫(xiě)入信號(hào)WR_a及WR_b控制。具體而言，本發(fā)明的閃存數(shù)據(jù)寫(xiě)入方法是將數(shù)據(jù)總線共享，而將數(shù)據(jù)寫(xiě)入信號(hào)WR_a及WR_b的兩條數(shù)據(jù)寫(xiě)入信號(hào)線獨(dú)立出來(lái)。其功效等同于在WR信號(hào)線的上升沿存取數(shù)據(jù)a，而在WR信號(hào)線的下降沿存取數(shù)據(jù)b。如此一來(lái)，每個(gè)數(shù)據(jù)20寫(xiě)入的間隔時(shí)間可大幅縮短，相同時(shí)間內(nèi)可寫(xiě)入約兩倍的數(shù)據(jù)，故其寫(xiě)入效率可明顯提升。假設(shè)每個(gè)周期需50納秒(ns)，可將25ns分配給WR_a，另25ns分配給WR_b，而維持相同的周期。必須注意的是，閃存是一異步組件，圖1中的WR_a、WR_b及WR并不是一時(shí)鐘信號(hào)，而是表示一控制取樣信號(hào)，因而其間有中斷的可能。
圖3為現(xiàn)有的暫存式、循環(huán)式及本發(fā)明的閃存寫(xiě)入效率比較示意圖。假設(shè)總共有2K字節(jié)的數(shù)據(jù)要寫(xiě)入，若一次寫(xiě)入512字節(jié)，即一頁(yè)的容量，暫存式寫(xiě)入方式只使用一顆閃存，當(dāng)每寫(xiě)入512字節(jié)的數(shù)據(jù)后，必須等待一段時(shí)間以利用電壓將該頁(yè)數(shù)據(jù)存儲(chǔ)在閃存單元內(nèi)，然后才可再寫(xiě)入另一批512字節(jié)數(shù)據(jù)。該閃存在等待時(shí)將呈現(xiàn)「忙碌」?fàn)顟B(tài)而拒絕下一批數(shù)據(jù)的寫(xiě)入。循環(huán)式的寫(xiě)入方式使用兩顆閃存，在第一批512字節(jié)寫(xiě)入第一顆閃存后，即使該第一顆閃存呈現(xiàn)″忙碌狀態(tài)，下一批512字節(jié)不需等待，仍可繼續(xù)寫(xiě)入第二顆閃存，故可節(jié)省寫(xiě)入的時(shí)間。本發(fā)明的閃存數(shù)據(jù)寫(xiě)入方法由于是利用兩顆閃存結(jié)合兩條獨(dú)立的數(shù)據(jù)寫(xiě)入信號(hào)線，故1K字節(jié)數(shù)據(jù)，可分為兩個(gè)512字節(jié)分別由兩條數(shù)據(jù)寫(xiě)入信號(hào)線寫(xiě)入，故其幾乎是同步進(jìn)行，或者嚴(yán)格來(lái)說(shuō)僅差一字節(jié)的寫(xiě)入時(shí)間。若1字節(jié)的存取時(shí)間需50ns，也就是兩者的啟始時(shí)間僅相差50ns。若每批512字節(jié)的寫(xiě)入必須間隔100微秒(μs)的編程時(shí)間以便將數(shù)據(jù)存儲(chǔ)在閃存單元，各512字節(jié)間隔的″忙碌″時(shí)間即為100μs，所以就存儲(chǔ)2K字節(jié)的數(shù)據(jù)而言，如果比較最后一批512字節(jié)寫(xiě)入完成的時(shí)間，本發(fā)明相較于暫存式的數(shù)據(jù)寫(xiě)入方法可節(jié)省2×100μs+2×512×50ns的時(shí)間。另外，若與同樣使用兩顆閃存的循環(huán)式數(shù)據(jù)寫(xiě)入方法比較，則也可節(jié)省512×50ns的時(shí)間。當(dāng)數(shù)據(jù)量越大就越能明顯的看出本發(fā)明在數(shù)據(jù)寫(xiě)入效率上所提升的功效。
圖4是本發(fā)明的閃存數(shù)據(jù)寫(xiě)入電路的示意圖。一數(shù)據(jù)寫(xiě)入電路40包含兩顆閃存401、402、一數(shù)據(jù)總線403及兩條數(shù)據(jù)寫(xiě)入信號(hào)線404、405，其中該數(shù)據(jù)寫(xiě)入信號(hào)線404、405分別連接該閃存401、402以傳輸寫(xiě)入信號(hào)WR_a及WR_b。該數(shù)據(jù)總線403則連接至該閃存401、402以傳輸數(shù)據(jù)Da。
本發(fā)明在實(shí)際應(yīng)用上并不局限于使用兩顆閃存，若數(shù)據(jù)龐大可利用更多的閃存以增進(jìn)數(shù)據(jù)寫(xiě)入效率。以下將以利用四顆閃存為例加以說(shuō)明。
參照?qǐng)D5，一閃存的數(shù)據(jù)寫(xiě)入電路50包含四顆閃存501、502、503、504、一數(shù)據(jù)總線505及兩數(shù)據(jù)寫(xiě)入信號(hào)線506、507，閃存501、502、503、504共享該數(shù)據(jù)總線505。該數(shù)據(jù)寫(xiě)入信號(hào)線506連接至該閃存501、502以傳輸寫(xiě)入信號(hào)WR_a，而該數(shù)據(jù)寫(xiě)入信號(hào)線507則連接至該閃存503、504以傳輸寫(xiě)入信號(hào)WR_b；藉此即可在同一時(shí)段內(nèi)，將數(shù)據(jù)Da寫(xiě)入該閃存501、502、503、504。
另外，本發(fā)明還可利用反相器以產(chǎn)生寫(xiě)入信號(hào)的相位差。參照?qǐng)D6，一閃存的數(shù)據(jù)寫(xiě)入電路60包含兩顆閃存601、602、一數(shù)據(jù)總線603、一數(shù)據(jù)寫(xiě)入信號(hào)線604及一反相器605。該閃存601、602共享該數(shù)據(jù)總線603，而該數(shù)據(jù)寫(xiě)入信號(hào)線604則經(jīng)由兩分路分別連接該閃存601、602，其中連接至該閃存602的分路中設(shè)有一反相器605，使該閃存601、602的寫(xiě)入信號(hào)的相位相差180度。
本發(fā)明除了可應(yīng)用在數(shù)據(jù)寫(xiě)入方面之外，還可應(yīng)用于數(shù)據(jù)的讀取方面。參照?qǐng)D7，其將圖2中的WR_a、WR_b及WR分別以READ_a、READ_b及READ取代。應(yīng)用相同的原理，本發(fā)明的閃存數(shù)據(jù)讀取方法同樣將數(shù)據(jù)總線(data bus)共享，而將數(shù)據(jù)讀取信號(hào)READ_a及READ_b的兩條數(shù)據(jù)讀取信號(hào)線獨(dú)立出來(lái)。其功效等同于在READ信號(hào)線的上升沿讀取數(shù)據(jù)c，而在READ信號(hào)線的下降沿讀取數(shù)據(jù)d。如此一來(lái)，每個(gè)數(shù)據(jù)70讀取的間隔時(shí)間可大幅縮短，相同時(shí)間內(nèi)可讀取約兩倍的數(shù)據(jù)，故其讀取效率可明顯提高。
圖8是本發(fā)明的閃存數(shù)據(jù)讀取電路的示意圖。一閃存的數(shù)據(jù)讀取電路80包含兩顆閃存801、802、一數(shù)據(jù)總線803及兩條數(shù)據(jù)讀取信號(hào)線804、805，其中該數(shù)據(jù)讀取信號(hào)線804、805分別連接該閃存801、802以傳輸讀取信號(hào)READ_a及READ_b。該數(shù)據(jù)總線803則連接至該閃存801、802以傳輸數(shù)據(jù)Da。
圖9是利用四顆閃存的數(shù)據(jù)讀取電路的示意圖。一閃存的數(shù)據(jù)讀取電路90包含四顆閃存901、902、903、904、一數(shù)據(jù)總線905及兩數(shù)據(jù)讀取信號(hào)線906、907。閃存901、902、903、904共享該數(shù)據(jù)總線905。該數(shù)據(jù)讀取信號(hào)線906連接至該閃存901、902以傳輸讀取信號(hào)READ_a，而該數(shù)據(jù)讀取信號(hào)線907則連接至該閃存903、904以傳輸讀取信號(hào)READ_b；由此即可在同一時(shí)段內(nèi)，將數(shù)據(jù)Da自該閃存901、902、903、904讀取。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已公開(kāi)如上，然而熟悉本項(xiàng)技術(shù)的人士仍可能基于本發(fā)明的教示及公開(kāi)而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所公開(kāi)的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本專利申請(qǐng)權(quán)利要求書(shū)所涵蓋。
權(quán)利要求
1.一種閃存的數(shù)據(jù)寫(xiě)入方法，包含下列步驟產(chǎn)生第一組數(shù)據(jù)；產(chǎn)生第一組數(shù)據(jù)寫(xiě)入信號(hào)，用以將所述第一組數(shù)據(jù)寫(xiě)入第一組閃存；在所述第一組數(shù)據(jù)寫(xiě)入信號(hào)關(guān)閉后產(chǎn)生第二組數(shù)據(jù)；及產(chǎn)生第二組數(shù)據(jù)寫(xiě)入信號(hào)，用以將所述第二組數(shù)據(jù)寫(xiě)入第二組閃存，其中所述第二組數(shù)據(jù)寫(xiě)入信號(hào)和所述第一組數(shù)據(jù)寫(xiě)入信號(hào)互不重疊。
2.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)寫(xiě)入方法，其特征在于所述第二組數(shù)據(jù)寫(xiě)入信號(hào)和所述第一組數(shù)據(jù)寫(xiě)入信號(hào)的相位相差180度。
3.一種閃存的數(shù)據(jù)寫(xiě)入電路，包含至少兩組閃存；一數(shù)據(jù)總線，電氣連接至所述至少兩組閃存；及兩數(shù)據(jù)寫(xiě)入信號(hào)線，分別電氣連接至所述至少兩組閃存，其中所述兩數(shù)據(jù)寫(xiě)入信號(hào)線的數(shù)據(jù)寫(xiě)入信號(hào)互不重疊，用于將所述數(shù)據(jù)總線的數(shù)據(jù)分別寫(xiě)入所述至少兩組閃存。
4.根據(jù)權(quán)利要求3所述的閃存的數(shù)據(jù)寫(xiě)入電路，其特征在于所述兩數(shù)據(jù)寫(xiě)入信號(hào)線的數(shù)據(jù)寫(xiě)入信號(hào)的相位相差180度。
5.一種閃存的數(shù)據(jù)寫(xiě)入電路，包含至少兩組閃存；一數(shù)據(jù)總線，電氣連接至所述至少兩組閃存；一數(shù)據(jù)寫(xiě)入信號(hào)線，電氣連接至一組閃存；及一反相器，其輸入端連接至所述數(shù)據(jù)寫(xiě)入信號(hào)線，其輸出端連接至另一組閃存。
6.一種閃存的數(shù)據(jù)讀取方法，包含下列步驟產(chǎn)生第一組數(shù)據(jù)；產(chǎn)生第一組數(shù)據(jù)讀取信號(hào)，用以自第一組閃存讀取所述第一組數(shù)據(jù)；在所述第一組數(shù)據(jù)讀取信號(hào)關(guān)閉后產(chǎn)生第二組數(shù)據(jù)；及產(chǎn)生第二組數(shù)據(jù)讀取信號(hào)，用以自第二組閃存讀取所述第二組數(shù)據(jù)，其中所述第二組數(shù)據(jù)讀取信號(hào)和所述第一組數(shù)據(jù)讀取信號(hào)互不重疊。
7.根據(jù)權(quán)利要求6所述的閃存的數(shù)據(jù)讀取方法，其特征在于所述第二組數(shù)據(jù)讀取信號(hào)和所述第一組數(shù)據(jù)讀取信號(hào)的相位相差180度。
8.一種閃存的數(shù)據(jù)讀取電路，包含至少兩組閃存；一數(shù)據(jù)總線，電氣連接至所述至少兩組閃存；及兩數(shù)據(jù)讀取信號(hào)線，分別電氣連接至所述至少兩組閃存，其中所述兩數(shù)據(jù)讀取信號(hào)線的數(shù)據(jù)讀取信號(hào)互不重疊，用于自所述至少兩組閃存分別讀取所述數(shù)據(jù)總線的數(shù)據(jù)。
9.根據(jù)權(quán)利要求8所述的閃存的數(shù)據(jù)讀取電路，其特征在于所述兩數(shù)據(jù)讀取信號(hào)線的數(shù)據(jù)讀取信號(hào)的相位相差180度。
全文摘要
本發(fā)明公開(kāi)一閃存的數(shù)據(jù)寫(xiě)入及讀取的方法及電路，其是兩組閃存共享一數(shù)據(jù)總線，兩條數(shù)據(jù)寫(xiě)入信號(hào)線或讀取信號(hào)線分別電氣連接至各組閃存，利用兩相位不重疊或相差180度的寫(xiě)入或讀取信號(hào)分別控制各組閃存的數(shù)據(jù)寫(xiě)入或讀取時(shí)機(jī)；藉此可在同一時(shí)段將數(shù)據(jù)分別寫(xiě)入或讀取各組閃存，從而提高寫(xiě)入或讀取效率。
文檔編號(hào)G11C7/00GK1510689SQ0215936
公開(kāi)日2004年7月7日 申請(qǐng)日期2002年12月26日 優(yōu)先權(quán)日2002年12月26日
發(fā)明者莊海峰 申請(qǐng)人:麗臺(tái)科技股份有限公司