專利名稱：高速邏輯先進(jìn)先出存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是一種按先進(jìn)先出規(guī)則存取的，指針尋址的存貯裝置。使用起來(lái)尋址簡(jiǎn)易，透明。速度快，可以達(dá)到當(dāng)周期取數(shù)，當(dāng)周期使用的目的。
傳統(tǒng)的先進(jìn)先出存儲(chǔ)器結(jié)構(gòu)只是普通存貯器的一種變形，實(shí)際操作仍按存貯器機(jī)制工作，故其運(yùn)行速度較慢，原則上當(dāng)周期取出的數(shù)據(jù)，只能在下周期使用，這對(duì)某些需要高速運(yùn)行的場(chǎng)合非常不利。
本發(fā)明的目的是提供一種高速的先進(jìn)先出存儲(chǔ)器。
為實(shí)現(xiàn)以上目的，本發(fā)明提供了一種高速先進(jìn)先出存儲(chǔ)器。其特點(diǎn)在于其中包括輸入寄存器(1)、主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)。其特征在于輸入數(shù)據(jù)輸入到輸入寄存器(1)的輸入端，輸入寄存器(1)的輸出端分別與主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)的輸入端相連，當(dāng)高速邏輯先入先出存儲(chǔ)器(FIFO)壓入數(shù)據(jù)時(shí)，數(shù)據(jù)首先送達(dá)并存入輸入寄存器(1)，如果原高速邏輯先進(jìn)先出存儲(chǔ)器(FIFO)為空，則無(wú)其它操作，如果原高速邏輯先進(jìn)先出存儲(chǔ)器(FIFO)只在輸入寄存器(1)內(nèi)存有一個(gè)數(shù)據(jù)，則將原存于輸入寄存器(1)的數(shù)據(jù)壓入到輸出寄存器(3)，其它情況下則將原存于輸入寄存器(1)的數(shù)據(jù)直接壓入主體存儲(chǔ)器(2)；當(dāng)高速邏輯先入先出存儲(chǔ)器(FIFO)彈出數(shù)據(jù)時(shí)，數(shù)據(jù)早已放在輸出寄存器(3)，在該周期末，從主體存儲(chǔ)器(2)讀出的數(shù)據(jù)存入輸出寄存器(3)，為下一個(gè)數(shù)據(jù)的彈出作好準(zhǔn)備。
本發(fā)明實(shí)現(xiàn)了先進(jìn)先出存儲(chǔ)器當(dāng)周期取數(shù)，當(dāng)周期使用的目的，從而大大提高了先進(jìn)先出存儲(chǔ)器的速度。
下面將參照附圖，對(duì)本發(fā)明的實(shí)施方案進(jìn)行詳細(xì)的描述，從而本發(fā)明的優(yōu)點(diǎn)和特點(diǎn)將更加具體而明顯。


圖1是高速邏輯先進(jìn)先出存儲(chǔ)器的邏輯結(jié)構(gòu)圖。
一種高速按先進(jìn)先出規(guī)則存取的、指針尋址的存貯裝置，包括輸入寄存器(1)、主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)。其特征在于輸入數(shù)據(jù)輸入到輸入寄存器(1)的輸入端，輸入寄存器(1)的輸出端分別與主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)的輸入端相連，當(dāng)高速邏輯先入先出存儲(chǔ)器(FIFO)壓入數(shù)據(jù)時(shí)，數(shù)據(jù)首先送達(dá)并存入輸入寄存器(1)，而原存于輸入寄存器(1)的數(shù)據(jù)直接壓入主體存儲(chǔ)器(2)；當(dāng)高速邏輯先入先出(FIFO)彈出數(shù)據(jù)時(shí)，數(shù)據(jù)早已放在輸出寄存器(3)，在該周期末，主體存儲(chǔ)器(2)讀出的數(shù)據(jù)存入輸出寄存器(3)，為下一個(gè)數(shù)據(jù)的彈出作好準(zhǔn)備。
圖2為以靜態(tài)隨機(jī)存取存儲(chǔ)器為主的存儲(chǔ)體的邏輯框圖。
圖中，靜態(tài)隨機(jī)存取存儲(chǔ)器(5)的數(shù)據(jù)輸入端(DIN)與輸入寄存器的輸出端相連，數(shù)據(jù)輸出端(DOUT)與輸出寄存器相連，寫(xiě)信號(hào)(WR)與輸入控制器(6)的輸出端相連，讀信號(hào)(RD)與輸出控制器(9)的輸出端相連，輸入地址(IADDR)與輸入指針生成器(7)的輸出端相連，輸出地址(OADDR)與輸出指針生成器(8)的輸出端相連，使能端(CS)與存儲(chǔ)體的使能信號(hào)(CS)相連。
輸入控制器(6)的兩個(gè)輸入端分別與壓入信號(hào)(PUSH)、滿/空狀態(tài)判別器(10)的存儲(chǔ)器滿(FULL)狀態(tài)輸出端相連，輸出端與靜態(tài)隨機(jī)存取存儲(chǔ)器(5)的寫(xiě)信號(hào)(WR)端相連。
輸入指針生成器(7)的兩個(gè)輸入端分別與輸入控制器(6)的輸出端、存儲(chǔ)本的使能信號(hào)(CS)相連，輸出端與靜態(tài)隨機(jī)存取的存儲(chǔ)器(5)的輸入地址(IADDR)相連。
輸出指針生成器(8)的兩個(gè)輸入端分別與存儲(chǔ)體的使能信號(hào)(CS)、輸出控制器(9)的輸出端相連，輸出端與靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出地址(OADDR)相連。
輸出控制器(9)的兩個(gè)輸入端分別與彈出信號(hào)(POP)、滿/空狀態(tài)判別器(10)的存儲(chǔ)器空(EMPTY)狀態(tài)輸出端相連，輸出端與靜態(tài)隨機(jī)存取存儲(chǔ)器(5)的讀信號(hào)相連。
滿/空狀態(tài)判別器(10)的兩個(gè)輸入端分別與輸入指針生成器(7)的輸入端(IADDR)、輸出指針生成器(8)的輸出端(OADDR)相連，存儲(chǔ)器滿狀態(tài)(FULL)輸出端與輸入控制器(6)的輸入端相連，存儲(chǔ)器空狀態(tài)(EMPTY)輸出端與輸出控制器(9)的輸入端相連。
下面對(duì)本設(shè)計(jì)的工作過(guò)程予以詳細(xì)描述。
本實(shí)現(xiàn)方案中，如圖2所示，其中包括靜態(tài)隨機(jī)存取存儲(chǔ)器(5)、輸入設(shè)置輸入指針生成器(7)，其輸出為輸入指針(IADDR)；輸入指針生成器(8)，其輸出為輸出指針(OADDR)，并令初態(tài)下均為“0”。
壓入操作a.第一個(gè)數(shù)壓入輸入寄存器(1)；
b.第二個(gè)數(shù)壓入輸入寄存器(1)，原存于輸入寄存器(1)的數(shù)則傳送到輸出寄存器(3)；c.壓第三數(shù)時(shí)，也從輸入寄存器(1)壓入，原存于輸入寄存器(1)的數(shù)則存入主體存儲(chǔ)器(2)中；d.以后的壓入操作均重復(fù)c，直到壓滿為止。一旦壓滿，若再作壓入操作，則由滿/空狀態(tài)判別器(10)根據(jù)輸入指針(IADDR)及輸出指針(OADDR)這兩個(gè)輸入來(lái)判斷，并給出滿溢出錯(cuò)誤信號(hào)(FULL)。
彈出操作a.原則上數(shù)據(jù)從輸出寄存器(3)輸出。輸出一數(shù)，則主體存儲(chǔ)器(2)讀出一數(shù)到輸出寄存器(3)；b.上述過(guò)程繼續(xù)到高速邏輯先進(jìn)先出存儲(chǔ)器內(nèi)僅剩2個(gè)數(shù)據(jù)時(shí)，若再有彈出操作，則先從輸出寄存器(3)取數(shù)(此時(shí)主體存儲(chǔ)器(2)無(wú)讀出動(dòng)作)；彈最后一數(shù)，則直接從輸入寄存器(1)輸出(主體存儲(chǔ)器(2)無(wú)讀出動(dòng)作)。
c.若已彈空，再有彈出操作，則由滿/空狀態(tài)判別器根據(jù)輸入指針(IADDR)與輸出指針(OADDR)兩個(gè)輸入來(lái)判決，并給出空溢出錯(cuò)誤信號(hào)EMPTY。
指針操作當(dāng)做壓入數(shù)據(jù)時(shí)，輸入指針生成器(7)輸出加1；做彈出操作時(shí)，輸出指針生成器(8)輸出加1；由滿/空狀態(tài)判別器(10)根據(jù)輸入、輸出指針差來(lái)判別高速邏輯先進(jìn)先出存儲(chǔ)器當(dāng)前的滿/空狀態(tài)。
權(quán)利要求
1.一種高速按先進(jìn)先出規(guī)則存取的，指針尋址的存儲(chǔ)裝置，包括輸入寄存器(1)、主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)。其特征在于輸入數(shù)據(jù)輸入到輸入寄存器(1)的輸入端，輸入寄存器(1)的輸出端分別與主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)的輸入端相連，當(dāng)高速邏輯先入先出存儲(chǔ)器(FIFO)壓入數(shù)據(jù)時(shí)，數(shù)據(jù)首先送達(dá)并存入輸入寄存器(1)，如果原高速邏輯先進(jìn)先出存儲(chǔ)器(FIFO)為空，則無(wú)其它操作，如果原高速邏輯先進(jìn)先出存儲(chǔ)器(FIFO)只在輸入寄存器(1)內(nèi)存有一個(gè)數(shù)據(jù)，則將原存于輸入寄存器(1)的數(shù)據(jù)壓入到輸出寄存器(3)，其它情況下則將原存于輸入寄存器(1)的數(shù)據(jù)直接壓入主體存儲(chǔ)器(2)；當(dāng)高速邏輯先入先出存儲(chǔ)器(FIFO)彈出數(shù)據(jù)時(shí)，數(shù)據(jù)早已放在輸出寄存器(3)，在該周期末，從主體存儲(chǔ)器(2)讀出的數(shù)據(jù)存入輸出寄存器(3)，為下一個(gè)數(shù)據(jù)的彈出作好準(zhǔn)備。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，當(dāng)有壓入操作時(shí)，輸入指針生成器(7)的輸出加1，當(dāng)有彈出操作時(shí)，輸出指針生成器(8)的輸出加1。
全文摘要
高速邏輯先進(jìn)先出存儲(chǔ)器一種按先進(jìn)先出規(guī)則存取的、指針尋址的存儲(chǔ)裝置。包括輸入寄存器(1)、主體存儲(chǔ)器(2)、輸出寄存器(3)、輸出選擇器(4)。這種高速邏輯先進(jìn)先出存儲(chǔ)器尋址簡(jiǎn)易，使用透明，速度快。操作效果等同于寄存器的效果當(dāng)周期取數(shù)，當(dāng)周期使用。適于高速運(yùn)行場(chǎng)合。
文檔編號(hào)G11C11/418GK1421863SQ0215966
公開(kāi)日2003年6月4日 申請(qǐng)日期2002年12月30日 優(yōu)先權(quán)日2002年12月30日
發(fā)明者趙云琪, 遲恩澤 申請(qǐng)人:趙云琪, 遲恩澤