專利名稱：采用電介質(zhì)存儲元件的多態(tài)非易失性集成電路存儲系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明具體涉及一類采用電介質(zhì)材料電荷存儲元件的非易失性閃存EEPROM(電擦除與可編程只讀存儲器)單元陣列。
背景技術(shù)：
現(xiàn)在已有很多在商業(yè)應(yīng)用上取得成功的非易失性存儲器產(chǎn)品，在其存儲器單元具有導(dǎo)電的浮動?xùn)?，通常是采用摻雜多晶體材料，在其上存儲一個電荷以儲存數(shù)據(jù)狀態(tài)的一個級別。這種存儲器單元的通常形式是在源極與漏極擴(kuò)散區(qū)域之間具有一個“分隔溝道”。單元的浮動?xùn)盼挥谝徊糠譁系赖纳厦?，而字線(也稱為控制柵)位于溝道的另一部分，這和浮動?xùn)乓粯?。這樣就有效地形成了一帶有兩串聯(lián)的晶體管的單元，一個晶體管(存儲器晶體管)帶有浮動?xùn)派系碾姾闪颗c字線上的控制流過溝道的字線部分的電流量的電壓的結(jié)合，另一個晶體管(選擇晶體管)具有單獨(dú)用作選擇柵的字線。字線在浮動?xùn)诺男猩涎由臁Ｔ诿绹鴮＠?,070,032號、5,095,344號、5,315,541號、5,343,063號、5,661,053號和6,281,075號的專利中給出了這些單元的例子、在存儲器系統(tǒng)的應(yīng)用、其制造方法，這些專利以引用的方式并入本文。
一種對這種分隔溝道閃存EEPROM單元的改進(jìn)是增加了一個位于浮動?xùn)藕妥志€之間的導(dǎo)流柵。一陣列中的每一個導(dǎo)流柵在與字線垂直的浮動?xùn)诺牧猩涎由臁Ｆ渥饔檬钱?dāng)讀或編程一選定的單元的同時從必須執(zhí)行兩種功能中減輕對字線的壓力。這兩種功能是(1)用作一個選擇晶體管的一個門，因此需要個開和關(guān)該選擇晶體管的正常電壓，和(2)通過一個在字線和浮動?xùn)胖g的一個電場(電容)耦合將浮動?xùn)诺碾妷候?qū)動到一所需的級別。以一個只具有單個電壓的最佳方式執(zhí)行兩種功能通常是比較困難的。增加了導(dǎo)流柵，字線只需執(zhí)行功能(1)，而增加的導(dǎo)流柵執(zhí)行功能(2)。另外，可在源極側(cè)編程操作這些單元，這樣就具有一個優(yōu)點(diǎn)編程電流和/或電壓較低。在美國專利，專利號為5,313,421號、5,712,180號、和6,222,762號中描述了導(dǎo)流柵在一個閃存EPPROM陣列中的應(yīng)用，這些專利以引用的方式并入本文。
上述并入的參考以通常稱為NOR結(jié)構(gòu)的方式使它們的存儲器單元連接起來。在相鄰的位線之間將具有一個或兩個浮動?xùn)糯鎯υ母鱾€存儲器單元連接至在單元行上也連接起來的相鄰單元。不但將一位線連接至單元列的源極擴(kuò)散區(qū)域，也將其連接至一緊靠的相鄰單元列的漏極擴(kuò)散區(qū)域，把其稱為一虛地陣列。在另一類陣列結(jié)構(gòu)中，通常是稱為NAND結(jié)構(gòu)，將8，6或更多的存儲器單元彼此串聯(lián)連接起來，也和在各個位線與公用電壓之間已經(jīng)串接起來的選擇晶體管連接起來。在美國專利，專利號為6,046,935號的專利中描述這類陣列的例子和操作，這個專利的全文明確地以引用的方式并入本文。
已有多種方法可以將電子從襯底穿過柵電介質(zhì)注入到浮動?xùn)派?。在Brown和Brewer編輯的書IEEE出版社出版的“非易失性半導(dǎo)體存儲器技術(shù)”(“NonvolatileSemiconductor Memory Technology”，節(jié)1.2，第9-25頁)中描述了最常用的編程機(jī)理。一個稱為“福勒-諾德海姆隧穿”(節(jié)1.2.1)描述了在由控制柵和襯底溝道之間的電壓差建立的一強(qiáng)場的影響下，電子隧穿浮動?xùn)烹娊橘|(zhì)。另一種在漏極區(qū)域中注入溝道熱電子的技術(shù)，通常稱為“熱電子注入”(節(jié)1.2.3)，從單元的溝道將電子注入進(jìn)與該單元的漏極相鄰的浮動?xùn)诺囊粎^(qū)域中。還有另一種技術(shù)，稱為“源極側(cè)注入”，控制襯底表面的電壓沿著存儲器單元的溝道長度方向以一種在溝道的一部分中產(chǎn)生電子注入條件的方式從漏極離開。在Kamiya等的文章“具有強(qiáng)柵注入效率的EPROM單元”(“EPROMCellwith High gate injection Efficiency”，1982年的IEDM技術(shù)文摘，第741-744頁)中和在美國專利4,622,565和5,313,421中也描述了源極側(cè)注入，這篇文章和專利以引用的方式并入本文。在另一個稱為“沖擊注入(ballistic injeciton)”編程技術(shù)中描述了在一短的溝道中產(chǎn)生強(qiáng)場以加速電子直接注入到電荷存儲元件上，在Ogura等的“具有對于EEPROM/閃存彈道直接注入的低電壓、小電流、高速編程步驟分隔柵單元”(Low Voltage，Low Current，High Speed Program Step Split Gate Cell withBallistic Direct Injection for EEPROM/Flash”，IEDM 1998年，第987-990頁)中描述了該技術(shù)，這篇文章以引用的方式并入本文。
在上面描述的兩類存儲器單元陣列中使用了兩種用于從浮動?xùn)胖腥コ姾梢圆脸鎯ζ鲉卧募夹g(shù)。一種是通過將合適的電壓加載到源極、漏極、襯底和其他柵上，引起電子隧穿位于浮動?xùn)藕鸵r底之間的一電介質(zhì)層的一部分。
另一種擦除技術(shù)是將電子從一個浮動?xùn)糯┻^位于兩個浮動?xùn)胖g的一隧道電介質(zhì)層傳輸?shù)搅硪粋€浮動?xùn)?。在上面描述的第一類單元中，由于采用了?dǎo)流柵其已經(jīng)具有三個柵，浮動?xùn)挪脸志€，而沒有必要增加第四個柵。盡管隨后的技術(shù)增加備份了由字線執(zhí)行的第二功能，這些功能是在不同時刻執(zhí)行的，由此，這兩種功能之間不必相互妥協(xié)。
人們不斷地要求增加在硅襯底的給定區(qū)域中所能存儲的數(shù)字?jǐn)?shù)據(jù)量，為了增加一個給定尺寸地存儲器和其它類型信息包的存儲能力，或?yàn)榱嗽黾哟鎯δ芰Χ鴾p小尺寸。增加存儲數(shù)據(jù)密度的一種方法是每一存儲器單元存儲多于一位的數(shù)據(jù)。這是通過將一個浮動?xùn)诺碾姾杉墑e的電壓范圍的一個窗口分成多于兩個的狀態(tài)。采用四個這樣的狀態(tài)允許每個單元存儲兩位數(shù)據(jù)，具有16個狀態(tài)的單元存儲四位數(shù)據(jù)，依此類推。在美國專利5,0433940號和5,172,338號中描述一個多態(tài)閃存EEPROM的結(jié)構(gòu)和操作，這些專利以引用的方式并入本文通過減小存儲器單元和整個陣列的物理尺寸能實(shí)現(xiàn)增加數(shù)據(jù)密度。由于隨著時間的推移改進(jìn)了處理技術(shù)從而能實(shí)現(xiàn)較小的特征尺寸，因此對于所有類型的集成電路其尺寸通常都減小了。但是既然通過按比例簡單放縮而減小給定電路布置在縮小程度上有限制，重新設(shè)計(jì)單元是直接產(chǎn)生效果的，以使一個或多個特征占據(jù)更少的面積。
另外，為了進(jìn)一步增加數(shù)據(jù)存儲密度，執(zhí)行不同的存儲單元設(shè)計(jì)。其中一例是在NOR結(jié)構(gòu)中連接一個雙浮動?xùn)糯鎯ζ鲉卧?，將其按照以在每個浮動?xùn)派线M(jìn)行多態(tài)存儲的方式操作。在此類單元中，在該單元的源極與漏極擴(kuò)散區(qū)域之間的溝道上含有兩個浮動?xùn)?，在它們之間有一個選擇晶體管。沿著每一列浮動?xùn)藕幸粋€導(dǎo)流柵，沿著每一行浮動?xùn)旁谄渖咸峁┮粭l字線。當(dāng)為了讀或編程時訪問一個給定浮動?xùn)艜r，將包含有關(guān)注的浮動?xùn)诺奈挥诹硪粋€浮動?xùn)胖系膶?dǎo)流柵的電壓提升得足夠高以打開位于另一浮動?xùn)胖碌臏系?，不論在其上是什么電荷級別。這有效地消除了另一個浮動?xùn)抛鳛樵谙嗤膯卧性谧x取或編程關(guān)注的浮動?xùn)胚^程中的因素。例如，流過該單元的電流量，其可被用于讀取其狀態(tài)，是關(guān)注的浮動?xùn)派系碾姾闪康墓δ?，但不是同一單元中的另一個的功能。在美國專利5,712,180號(圖9+)中描述了一例這種單元陣列結(jié)構(gòu)、制造和操作技術(shù)，這個專利以引用的方式并入本文(此后稱為“雙存儲元件單元”)。
另一類在閃存EEPROM中采用的存儲器單元利用非易失性電介質(zhì)材料代替一個導(dǎo)電浮動?xùn)艁碛靡环N非易失的方式存儲電荷。在Chan等的文章“一個真正的單晶體管氧化物——氮化物——氧化物EEPROM元件”(“A True single-TransistorOxide-Nitride-Oxide EEPROM Device”，IEEE Electron Device Letters，Vol.EDL-8，No.3，1987年3月，第93-95頁)中，描述了這種單元。一個由氧化硅、氮化硅和氧化硅(“ONO”)形成的三重層電介質(zhì)夾在一個導(dǎo)電控制柵和位于存儲器單元溝道上的一半導(dǎo)體襯底的一個表面之間。通過從單元溝道將電子注入進(jìn)氮化物對該單元編程，在其中電子被捕獲并將其存儲在一限定的區(qū)域。這個存儲的電荷然后以一種可檢測的方式改變該單元的一部分溝道的閾值電壓。通過將熱空穴注入進(jìn)氮化物中擦除該單元。也見于Nozaki等的“用于半導(dǎo)體盤應(yīng)用的具有MONOS存儲器單元的1Mb EEPROM”(“A1-Mb EEPROM with MONOS Memory Cell for Semiconductor Disk Application”，IEEEJounral of Solid-State Circuits，Vol.26，No.4，1991年4月，第497-501頁)，其描述了處于一個分隔柵結(jié)構(gòu)中的一個類似單元，在該分隔柵結(jié)構(gòu)中一個攙雜多晶體柵在該存儲器單元溝道的一部分上延伸，形成了一個分離的選擇晶體管。上述這兩篇文獻(xiàn)以引用的方式并入本文。上面提及的編程技術(shù)，可參考Brown和Brewer編輯的書的節(jié)1.2，在該節(jié)中也描述了此技術(shù)，此技術(shù)可應(yīng)用于電介質(zhì)電荷捕獲元件。
以引用的方式并入本文的美國專利5,851,881號描述了如何使用彼此相鄰的位于存儲器單元溝道上的兩個存儲元件，一個是這樣電介質(zhì)柵，另一個是一個導(dǎo)電浮動?xùn)?。存儲兩位?shù)據(jù)，一個存儲在電介質(zhì)柵中，另一個存儲在浮動?xùn)胖?。通過將兩個柵的每一個編程成兩個不同電荷級別范圍，將該存儲器單元編程成四個不同閾值級別中一個。
在Eitan等編輯的“NROM一個新型局部捕獲，2位非易失性存儲單元”(“NROMANovel Locallized Trapping，2-Bit Nonvolatile Memorycell”，IEEE Electric DeviceLetters，Vol.21，no.11，2000年11月，第543-545)中描述了另一種在每一單元中存儲兩位的方法。一個ONO電介質(zhì)層延伸穿過源極與漏極擴(kuò)散區(qū)域之間的溝道。將一位數(shù)據(jù)的電荷定位在靠近漏極的電介質(zhì)層中，將另一位數(shù)據(jù)的電荷定位在靠近源極的電介質(zhì)層中。通過分開讀電介質(zhì)中的空間分離的電荷存儲區(qū)域可以實(shí)現(xiàn)多態(tài)數(shù)據(jù)存儲。

發(fā)明內(nèi)容
本發(fā)明包括兩個可以或者一起實(shí)現(xiàn)或者分開實(shí)現(xiàn)的主要方面。一個主要方面是用電介質(zhì)電荷存儲元件而不是導(dǎo)電浮動?xùn)判纬煞且资源鎯ζ鲉卧Y(jié)構(gòu)。另一個主要方面是用一或多于兩個可檢測的級別在一或多個限定的、容納的區(qū)域存儲電荷，該區(qū)域穿過位于一存儲器單元晶體管的一溝道之上的一電介質(zhì)電荷存儲元件。因此可在該溝道的一部分之上的一單個受限電介質(zhì)區(qū)域中存儲多于一位的數(shù)據(jù)。可在這些單元的一陣列的每一個存儲器單元中提供沿著溝道的長度方向彼此間隔開的兩個或多個這樣的獨(dú)立的可編程電荷存儲區(qū)域，其中可在每一這樣區(qū)域中存儲多于一位的數(shù)據(jù)。
本發(fā)明可在前面的多個閃存存儲器系統(tǒng)中實(shí)現(xiàn)，如在上面背景技術(shù)中所述那些系統(tǒng)。其中前面的存儲器單元陣列采用導(dǎo)電浮動?xùn)抛鳛榇鎯υ?，這里用電荷捕獲電介質(zhì)材料代替浮動?xùn)拧Ｖ圃旌筒僮鞔朔N帶有電介質(zhì)存儲元件的非易失性存儲器系統(tǒng)的方法與帶有浮動?xùn)诺南鄳?yīng)存儲器系統(tǒng)很為相似。由于電荷不穿過電介質(zhì)存儲材料移動，電介質(zhì)材料通?？梢栽诖鎯ζ鲉卧嚵械慕^大多數(shù)其它區(qū)域上延伸，穿過存儲單元的多個行和多個列。其中該存儲單元包括一選擇晶體管，然后，在一實(shí)施例中是在選擇晶體管中用柵電介質(zhì)代替電子存儲材料。
可在每一存儲單元的存儲電介質(zhì)中提供兩個或多個電子存儲元件，該存儲單元在沿著存儲器單元溝道的長度上的兩個或多個各自部分中具有一允許獨(dú)立控制襯底表面之間的電壓的柵結(jié)構(gòu)。在每一個電介質(zhì)電子存儲區(qū)域元件中可以采用一或兩個獨(dú)立的編程和讀取電荷存儲區(qū)域。電介質(zhì)的一個區(qū)域的擴(kuò)大或者移動進(jìn)入了注入電子的區(qū)域，這可在擦除/編程的循環(huán)的次數(shù)增加時發(fā)生，因此不影響位于相同存儲單元中的一相鄰區(qū)域。這樣就增加了存儲器能經(jīng)受的擦除/編程循環(huán)的次數(shù)，因此能延長其有效壽命。
在一具體實(shí)施例中，在上面背景技術(shù)中所述的雙存儲元件單元具有用于替代存儲器單元的兩個浮動?xùn)诺拿恳粋€的電荷存儲電介質(zhì)。這個電介質(zhì)夾在導(dǎo)電導(dǎo)流柵和襯底之間以在存儲器單元的源極與漏極之間的存儲器單元溝道上形成兩個功能分離的電荷存儲元件。優(yōu)選地是在這兩個存儲元件地每一個中存儲電荷的一個區(qū)域，其位于選擇晶體管的相對兩側(cè)沿著單元溝道的長度方向，盡管另一選擇為可以使用這兩個區(qū)域以獲得電荷存儲密度的增加。區(qū)域中的電荷級別影響位于該區(qū)域下面的單元溝道長度部分的閾值級別。為在每一存儲器單元的兩個電荷存儲區(qū)域的每一個中編程定義了兩個或更多這樣的電荷級別，因此就有兩個或多個不同的閾值級別。通過打開選擇晶體管并將另一個溝道部分驅(qū)動得強(qiáng)導(dǎo)通，用如與雙浮動?xùn)畔到y(tǒng)一樣的方式就能實(shí)現(xiàn)編程和讀取已編址的單元的兩個電荷存儲區(qū)域的選定的一個。這樣補(bǔ)償了已編址單元的選定的電荷存儲區(qū)域響應(yīng)了設(shè)置在其源極、漏極和柵上的電壓。在序號為6,091,633、6,103,573和6,151,248的美國專利中、在未決的序號為09/667,344、提交日為2000年9月22日、發(fā)明人為Yuan等、題目為“具有用連續(xù)位線連接器連接的非連續(xù)的源極與漏極擴(kuò)散區(qū)域的非易失性存儲器單元陣列及其形成方法”(“Non-volatile Memory Cell Array having DiscontinousSource and Drain Diffusions Contacted by Continous Bit Line Conductor and Methodsof Forming”)中，在序號為09/925,134、提交日為2001年8月8日、發(fā)明人為Harai等、題目為“采用襯底溝道的非易失性存儲器單元”(“Non-volatile Memory CellUtilizing Substrate Trenches”)中，在序號為09/925,102、提交日為2001年8月8日、發(fā)明人為Yuan等、題目為“可升級的自對準(zhǔn)雙浮動?xùn)糯鎯ζ鲉卧嚵屑靶纬稍撽嚵械姆椒ā?“Scalable Self-Aligned Dual Floating Gate Memory Cell Array and Methodsof Forming the Array”)中給出了雙存儲元件單元的幾個具體例子，其中可以用電荷存儲電介質(zhì)代替浮動?xùn)牛搶＠皩＠暾堃砸玫姆绞讲⑷氡疚摹?br> 該雙存儲元件單元的另外方面包括在每一存儲器單元的選擇柵的下面提供第三電介質(zhì)存儲元件，其中利用了一個電荷存儲區(qū)域。當(dāng)用兩個狀態(tài)(二元)操作每一電荷存儲區(qū)域時，這就允許在每個存儲器單元中存儲三位數(shù)據(jù)，但是用多于兩個狀態(tài)的多個狀態(tài)操作一些或所有電荷存儲區(qū)域時，允許在單個存儲器單元中存儲更多數(shù)據(jù)。另外，為了增加該陣列的數(shù)據(jù)存儲密度，可以選擇利用采用位于一掩模中的電介質(zhì)間隔以定義控制(導(dǎo)流)柵寬度的一存儲器單元陣列制造工藝以減小存儲單元的尺寸。
在另一具體實(shí)施例中，一NAND陣列用一電介質(zhì)層的存儲元件區(qū)域代替其存儲器單元浮動?xùn)拧Ｔ撾娊橘|(zhì)層夾在字線和襯底溝道之間。另外，如在序號為09/893,277、提交日為2001年6月27日美國專利申請中描述的那樣操作該陣列，該專利申請以引用的方式并入本文。可操作每一存儲元件區(qū)域存儲多于兩個電荷級，因此在每一這樣的區(qū)域中存儲了多于一位的數(shù)據(jù)。
該NAND陣列的一個改進(jìn)是沿著NAND存儲器單元串的長度方向消除了位于相鄰字線與存儲元件之間的襯底中的通常金相源極與漏極區(qū)域。替代地，用一實(shí)際上可行地雙倍增加電荷存儲元件密度的方式沿著NAND串將字線和電荷存儲元件壓緊在一起。于是，將增加的字線和電荷存儲元件定位在目前由存儲單元的NAND串占用的間隔中。用與操作一帶有存儲器單元源極與漏極區(qū)域的NAND陣列的一樣的方式操作該改進(jìn)的陣列。
本發(fā)明的另外的方面、優(yōu)點(diǎn)和特征包括在下面描述的具體實(shí)施方式
中，應(yīng)結(jié)合附圖來讀其描述。


圖1示出了一個存儲器陣列的第一實(shí)施例的俯視圖；圖2A和2B是圖1的陣列的剖面圖，分別取自各個剖面I-I，II-II；
圖3是圖2A的一放大圖，示出了一個存儲器單元，給該單元加上了典型的閾值電壓特征；圖4是一組圖3的存儲器單元的在四個狀態(tài)下操作的典型的電流——電壓特征曲線；圖5是圖3所示的存儲器單元的等效電路，加上操作元件的圖示；圖6A和圖6B闡釋了兩種不同的具體的電介質(zhì)材料結(jié)構(gòu)，其可在用于捕獲電荷的存儲器單元中使用；圖7示出了一個存儲器陣列的第二實(shí)施例的俯視圖；圖8A和圖8B是圖7的陣列的剖面圖，分別取自各個剖面III-III，IV-IV；圖9是圖8A的一放大圖，示出了一個存儲器單元，在該單元上加了典型的閾值電壓特征；圖10示出了一個存儲器陣列的第三實(shí)施例的俯視圖；圖11A和11B是圖10的陣列的剖面圖，分別取自各個剖面V-V，VI-VI；圖12是圖11A的一放大圖，示出了一個存儲器單元，在該單元上加了典型的閾值電壓特征；圖13是示出了對如圖11所示的存儲器單元進(jìn)行改進(jìn)的一個片段；圖14是圖10的陣列的剖面圖，取自剖面V-V，并帶有圖11所示的改進(jìn)。
圖15是圖14的一放大圖，示出了一個存儲器單元，在該單元上加了典型的閾值電壓特征；圖16是圖10-15所示的一個門連接實(shí)施例的示意圖，；圖17-20闡釋了形成一個閃存EEPROM系統(tǒng)的方框圖，在其中實(shí)現(xiàn)了根據(jù)第一、第二和第三實(shí)施例的存儲器單元陣列；圖21根據(jù)可以實(shí)現(xiàn)的第一、第二和第三實(shí)施例，以框圖的形式示出了形成一個其中含有存儲器單元陣列的閃存EEPROM系統(tǒng)。
圖22是一存儲器陣列的第四實(shí)施例的俯視圖；圖23A和23B是圖15的陣列的剖面圖，分別取自各個剖面VII-VII，VIII-VIII；圖24是第四實(shí)施例的一串存儲器單元的等效電路，增加了操作元件的圖示；圖25A、25B和25C示出了形成圖15-17所示的那類存儲器陣列的過程；圖26A、26B、26C和26D示出了形成圖22-24所示的那類存儲器陣列的過程；圖27示出了一個存儲器陣列的第五實(shí)施例的俯視圖；圖28是圖27的陣列的剖面圖，取自剖面X-X；圖29A和29B是圖27的其穿過剖面X-X的視圖，示出了第一實(shí)施例的過程步驟；圖30A和30B是圖27的其穿過剖面X-X的視圖，示出了第一實(shí)施例的過程步驟；和圖31闡釋了形成一個閃存EEPROM系統(tǒng)的方框圖，在其中實(shí)現(xiàn)了根據(jù)第四和第五實(shí)施例的存儲器單元陣列；具體實(shí)施方式
參照附圖描述了幾個具體存儲器單元的結(jié)構(gòu)。在它們中每一個中，將電荷存儲在一位于一導(dǎo)電柵和襯底之間的電荷捕獲電介質(zhì)的至少一個區(qū)域中。這些存儲器單元的例子可以或者以二元的模式操作，其中是將數(shù)據(jù)的每一位存儲在每一個電荷存儲區(qū)域，或者以多態(tài)的模式操作，其中將多于一位的數(shù)據(jù)存儲在每一個電荷存儲區(qū)域。
存儲器單元的第一例(圖1-6)在俯視1中闡釋了二維存儲器陣列的一些單元，在圖2A和2B中示出了互相垂直的剖面。在一半導(dǎo)體襯底100的一表面101中形成了延伸的平行的源極與漏極擴(kuò)散區(qū)域103、104和105，它們的長度在y方向上延伸，并在x方向上間隔開。一含有電荷存儲材料的電介質(zhì)層107形成在襯底表面101上。延伸的平行導(dǎo)電控制柵109、110和111其長度在x方向上延伸，并在y方向上間隔開。這些柵典型地是由攙雜多晶體材料制成。
這個簡單結(jié)構(gòu)(這是它的一個優(yōu)點(diǎn))的電荷存儲元件是位于源極與漏極擴(kuò)散區(qū)域103-105之間并夾在控制柵109-111和襯底101之間的區(qū)域。在圖1中這些存儲元件區(qū)域是用陰影標(biāo)出的。為了形成可操作的存儲器陣列需要將電荷捕獲材料僅放在這些區(qū)域，但是可以擴(kuò)展到對結(jié)構(gòu)有利的任何其它部分，包括在整個存儲器單元陣列都可這樣。
采用標(biāo)準(zhǔn)的處理技術(shù)可以形成這個存儲器單元陣列，特別是已開發(fā)出的那些用于制造采用一浮動?xùn)诺哪穷愰W存EEPROM陣列技術(shù)。主要處理步驟包括在襯底上形成一離子注入掩模，穿過其將離子注入源極與漏極區(qū)域103-105。然后除去此掩模，并在整個陣列上形成電介質(zhì)層107。然后在電介質(zhì)層107上沉積一層導(dǎo)電材料，如攙雜多晶體或多酸(polycide)，在其頂面形成一蝕刻掩模，然后穿過該掩模蝕刻該多晶體，留下控制柵109-111。在是多晶體的情況下，為了使它們導(dǎo)電，通過最初以攙雜的形式沉積多晶體或者在將它分成延伸的條109-111之前用注入離子連續(xù)摻雜來摻雜這些控制柵。當(dāng)蝕刻多晶體時，在正在被蝕刻的區(qū)域中的層107可能也被去除，由于那些區(qū)域?qū)τ诓僮鞔鎯ζ鱽碚f是不必要的，在控制柵109-111下面留下了條狀的電介質(zhì)層107。最后，為了增加相鄰單元行之間的電分離，使用控制柵作為掩模，在控制柵條109-111之間的襯底中執(zhí)行另一個離子注入。
在圖3中闡釋了對此陣列的編程和電荷保持，其中放大了圖2A中的含有一單個存儲器的一部分。使用上面在背景技術(shù)中描述的溝道熱注入技術(shù)能實(shí)現(xiàn)編程。當(dāng)將適當(dāng)?shù)碾妷杭拥揭r底100、源極105、控制柵110上時，在該單元溝道中將來自源級并朝向漏極運(yùn)動的電子充分加速而注入到一區(qū)域115，并保持在其中，區(qū)域115位于靠近漏極105的電介質(zhì)層107中。實(shí)際加的編程電壓依賴于陣列結(jié)構(gòu)的細(xì)節(jié)，但下面是比較典型的襯底1000V；源極1040V；漏極1055V；控制柵8V。
帶有導(dǎo)電浮動?xùn)诺拈W存EEPROM技術(shù)之后接下來的優(yōu)選的編程技術(shù)，如在上面討論的背景技術(shù)中以引用的方式描述的那樣。將這些編程電壓的同步脈沖周期地加到許多平行的單元上，并且在編程脈沖之間讀這些單元的程序狀態(tài)。當(dāng)一單個單元達(dá)到其編程級別時，停止對該單元加載編程脈沖。應(yīng)注意，在相鄰的列之間，源極與漏極擴(kuò)散區(qū)域是共用的，并且是在虛地的模式下操作的，虛地模式在浮動?xùn)糯鎯ζ麝嚵兄惺菑V泛使用的。
應(yīng)注意，圖3的存儲器單元的溝道在長度方向上有兩個部分，“L1”是電荷存儲區(qū)域115之外的長度部分，“L2”是在區(qū)域115的下面的長度部分。曲線117闡釋了該溝道的閾值電壓(VT)特征。該曲線在沿著溝道長度片段L1部分是平的，處于一隨著任意在襯底表面101上進(jìn)行的閾值變化注入和任意先前的溝道擦除操作(在后面描述)變化的級別。存儲在區(qū)域115中的電荷不影響L1片段中的閾值特征。但是在L2溝道片段中，其閾值明顯地受到存儲的電荷地影響，如在浮動?xùn)艑Φ认到y(tǒng)中，是用來測量以確定單元存儲狀態(tài)的特征。
使用福勒-諾德海姆隧穿形成在該溝道區(qū)域上的氧化物層的編程過程有其自身的限制。其通常只能在一些特定的存儲器陣列結(jié)構(gòu)中使用，如NAND和AND結(jié)構(gòu)。實(shí)際上沒有使用此技術(shù)編程這個第一實(shí)施例或者此后描述的第二和第三實(shí)施例。但是如果按照此方式編程，電介質(zhì)層107中的存儲區(qū)域?qū)⒒揪坏匮由齑┻^整個溝道長度(L1+L2)，而不是不僅限于區(qū)域115。
通過檢測VT是高于一預(yù)定的閾值級別或低于該閾值級別，可二元地操作每一單元，存儲一位數(shù)據(jù)。但是根據(jù)本發(fā)明的一個主要方面，通過操作每一個單元以在由多于兩個的預(yù)定閾值級別來分離的VT的多于兩個級別或范圍之間區(qū)分，由此可在每一個單元中存儲多于一位的數(shù)據(jù)。在圖3中示出了L2片段的閾值級別的一窗口，被分成四個級別狀態(tài)0-3，例如，每一單元存儲存儲兩位。為了使每一存儲元件存儲多于兩位的數(shù)據(jù)，另一選擇為指定多于四個級別。在圖4中示出了圖3中的單元在四個狀態(tài)下的每一狀態(tài)下的示范性的電流——電壓特性，四種狀態(tài)中每一個狀態(tài)是在電介質(zhì)層115中存儲適當(dāng)數(shù)量電荷的結(jié)果。圖4的x軸的電壓量VCG是該單元的控制柵上的電壓，y軸的電流量ICELL是流過該單元溝道的電流。
在圖3中示出的存儲器單元實(shí)際上是一分隔溝道單元，由于電荷存儲區(qū)域115延伸穿過溝道的一部分。在圖5中示出了該單元的一個等效電路，兩個晶體管Q1和Q2串聯(lián)地連接在相鄰的源極與漏極擴(kuò)散區(qū)域104與105(位線)之間。由于在該單元的元件上提供了足夠的電壓組合，在編程或讀期間導(dǎo)電地補(bǔ)償晶體管Q1。在讀期間，將一電壓源121(VCG)連接到控制柵110(字線)，一電壓源125(VS)連接至擴(kuò)散區(qū)域104，一電壓源127(VD)連接至擴(kuò)散區(qū)域105。
可以用與讀具有一導(dǎo)電浮動?xùn)乓粯拥姆绞阶x圖3的單元。通常有兩種方式。可穩(wěn)定地保持該控制柵的電壓VCG，并由一讀出放大器電路129測量的流過該單元的電流ICELL作為該單元的存儲狀態(tài)的指示。實(shí)際施加的電壓依賴于陣列結(jié)構(gòu)的細(xì)節(jié)，但下面是示范性的電壓襯底1000V；源極1040V；漏極1051V；及控制柵1103-5V。另一選擇為，該控制柵的電壓VCG可以變化，當(dāng)由讀出放大器129確定的單元電流值超過(cross)一固定閾值時，記錄該電壓值。該電壓值指示該單元的存儲狀態(tài)。此實(shí)施例利用了“向前”讀，由于編程期間的漏極也是讀期間的漏極。另一選擇為，可以用一“向后倒”的方式進(jìn)行讀出，其中讀出期間與編程期間的源極與漏極是顛倒的。
除了在編程期間一般沒有連接讀出放大器129，圖5中也含有用于對該單元編程的元件。在圖5中示出了在編程期間連接電壓源121、125和127，但加的電壓值是不同的。通過加載適當(dāng)?shù)碾妷阂砸痣姾蓮碾娊橘|(zhì)電荷捕獲區(qū)域運(yùn)動到襯底，可一起擦除沿著至少一條字線上的許多單元。下面給出了一示范性的一組電壓襯底1000V；源極104懸空；漏極1055V；控制柵110-8V。
圖6闡釋了電荷存儲電介質(zhì)層107的兩個示范性結(jié)構(gòu)，此結(jié)構(gòu)可用于本文描述的所有存儲器單元的實(shí)施例中。第一種結(jié)構(gòu)(圖6A)包括一生長在襯底表面101上的氧化硅(SiO2)層135，通常只稱為“氧化物”，接下來是沉積在層135上的氮化硅(Si3N4)，通常稱為“氮化物”。然后在氮化物層137上長出或在其上沉積一氧化物層139，或是兩者的組合。此氧化物——氮化物——氧化物的結(jié)構(gòu)被稱為“ONO”。在氮化物層137中捕獲和存儲電子。下面給出了這些層的示范性厚度層13540-80埃；層13750-80埃；層13950-100埃。然后在ONO層上沉積形成控制柵的導(dǎo)電材料層。
在圖6B中示出的第二結(jié)構(gòu)采用硅富有(silicon rich)二氧化硅的剪裁好的層捕獲和存儲電子。在下面的兩篇文章中描述此材料。這些文章以引用的方式并入本文DiMaria等的“采用Si富有SIO2注入器和一浮動多晶硅存儲層的電可改變的只讀存儲器”(“Electrically-alterableread-only-memoryusing Si-rich SiO2 injector anda floating polycrystalline silicon storage layer”，J.Appl.Phys.52(7)，1981年7月，第4825-4842頁)；Hori等的“一帶有用于非易失性存儲器應(yīng)用的硅注入柵SiO2的MOSFET”(“A MOSFET with Si-implanted Gate-SiO2 Insulator for NonvolatileMemory Applications”，IEDM 92，1992年4月，第469-472頁)。作為一例，層141的厚度為大約500埃。
第二存儲器單元的實(shí)施例在圖7-9中闡釋了另一例存儲器陣列，其與第一例的區(qū)別在于使用兩組互相垂直定位的導(dǎo)電柵代替僅一組導(dǎo)電柵。圖7示出了該陣列的一些單元，圖8A和8B是在兩個互相垂直的方向上的剖面圖；在襯底163的一表面164上形成平行的源極與漏極擴(kuò)散區(qū)域151、152和153，它們在穿過該陣列的y方向上延伸，并且在x方向上分隔開。導(dǎo)電控制柵155、156和157也在y方向上延伸，并且在x方向上分隔開，將其稱為導(dǎo)流柵。這些柵沿著各個擴(kuò)散區(qū)域151、152和153放置。這些擴(kuò)散區(qū)域放置的間隔比第一實(shí)施例的間隔更大，是為了將這些控制柵放置的穿過存儲器單元溝道。第二組導(dǎo)電控制柵159、160和161，在x方向上延伸，并且在y方向上分隔開，它們形成了該陣列的字線。一般這些柵是由攙雜多晶體形成，但可替代地用其他的阻抗材料形成。
參照圖8A和8B的剖視圖，在該陣列的襯底表面164上形成了一電荷存儲電介質(zhì)165。這個電介質(zhì)可以是在上面參照圖6A-B描述的兩種特定電介質(zhì)中的一種。在互相交叉的兩組導(dǎo)電柵之間形成另一電介質(zhì)層167。為了維持兩組柵之間的電壓差，將這層制作的比較厚，如該層為厚度為250埃的氧化物。
應(yīng)注意從圖8A中的一存儲單元的放大剖面9來看，將各個存儲器單元的溝道的長向分成兩個部分，這兩個部分是耦合兩組控制柵中的不同控制柵的區(qū)域。字線160位于大約一半溝道長度的左半部分上，控制柵157在另一部分上。電荷存儲電介質(zhì)165夾在襯底表面164和這些柵之間。此陣列在操作上與第一實(shí)施例的主要區(qū)別在于可在層165的兩個鄰接區(qū)域171和173中存儲電荷，可對這些區(qū)域的每一個分別編程，并可獨(dú)立地讀另一個。優(yōu)選地通過源極側(cè)注入來編程，這樣可使電荷存儲區(qū)域171與柵160的內(nèi)邊緣相鄰，可使電荷存儲區(qū)域173與柵157的內(nèi)邊緣相鄰。然而，如果通過溝道熱電子注入來編程，電子就存儲在層165中的域172和174，不是區(qū)域171和173中。區(qū)域172和174分別與單元的源極與漏極區(qū)域152和153中的單個相鄰。
這例單元實(shí)際上含有位于相鄰源極與漏極區(qū)域152和153之間的單元溝道上的兩個電荷存儲元件，一個在導(dǎo)電柵160的下面，另一個在導(dǎo)電柵157的下面。可以將電介質(zhì)層165限制在這些區(qū)域，或者，通常是更為有利，其在該陣列的更多區(qū)域上延伸。
圖9的曲線175闡釋了當(dāng)使用源極側(cè)注入在區(qū)域171和172中編程時，單元溝道兩端的變化的閾值電壓特性(VT)。存儲在區(qū)域171中的電荷量給出了它下面的閾值VT177，存儲在區(qū)域173中的電荷量給出了它下面的閾值VT179。在兩種存儲狀態(tài)的一個狀態(tài)下可保持閾值177和179的每一個，其中在兩個狀態(tài)之間是設(shè)置一單個斷點(diǎn)閾值。如此就可在每一單元中存儲兩位數(shù)據(jù)。另一選擇為，可以用多于兩個級別的更多級別操作值177和179的每一個，如第一例陣列的圖3所示。如果在四種狀態(tài)下操作級別177和179的每一個，如在圖3中所示，在每一單元中總計(jì)能存儲四位數(shù)據(jù)。當(dāng)然，如果用多于四個級別的更多級別操作該溝道的一或兩個部分，在每一個單元中會存儲多于四位的更多位數(shù)據(jù)。為了保證分離電荷存儲區(qū)域171和173，將它們之間的一部分電介質(zhì)層165去除，并用一熱氧化物或其它相對非捕獲電介質(zhì)材料來代替。還有，如果用熱電子注入代替源極側(cè)注入對該單元編程，曲線的級別178和180示出了電荷存儲區(qū)域172和174的閾值電壓效應(yīng)。另一選擇為，為了進(jìn)一步在每一單元中增加存儲數(shù)據(jù)的數(shù)量，通過依次采用源極側(cè)注入和溝道熱電子注入，可利用所有的四個電荷存儲區(qū)域171-174。
優(yōu)選地彼此互相獨(dú)立地對每一個閾值177和179編程和讀取，該單元的一個片段變硬，于是消除了其已編程的閾值級別的影響，同時可以對另一個編程或讀取。盡管加載到該陣列的具體電壓的依賴于其具體結(jié)構(gòu)，下面給出了可以用于通過源極側(cè)注入對圖9的單元進(jìn)行編程的近似電壓編程左側(cè)片段，區(qū)域171襯底1630V；源極153VS＝0V；漏極152VD＝5V；字線160VWL＝8V；和控制柵157VSG＝右側(cè)裝置的閾值VT179加上大約1V。
編程右側(cè)片段，區(qū)域173襯底1630V；源極152VS＝0V；漏極153VD＝5V；控制柵157VSG＝8.8V；和字線160VWL＝左側(cè)裝置的閾值VT177加上大約1V。
例如，用溝道熱電子注入編程的近似電壓，如下所示編程左側(cè)片段，區(qū)域172襯底1630V；源極153VS＝0V；漏極152VD＝5V；控制柵157VSG＝8V；和字線160VWL＝8V。
編程右側(cè)片段，區(qū)域174襯底1630V；源極152VS＝0V；漏極153VD＝5V；控制柵157VSG＝8V；和字線160VWL＝8V。
在這個實(shí)施例中，通過交替地平行用這些電壓脈沖激發(fā)多個單元和用讀出這些單元來改變它們的已編程狀態(tài)可實(shí)現(xiàn)編程，在達(dá)到所希望的級別之后，在一單元接單元(cellby cell)的基礎(chǔ)上停止編程，如同用浮動?xùn)砰W存存儲器門陣列一樣。
當(dāng)用上述方式已經(jīng)并且僅編程了區(qū)域171和173時，下面描述了對圖9的單元的示范性讀出讀左側(cè)區(qū)域171，將0V的閾值177加載到襯底163和源極152上，將漏極153保持成低電壓(如1V)，并且當(dāng)將區(qū)域173已編程到它的最高的閾值狀態(tài)時，將選擇柵157保持在一足夠高的電壓上以保證區(qū)域173是導(dǎo)通的。然后改變字線160的電壓，并監(jiān)測位線電流以檢測區(qū)域171的閾值。
讀右側(cè)區(qū)域173，將0V的閾值179加載到襯底163和源極153上，將漏極152保持成低電壓，并且字線160保持高電壓。然后改變選擇柵的電壓，并監(jiān)測位線電流以檢測區(qū)域173的閾值。
當(dāng)用上述方式已經(jīng)并且僅編程了區(qū)域172和174時，下面描述了對圖9的單元的示范性讀出讀左側(cè)區(qū)域172，將0V的閾值178加載到襯底163和源極152上，將8V電壓加載選擇柵157上，并且將一低電壓(如1V)加載到漏極153上。然后改變字線160的電壓，并監(jiān)測位線電流以檢測區(qū)域172的閾值。
讀右側(cè)區(qū)域174，將0V的閾值180加載到襯底163和源極153上，將8V電壓加載字線160上，并且將一大約1V的電壓加載到漏極153上。然后改變選擇柵157的電壓，并監(jiān)測位線電流以檢測區(qū)域174的閾值。
當(dāng)用電荷對所有四個區(qū)域171和174編程時，可以如下所述一次讀一個讀電荷存儲區(qū)域172和174，讀的過程如上所述。
讀區(qū)域171，將0V電壓加載到襯底163和源極153上，當(dāng)將區(qū)域173和174已編程到它們的最高的閾值狀態(tài)時將選擇柵157保持在一足夠高的電壓上以保證區(qū)域173和174是導(dǎo)通的，并且將一足夠耗穿區(qū)域172的電壓加載到漏極152(近似等于3V)。然后改變字線160的電壓，并監(jiān)測位線電流以檢測區(qū)域171的閾值。
讀區(qū)域173，將0V電壓加載到襯底163和源極152上，當(dāng)將區(qū)域171和172已編程到它們的最高的閾值狀態(tài)時將字線160保持在一足夠高的電壓上以保證區(qū)域171和172是導(dǎo)通的，并且將一足夠耗穿區(qū)域174的電壓加載到漏極153(近似等于3V)。然后改變選擇柵157的電壓，并監(jiān)測位線電流以檢測區(qū)域173的閾值。
另外，為了允許如此讀取所有四個區(qū)域，應(yīng)將已編程成每一區(qū)域?qū)?左側(cè)對171和172與右側(cè)對173和174)的狀態(tài)的電荷級別設(shè)置成它們之間具有一給定的相互關(guān)系。一此種關(guān)系為設(shè)置每一對的外側(cè)電荷存儲區(qū)域，也就是左側(cè)對的區(qū)域172和右側(cè)對的區(qū)域174為一產(chǎn)生超出該對的各個內(nèi)部區(qū)域171或173的足夠高的閾值電壓(VT)的電荷的級別(例如，大約高一狀態(tài)級別)。然后，不使用對一些閾值組合的給定限制，就允許用上述方式讀出位于單個柵之下的兩個區(qū)域的每一區(qū)域的閾值。這是因?yàn)椋瑳]有將內(nèi)部區(qū)域的閾值編程為等于或超過外部區(qū)域的閾值。
用一例來解釋這些是有用的?？梢灾付ㄎ鍌€編程閾值級別，從低的0級，按順序?yàn)?，2，3，4是最高級別。電荷存儲區(qū)域171-174的每一區(qū)域中使用這些級別中的四個。在外部區(qū)域172和174的每一區(qū)域中使用較高的閾值級別組1-4，而在內(nèi)部區(qū)域171和173的每一區(qū)域中使用較低的閾值組0-3。對于每一電荷存儲對可以從各個電荷存儲區(qū)域的閾值電壓的允許組合中指定10種存儲狀態(tài)，如下所示狀態(tài) 外部區(qū)域VT內(nèi)部區(qū)域VT0 1 01 2 02 3 03 2 04 3 15 1 16 4 17 3 28 4 29 4 3因此，通過在每一區(qū)域中提供5種不同電荷(閾值)級別的檢測，在圖9所示的存儲器單元的每一側(cè)上能檢測到總計(jì)10種不同的狀態(tài)，因此導(dǎo)致該存儲器單元的狀態(tài)組合起來有100種不同的狀態(tài)。當(dāng)然，采用較少數(shù)目的閾值級別將導(dǎo)致可檢測到的狀態(tài)較少，增加閾值級別的數(shù)目將增加存儲狀態(tài)。
也存在在四個區(qū)域的每一個區(qū)域中編程閾值級別的優(yōu)選順序。也就是先編程內(nèi)部區(qū)域171和173，后編程外部區(qū)域172和174。在共用一公用字線的此種單元的一行的每一單元中，通過源極側(cè)注入首先編程區(qū)域173。為了能夠進(jìn)行源極側(cè)注入，將一電壓VSG加載到各個控制柵157，該電壓VSG依賴于已編程進(jìn)入位于各個控制柵157之下的區(qū)域173的電荷級別，然后沿著該行類似地編程區(qū)域171。然后用使用熱電子注入兩種順序的任一順序編程區(qū)域172和174。
在這個實(shí)施例和其它兩個實(shí)施例中實(shí)現(xiàn)了擦除存儲器單元，是通過將空穴注入它們的電荷捕獲層和/或通過從電荷捕獲層中抽取電子來實(shí)現(xiàn)的。空穴中和了在編程期間注入到電荷捕獲層中的電子的負(fù)電荷。在此第二實(shí)施例(圖7-9中)中是層165在編程期間接收電子，在擦除期間接收空穴。有兩項(xiàng)具體的擦除技術(shù)。在一項(xiàng)技術(shù)中，通過隧穿與襯底表面接觸的層165的一氧化物部分，將空穴從硅襯底注入到層165的一電荷存儲部分，稱其為“溝道擦除”。在相同的技術(shù)中，使用隧穿機(jī)理能將一些存儲在層165的電荷存儲部分的電子抽取出來，穿過層165的氧化物部分到達(dá)硅表面。為達(dá)到此效果，參照該襯底的電壓，將一負(fù)電壓加到字線及在圖9的情況下的選擇柵上，漏極和源極或者接地或者讓其懸空。在另一項(xiàng)技術(shù)中，使用在層165與源極與漏極區(qū)域之間的隧穿，將空穴從靠近源極或漏極的襯底的一區(qū)域中注入到層165和/或?qū)㈦娮映槿〕鰜怼Ｔ诖说诙夹g(shù)中，參照圖8和圖9，加載這樣的電壓組合將一負(fù)電壓加載到字線159-161與導(dǎo)流柵155-157上，將一正電壓加載到151-153上。
(在如圖3示出前述第一實(shí)施例的單元中，將一正電壓加載到漏極105，讓源極104懸空，將一負(fù)電壓加載到字線110上。)當(dāng)圖9中的單元的內(nèi)部存儲區(qū)域171和173正在使用時，不使用第二種擦除方法。
當(dāng)已經(jīng)使用源側(cè)注入對單元已經(jīng)編程了，可以使用溝道擦除技術(shù)。僅當(dāng)采用熱電子注入技術(shù)已編程過存儲區(qū)域時，可以使用這兩項(xiàng)擦除技術(shù)中的任一項(xiàng)。但是當(dāng)用熱電子注入已經(jīng)單元編程時，溝道擦除有一個不利之處隧穿電子穿過整個溝道，結(jié)果是過多地擦除了不含有由先前編程產(chǎn)生的電子的電荷捕獲層的一部分。這將產(chǎn)生穿過該單元溝道的曲線175(圖9)的扁平的零部分低于負(fù)的閾值。
在第二實(shí)施例中，為了在一單元塊中同時擦除許多單元，將下面的電壓同時加到各個單元上襯底1630V；源極152VS＝5V；漏極153VD＝5V；控制柵157VSG＝-8V；和字線160VWL＝-8V。這些電壓在上述第二擦除方法中使用。
也可用標(biāo)準(zhǔn)的處理技術(shù)來形成圖7-9的存儲器單元陣列，特別是那些為制造使用一浮動?xùn)诺哪穷愰W存EEPROM陣列開發(fā)出來的技術(shù)。在一例工藝中，首先在該存儲器單元陣列的整個襯底區(qū)域上形成層165。然后在此區(qū)域上沉積第一層多晶硅，并穿過一適當(dāng)掩模蝕刻第一層多晶硅而留下控制柵155-157。在一例中，將控制柵155-157之間的層165作為此蝕刻工藝的一部分而去除。然后穿過由該控制柵形成的一掩模和其它臨時的掩模材料(未示出)注入源極與漏極區(qū)域151、152和153，因此與控制柵155-157的一邊沿自對準(zhǔn)。這是一連續(xù)的ONO層(圖6A)或硅富有氧化物層(圖6B)。在圖8和9中示出的可以是該相同層165的一部分也可以是層165和其它電介質(zhì)材料的組合。這些其它電介質(zhì)層可以是以沿著控制柵155-157的垂直壁形成的氧化物間隔和/或控制柵155-157的頂面的一厚氧化層(未示出)的形式形成。優(yōu)選地，是通過在將第一多晶硅層分離成柵155-157之前在第一多晶硅層的頂部沉積氧化物而形成這個頂面氧化物。然后在這個連續(xù)層上形成第二多晶硅層，然后將其蝕刻成字線159、160和161。
應(yīng)注意到，這個第二例存儲器單元由一決定性元件確定的在x方向上的尺寸比圖3的第一實(shí)施例的要大，是由于增加了控制(導(dǎo)流)柵155-157。在這個第二實(shí)施例中也需要第二多晶硅層。這樣雖然增加了結(jié)構(gòu)和尺寸，然而在每一單元中允許雙倍地存儲數(shù)據(jù)。
一有意對圖7-9的單元的改進(jìn)是用一薄(如200埃厚)的柵電介質(zhì)取代了位于控制柵155-157之下的電荷存儲層，通常是在襯底表面長出一氧化物。
第三存儲器單元的實(shí)施例在這個實(shí)施例中，如圖10-13所示，一雙存儲元件單元陣列，如在上述背景技術(shù)中描述的那樣，提供了用上述根據(jù)圖6A-6B的電介質(zhì)電荷捕獲材料層的一層的多個部分代替該陣列的導(dǎo)電浮動?xùn)拧＿@個陣列的制造和操作方法與上面的并入背景技術(shù)和發(fā)明內(nèi)容的專利和專利申請中的雙存儲元件單元陣列類似。
圖10-12示出了一陣列，在一半導(dǎo)體襯底183的一表面181上形成源極與漏極擴(kuò)散區(qū)域185、186和187，其長度在y方向上延伸拉長，在x方向上間隔開?？汕宄貜膱D10的俯視圖中看出，導(dǎo)電的導(dǎo)流柵189、190、191、192、193和194是按與擴(kuò)散區(qū)域相同的方式定位的，將它們定位成在x方向上的擴(kuò)散區(qū)域的任意一側(cè)。將導(dǎo)電字線197-199布置成其長度在x方向上延伸拉長，在y方向上間隔開。一般而言，這些導(dǎo)電線是用攙雜多晶硅材料制成的。
為了避免額外的工藝步驟，優(yōu)選地從導(dǎo)電材料的一單沉積層形成字線197-199，而不是在工藝的不同階段中那樣在另一層的頂部形成兩片(字線)。然而，這樣的兩片結(jié)構(gòu)對于當(dāng)攙雜多晶硅線的導(dǎo)電性比所希望的導(dǎo)電性差的時候是有利的，其是這樣的情況，可增加與該攙雜多晶硅線相接觸的帶有一高導(dǎo)電性的第二片材料。兩例這種材料可以是硅或一金屬。
如在剖面圖11A和11B中闡釋的那樣，按照圖6A-6B中的一個，將導(dǎo)流柵189-194定位在一電荷存儲材料層201的上面。在電荷存儲層201上形成導(dǎo)流柵189-194之后，將在x方向上位于導(dǎo)流柵彼此之間、在y方向上延伸的該層的條去除。在余下的區(qū)域之間注入在x方向上位于導(dǎo)流柵彼此之間源極與漏極擴(kuò)散區(qū)域185-187。在導(dǎo)流柵189-194的頂面和側(cè)面上形成一氧化物層203，使那些導(dǎo)流柵與字線197-199分離開，并且同時在暴露出來的襯底表面181上形成氧化物層203以在字線197-199的下面提供柵氧化物。在攙雜多晶硅導(dǎo)流柵189-194的上面的一例電介質(zhì)層203的厚度為200埃，在襯底表面181上的厚度為150埃。在圖11A中示出了字線198的各個部分198’，例如，它們緊靠地形成在襯底表面 81的氧化物層203的部分之上，用作存儲器單元的該行中的選擇晶體管柵。
為了減小解碼器的復(fù)雜程度，優(yōu)選在用于導(dǎo)流柵的解碼器處將在擴(kuò)散區(qū)域185-187的任意一側(cè)的鄰接導(dǎo)流柵對電連接在一起。一個這樣的對包括導(dǎo)流柵192和192。另一選擇為，這種相鄰的導(dǎo)流柵對可以通過在它們中間的擴(kuò)散區(qū)域的上面將它們結(jié)合而物理地結(jié)合在一起，就如在上面所引用的幾個雙存儲元件單元的專利和申請中所描述的那樣。
可將各個存儲元件界定在導(dǎo)流柵189-194的一個、且與字線197-199交叉的區(qū)域之下的電介質(zhì)捕獲層201的各個區(qū)域中，如俯視10中的陰影所示。每一存儲器單元有兩個這樣的存儲元件。為了在每一存儲元件中存儲一位數(shù)據(jù)，可以在每一存儲元件中用兩個狀態(tài)(二元)操作每一電荷存儲區(qū)域。另一選擇為，用與在雙存儲元件單元專利第6,151,248中描述的類似的方式，可以在電荷存儲區(qū)域中存儲分別存儲多于兩個狀態(tài)的狀態(tài)，如每個區(qū)域存儲四個狀態(tài)。這樣一電介質(zhì)存儲器陣列的操作與在那個專利中描述的類似，一點(diǎn)區(qū)別在于由于沒有浮動?xùn)?，所以在?dǎo)流柵上使用低電壓。
參照圖12，給出了圖11A的存儲器單元的放大的視圖。采用源極側(cè)注入技術(shù)編程，鄰接于一選擇晶體管柵198’的每一側(cè)，該選擇晶體管柵198’是字線198的一部分，可操作該單元在區(qū)域211和213中的電介質(zhì)層201中捕獲電荷。另一方面，如果采用溝道熱電子注入技術(shù)編程，替代地將電荷存儲區(qū)域定位在鄰接各個源極與漏極擴(kuò)散區(qū)域186和187的位置。另一選擇為，通過依次用源極側(cè)注入和熱電子注入技術(shù)來編程，可使用所有的四個電荷存儲區(qū)域211-214，每一區(qū)域或者是兩個狀態(tài)或者是多于兩個狀態(tài)，其受限于與上面已經(jīng)在圖9中的實(shí)施例中所討論的閾值關(guān)系相同的考慮，但這不限制寫的次序。存儲器單元中的位于選擇晶體管柵198’每一側(cè)并位于字線198之下的電介質(zhì)層201的一部分定義了單元的兩個存儲元件，這兩個存儲元件代替了在上面引用的雙存儲單元陣列和系統(tǒng)的兩個導(dǎo)電浮動?xùn)?。然而，電介質(zhì)層201可在這些存儲元件上延伸。在一種形成方案中，層201是形成為了條，各個條的寬度在相鄰列的存儲器單元的選擇晶體管之間的x方向上延伸，各個條的長度是在穿過存儲器許多行的y方向上延伸。這些條，及它們之間的選擇晶體管柵電介質(zhì)，能與導(dǎo)流柵的邊緣對準(zhǔn)，如在圖12中所示的導(dǎo)流柵192和193的邊緣。
與上述其它兩個實(shí)施例相似，當(dāng)用源極側(cè)注入編程時，圖12中閾值電壓曲線215的部分217和219示出了存儲在電介質(zhì)層201的區(qū)域211和213中的電荷的效應(yīng)。在這個單元中的源極側(cè)編程與圖9中的源極側(cè)編程的區(qū)別在于移動了提供閾值的端子加上了1V的偏置條件。在圖12中，這個端子是連接至用于兩個存儲區(qū)域211和213的選擇柵198’的字線198。另外，現(xiàn)在將沒有正在被編程的存儲區(qū)域上面的導(dǎo)流柵驅(qū)動到一足夠高的過度驅(qū)動電壓級別(例如8V)。例如，當(dāng)存儲區(qū)域211正在被編程時，將導(dǎo)流柵193驅(qū)動到過度驅(qū)動電壓，并且將字線198驅(qū)動成高過選擇晶體管198’的閾值電壓大約1V。
圖12的曲線部分217表示位于電荷區(qū)域211下面的存儲器單元溝道的一部分的閾值電壓VT的變化情況。類似地，曲線215的部分219表示了溝道上的電荷區(qū)域213的效應(yīng)。可以用兩個狀態(tài)(每單元存儲一位)或多于兩個狀態(tài)(每單元存儲多于一位的多位)操作這些區(qū)域中的每一個，正如原先在上面的其它實(shí)施例描述那樣。如果使用溝道熱電子注入編程，在區(qū)域212和214中存儲電荷，圖12的曲線215的各個部分216和218描述了閾值電壓的效應(yīng)?？捎没蛘邇蓚€狀態(tài)或者多于兩個限定狀態(tài)的多個狀態(tài)操作區(qū)域212和214的每一個。在這樣的編程期間，將所有的三個柵191、192和193驅(qū)動到高的過度驅(qū)動電壓(例如，三個都為8V)。當(dāng)在四個區(qū)域211-214的每一個中存儲數(shù)據(jù)依賴電荷時，該單元的存儲能力與已描述的圖9的單元存儲能力相同。對圖12的存儲單元的擦除與前面所述的圖9中的存儲單元的擦除一樣，如前面所述。
圖13示出了對圖11A和12中的剖面中示出的存儲器單元的可選的改進(jìn)。區(qū)別在于字線的選擇柵部分198’延伸進(jìn)襯底中的凹槽或凹穴221中，選擇柵電介質(zhì)205沿著凹槽22的底部和側(cè)壁并在它們之間形成。這個結(jié)構(gòu)增加了選擇晶體管的溝道的長度而沒有增加穿過襯底表面181的面積。
盡管前述結(jié)構(gòu)中的柵優(yōu)選地用攙雜多晶硅材料制成，但是也可使用其它合適地導(dǎo)電材料來代替描述的一或兩個多晶硅層。例如，從其中形成字線197-199的第二層，可以是多酸(polycide)材料，為了增加其導(dǎo)電性，其是在其頂面帶有導(dǎo)電的折射的金屬硅化物的多晶硅，金屬可以是鎢。多酸材料通常不適合于從其上形成導(dǎo)流柵189-194的第一導(dǎo)電層，由于從多酸材料長出的氧化物用作共聚材料其質(zhì)量比從多晶硅中長出的要差。對于上述第二存儲單元的實(shí)施例有相同的考慮。對于第一存儲器單元的實(shí)施例，由于只形成了一層導(dǎo)電柵，所以那些柵可以是多酸材料。
在圖14中給出了圖11中的穿過圖10的剖面V-V的結(jié)構(gòu)的變化，其中使用了相同的附圖標(biāo)記。其首要區(qū)別在于將電荷捕獲電介質(zhì)層204定位在字線197-199的幾個部分的選擇柵之下，以形成另外一個進(jìn)一步增加單個存儲器單元的數(shù)據(jù)存儲能力而沒有增加其尺寸的電荷存儲區(qū)域。也就是，將襯底181和選擇柵198’之間的相對非-捕獲選擇柵電介質(zhì)203(圖12)和205’(圖13)用一電荷存儲電介質(zhì)層204來代替，最好如圖14的放大圖所示。這樣在電介質(zhì)層204中形成了另一個電荷存儲區(qū)域401。如在圖15的閾值電壓曲線215所示，一曲線部分403表示電荷存儲區(qū)域401的存儲單元溝道上的效應(yīng)。優(yōu)選地，采用從來自襯底的電子的福勒-諾德海姆隧穿對區(qū)域401編程，因此其基本上同選擇柵共生(coextensive)?？梢杂脙蓚€狀態(tài)操作(存儲一增加位的數(shù)據(jù))或者用多于兩個狀態(tài)(存儲多于一增加位)的狀態(tài)來操作區(qū)域401。當(dāng)結(jié)合分離的電荷存儲區(qū)域211和213時，圖15所示的單個存儲器單元能存儲更多位的數(shù)據(jù)。
也有可能操作圖14和15的帶有兩個附加電荷存儲區(qū)域212和214的各個存儲器單元，因此，在每個存儲器單元中提供了5個電荷存儲區(qū)域。這是可能的，由于因?yàn)橛腥N不同的可以在這些區(qū)域使用的編程機(jī)理在區(qū)域211和213中使用源極側(cè)注入，在區(qū)域212和214使用熱電子注入，在區(qū)域401使用福勒-諾德海姆隧穿。可以用兩個狀態(tài)(一個單元存儲5位數(shù)據(jù))或者用多于兩個狀態(tài)(一個單元存儲存儲多于5位的數(shù)據(jù))的狀態(tài)來操作這5個區(qū)域中的每一個；或者可以用兩個狀態(tài)(二元)寫5個區(qū)域中一個或多個，而剩下的區(qū)域用多于兩個狀態(tài)(多態(tài))的狀態(tài)來操作，區(qū)域211、212、213和214上的狀態(tài)限制與圖9中描述的相應(yīng)的電荷存儲區(qū)域的狀態(tài)一樣。
參照圖15，依次編程一個已擦除存儲器單元的三個電荷存儲區(qū)域211、213和401。當(dāng)擦除時，穿過所有存儲區(qū)域的閾值曲線215是平的，是0V(沒有示出)。如上所述參照圖12首先編程一擦除單元的區(qū)域211、212、213和214。對于存儲區(qū)域211和213，用源極側(cè)注入編程，將字線198上的電壓保持在正好稍微高于存儲區(qū)域401的擦除閾值的一個值上，以促進(jìn)源極側(cè)注入。然后用福勒-諾德海姆隧穿編程中間的區(qū)域401，例如，通過將襯底183保持在0V，源極與漏極區(qū)域186或187中的任意一個保持在0V，并且將選擇柵198’提升到編程電壓大約10-12V。為了通過這個0V偏置級，將相應(yīng)于0V被驅(qū)動的源極或漏極區(qū)域的導(dǎo)流柵192或193偏置成高于最高可能存儲閾值級別(例如，大約6V)的一足夠高的過度驅(qū)動電壓。同時將位于其相關(guān)聯(lián)的源極或漏極與這個中間區(qū)域401之間其它導(dǎo)流柵192、193對偏置成保持的關(guān)掉狀態(tài)。如果正在將區(qū)域401編程位多于兩個狀態(tài)的狀態(tài)，因此，選擇柵198’的電壓可以變化。當(dāng)單元的一行的一單元中完成編程時，通過將其源極或漏極區(qū)域的電壓從0V編程級提升到大約5V的禁止級，進(jìn)一步禁止編程該單元。用這個方法，在沿著同一行連續(xù)編程其它單元的同時可停止這個單元的編程。
將字線198的電壓保持在大約8V，用與讀出圖12的實(shí)施例中的相應(yīng)區(qū)域一樣的方式讀取電荷存儲區(qū)域211和213的電荷級別狀態(tài)。然后通過將襯底保持在大約0V，將源極與漏極186和187中的一個保持在0V，而另一個保持在1V，并且將導(dǎo)流柵192和193保持在大約8V，讀出中間存儲區(qū)域401的電荷級別。改變字線198上的電壓，并檢測位線電流以檢測電荷存儲區(qū)域401的閾值403。擦除圖15中的導(dǎo)流柵存儲區(qū)域211、212、213和214與如前面所解釋的擦除圖12中的存儲區(qū)域一樣。用溝道擦除來擦除圖15中的存儲區(qū)域401，例如將一足夠大的負(fù)值電壓加到字線198上。
由于對圖15的存儲器單元的中間區(qū)域401編程期間，采用將不同的導(dǎo)流柵電壓級別施加到這兩個導(dǎo)流柵上，這就需要每一個控制(導(dǎo)流)柵上的電壓，例如圖10中的陣列的元件189-194的電壓，是獨(dú)立控制的。由于在實(shí)際上通常不提供的，在如一陣列的同一電路芯片上，需要一個處理一大陣列的許多導(dǎo)流柵的大的解碼器，因此對于一行中的一些存儲器單元優(yōu)選用一圖16示意的方式將它們連接在一起。這樣的連接可進(jìn)一步參考在前面引用的2001年5月31日提交的序號為09/987,333的美國專利申請的圖6的描述。在這個實(shí)施例中，將沿著行的每第四個導(dǎo)流柵連接到一公用的導(dǎo)流柵線，這樣允許同時編程和讀取沿著行的所有單元的一個電荷存儲區(qū)域。將一導(dǎo)流柵線411連接至導(dǎo)流柵191和其它導(dǎo)流柵，線412連接到柵192和其它導(dǎo)流柵，線413連接到柵189、193和其它導(dǎo)流柵，線414連接到柵190、194和其它導(dǎo)流柵。字線198連接到行中的每一單元的選擇柵，包括選擇柵198’和198”。類似地陣列的其它行也有不同的字線。
在操作中，參照圖16，當(dāng)正在編程位于導(dǎo)流柵190、194和其它連接至線414的導(dǎo)流柵之下的電荷存儲區(qū)域時，在線414上設(shè)置一高的編程電壓，并在線411上設(shè)置一旁路電壓，以使其能足夠補(bǔ)償位于導(dǎo)流柵191和其它連接至線411的導(dǎo)流柵之下的導(dǎo)電區(qū)域。為了抑制任何另外流過未選擇的中間單元的電流，在線412和413上設(shè)置一足夠低的電壓(例如幾伏的負(fù)電壓)，連接到?jīng)]有正在被編程的中間單元的導(dǎo)流柵。將字線設(shè)置成一適當(dāng)?shù)碾妷?，如在圖15中所論述的那樣。使用這樣的方法，該方法由相應(yīng)于直到5個存儲區(qū)域的直到單獨(dú)編程操作組成，可以在第一通道中編程或讀取沿著字線的所有偶數(shù)單元，同樣可以在第二通道中編程或讀取沿著同一字線的所有奇數(shù)單元。
在圖17-20中描述了一例如上所述的根據(jù)圖10-13的形成存儲器陣列的工藝，但在x方向上增加了存儲密度。這些圖取自沿著一陣列的x方向的一剖面，并示出了一系列工藝步驟。
在圖17中闡釋的第一組工藝步驟包括在一襯底423的一表面421上、在其中將要形成陣列的襯底區(qū)域之上形成ONO層或其它電荷捕獲電介質(zhì)材料層419。下一步，在此區(qū)域的層419上沉積一攙雜多晶硅層425。接下來在多晶硅上沉積一氮化硅層427。接下來在氮化物條427上形成一帶有光阻條429的蝕刻掩模，該光阻條的長度在y方向上延伸，在x方向山間隔開。這些條的x方向上的間距通常制作地與用于照射光阻的光刻的分辨能力一樣小。
參照圖18描述了下一組工藝步驟。在掩模元件429(圖17)之間各向同性地蝕刻掉氮化物層427以留下位于掩模元件之下地氮化物部分，也就是在y方向上延伸的條427，圖18示出了這些條穿過陣列的x方向。在氮化物蝕刻期間采用在下面切除的工藝能將得到的條427的寬度制作的比光阻掩模條429的寬度要窄。然后在該結(jié)構(gòu)上沉積一層厚的二氧化硅，以填充氮化物條924之間的區(qū)域，并在覆蓋這些氮化物條。然后各向異性地蝕刻該氧化物，以沿著氮化物條427地側(cè)壁留下間隔431，這些氮化物之間的空隙在x方向上的尺寸比該工藝地最小的光刻尺寸要小?？刂频飳?27的高度和控制沉積的二氧化硅的厚度以控制間隔431和它們之間的空隙的寬度。
然后穿過氧化物間隔431之間的空隙蝕刻多晶硅層425，一般包括蝕刻可能在y方向上位于條之間的任意分離區(qū)域，以產(chǎn)生在y方向上延伸的連續(xù)槽。這樣就留下了連續(xù)在y方向上延伸的多晶硅條425’。盡管也可以穿過這個掩模去除片段425’之間的電荷捕獲電介質(zhì)層419，但可不必如此而將其留下如圖19所示。在另一情況下，然后通過逆向該結(jié)構(gòu)引導(dǎo)離子穿過這些槽將源極與漏極區(qū)域433注入襯底423。然后該源極與漏極區(qū)域在穿過該陣列的y方向上連續(xù)延伸。然后用一選擇的蝕刻工藝去除氧化物間隔431。此后在槽中和在剩余氮化物條427上沉積一層厚的二氧化硅。然后用一化學(xué)機(jī)械拋光(CMP)工藝去除此氧化物層到氮化物條427的頂部為止，采用氮化物作為CMP的停止。結(jié)果在多晶硅片段425’和氮化物條427之間形成了氧化物填充部分435。
在圖20所闡釋的接下來的一組步驟中，通過一選擇的蝕刻去除氮化物427，基本上在空隙中留下氧化物填充部分435。然后穿過氧化物部分435之間的得到的開口執(zhí)行一進(jìn)一步的多晶硅的蝕刻。這樣就留下了摻雜多晶硅控制(導(dǎo)流)柵425”，其長度在y方向上延伸。也去除暴露在這些柵之間的電荷捕獲電介質(zhì)層419的區(qū)域。接下來，長出或沉積一氧化物層437，作為位于將要形成選擇柵下面的區(qū)域中的一選擇柵電介質(zhì)層，作為導(dǎo)流柵和將要形成的字線之間的電絕緣(insulation)。通過在陣列區(qū)域上沉積第二層攙雜多晶硅和穿過一掩模將其去除而留下字線條形成那些字線，如線419，這些字線條的長度在x方向上延伸，在y方向上間隔開。
與圖11A的結(jié)構(gòu)相比，圖20的結(jié)構(gòu)的首要優(yōu)點(diǎn)是沿著x方向的緊密性。因此，明顯地增加了給定長度的一行中的電荷存儲區(qū)域的數(shù)目，可增加2倍。
通常的存儲系統(tǒng)的操作在圖21的方框圖中一般性地闡釋了一例存儲系統(tǒng)，在其中可以實(shí)現(xiàn)本發(fā)明地多個方面。最大可能具體指定此系統(tǒng)是使用上面已經(jīng)討論的第二和第三實(shí)施例的陣列，這些陣列帶有在y方向上延伸的控制(導(dǎo)流)柵，但是此系統(tǒng)通過除去連接至導(dǎo)流柵的電路也應(yīng)用了第一個實(shí)施例。
在一規(guī)則的行和列陣列中布置了許多單個可編址存儲器單元11，盡管的確也可采用單元的其它物理排列。位線，指定其沿著單元陣列11的列延伸，并通過線15電連接一位線解碼器與驅(qū)動電路13。字線，在此描述中將其指定為沿著單元陣列11的行延伸，并通過線17連接到一字線解碼器與驅(qū)動電路19。沿著陣列11的存儲器單元的列延伸的導(dǎo)流柵，通過線23電連接一導(dǎo)流柵解碼器與驅(qū)動電路21。采用在一未決的專利中描述的技術(shù)可以將該導(dǎo)流柵和/或位線連接到它們各自的解碼器，該專利是由Harai等提交，題目為“非易失性存儲器中的導(dǎo)流柵與位線片段”(“Steering Gate and Bit LineSegmentation in Non-Volatile Memories”，序號為09/871,333，是在2001年5月31日提交的)，該專利以引用的方式并入本文。解碼器13、19、20中的每一個接收來自存儲控制器27的在總線25上存儲器單元地址。也將各個解碼器與驅(qū)動電路連接到位于各個控制和狀態(tài)線29、31和33之上的控制器27。通過一總線22協(xié)調(diào)加到導(dǎo)流柵和位線之上的電壓，該總線交互連接該導(dǎo)流柵和位線解碼器與驅(qū)動電路13和21。
控制器27通過線35連接到一主機(jī)設(shè)備(未示出)。該主機(jī)可以是一個人計(jì)算機(jī)、筆記本電腦、數(shù)碼相機(jī)、音頻播放器、各種其它手持電子設(shè)備等。根據(jù)幾個已有的物理和電子標(biāo)準(zhǔn)的一個，如PCMCIA、壓縮閃存聯(lián)合會(the CompactFlashTMAssociation)、MMC聯(lián)合會(the MMCTMAssociation)和其它標(biāo)準(zhǔn)中的一個，一般是在一個卡中實(shí)現(xiàn)圖21的存儲器系統(tǒng)。當(dāng)采用卡的形式時，線35在卡上的連接器中終止，該連接器與主機(jī)設(shè)備的補(bǔ)充連接器相連接。很多卡的電機(jī)接口遵循ATA標(biāo)準(zhǔn)，其中存儲器系統(tǒng)對于主機(jī)來說好像是一磁盤驅(qū)動器。也有其它存儲卡接口標(biāo)準(zhǔn)。另一可選的卡標(biāo)準(zhǔn)為，圖21所示的那類存儲器系統(tǒng)永久地包括在主機(jī)設(shè)備中。
解碼器與驅(qū)動電路13、19和21在陣列11的它們各個線中產(chǎn)生適當(dāng)?shù)碾妷海缭诳偩€25上編址的一樣，根據(jù)各個控制和狀態(tài)線29、31和33上的控制信號，執(zhí)行編程、讀取和擦除功能。陣列11將任意狀態(tài)信號，包括電壓級別和其它陣列參數(shù)，經(jīng)過同一控制和狀態(tài)線29、31和33提供到控制器27。電路13中的多個讀出放大器接收指示陣列11中的已編址的存儲器單元的狀態(tài)的電流或電壓級，并且在一讀取期間提供帶有關(guān)于線41上的那些狀態(tài)的信息的控制器27。為了能平行地讀出大量存儲器單元的狀態(tài)通常使用很多這樣的讀出放大器。在讀出和編程操作期間，一般在某一時刻通過電路19對單元的一行進(jìn)行編址，以在已編址的行中訪問由電路13和21選定的許多單元。在一實(shí)施例中，在擦除期間，將很多行的每一行中的所有單元作為一同時擦除的數(shù)據(jù)塊一起編址。
按所希望的那樣將圖21的系統(tǒng)的存儲器單元陣列分成多個片段。從上述第二和第二例注意到，源極、漏極和導(dǎo)流柵可以沒有限制地在y方向上延伸穿過整個陣列，除非分成了片段?？蓪⑦@些電介質(zhì)陣列分成多個片段，這些每個片段只在y方向上穿過整個陣列的距離的一部分上延伸。位于一片段的一端的源極與漏極通過切換晶體管連接到通常由金屬制成的全局(global)位線。類似地，導(dǎo)流柵可以穿過切換晶體管連接到全局導(dǎo)流線。另一選擇為，以前面所述的參照圖16的方式，可將導(dǎo)流柵連接到與該片段相聯(lián)系的導(dǎo)流柵線的高壓線與匯流排的連接(bussing)。在編程、讀出或擦除操作期間，通常將一選定的片段在某一時刻連接到一組全局位線，也可連接到或者一組全局導(dǎo)流線或者關(guān)聯(lián)的導(dǎo)流柵線的高壓線與匯流排的連接(bussing)，這依賴于所采用的片段實(shí)施方式。這些片段可參照在前面提及的美國專利5,712,180的圖10C的描述和在2001年5月31日提交的序號為09/872,331的美國專利申請的描述。
如圖21所示的存儲器系統(tǒng)的操作可參照上面描述的專利和確定未決的申請，和其它轉(zhuǎn)讓給SanDisk公司的其它專利和未決申請，該公司是本申請的擁有者。可認(rèn)為這些被引用的專利和申請參考描述了采用浮動?xùn)抛鳛榇鎯υ拇鎯ζ飨到y(tǒng)的結(jié)構(gòu)、工藝過程和操作過程相應(yīng)于用電介質(zhì)存儲元件代替了浮動?xùn)诺膶?shí)現(xiàn)該系統(tǒng)。另外，在美國專利申請序號為09/793,370，提交日為2001年2月16日專利中，描述了采用或者浮動?xùn)呕蛘唠娊橘|(zhì)存儲元件系統(tǒng)的數(shù)據(jù)編程方法，該申請以引用的方式并入本文。
第四存儲器實(shí)施例圖22-24所闡述的第四實(shí)施例，在NAND陣列上運(yùn)用了電介質(zhì)存儲技術(shù)，而在上述背景技術(shù)中概括性描述了NAND陣列的采用浮動?xùn)诺男问?。其長度在x方向延伸而在y方向上間隔開的導(dǎo)電字線241-244延伸穿過電荷存儲電介質(zhì)條245-249和由位于半導(dǎo)體襯底257的槽中電介質(zhì)材料形成的中間分離區(qū)域251-254，最好如圖23A中剖面所示。電介質(zhì)條245-249在y方向延伸而在x方向上間隔開，在它們之間有電介質(zhì)分離區(qū)域251-254的一個。優(yōu)選地是用典型的淺槽分離(STI)技術(shù)形成電介質(zhì)條245-249?？捎昧硪豢蛇x的在存儲器單元的相鄰列之間提供電分離的技術(shù)來代替。
直接在襯底的表面形成電介質(zhì)條245-249。該電介質(zhì)材料和特性優(yōu)選地是上述參照圖6A和6B描述的兩個中的一個的電介質(zhì)材料和特性。將字線241-244依次直接定位在將成為存儲區(qū)域的區(qū)域中的這些電介質(zhì)條上。在圖23A中示出了沿著字線242的電荷存儲區(qū)域265-267，在圖23B中示出了沿著電介質(zhì)條246的電荷存儲區(qū)域269、265、271和272在字線和分離的電介質(zhì)之間的襯底257的表面區(qū)域形成摻雜的源極與漏極區(qū)域。例如，將源極與漏極區(qū)域定位在形成于電介質(zhì)分離區(qū)域251和252之間的一列字線之間。此列形成了一串串聯(lián)連接的存儲器單元，如在圖23B的剖面圖中所示，并且可以用圖24中的等效電路圖來表示。在該串的每一端是一切換選擇晶體管，如在圖23B中所示，在一端有一柵275，在另一端有一柵277。終端279和281形成了存儲和選擇晶體管串的電子端。通常將這些終端的一個連接至一單獨(dú)的位線，而另一端連接至一公用電壓。在一典型存儲器單元陣列中，有許多此種晶體管列串，這些串被排列成在y方向上延伸的列。
圖22-22B闡釋了在一具體NAND存儲器單元陣列結(jié)構(gòu)中使用電介質(zhì)電荷存儲材料。應(yīng)認(rèn)識到，在其它具體的NAND陣列結(jié)構(gòu)中，電介質(zhì)電荷存儲材料也可作為電荷存儲元件使用。
一般在現(xiàn)有的帶有導(dǎo)電浮動?xùn)糯鎯υ拇鎯ζ鲉卧狽AND陣列中，選擇一組存儲器單元用于同時讀取或編程，該組的各個存儲器單元是位于一選定的公共行的這樣幾個列串每一串中的一個單元。通過在字線上設(shè)置適當(dāng)?shù)碾妷簛磉x擇行。在一讀取期間，為了補(bǔ)償沿著具有高導(dǎo)電性的相關(guān)串的每一串的那些行中的存儲器單元晶體管，除了需要讀取的單元行，將相關(guān)NAND串中的行的字線的電壓提升到一相對較高的電壓值。在一編程期間，將相關(guān)NAND串的選定行的字線的電壓提升到比相關(guān)NAND串的非選定行的字線的電壓高一些的電壓值。同樣，為了執(zhí)行所需的讀取或編程功能，適當(dāng)偏置位于單元的選定列的串的端部的選擇晶體管，并將適當(dāng)?shù)碾妷杭拥剿鼈兊慕K端。可將相同的處理過程應(yīng)用于帶有電介質(zhì)存儲媒體的存儲器單元的NAND陣列，如圖22-24的陣列。
如前面的其它實(shí)施例所描述的那樣，存儲在存儲器單元的電介質(zhì)層中的電荷影響該單元的閾值電壓。例如，存儲在電介質(zhì)條246的區(qū)域265中的電荷的級別建立了由該區(qū)域、相鄰的源極與漏極261和262、形成單元溝道的源極與漏極之間的襯底的一部分和設(shè)置在溝道上的字線242的一部分形成的存儲器單元晶體管的閾值電壓級別?？梢杂脙蓚€狀態(tài)或多于兩個狀態(tài)的多個狀態(tài)操作每一個存儲器單元電荷存儲區(qū)域，正如前面的其它實(shí)施例所述。
圖22-23闡釋的一個形成NAND結(jié)構(gòu)的工藝包括首先形成一電荷存儲電介質(zhì)材料層，如在將陣列占用的襯底的整個區(qū)域上形成ONO層。在該ONO層的頂面上形成一個氮化硅材料的掩模，用來定義平行，在襯底中形成用于分離相鄰的NAND串延伸的槽。然后穿過掩模的開口用一蝕刻步驟除去該電介質(zhì)層，并在襯底中形成在槽。然后在該結(jié)構(gòu)上沉積氧化硅以填充槽和該掩模的開口。去除多余的氧化物，接下來去除氮化硅掩模材料。結(jié)果就得到如圖23A和23B所示的不帶有字線(WL)的結(jié)構(gòu)。然后形成字線，字線是這樣形成的至少在陣列區(qū)域上沉積一摻雜多晶硅材料層，然后為了留下如圖23A和23B所示的字線通過另一掩模蝕刻掉材料的多個部分。穿過電荷存儲電介質(zhì)層將離子注入到厚的分離電介質(zhì)層和字線之間的保持暴露的襯底的多個區(qū)域，因此形成了源極與漏極區(qū)域。
圖25A、25B和25C闡釋了另一個稍微不同的NAND電介質(zhì)存儲陣列的工藝。這些圖示出了沿著俯視圖22的剖面VII-VII的結(jié)構(gòu)的形成情況。相應(yīng)于圖25A-25C的元件的附圖標(biāo)記與圖22-23B的相應(yīng)的元件的相同，只是加上了雙撇號(”)。
在圖25A所闡釋的第一組處理步驟中，通常是在襯底表面257”上長出一薄的二氧化硅層196之后，在襯底的表面257”上沉積一氮化硅層。然后在氮化物層上形成一在y方向上(圖22)延伸的帶有開口的掩模，并穿過該掩模蝕刻掉該氮化物層以留下在y方向上延伸和在x方向上間隔開的氮化物條291-295。然后在用作一掩模的氮化物條之間的間隔中蝕刻掉襯底，因此在襯底中形成分離的槽。然后通過在該結(jié)構(gòu)上沉積一厚的氧化物層，然后將其去除留下填充襯底槽和在襯底表面上稍微延伸的部分251”、252”、253”和254”，實(shí)現(xiàn)了用二氧化硅填充那些槽。
圖25C示出了下一組步驟。通過選擇的蝕刻去除氮化物291-295，留下它們之間的槽氧化物和并最大可能地不影響它們下面的襯底。然后在整個存儲器單元陣列區(qū)域上形成一電荷存儲電介質(zhì)層297，如ONO層，覆蓋暴露的襯底表面區(qū)域和在襯底表面上延伸分離電介質(zhì)層的各個部分。然后形成字線，字線是這樣形成的在整個區(qū)域上沉積一攙雜多晶硅材料層，在多晶硅的頂面上形成一個在x方向上延伸、在y方向上間隔開的帶有開口的掩模，然后穿過該掩模開口去除多晶硅。這樣就留下了延伸穿過該結(jié)構(gòu)的字線，包括圖25C的字線242”。然后可穿過字線和分離氧化物之間的用作一注入掩模的電荷存儲電介質(zhì)層297注入襯底的源極與漏極區(qū)域(未在圖25A-25C中示出)。
能注意到，得到的圖25C的結(jié)構(gòu)的電荷存儲電介質(zhì)層297在整個陣列區(qū)域上延伸，而圖23A和23B的結(jié)構(gòu)將這個電介質(zhì)層限制成位于厚的分離電介質(zhì)層之間的條。在另一情況下，在需要存儲電荷的NAND存儲晶體管的溝道上提供一電荷存儲電介質(zhì)層。
還在圖26A-26D中示出了另一個形成一稍微有點(diǎn)不同的NAND陣列的工藝。圖26A-26C示出了沿著俯視圖22的剖面這些圖示出了沿著圖22的俯視圖的剖面VII-VII的結(jié)構(gòu)的形成情況，而圖26D示出了沿著垂交剖面VIII-VIII的圖26C的中間結(jié)構(gòu)。圖26A-26D的工藝上的原理上的區(qū)別是形成一個帶有多晶硅條的襯底蝕刻掩模而代替氮化物，然后保留那些條的在存儲單元的區(qū)域中的部分，將其作為字線的部分。另外，得到的電荷存儲電介質(zhì)層在整個存儲器單元陣列上不是連續(xù)的。相應(yīng)于圖22-25C的元件的附圖標(biāo)記與圖26A-26D的相應(yīng)的元件的相同，只是加上了雙撇號(”)。
在圖26A所闡釋的第一組處理步驟中，在硅襯底表面257上形成一電荷捕獲電介質(zhì)層469，如ONO。然后在存儲器單元陣列上的電介質(zhì)層469上沉積一攙雜多晶硅層。接下來，在多晶硅上沉積一氮化硅層。然后形成一y方向(圖22)上延伸的掩模，以在氮化物和多晶硅層中蝕刻出在開口。然后執(zhí)行該蝕刻。如圖26A所示，這樣留下了頂部帶有氮化物477的多晶硅條471-475，它們在y方向上延伸和在x方向上間隔開。
如圖26B所示，下一個步驟是蝕刻電介質(zhì)層469和位于用作一掩模的多晶硅/氮化物條之間的間隔中的襯底257，因此在該襯底中形成了分離的槽。然后用穿過在多晶硅/氮化物之間的間隔和在它們上面沉積一延伸進(jìn)槽的厚氧化物層來用氧化硅填充這些槽。然后用CMP去除這個氧化物層直到氮化物層477，因此留下了填充襯底槽的和直到剩余氮化物477頂部的氧化物部分251、252、253和254。
圖26C闡釋了下一組步驟。首先通過一選擇的蝕刻去除氮化物477，留下暴露的多晶硅條417-475的頂部。然后在該陣列結(jié)構(gòu)上沉積第二層摻雜多晶硅，使暴露的多晶硅條471-475的頂面與升高的超過多晶硅條的氧化物條251-254的各個部分直接聯(lián)系起來。通過蝕刻掉這個多晶硅層形成在x方向上延伸和在y方向上間隔開的條481-484，結(jié)果就形成了字線241-244，最好如圖26D所示。這個蝕刻步驟也去除條481-484之間的間隔中的多晶硅條471-475的各個部分，然后留下這些條的分離部分417’-474’，這些條的分離部分是用來自第二多晶硅層的伏在這些分離部分上的條481-482連接起來的。然后穿過字線241-242之間的間隔中的電荷存儲電介質(zhì)層將源極與漏極區(qū)域，如區(qū)域261-263(圖26D)，注入襯底257。
第五存儲器單元的實(shí)施例在圖27-28中闡釋了另一個NAND陣列。這個第五實(shí)施例的結(jié)構(gòu)與第四實(shí)施例的區(qū)別主要在于消除了字線之間的沿著NAND存儲器陣列串的源極與漏極擴(kuò)散區(qū)域，并在那些位置增加了另一組字線。采用具有相同最小元件尺寸的工藝，這樣就近乎雙倍地增加了沿著相同長度的NAND串的獨(dú)立編址的電介質(zhì)電荷儲存區(qū)域的數(shù)目，其在y方向穿過該陣列。字線的數(shù)目，及因此而產(chǎn)生的位于單獨(dú)NAND串中的獨(dú)立的可編程的電介質(zhì)電荷存區(qū)域器的數(shù)據(jù)就大于了2，并且還可以是8，16，32或更大，但是在大約一半傳統(tǒng)NAND串的長度上就有相同數(shù)目的電荷存儲區(qū)域。
圖27是第五實(shí)施例陣列的一小部分的俯視圖，并且圖28示出了穿過其存儲器單元串的一串和位于此串的每一端的選擇晶體管的剖面圖。在具有一表面303的半導(dǎo)體襯底301上形成該陣列。大量的電荷存儲電介質(zhì)條305-309在y方向上延伸穿過該陣列，并在x方向上間隔開，該電荷存儲電介質(zhì)條305-309位于在y方向上延伸的深的氧化物分離區(qū)域311-314之間。分離區(qū)域311-314可以基本上與第四的實(shí)施例的區(qū)域251-254(圖23A)和251”-254”(圖25C)區(qū)域相同。在氧化物分離區(qū)域之間的電荷存儲電介質(zhì)條可以物理在x方向上分離開，與第四實(shí)施例的圖23中的類似，或者可以是在氧化物分離區(qū)域上延伸的一連續(xù)電介質(zhì)層的一部分，如圖25C所示。一剖面穿過圖27，盡管沒有特別示出，可以基本上與那兩圖的一個相同。第四和第五實(shí)施例的這些特征是相同的。
然而，兩者之間的區(qū)別主要是字線317-323的結(jié)構(gòu)，如前面一樣在x方向上延伸，但在y方向上壓緊，用一它們之間的合適的電介質(zhì)材料彼此緊靠著相鄰。字線沒有與上面的第四實(shí)施例一樣，用存儲器單元的源極與漏極區(qū)域間隔開。真正地，將字線彼此挨著在y方向上設(shè)置，就不需要源極與漏極區(qū)域了。在第四實(shí)施例中沒有將這些區(qū)域直接連接到一外部電壓，但實(shí)際上提供了一沿著電荷存儲元件之間的每一NAND串的導(dǎo)電路徑。在它們之下的字線和電荷存儲區(qū)域一起控制在它們之下的襯底溝道的導(dǎo)通。在這個第五實(shí)施例中取代源極與漏極區(qū)域而增加了字線，就引起了位于它們之下的字線和電荷存儲區(qū)域控制襯底溝道的導(dǎo)通，而在上述第四實(shí)施例中這個地方是源極與漏極區(qū)域。并且沿著電介質(zhì)條的電荷存儲區(qū)域的密度成雙倍地增加，如在圖27-28的一NAND條中的電荷存儲區(qū)域327-333所示。
參照圖28，一存儲器單元串的外部連接包括將位于串的相對兩端的源極與漏極擴(kuò)散區(qū)域341和343分別連接到一全局位線(未示出)和一公共電壓，如各個端子345和347接地。通過將電壓GC0與GC1加到位于該串的相對兩端的各個控制柵349和351能實(shí)現(xiàn)該連接。將該串端部的控制柵349和351優(yōu)選地設(shè)置成與字線353和355緊密相鄰。
參照圖29A和29B的剖面圖解釋了圖27和28概括性闡釋形成該結(jié)構(gòu)的工藝技術(shù)。起點(diǎn)可以是對在圖23A或23C中的闡釋的第四實(shí)施例的可選的結(jié)構(gòu)之一，但是省略了注入源極與漏極。在該階段，在連續(xù)的電荷存儲電介質(zhì)條305-309上適當(dāng)?shù)卦O(shè)置字線317、319、321與323，但是增加的第一步是從字線之間的襯底表面303上去除電介質(zhì)層，以使可以在整個結(jié)構(gòu)上形成一新的電介質(zhì)層361，優(yōu)選地為ONO。然后層361用作位于字線之下的電荷存儲電介質(zhì)層以在那些增加的字線和已有的字線317、319、321和323之間形成并提供一電介質(zhì)層。
下一步是在電介質(zhì)層361的頂面沉積一攙雜多晶硅層365或其它導(dǎo)電材料，并使其在整個陣列區(qū)域很為一致。然后在其頂面形成一用于蝕刻多晶硅層365的掩模。在制作這個掩模的過程中，首先形成一氧化物或氮化物電介質(zhì)層的平行條367，條367在x方向上延伸，在y方向上間隔開，以覆蓋位于字線317、319、321和323之間的多晶硅層365的幾個部分。優(yōu)選地電介質(zhì)條367是這樣形成的在整個多晶硅層365上沉積一電介質(zhì)層，然后采用位于氧化物層頂面的一光阻掩模來蝕刻掉該層。接下來，沿著條367的邊緣形成一氧化物層的間隔369以窄化它們之間的間隔。形成間隔369的標(biāo)準(zhǔn)方法是在電介質(zhì)條367上沉積另一電介質(zhì)層，然后各向異性地蝕刻掉這個另外一層以留下間隔369。
下一步是穿過掩模367、369蝕刻多晶硅層365，留下在y方向上定位在字線317、319、321和231之間的字線318、320和322，如圖29B所示。然后可去除該電介質(zhì)掩模367、369，如圖所示，但通常不必這樣做。由于用于形成掩模電介質(zhì)層367的光阻掩模在y方向上不需要對準(zhǔn)字線317、319、321和323，所以可將電介質(zhì)條367之間的間隔做的比使用間隔369的工藝的最小光刻分辨尺寸要小。但是甚至偶然發(fā)生光刻掩模有一點(diǎn)沒有對準(zhǔn)，產(chǎn)生的字線318、320和322也能填充字線317、319、321和323每個之間的相鄰間隔，如同用電介質(zhì)層361覆蓋一樣。這是由于獨(dú)立地制作了字線318、320和322，使其在y方向的尺寸比如果保證最佳對準(zhǔn)而填充字線317、319、321和323之間的間隔所需的尺寸要寬。
圖30A和30B闡釋了形成增加的字線的另一可選技術(shù)。在沉積第二摻雜多晶硅層之前采用幾個步驟。用氧化物層條373覆蓋多晶硅字線317、319和321的每一個，其依次用氮化物條375覆蓋。在蝕刻成單獨(dú)字線317、319、321和32 3之前，優(yōu)選地通過用這兩層覆蓋整個第一多晶硅層形成條373和375。然后一起蝕刻這所有三層(多晶硅、氧化物和氮化物)以產(chǎn)生圖30A中多個子線條。然后形成電介質(zhì)層373，如ONO，以與陣列區(qū)域的暴露表面一致。這是在電介質(zhì)層377上沉積第二攙雜多晶硅層317。
將第二多晶硅層317制作的足夠厚以完全填充字線317、319、321和323之間的間隔。然后用一采用氮化物條375作為停止位置的化學(xué)機(jī)械拋光(CMP)來去除多余的多晶硅。這樣就產(chǎn)生了增加的字線318、320和322，如圖30B所示。增加了CMP步驟，可以順次執(zhí)行一蝕刻步驟以保證多晶硅條318、320和322彼此之間完全電分離，這樣能稍微減少這些條的厚度。
采用第四或第五實(shí)施例的存儲器單元陣列的存儲器系統(tǒng)圖31的方框圖闡釋了另一例存儲系統(tǒng)，在其中可以實(shí)現(xiàn)本發(fā)明的多個方面。包括排列在一矩陣中多個存儲單元的存儲器單元陣列由這些元件控制一列控制電路2、一行控制電路3、一c-源極控制電路4與c-p-電位阱控制電路5。該系統(tǒng)特別適用于采用上述第四和第五實(shí)施例的NAND類型的存儲器單元陣列。
將用于讀取存儲在存儲器單元的數(shù)據(jù)的控制電路2連接到存儲器陣列1的位線(BL)，用于在一編程操作期間建立存儲器單元的狀態(tài)，并用于控制位線的電壓級別以促進(jìn)編程或禁止編程。例如，上述的每串NAND存儲器的一端連接到一條位線上，而另一端連接到字線上以給字線提供讀取或編程電壓。這些電壓，結(jié)合由列控制電路2控制的位線電壓級別能平行地讀取或編程沿著字線中的一條的選定的單元。電路2也給在其上形成存儲器單元的p-型區(qū)域提供一擦除電壓。c-源極控制電路4控制一連接到存儲器單元的公用源極線(在圖31中標(biāo)為“c-源極”)。c-p-電位阱控制電路5控制c-p-電位阱的電壓。
列控制電路2讀出存儲在存儲器單元中的數(shù)據(jù)，并通過內(nèi)部I/O線53和一數(shù)據(jù)輸入/輸出緩存6輸出到外部I/O線51。把將要存儲在存儲器單元中的程序數(shù)據(jù)通過外部I/O線51輸入到數(shù)據(jù)輸入/輸出緩存6，并傳輸?shù)搅锌刂齐娐?。外部I/O線51連接到一控制器43。該控制器包括各種類型的寄存器和其它含有一易失性隨機(jī)存取存儲器(RAM)45。
將用于控制該閃存存儲器裝置的命令數(shù)據(jù)通過穿過與控制器43連接的外部控制線57的內(nèi)部控制線55輸入到命令電路7。命令數(shù)據(jù)通知閃存存儲器所需的操作。將輸入命令傳輸?shù)揭豢刂屏锌刂齐娐?、行控制電路3、c-源極控制電路4、c-p-電位阱控制電路5和數(shù)據(jù)輸入/輸出緩存的狀態(tài)機(jī)8。該狀態(tài)機(jī)能輸出閃存存儲器的狀態(tài)數(shù)據(jù)，如READY/BUSY或PASS/FAIL。
控制器43連接到或可連接到一主機(jī)系統(tǒng)(未示出)，如一個人計(jì)算機(jī)、數(shù)碼相機(jī)、或一個人數(shù)字助理。是這個主機(jī)產(chǎn)生命令，如在或從存儲器陣列1中存儲或讀出數(shù)據(jù)，并且分別提供或接收數(shù)據(jù)。該控制器將這些命令轉(zhuǎn)化成能被命令電路7解釋和執(zhí)行的命令信號。該控制器一般也含有一用于存儲正在寫入的或從存儲器陣列中讀出的數(shù)據(jù)。一典型的存儲器系統(tǒng)包括一包括控制器43的集成電路芯片47，和一個或多個集成電路芯片49，該集成電路芯片49每一個都含有一存儲陣列和關(guān)聯(lián)控制、輸入/輸出和狀態(tài)接電路。當(dāng)然，在一或多個集成電路芯片集成系統(tǒng)的存儲器陣列和控制器電路。
可將或者圖21或者圖32的存儲器系統(tǒng)作為主機(jī)系統(tǒng)的一部分，或者可包括在一存儲卡中，該卡可以可取出地插入到一主機(jī)系統(tǒng)地配對插槽中。這樣的卡包括了整個存儲器系統(tǒng)。另一選擇為，可在分離的卡中提供該控制器和存儲器陣列(用外圍電路聯(lián)系)。例如，在序號為5,887,145的美國專利中描述幾個卡實(shí)現(xiàn)的例子，該專利特別地以引用全文的方式并入本文。
其它存儲器單元結(jié)構(gòu)其它采用導(dǎo)電浮動?xùn)诺卮鎯ζ鲉卧嚵械亟Y(jié)構(gòu)類似地可以用電荷捕獲電介質(zhì)材料來代替浮動?xùn)牛缓笥枚?兩個狀態(tài))或多個狀態(tài)(多于兩個狀態(tài))來操作該陣列地每一電荷存儲區(qū)域。例如，上面引用的專利和專利申請中描述的結(jié)構(gòu)在槽中或者設(shè)置了存儲元件或者設(shè)置了源極/漏極區(qū)域，該槽的剖面或者是長方形的或者是V型的。在這些實(shí)施例中，可用電荷捕獲電介質(zhì)材料代替導(dǎo)電的存儲元件。
結(jié)論盡管根據(jù)其中的具體實(shí)施例描述了本發(fā)明的各個方面，可以理解，本發(fā)明的權(quán)利的保護(hù)范圍是落在附屬的全力要求的整個范圍之內(nèi)。
權(quán)利要求
1.在一包括源極與漏極區(qū)域的非易失性存儲器單元中，源極與漏極區(qū)域在穿過半導(dǎo)體襯底表面的第一方向上間隔開并且在第二方向上延伸連接至位線，第一方向與第二方向互相垂直，一種在襯底表面上的電荷捕獲電介質(zhì)的多個相鄰區(qū)域中存儲電荷的方法，電荷捕獲電介質(zhì)的多個相鄰區(qū)域至少位于單獨(dú)存儲器單元的源極與漏極區(qū)域之間的襯底溝道區(qū)域之上，該方法包括在第一控制柵下面的所述多個電荷存儲區(qū)域的第一區(qū)域中存儲電荷，第一控制柵的長度在第二方向上延伸、而其寬度在襯底溝道區(qū)域的第一部分上延伸與所述多個電荷存儲區(qū)域的第一區(qū)域的電荷捕獲電介質(zhì)相接觸；及在第二控制柵下面的所述多個電荷存儲區(qū)域的第二區(qū)域中存儲電荷，其長度在襯底溝道區(qū)域的第二部分上的第一方向上延伸與所述多個電荷存儲區(qū)域的第二區(qū)域的電荷捕獲電介質(zhì)相接觸。
2.根據(jù)權(quán)利要求1所述的方法，另外包括在第三控制柵下面的所述多個電荷存儲區(qū)域的第三區(qū)域中存儲電荷，其長度在第二方向上延伸，而其寬度在襯底溝道區(qū)域的第三部分上延伸與所述多個電荷存儲區(qū)域的第三區(qū)域的電荷捕獲電介質(zhì)相接觸。
3.根據(jù)權(quán)利要求1所述的方法，另外包括其中僅在第一和第二電荷存儲區(qū)域中存儲電荷。
4.根據(jù)權(quán)利要求1-3中任一權(quán)利要求所述的方法，其中在所述多個電荷存儲區(qū)域的至少第一和第二區(qū)域中存儲電荷的過程包括根據(jù)不同的編程機(jī)理對所述多個電荷存儲區(qū)域的第一和第二區(qū)域編程，該不同的編程機(jī)理選自由源極側(cè)注入、熱電荷注入和福勒-諾德海姆隧穿組成的組中。
5.根據(jù)權(quán)利要求1-3中任一權(quán)利要求所述的方法，在所述多個電荷存儲區(qū)域的第一和第二區(qū)域中存儲電荷包括為了在其中存儲多于一位的數(shù)據(jù)，在所述多個電荷存儲區(qū)域的至少單獨(dú)第一和第二區(qū)域中存儲電荷的多于兩個級別的多個級別。
6.一種位于一半導(dǎo)體襯底上的非易失性存儲器單元陣列，包括在穿過襯底的第一方向上間隔開的并第二方向上延伸的源極與漏極區(qū)域，第一方向與第二方向互相垂直，在第二方向的間隔開的位置處在相鄰的源極與漏極區(qū)域之間形成單獨(dú)的存儲器單元溝道；多個第一導(dǎo)電柵線，其長度在第二方向上延伸并且在第一方向上間隔開，至少一個第一導(dǎo)電柵線位于相鄰的源極與漏極區(qū)域之間；多個第二導(dǎo)電柵線，其長度在第一方向上延伸穿過多個第一導(dǎo)電柵線和源極與漏極區(qū)域，并且位于存儲器單元溝道上的第二方向上；位于至少存儲器單元溝道區(qū)域中的襯底的表面上的電荷捕獲電介質(zhì)材料，單獨(dú)的存儲器單元包括位于夾在第一導(dǎo)電柵線與襯底表面之間的電介質(zhì)材料中的第一電荷存儲區(qū)域，和位于夾在第二導(dǎo)電柵線與襯底表面之間的電介質(zhì)材料中的第二電荷存儲區(qū)域；及可連接到至少源極、漏極和第一與第二導(dǎo)電柵線的控制電路，其控制存儲在該陣列的存儲器單元的至少第一與第二電荷存儲區(qū)域中的電荷級別。
7.根據(jù)權(quán)利要求6所述的陣列，其中多個第一導(dǎo)電柵線精確地包括位于相鄰源極與漏極區(qū)域之間的兩個第一導(dǎo)電柵線，單獨(dú)的存儲器單元包括位于夾在兩個第一導(dǎo)電柵線之間的電介質(zhì)材料中的第一和第三電荷存儲區(qū)域，第二電荷存儲區(qū)域夾在第一和第三電荷存儲區(qū)域之間。
8.根據(jù)權(quán)利要求6或7所述的陣列，其中控制電路至少將第一與第二電荷存儲區(qū)域編程為兩個定義的級別，因此在至少第一與第二電荷存儲區(qū)域中存儲多于一位的數(shù)據(jù)。
9.在一非易失性存儲器單元陣列，在夾在至少一導(dǎo)電控制柵與半導(dǎo)體襯底的表面之間的多個電荷捕獲電介質(zhì)的相鄰區(qū)域中存儲表示數(shù)據(jù)的電荷級別的方法，該半導(dǎo)體襯底的表面位于單獨(dú)的存儲器單元的源極與漏極之間，該方法包括用源極側(cè)注入在所述多個電介質(zhì)存儲區(qū)域的第一區(qū)域中存儲電荷，及熱電子注入在所述多個電介質(zhì)存儲區(qū)域的第二區(qū)域中存儲電荷。
10.根據(jù)權(quán)利要求9所述的方法，其中在第一和第二電介質(zhì)區(qū)域的各個區(qū)域中存儲電荷的兩個級別，因此在第一和第二電介質(zhì)區(qū)域的各個區(qū)域中存儲了多于一位的數(shù)據(jù)。
11.在一非易失性存儲器單元陣列，在半導(dǎo)體襯底的上的多個電荷捕獲電介質(zhì)的相鄰區(qū)域中存儲表示數(shù)據(jù)的電荷級別的方法，該半導(dǎo)體襯底的表面位于其源極與漏極之間，該方法包括用至少兩種不同的機(jī)理在所述多個電介質(zhì)存儲區(qū)域的第一區(qū)域中存儲電荷，所述兩種不同的機(jī)理選自選自由源極側(cè)注入、熱電荷注入和福勒-諾德海姆隧穿組成的組中。
12.根據(jù)權(quán)利要求11所述的方法，其中在第一和第二電介質(zhì)區(qū)域的各個區(qū)域中存儲電荷的多于兩個級別的多個級別，因此在第一和第二電介質(zhì)區(qū)域的各個區(qū)域中存儲了多于一位的數(shù)據(jù)。
13.一種用于存儲數(shù)據(jù)的非易失性存儲器系統(tǒng)，包括一存儲器單元陣列，其中各個存儲器單元包括一位于在襯底表面中的其長度方向在源極與漏極區(qū)域之間延伸的溝道；沿著溝道的長度方向分別位于溝道的相鄰第一、第二和第三部分上第一、第二和第三柵，將第一和第三柵設(shè)置成與源極與漏極鄰接，且第二柵位于第一和第三柵之間，及夾在第一、第二與第三柵和襯底表面之間的電荷捕獲電介質(zhì)材料，用于在其中形成第一、第二與第三電荷存儲區(qū)域，一編程器，包括可連接到至少源極與漏極區(qū)域和可連接到第一、第二與第三柵的一電壓源，該電壓源根據(jù)正在編程的數(shù)據(jù)，使電子從襯底通過源極側(cè)注入傳輸進(jìn)入第一與第三區(qū)域，通過福勒-諾德海姆隧穿傳輸進(jìn)入第二存儲區(qū)域以達(dá)到多個級別，及一讀取電路，包括可連接到至少第一、第二與第三柵的電壓源，和一個可連接到源極與漏極區(qū)域中的至少一個的讀出放大器，用于確定存儲在所述至少第一、第二與第三區(qū)域的每一區(qū)域中的電荷的一個級別。
14.根據(jù)權(quán)利要求13所述的存儲器系統(tǒng)，其中該電壓源根據(jù)正在被存儲在每一個這樣區(qū)域中的多于一位的數(shù)據(jù)，使電子傳輸進(jìn)入所述第一、第二與第三存儲區(qū)域的各個區(qū)域，以達(dá)到多于兩個限定的范圍的一個，及其中該讀出電路包括可連接到源極與漏極區(qū)域的至少一個，用于確定存儲在所述第一、第二與第三存儲區(qū)域的每一區(qū)域中的多于兩個限定范圍的多個范圍中的一個中的電荷級別。
15.一非易失性存儲器，包括形成在半導(dǎo)體襯底中的延伸的源極與漏極區(qū)域，其長度方向在穿過襯底的第一方向上延伸，并在第二方向上間隔開，第一方向與第二方向互相垂直，因此在相鄰的源極與漏極之間的襯底中定義了存儲器單元溝道；第一導(dǎo)電控制柵線，其長度在第一方向上延伸，并設(shè)置在第二方向上，兩個控制柵線位于緊靠著的源極與漏極區(qū)域的各個單元溝道上并在單元溝道的中間區(qū)域上間隔開；第二導(dǎo)電控制柵線，其長度在第二方向上延伸，并且在第二方向上間隔開，第二導(dǎo)電控制柵線另外定位在第一控制柵上并在單元溝道的中間區(qū)域上在它們之間延伸；存儲器單元溝道中的位于第一與第二控制柵和襯底表面之間的電介質(zhì)電荷捕獲材料，由此在第一與第二控制柵和襯底表面之間的各個存儲器單元中的電荷捕獲電介質(zhì)材料中形成至少三個電荷存儲區(qū)域；一編程器，包括可連接到至少源極與漏極區(qū)域和可連接到第一與第二控制柵線，獨(dú)立地根據(jù)正在被存儲的數(shù)據(jù)使電荷在襯底與這三個存儲區(qū)域之間傳輸；及一讀取電路，包括可連接到至少第一、第二與第三柵的電壓源，和一個可連接到源極與漏極區(qū)域中的至少一個的讀出放大器，用于確定存儲在三個區(qū)域的每一區(qū)域中的電荷的一個級別。
16.根據(jù)權(quán)利要求15所述的存儲器陣列，該電壓源根據(jù)正在被存儲在每一這樣的區(qū)域中的多于一位的數(shù)據(jù)，使電子傳輸?shù)揭赃_(dá)到多于兩個限定范圍中的一個，并且其中該讀取電路包括可連接到至少源極與漏極區(qū)域的讀出放大器，用于確定存儲在三個存儲區(qū)域中的每一個中的多于兩個限定范圍中的一個中的電荷級別。
17.一種形成在半導(dǎo)體襯底上的非易失性存儲器系統(tǒng)，包括(a)一存儲器陣列，包括多個第一導(dǎo)電字線，其長度在穿過襯底的第一方向延伸，且在第二方向上互相鄰接，第一方向與第二方向互相垂直；和在列中夾在控制字線和襯底的一表面之間的電介質(zhì)電荷捕獲材料；因此于其中在各個列中在列的兩端之間提供了多個串接的存儲晶體管；(b)陣列的外圍電路，包括一編程電路，包括可連接到字線、可連接到存儲晶體管列中的至少一個的端子與可連接到襯底的一個電壓源，以使電子傳輸?shù)诫娊橘|(zhì)電荷捕獲材料的已編址的區(qū)域；及一讀取電路，包括可連接到至少字線的電壓源，和至少一個可連接到至少一已編址晶體管列的端子的讀出放大器，用于確定一個參數(shù)，該參數(shù)關(guān)于存儲在至少一個已編址列中的所述電介質(zhì)區(qū)域中的一個已編址區(qū)域中的電荷級別。
18.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中該陣列另外包括多個沿著列的形成在相鄰字線之間的襯底中的分離的源極與漏極區(qū)域。
19.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中在第二方向上將字線彼緊密相鄰地設(shè)置，一層電介質(zhì)處于它們之間。
20.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中在第二方向上將字線彼緊密相鄰地設(shè)置，在它們之間沒有襯底源極與漏極區(qū)域。
21.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中在一電介質(zhì)電荷捕獲材料層中提供各個列的電介質(zhì)區(qū)域，該電介質(zhì)電荷捕獲材料層形成于在第二方向上沿著列的長度方向延伸的條中。
22.根據(jù)權(quán)利要求21所述的存儲器系統(tǒng)，另外包括在電介質(zhì)電荷捕獲材料的連續(xù)條之間，分離電介質(zhì)的長度在第一方向上延伸，在第二方向上間隔開。
23.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中通過將電荷傳輸進(jìn)已編址的電介質(zhì)電荷捕獲材料的各個區(qū)域，使它們的存儲單元編程進(jìn)相應(yīng)于正在被編程的數(shù)據(jù)的多于兩個閾值級別的一個，來表征該編程電路，并且其中通過一個關(guān)于所述電介質(zhì)區(qū)域的已編址的一個的已編程的多于兩個閾值級別的參數(shù)來表征該讀取電路。
24.根據(jù)權(quán)利要求17所述的存儲器系統(tǒng)，其中各個列中的多個串聯(lián)的存儲晶體管的數(shù)目是8或者更多。
25.一種在半導(dǎo)體襯底上形成的帶有一NAND結(jié)構(gòu)的非易失性存儲器單元陣列，其中各個存儲器單元的電荷存儲元件由夾在一導(dǎo)電字線與存儲晶體管的溝道區(qū)域之間的電介質(zhì)電荷捕獲材料組成。
26.一種非易失性存儲器單元陣列，包括形成在半導(dǎo)體襯底表面上的多個多串串聯(lián)存儲器單元，它們的端部可連接到全局位線，其中這些串在穿過襯底的第一方向上延伸，該陣列包括8個或多個其長度穿過這些串的第二方向上延伸、且在第一方向上彼此緊密相鄰的字線，在這些字線之間有一電介質(zhì)層，第一方向與第二方向彼此互相垂直，并且其中一電荷存儲電介質(zhì)層夾在字線與襯底表面之間的這些串中，其中各個串有8個或更多個形成在沿著該存儲器單元串形成的電介質(zhì)電荷存儲區(qū)域，在它們之間沒有源極與漏極區(qū)域。
27.一種形成一非易失性存儲器單元陣列的方法，包括在半導(dǎo)體襯底表面的一區(qū)域上形成一電荷捕獲電介質(zhì)層；在該電荷捕獲電介質(zhì)層上沉積一導(dǎo)電材料層；將該導(dǎo)電材料分離成延伸的控制柵，其具有在穿過該陣列的一方向的寬度，其寬度比一正在被使用的工藝的一最小可分辨元件的尺寸要小，該工藝為在該導(dǎo)電材料層形成材料條，其寬度方向具有根據(jù)該工藝的最小可分辨元件的所述一個方向的寬度；然后沿著該條的側(cè)壁形成間隔，該該間隔在所述一方向上的寬度小于該工藝的最小可分辨元件；然后利用該間隔定義該控制柵的寬度是所述穿過該陣列的一方向。
28.根據(jù)權(quán)利要求27所述的方法，另外包括將該電荷捕獲電介質(zhì)層分離成其長度在所述一方向上的條。
29.一種形成一非易失性存儲器單元陣列的方法，包括在半導(dǎo)體襯底表面的一區(qū)域上形成一電荷捕獲電介質(zhì)層；在該電荷捕獲電介質(zhì)層上沉積第一層導(dǎo)電材料；在第一層導(dǎo)電材料上形成第一類電介質(zhì)材料條，條的長度在穿襯底的一方向上延伸，并在第二方向上間隔開，第一方向與第二方向互相垂直；用在第二方向上的間隔之間留下間隔的方式沿著第一類電介質(zhì)材料的條的側(cè)壁形成第二類電介質(zhì)材料的間隔；穿過所述間隔蝕刻掉第一層導(dǎo)電材料層以在第一層導(dǎo)電材料層中形成槽；然后穿過所述槽將離子注入襯底以形成存儲器單元陣列的源極與漏極區(qū)域；然后去除該間隔，由此留下了第一類電介質(zhì)材料的條，在它們之間有間隔；然后在槽和間隔中與在第一類電介質(zhì)材料的條上沉積一填充電介質(zhì)；然后平整該填充電介質(zhì)和第一類電介質(zhì)材料的條；然后去除第一類電介質(zhì)材料，由此穿過第二方向留下了位于填充電介質(zhì)之間的槽；然后穿過該槽去除第一層導(dǎo)電材料層，由此留下了其長度在第一方向上延伸的并且在第二方向上間隔開的第一層導(dǎo)電材料層的條，由此第一層導(dǎo)電材料層的條的在第二方向上的寬度基本等于第二類電介質(zhì)材料的已去除的間隔的在第二方向的寬度。
30根據(jù)權(quán)利要求29所述的方法，另外包括在第一層導(dǎo)電材料的條的至少暴露的側(cè)壁表面的區(qū)域上形成一絕緣層，與所述絕緣層接觸，沉積第二層導(dǎo)電材料，填充第一層導(dǎo)電材料的條之間的槽和間隔；及然后，穿過一掩模去除第二層導(dǎo)電材料，在其中留下在第一方向上延伸的并且在第二方向上間隔開的條。
31.根據(jù)權(quán)利要求29或30所述的方法，另外包括將電子捕獲電介質(zhì)層分離成在第二方向上延伸的并且在第一方向上間隔開的條。
全文摘要
非易失性存儲器單元在存儲器單元的溝道區(qū)域上一電介質(zhì)材料存儲區(qū)域中存儲相應(yīng)于正在被存儲在夾在一控制柵(109，110，111)和半導(dǎo)體襯底表面(101)之間的電介質(zhì)材料存儲區(qū)域的數(shù)據(jù)的電荷級別。用正在被存儲在電介質(zhì)材料的一公用區(qū)域的多于兩個的電荷中的一個提供多于兩個的存儲狀態(tài)。在每一單元中可包括多于一個此種公用區(qū)域的多個區(qū)域。在一形式中，在一單元中提供鄰接源極與漏極擴(kuò)散區(qū)域(103，104，105)的兩個這樣的區(qū)域，也包括位于兩個區(qū)域之間的選擇晶體管。在另一形式中，存儲單元串的NAND陣列在一個夾在字線(110)與半導(dǎo)體襯底(100)之間的電介質(zhì)層區(qū)域中存儲電荷。
文檔編號G11C16/04GK1610976SQ02826596
公開日2005年4月27日 申請日期2002年10月31日 優(yōu)先權(quán)日2001年10月31日
發(fā)明者艾萬亞胡.哈拉里, 喬治.薩馬奇薩, 阮雄, 丹尼爾.C.古特曼 申請人:桑迪士克股份有限公司