專利名稱：存儲(chǔ)系統(tǒng)和存儲(chǔ)卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及這樣一種存儲(chǔ)系統(tǒng)和存儲(chǔ)卡，它們使用多個(gè)非易失性存儲(chǔ)器芯片，諸如具有多個(gè)存儲(chǔ)體的閃速存儲(chǔ)器，并且本發(fā)明還涉及一種在應(yīng)用于存儲(chǔ)卡、諸如多媒體卡時(shí)使用的技術(shù)。
背景技術(shù)：
閃速存儲(chǔ)器可以根據(jù)閾值電壓存儲(chǔ)信息，所述閾值電壓通過(guò)從存儲(chǔ)單元晶體管的浮動(dòng)?xùn)艠O等放出電子或是向其射入電子而改變。在說(shuō)明書中，存儲(chǔ)單元晶體管的閾值電壓為低的狀態(tài)被稱作擦除狀態(tài)，閾值電壓為高的狀態(tài)被稱作寫入狀態(tài)。在根據(jù)寫入數(shù)據(jù)存儲(chǔ)信息的情況下，根據(jù)寫數(shù)據(jù)的邏輯值，在擦除狀態(tài)下向存儲(chǔ)單元晶體管施加高電壓。為了在存儲(chǔ)單元晶體管中獲得所需的閾值電壓，需要相對(duì)比較長(zhǎng)的處理時(shí)間。
有一種傳統(tǒng)的閃速存儲(chǔ)卡，其上安裝有閃速存儲(chǔ)器芯片和存儲(chǔ)控制器，并且使用交叉寫入操作，以表面上實(shí)現(xiàn)高速寫入操作。交叉寫入操作以這種方式執(zhí)行在卡板上安裝多個(gè)閃速存儲(chǔ)器芯片，指示其中一個(gè)閃速存儲(chǔ)器芯片執(zhí)行寫入操作，在這之后，指示另一個(gè)閃速存儲(chǔ)器執(zhí)行寫入操作并且開(kāi)始寫入操作。為了使寫入操作時(shí)間對(duì)操作來(lái)講是不易察覺(jué)的，必須安裝很多閃速存儲(chǔ)器芯片。尤其是，當(dāng)把寫入設(shè)置時(shí)間和將寫入數(shù)據(jù)寫入到由寫入設(shè)置指示的存儲(chǔ)器地址中的寫入操作時(shí)間進(jìn)行比較時(shí)，寫入操作時(shí)間要長(zhǎng)很多，其中寫入設(shè)置時(shí)間是為一個(gè)閃速存儲(chǔ)器芯片提供寫入地址和寫入數(shù)據(jù)、以及給出指令以便執(zhí)行所述寫入操作的時(shí)間。如果連續(xù)地對(duì)其它的閃速存儲(chǔ)器進(jìn)行寫入設(shè)置，以使寫入操作時(shí)間發(fā)生重疊，則可以部分并行地執(zhí)行大部分閃速存儲(chǔ)器芯片的寫入操作，以便使許多閃速存儲(chǔ)器芯片的寫入操作時(shí)間是不易察覺(jué)的。
然而，在傳統(tǒng)的以閃速存儲(chǔ)器為單位執(zhí)行交叉寫入的方法中，必須安裝很多閃速存儲(chǔ)器芯片，以使寫入操作時(shí)間不易察覺(jué)，因此增加了存儲(chǔ)卡的大小和成本。
本發(fā)明的目的是提供一種存儲(chǔ)系統(tǒng)和一種存儲(chǔ)卡，它們能夠?qū)崿F(xiàn)高速寫入，而不用安裝數(shù)目大到會(huì)增加存儲(chǔ)卡的大小或成本的閃速存儲(chǔ)器芯片。
通過(guò)說(shuō)明書和附圖的描述，本發(fā)明的上述及其它目的和新穎性特征將變得更加明顯。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的存儲(chǔ)系統(tǒng)包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)非易失性存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；一個(gè)存儲(chǔ)控制器，該存儲(chǔ)控制器可以分別控制所述非易失性存儲(chǔ)器芯片每一個(gè)的存取。該存儲(chǔ)控制器可以有選擇地指示在所述非易失性存儲(chǔ)器芯片中的多個(gè)存儲(chǔ)體上進(jìn)行同時(shí)寫入操作或交叉寫入操作。
根據(jù)該裝置，在多個(gè)存儲(chǔ)體上的同時(shí)寫入操作或交叉寫入操作可以以具有多個(gè)存儲(chǔ)體的芯片為單位來(lái)執(zhí)行。在同時(shí)寫入操作中，比寫入設(shè)置時(shí)間長(zhǎng)很多的寫入操作可以很好地并行執(zhí)行。在交叉寫入操作中，順序地執(zhí)行寫入設(shè)置之后在一個(gè)存儲(chǔ)體上的寫入操作，并且該寫入操作與在另一個(gè)存儲(chǔ)體上的寫入操作部分地重疊，從而可以并行執(zhí)行操作。因此，可以使構(gòu)成可以執(zhí)行高速寫入操作的存儲(chǔ)系統(tǒng)的非易失性存儲(chǔ)器芯片的數(shù)目相對(duì)較少。
同時(shí)寫入操作例如是，在串行的多個(gè)指定存儲(chǔ)體的寫入操作指令之后，在多個(gè)存儲(chǔ)體上在同一時(shí)序開(kāi)始的寫入操作。交叉寫入操作是在已經(jīng)開(kāi)始的寫入操作期間，為響應(yīng)指定另一個(gè)存儲(chǔ)體的寫入指令，而開(kāi)始一個(gè)新的寫入操作的寫入操作。
作為本發(fā)明中期望的一種方式，存儲(chǔ)控制器可以根據(jù)隨同寫入地址信息和寫數(shù)據(jù)信息一起的一類命令代碼，區(qū)分同時(shí)寫入操作指令和交叉寫入操作指令，并且指示進(jìn)行寫入操作。盡管，通過(guò)寄存器設(shè)置也可以指示進(jìn)行寫入操作，但與這個(gè)情況相比，可以忽略特定的控制方式。給出一條寫入命令以伴隨寫入地址信息和寫數(shù)據(jù)信息一起就足夠了。
作為本發(fā)明的一種更優(yōu)方式，當(dāng)每一個(gè)非易失性存儲(chǔ)器芯片具有一個(gè)芯片選擇端以及其它多個(gè)存取端時(shí)，為了很容易地獲得這樣一種連接方式，在該方式下存儲(chǔ)控制器可以存取多個(gè)非易失性存儲(chǔ)器芯片中的每一個(gè)，存儲(chǔ)控制器具有一個(gè)連接到每一個(gè)非易失性存儲(chǔ)器芯片的芯片選擇端的芯片選擇信號(hào)輸出端，以及多個(gè)共同連接到每一個(gè)非易失性存儲(chǔ)器芯片的存取端的存取信息端。
根據(jù)本發(fā)明另一個(gè)方面的存儲(chǔ)系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)非易失性存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；和一個(gè)存儲(chǔ)控制器，該存儲(chǔ)控制器可以分別控制對(duì)每一個(gè)非易失性存儲(chǔ)器芯片的存取。該存儲(chǔ)控制器可以順序地指示在每一個(gè)非易失性存儲(chǔ)器芯片中的存儲(chǔ)體上進(jìn)行交叉寫入。
該交叉寫入指令例如是，在已經(jīng)開(kāi)始的寫入操作期間，為響應(yīng)指定另一個(gè)存儲(chǔ)體的寫入指令，而開(kāi)始一個(gè)新的寫入操作的寫入操作指令。
根據(jù)該裝置，在多個(gè)存儲(chǔ)體上的交叉寫入操作可以以具有多個(gè)存儲(chǔ)體的芯片為單位來(lái)執(zhí)行。在交叉寫入操作中，順序地執(zhí)行寫入設(shè)置之后在一個(gè)存儲(chǔ)體上的寫入操作，并且該寫入操作與在另一個(gè)存儲(chǔ)體上的寫入操作部分地重疊，從而可以并行地執(zhí)行操作。因此，可以使構(gòu)成可以執(zhí)行高速寫入操作的存儲(chǔ)系統(tǒng)的非易失性存儲(chǔ)器芯片的數(shù)目相對(duì)較少。
根據(jù)本發(fā)明另一個(gè)方面的存儲(chǔ)系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)非易失性存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；和一個(gè)存儲(chǔ)控制器，該存儲(chǔ)控制器可以分別控制對(duì)每一個(gè)非易失性存儲(chǔ)器芯片的存取。所述存儲(chǔ)控制器可以順序地指示在每一個(gè)非易失性存儲(chǔ)器芯片的存儲(chǔ)體上執(zhí)行同時(shí)寫入。
同時(shí)寫入指令例如是，在串行的多個(gè)指定存儲(chǔ)體的寫入操作指令之后，在多個(gè)存儲(chǔ)體上在同一時(shí)序開(kāi)始寫入操作的寫入操作指令。
根據(jù)該裝置，在多個(gè)存儲(chǔ)體上的同時(shí)寫入操作可以以具有多個(gè)存儲(chǔ)體的芯片為單位來(lái)執(zhí)行。在同時(shí)寫入操作中，比寫入設(shè)置時(shí)間長(zhǎng)很多的寫入操作可以很好地被并行執(zhí)行。因此，可以使構(gòu)成可以執(zhí)行高速寫入操作的存儲(chǔ)系統(tǒng)的非易失性存儲(chǔ)器芯片的數(shù)目相對(duì)較少。
根據(jù)本發(fā)明的另一個(gè)方面的存儲(chǔ)系統(tǒng)，包括多個(gè)閃速存儲(chǔ)器芯片，每個(gè)閃速存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；一個(gè)存儲(chǔ)控制器，該存儲(chǔ)控制器可以分別控制對(duì)多個(gè)閃速存儲(chǔ)器芯片每一個(gè)的存??；以及一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器，連接到所述存儲(chǔ)控制器。該靜態(tài)隨機(jī)存取存儲(chǔ)器可以臨時(shí)存儲(chǔ)到閃速存儲(chǔ)器芯片的寫數(shù)據(jù)。該存儲(chǔ)控制器可以選擇順序地在每一個(gè)閃速存儲(chǔ)器中的存儲(chǔ)體上執(zhí)行交叉寫入的指令，或選擇順序地在每一個(gè)閃速存儲(chǔ)器芯片中的存儲(chǔ)體上執(zhí)行同時(shí)寫入的指令。
如果從主系統(tǒng)發(fā)送來(lái)的寫入數(shù)據(jù)的傳輸速度比通過(guò)交叉寫入或同時(shí)寫入將數(shù)據(jù)寫入到閃速存儲(chǔ)器芯片的操作速度更快，則該靜態(tài)隨機(jī)存取存儲(chǔ)器被用作寫入數(shù)據(jù)緩沖器。如果寫入速度比數(shù)據(jù)傳輸速度快時(shí)，則不需要把靜態(tài)隨機(jī)存取存儲(chǔ)器使用作為寫入數(shù)據(jù)緩存。
根據(jù)本發(fā)明的另一個(gè)方面的存儲(chǔ)系統(tǒng)，包括多個(gè)閃速存儲(chǔ)器芯片，每個(gè)所述閃速存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；和一個(gè)存儲(chǔ)控制器，該存儲(chǔ)控制器可以通過(guò)使用一條存取命令，來(lái)控制對(duì)閃速存儲(chǔ)器芯片的存取。該存儲(chǔ)控制器輸出第一命令代碼，在第一命令代碼之后輸出一個(gè)存儲(chǔ)體的地址信息，在存儲(chǔ)體的地址信息之后輸出第二命令代碼，并且在每次輸入第二命令代碼時(shí)，使由地址信息指定的存儲(chǔ)體開(kāi)始存儲(chǔ)器操作。該存儲(chǔ)控制器還輸出第一命令代碼，在第一命令代碼之后輸出一個(gè)存儲(chǔ)體的地址信息，在存儲(chǔ)體的地址信息之后輸出第三命令代碼，在第三命令代碼之后輸出一個(gè)存儲(chǔ)體的地址信息，在存儲(chǔ)體的地址信息之后輸出第二命令代碼，并且響應(yīng)于第二命令代碼的輸入，使由多條地址信息指定的多個(gè)存儲(chǔ)體同時(shí)開(kāi)始存儲(chǔ)器操作，其中該多條地址信息在第一命令代碼和第二命令代碼之間由第三命令代碼分隔。前一操作是交叉寫入操作，后一操作是同時(shí)寫入操作。
第一命令代碼是表示一類寫入操作的命令代碼，第二命令代碼是用于指示寫入操作開(kāi)始的命令代碼，第三命令代碼是表示地址信息跟隨其后的命令代碼。
根據(jù)本發(fā)明的存儲(chǔ)卡，在板卡上具有外部連接端、連接到外部連接端的外部接口電路、連接到外部接口電路的存儲(chǔ)控制器、和多個(gè)閃速存儲(chǔ)器芯片，其中每個(gè)閃速存儲(chǔ)器芯片都接收存儲(chǔ)控制器的存取控制。所述閃速存儲(chǔ)器芯片具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體。存儲(chǔ)控制器可以有選擇地指示在閃速存儲(chǔ)器芯片中的多個(gè)存儲(chǔ)體上進(jìn)行同時(shí)寫入操作或交叉寫入操作。
可以安裝一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器作為寫入數(shù)據(jù)緩沖器。在將本發(fā)明應(yīng)用到多媒體卡等等的情況下，外部連接端包括1位的數(shù)據(jù)輸入/輸出端、1位的命令端、電源電壓端、電路的地電壓端、和時(shí)鐘端。
此外，在存儲(chǔ)卡中，類似于以上方式，在同時(shí)寫入操作中，比寫入設(shè)置時(shí)間長(zhǎng)很多的寫入操作可以很好地并行執(zhí)行。在交叉寫入操作中，順序地執(zhí)行寫入設(shè)置之后在一個(gè)存儲(chǔ)體上的存儲(chǔ)器操作，以便使該寫入操作與另一個(gè)存儲(chǔ)體上的寫入操作部分重疊，從而可以并行地執(zhí)行操作。因此，可以使構(gòu)成可高速寫入處理的存儲(chǔ)卡所需要的非易失性存儲(chǔ)器芯片的數(shù)目相對(duì)較少，降低了存儲(chǔ)卡的成本，并且可以以較高的速度執(zhí)行寫入操作。
根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置，具有一個(gè)存儲(chǔ)控制器和一個(gè)或多個(gè)非易失性存儲(chǔ)器。該存儲(chǔ)控制器向一個(gè)或多個(gè)非易失性存儲(chǔ)器發(fā)出一條寫入指令命令，該命令包括表示將向其中寫入信息的地址的地址信息。非易失性存儲(chǔ)器中的第一非易失性存儲(chǔ)器具有多個(gè)存儲(chǔ)區(qū)，該多個(gè)存儲(chǔ)區(qū)由地址分開(kāi)，并且可以進(jìn)行并行存取。存儲(chǔ)控制器發(fā)出第一寫入指令命令，用于指示將信息寫入到包括在第一非易失性存儲(chǔ)器的第一存儲(chǔ)區(qū)中的地址，并且在第一存儲(chǔ)區(qū)中的寫入操作完成之前，發(fā)出第二寫入指令命令，用于指示將信息寫入到包括在第一非易失性存儲(chǔ)器的第二存儲(chǔ)區(qū)中的地址。
非易失性存儲(chǔ)器例如具有多個(gè)存儲(chǔ)單元，并且通過(guò)根據(jù)由寫入指令命令指示的地址選擇一組存儲(chǔ)單元，執(zhí)行非易失性存儲(chǔ)器的寫入操作，并且根據(jù)將被寫入到每一個(gè)所選存儲(chǔ)單元的信息改變閾值電壓。
非易失性存儲(chǔ)器的寫入操作例如包括第一操作，用于改變存儲(chǔ)單元的閾值電壓；和第二操作，用于確認(rèn)每一個(gè)存儲(chǔ)單元的閾值電壓是否改變?yōu)榕c將被寫入的信息相對(duì)應(yīng)的閾值電壓。如果在第二操作之后至少一個(gè)存儲(chǔ)單元的閾值電壓沒(méi)有改變?yōu)榕c將被寫入的信息相對(duì)應(yīng)的閾值電壓，則執(zhí)行第一操作。
在多個(gè)存儲(chǔ)單元中，例如設(shè)置一個(gè)閾值電壓，該閾值電壓被包括在三個(gè)或更多閾值電壓分布中的對(duì)應(yīng)于將被寫入的信息的閾值電壓分布中。
根據(jù)本發(fā)明的非易失性存儲(chǔ)裝置，具有第一端，用于輸入/輸出數(shù)據(jù)；第二端，用于輸入操作指令命令；以及第三端，用于輸入/輸出數(shù)據(jù)，并且輸入時(shí)鐘，該時(shí)鐘指示輸入操作指令命令的時(shí)序。該非易失性存儲(chǔ)裝置還包括一個(gè)控制單元，用于根據(jù)從第二端輸入的操作指令命令控制操作；以及一個(gè)或多個(gè)非易失性存儲(chǔ)器，根據(jù)控制單元的控制從該一個(gè)或多個(gè)非易失性存儲(chǔ)器中讀出數(shù)據(jù)/向其中存儲(chǔ)數(shù)據(jù)。該非易失性存儲(chǔ)器具有多個(gè)與地址相對(duì)應(yīng)的存儲(chǔ)單元，這多個(gè)存儲(chǔ)單元被分成多組，并且在第一組的數(shù)據(jù)存儲(chǔ)器操作期間，在另一個(gè)組中開(kāi)始數(shù)據(jù)存儲(chǔ)器操作。
例如，控制單元每隔預(yù)定字節(jié)劃分從第一端輸入的數(shù)據(jù)，指示將第一數(shù)據(jù)存儲(chǔ)到第一非易失性存儲(chǔ)器的第一組中，并且指示將第二數(shù)據(jù)存儲(chǔ)到第一非易失性存儲(chǔ)器的第二組中。
如上所述，所述控制單元例如發(fā)出一條存儲(chǔ)指令命令，用于指示對(duì)非易失性存儲(chǔ)器的存儲(chǔ)器操作。該存儲(chǔ)指令命令包括表示該命令是存儲(chǔ)指令命令的第一命令、用于指示將向其中存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元的地址信息、將被存儲(chǔ)的數(shù)據(jù)、以及用于指示存儲(chǔ)器操作開(kāi)始的第二命令。
如上所述，控制單元例如發(fā)出第一命令、第一地址、第一數(shù)據(jù)、第二命令，在這之后，發(fā)出第一命令、第二地址、第二數(shù)據(jù)以及第二命令，其中第一地址指定第一非易失性存儲(chǔ)器的第一組中的一個(gè)存儲(chǔ)單元，第二地址指定第一非易失性存儲(chǔ)器的第二組中的一個(gè)存儲(chǔ)單元。
如上所述，所述控制單元發(fā)出第一命令、第一地址、第一數(shù)據(jù)，在這之后，發(fā)出第一命令、第二地址、第二數(shù)據(jù)以及第二命令，其中第一地址指定第一非易失性存儲(chǔ)器的第一組中的一個(gè)存儲(chǔ)單元，第二地址指定第一非易失性存儲(chǔ)器中的第二組中的一個(gè)存儲(chǔ)單元。
從另一個(gè)觀點(diǎn)看，例如，控制單元每隔預(yù)定字節(jié)劃分從第一端輸入的數(shù)據(jù)，指示將第一數(shù)據(jù)存儲(chǔ)到第一非易失性存儲(chǔ)器的第一組中，并且指示將第二數(shù)據(jù)存儲(chǔ)到第二非易失性存儲(chǔ)器的第一組中。
如上所述，控制單元發(fā)出第一命令、第一地址、第一數(shù)據(jù)、第二命令，在這之后，發(fā)出第一命令、第二地址、第二數(shù)據(jù)以及第二命令，其中第一地址指定第一非易失性存儲(chǔ)器的第一組中的一個(gè)存儲(chǔ)單元，第二地址指定第二非易失性存儲(chǔ)器的第一組中的一個(gè)存儲(chǔ)單元。
如上所述，例如，控制單元發(fā)出第一命令、第一地址、第一數(shù)據(jù)，在這之后，發(fā)出第一命令、第二地址、第二數(shù)據(jù)、以及第二命令，其中第一地址指定第一非易失性存儲(chǔ)器的第一組中的一個(gè)存儲(chǔ)單元，第二地址指定第二非易失性存儲(chǔ)器的第一組中的一個(gè)存儲(chǔ)單元。


圖1是示出了作為根據(jù)本發(fā)明的存儲(chǔ)系統(tǒng)示例的存儲(chǔ)卡的方框圖。
圖2是示出了用于寫入的設(shè)置操作(寫入設(shè)置操作)和存儲(chǔ)器操作(寫入操作)的時(shí)序圖。
圖3是示出了在一個(gè)被選擇進(jìn)行操作的閃速存儲(chǔ)器芯片中一個(gè)接一個(gè)地對(duì)存儲(chǔ)體進(jìn)行操作的單存儲(chǔ)體操作的時(shí)序圖。
圖4是示出了同時(shí)寫入兩個(gè)存儲(chǔ)體的時(shí)序圖。
圖5是示出了交叉寫入操作的時(shí)序圖。
圖6示出了每種寫入操作方式的寫入操作時(shí)序和寫入速度。
圖7示出了當(dāng)N＝2K字節(jié)，Tsetup＝100微秒，和Tprog＝1000微秒時(shí)，在每個(gè)交叉寫入和同時(shí)寫入中，存儲(chǔ)體的數(shù)目和寫入速度之間的關(guān)系。
圖8示出了當(dāng)使用U片單存儲(chǔ)體閃速存儲(chǔ)器芯片時(shí)的寫入操作時(shí)序和寫入操作速度。
圖9示出了當(dāng)使用U片S個(gè)存儲(chǔ)體閃速存儲(chǔ)器芯片時(shí)的同時(shí)寫入操作時(shí)序和寫入速度。
圖10示出了當(dāng)使用U片S個(gè)存儲(chǔ)體閃速存儲(chǔ)器芯片時(shí)的交叉寫入操作時(shí)序和寫入操作速度。
圖11示出了在圖8到圖10中所示的每一個(gè)寫入操作中，當(dāng)寫入速度變成最高時(shí)，芯片的數(shù)目和存儲(chǔ)體的數(shù)目之間的關(guān)系。
圖12是向其應(yīng)用本發(fā)明的多媒體卡的方框圖。
圖13示出了當(dāng)使用一個(gè)芯片中有一個(gè)存儲(chǔ)體的形式時(shí)的寫入操作方式和操作時(shí)序。
圖14示出了當(dāng)使用兩個(gè)芯片中均有一個(gè)存儲(chǔ)體的形式時(shí)的寫入操作方式和操作時(shí)序。
圖15示出了當(dāng)使用同時(shí)寫入一個(gè)芯片中的兩個(gè)存儲(chǔ)體的形式時(shí)的寫入操作方式和操作時(shí)序。
圖16示出了當(dāng)使用同時(shí)寫入兩個(gè)芯片每一個(gè)中的兩個(gè)存儲(chǔ)體的形式時(shí)的寫入操作方式和操作時(shí)序。
圖17示出了當(dāng)使用交叉寫入一個(gè)芯片中的兩個(gè)存儲(chǔ)體的形式時(shí)的寫入操作方式和操作時(shí)序。
圖18示出了當(dāng)使用交叉寫入兩個(gè)芯片每一個(gè)中的兩個(gè)存儲(chǔ)體的形式時(shí)的寫入操作方式和操作時(shí)序。
圖19是一般地顯示了閃速存儲(chǔ)器芯片示例的方框圖。
圖20是一般地顯示了存儲(chǔ)體示例的方框圖。
圖21是示出了非易失性存儲(chǔ)單元的局部結(jié)構(gòu)的圖。
圖22是示出了AND型存儲(chǔ)單元陣列的一部分的電路圖。
圖23是示出了將擦除電壓和寫入電壓施加到一個(gè)存儲(chǔ)單元的狀態(tài)的圖。
圖24是示出了閃速存儲(chǔ)器的命令的圖。
具體實(shí)施例方式
存儲(chǔ)系統(tǒng)圖1顯示了作為根據(jù)本發(fā)明的存儲(chǔ)系統(tǒng)的示例的存儲(chǔ)卡。如圖所示，存儲(chǔ)卡1在卡板2上具有多個(gè)非易失性存儲(chǔ)器芯片，例如，兩個(gè)閃速存儲(chǔ)器芯片CHP1和CHP2，它們每個(gè)都具有多個(gè)可以相互獨(dú)立操作的存儲(chǔ)體，例如兩個(gè)存儲(chǔ)體BNK1和BNK2；存儲(chǔ)控制器5，可以控制對(duì)閃速存儲(chǔ)器芯片CHP1和CHP2中每一個(gè)的存?。灰约办o態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)6，連接到存儲(chǔ)控制器5。靜態(tài)隨機(jī)存取存儲(chǔ)器6可以被用作數(shù)據(jù)緩沖器，用于臨時(shí)存儲(chǔ)到閃速存儲(chǔ)器芯片CHP1和CHP2上的寫入數(shù)據(jù)。存儲(chǔ)控制器5可以有選擇地指示在閃速存儲(chǔ)器芯片CHP1和CHP2的存儲(chǔ)體BNK1和BNK2上進(jìn)行同時(shí)寫入操作或交叉寫入操作。
稍后將詳細(xì)描述閃速存儲(chǔ)器芯片CHP1和CHP2。首先說(shuō)明響應(yīng)同時(shí)寫入操作指令或交叉寫入操作指令的功能。閃速存儲(chǔ)器芯片CHP1和CHP2每個(gè)都具有一個(gè)芯片選擇端/CE、一個(gè)復(fù)位端/RES、一個(gè)寫使能端/WER、一個(gè)輸出使能端/OE、一個(gè)命令數(shù)據(jù)使能端/CDE、一個(gè)串行時(shí)鐘端SC、一個(gè)輸入/輸出端I/O
、和一個(gè)就緒/忙端R/B。該輸入/輸出端I/O
通常用于數(shù)據(jù)輸入/輸出、地址輸入、和命令輸入。從輸入/輸出端I/O
輸入的命令與命令數(shù)據(jù)使能信號(hào)/CDE的變化同步。數(shù)據(jù)輸入/輸出與串行時(shí)鐘SC同步。地址信息與寫使能信號(hào)/WE的變化同步地輸入。
對(duì)在閃速存儲(chǔ)器芯片CHP1上的操作的選擇，由來(lái)自存儲(chǔ)控制器5的芯片選擇信號(hào)/CE0來(lái)指示，并且對(duì)在閃速存儲(chǔ)器芯片CHP2上的操作的選擇，由來(lái)自存儲(chǔ)控制器5的芯片選擇信號(hào)/CE1來(lái)指示。閃速存儲(chǔ)器芯片CHP1和CHP2的其它接口端通常連接到存儲(chǔ)控制器5的相應(yīng)端。
通過(guò)芯片使能信號(hào)/CE0和/CE1選擇的對(duì)閃速芯片CHP1和CHP2的存儲(chǔ)器操作，是由經(jīng)由輸入/輸出端I/O
提供的命令和地址信息指示的，并且必要時(shí)還由寫入數(shù)據(jù)指示。地址信息包括存儲(chǔ)體BNK1或BNK2的指定信息，和被指定存儲(chǔ)體中的存取地址有關(guān)的信息。指示存儲(chǔ)器操作的操作將被稱作設(shè)置操作。因?yàn)樵O(shè)置操作總是需要到外部的接口，因此它必須每個(gè)存儲(chǔ)體串行地進(jìn)行。根據(jù)由設(shè)置操作給出的指令，被選擇進(jìn)行操作的閃速芯片CHP1或CHP2執(zhí)行向/從閃速存儲(chǔ)單元寫入、擦除、或讀取數(shù)據(jù)的存儲(chǔ)器操作?？梢愿鶕?jù)在設(shè)置操作中提供的存取控制信息獨(dú)立地對(duì)每個(gè)存儲(chǔ)體執(zhí)行存儲(chǔ)器操作。因此，可以在存儲(chǔ)體中并行執(zhí)行存儲(chǔ)器操作。
圖2是顯示了用于寫入的設(shè)置操作(寫入設(shè)置操作)和存儲(chǔ)器操作(寫入操作)的時(shí)序圖。在寫入設(shè)置操作中輸入的“10H”表示寫入命令，“SA(1)和SA(2)”表示扇區(qū)地址，“CA(1)和CA(2)”表示列地址，“Din1到DinN”表示寫入數(shù)據(jù)，“40H”表示一個(gè)寫入開(kāi)始命令。
在圖2中，寫入操作的時(shí)間(寫入操作時(shí)間Tprog)比寫入設(shè)置的時(shí)間(寫入設(shè)置時(shí)間Tsetup)長(zhǎng)很多。寫入數(shù)據(jù)Din1到DinN的數(shù)量通常很大，并且寫入設(shè)置時(shí)間Tsetup和與串行時(shí)鐘SC同步輸入的寫入數(shù)據(jù)的數(shù)量成比例。
圖3是在一個(gè)被選擇進(jìn)行操作的閃速存儲(chǔ)器芯片中一個(gè)接一個(gè)地使存儲(chǔ)體進(jìn)行操作的單存儲(chǔ)體操作的時(shí)序圖。寫入數(shù)據(jù)用Din1到DinN表示。在存儲(chǔ)體BNK1和BNK2中每一個(gè)上串行地執(zhí)行寫入操作。
圖4是顯示了兩個(gè)存儲(chǔ)體同時(shí)寫入的時(shí)序圖。輸入命令等需要花費(fèi)大約寫入設(shè)置時(shí)間Tsetup的兩倍之久，但是兩個(gè)存儲(chǔ)體BNK1和BNK2的操作時(shí)間僅是時(shí)間Tprog，是因?yàn)椴僮魇遣⑿袌?zhí)行的。
圖5是交叉寫入操作的時(shí)序圖。在兩個(gè)存儲(chǔ)體同時(shí)寫入的操作中，在響應(yīng)于指定存儲(chǔ)體之一的寫入操作指令而開(kāi)始存儲(chǔ)器操作之前，如果存在指定另一個(gè)存儲(chǔ)體的寫入操作指令，則寫入操作將在兩個(gè)存儲(chǔ)體上并行執(zhí)行。相反，交叉寫入操作是以這種方式執(zhí)行的即使在響應(yīng)于指定存儲(chǔ)體之一的寫入操作指令而執(zhí)行的存儲(chǔ)器操作期間，也可以響應(yīng)于指定另一個(gè)存儲(chǔ)體的寫入操作指令，執(zhí)行存儲(chǔ)器操作。時(shí)間Tx表示從發(fā)出指示開(kāi)始寫入操作的命令代碼“40H”到發(fā)出隨后寫入操作的扇區(qū)地址的時(shí)間。該時(shí)間可以被設(shè)置為基本上等于零。
圖4的寫入設(shè)置操作中的寫入存取命令的命令代碼是“10H”、“41H”、“40H”。圖5的寫入設(shè)置操作中的寫入存取命令的命令代碼是“10H”、“40H”、“40H”。如果圖5中的時(shí)間Tx基本上為零，則圖4中兩個(gè)存儲(chǔ)體并行同時(shí)寫入的寫入設(shè)置操作時(shí)間，和圖5中交叉寫入操作的寫入設(shè)置操作時(shí)間變得基本上彼此相等。簡(jiǎn)而言之，圖4中兩個(gè)存儲(chǔ)體并行同時(shí)寫入操作時(shí)間和圖5中交叉寫入操作時(shí)間最短變?yōu)?Tsetup+Tprog。相反，在圖3的單存儲(chǔ)體操作中，在兩個(gè)存儲(chǔ)體BNK1和BNK2上寫入的最短時(shí)間為2Tsetup+2Tprog。
如上所述，在多個(gè)存儲(chǔ)體上的并行同時(shí)寫入操作或交叉寫入操作，是根據(jù)設(shè)置操作中給出的命令代碼有選擇地指示給閃速存儲(chǔ)器芯片CHP1和CHP2的。因?yàn)椴⑿袑懭牖蚪徊鎸懭氩僮骺梢栽诙鄠€(gè)存儲(chǔ)體3和4上執(zhí)行，所以可以縮短由寫入操作導(dǎo)致的忙狀態(tài)的時(shí)間。簡(jiǎn)而言之，可以以較高的速度執(zhí)行響應(yīng)于來(lái)自存儲(chǔ)控制器5的寫入操作指令而執(zhí)行的處理。
從上述可知，通過(guò)在閃速存儲(chǔ)器芯片中并行寫入或交叉寫入操作，可以以較高的速度執(zhí)行寫入處理。現(xiàn)在將針對(duì)每種寫入操作方式說(shuō)明每個(gè)閃速存儲(chǔ)器芯片的存儲(chǔ)體數(shù)目和寫入速度的關(guān)系。
圖6示出了每種寫入操作方式的寫入操作時(shí)序和寫入速度。在圖6中，寫入操作的寫入單元為N個(gè)字節(jié)。具有一個(gè)存儲(chǔ)體的閃速存儲(chǔ)器芯片的寫入速度可以表示為N/(Tsetup+Tprog)[字節(jié)/秒]。
在具有S個(gè)存儲(chǔ)體的閃速存儲(chǔ)器芯片中的S個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入的情況下，寫入速度可以表示為S·N/(S·Tsetup+Tprog)[字節(jié)/秒]。
在具有S個(gè)存儲(chǔ)體的閃速存儲(chǔ)器芯片中的S個(gè)存儲(chǔ)體上執(zhí)行交叉寫入的情況下，寫入速度根據(jù)(S-1)·Tsetup和Tprog之間的關(guān)系而變化。換句話說(shuō)，寫入速度是根據(jù)在完成對(duì)存儲(chǔ)體BNK 1到BNK S上的設(shè)置操作時(shí)，存儲(chǔ)體BNK1上的寫入操作是否已經(jīng)完成而變化的。當(dāng)(S-1)·Tsetup≥Tprog時(shí)，寫入速度可以表示為N/Tsetup[字節(jié)/秒]。當(dāng)(S-1)·Tsetup＜Tprog時(shí)，寫入速度可以表示為S·N/(Tsetup+Tprog)[字節(jié)/秒]。
圖7示出了當(dāng)N＝2Kbytes，Tsetup＝100μsec，和Tprog＝1000μsec時(shí)，在參考圖6說(shuō)明的交叉寫入和同時(shí)寫入中每個(gè)閃速存儲(chǔ)器的存儲(chǔ)體數(shù)目和寫入速度之間的關(guān)系。在交叉寫入的情況下，當(dāng)存儲(chǔ)體的數(shù)目增加到某一特定值，即使進(jìn)一步提高數(shù)目，寫入操作速度也不會(huì)改變。在同時(shí)寫入的情況下，隨著存儲(chǔ)體數(shù)目的增加，寫入操作速度的增加率會(huì)逐漸地降低。當(dāng)存儲(chǔ)體的數(shù)目相對(duì)較少的時(shí)候，交叉寫入的寫入操作速度和同時(shí)寫入的寫入操作速度基本上相同。
下面將針對(duì)每種寫入操作方式說(shuō)明多個(gè)閃速存儲(chǔ)器芯片中的存儲(chǔ)體數(shù)目和寫入速度之間的關(guān)系。
圖8示出了當(dāng)使用U片單存儲(chǔ)體的閃速存儲(chǔ)器芯片時(shí)的寫入操作時(shí)序和寫入操作速度。該操作方式等效于在一片具有U個(gè)存儲(chǔ)體的閃速存儲(chǔ)器芯片上的交叉寫入操作方式，并且對(duì)應(yīng)于圖6所示的S個(gè)存儲(chǔ)體的交叉寫入操作。當(dāng)(U-1)·Tsetup≥Tprog時(shí)，寫入速度可以表示為N/Tsetup[字節(jié)/秒]。當(dāng)(U-1)·Tsetup＜Tprog時(shí)，寫入速度可以表示為U·N/(Tsetup+Tprog)[字節(jié)/秒]。
圖9示出了使用U片S個(gè)存儲(chǔ)體的閃速存儲(chǔ)器芯片時(shí)的同時(shí)寫入操作時(shí)序和寫入操作速度。該操作方式對(duì)應(yīng)于U次的圖6所示的S個(gè)存儲(chǔ)體同時(shí)寫入操作處理。寫入速度根據(jù)S(U-1)·Tsetup和Tprog之間的關(guān)系而變化。具體地說(shuō)，寫入速度是根據(jù)當(dāng)完成對(duì)所有芯片CHP 1到CHP U的存儲(chǔ)體的設(shè)置操作時(shí)，在一個(gè)芯片CHP1的全部存儲(chǔ)體BNK1到BNKS上的交叉寫入是否已經(jīng)完成來(lái)確定的。當(dāng)S(U-1)·Tsetup≥Tprog時(shí)，寫入速度可以表示為N/Tsetup[字節(jié)/秒]。當(dāng)S(U-1)·Tsetup＜Tprog時(shí)，寫入速度可以表示為S·U·N/(S·Tsetup+Tprog)[字節(jié)/秒]。
圖10示出了當(dāng)使用U片S個(gè)存儲(chǔ)體的閃速存儲(chǔ)器芯片時(shí)的交叉寫入操作時(shí)序和寫入操作速度。該操作方式等效于在具有S·U個(gè)存儲(chǔ)體的一個(gè)閃速存儲(chǔ)器芯片上的交叉寫入操作方式，并且對(duì)應(yīng)于U次的圖6所示的S個(gè)存儲(chǔ)體的交叉寫入操作處理。寫入速度根據(jù)(S·U-1)·Tsetup和Tprog之間的關(guān)系而變化。具體地說(shuō)，寫入速度是根據(jù)當(dāng)完成對(duì)所有芯片CHP 1到CHP U的存儲(chǔ)體的設(shè)置操作時(shí)，在一個(gè)芯片CHP1的一個(gè)存儲(chǔ)體BNK1上的交叉寫入是否已經(jīng)完成來(lái)確定的。當(dāng)(SU-1)·Tsetup≥Tprog時(shí)，寫入速度可以表示為N/TSetup[字節(jié)/秒]。當(dāng)(SU-1)·Tsetup＜Tprog時(shí)，寫入速度可以表示為S·U·N/(Tsetup+Tprog)[字節(jié)/秒]。
在圖8到圖10的寫入操作方式下寫入速度變?yōu)镹/Tsetup[字節(jié)/秒]的情況，即，即使芯片的數(shù)目增加寫入速度也不會(huì)提高的狀態(tài)，表示存儲(chǔ)控制器5可以總是向閃速存儲(chǔ)器芯片發(fā)送設(shè)置數(shù)據(jù)和寫入數(shù)據(jù)。當(dāng)處于即使芯片數(shù)目增加寫入速度也不提高的臨界點(diǎn)時(shí)，芯片的數(shù)目給出了使每種寫入操作方式下的寫入速度達(dá)到最大值的系統(tǒng)面積的最小值，簡(jiǎn)而言之，給出了閃速存儲(chǔ)器芯片數(shù)目的最小值。從這點(diǎn)看，圖11示出了在圖8到圖10所示的每種寫入操作方式中，寫入速度變?yōu)樽畲笾禃r(shí)，芯片數(shù)目和存儲(chǔ)體數(shù)目之間的關(guān)系。在該圖中，條件是Tsetup＝100微秒，Tprog＝1000微秒。從圖11中可以看出，通過(guò)使用具有包括多個(gè)可以相互獨(dú)立操作的存儲(chǔ)體的多存儲(chǔ)體結(jié)構(gòu)的閃速存儲(chǔ)器芯片，在存儲(chǔ)器芯片中執(zhí)行同時(shí)寫入或交叉寫入，可以減少為組成具有高寫入速度的存儲(chǔ)系統(tǒng)所必需的閃速存儲(chǔ)器芯片的數(shù)目。
如上所述，在可選擇的同時(shí)寫入操作中，比寫入設(shè)置時(shí)間長(zhǎng)很多的寫入操作可以很好地在多個(gè)芯片的多個(gè)存儲(chǔ)體上并行執(zhí)行。在可選擇的交叉寫入操作中，在寫入設(shè)置后在多個(gè)芯片的多個(gè)存儲(chǔ)體中的一個(gè)存儲(chǔ)體上的寫入操作，可以順序地執(zhí)行，并且與另一個(gè)存儲(chǔ)體上的寫入操作部分地重疊，從而可以并行地執(zhí)行操作。因此，可以使組成執(zhí)行高速寫入操作的存儲(chǔ)系統(tǒng)的非易失性存儲(chǔ)器芯片的數(shù)量相對(duì)較少。
存儲(chǔ)控制器根據(jù)指示寫入操作的命令代碼的種類，區(qū)分同時(shí)寫入操作指令和交叉寫入操作指令，該命令代碼隨寫入地址信息和寫數(shù)據(jù)信息而來(lái)。作為選擇，所述指令也可以通過(guò)寄存器設(shè)置給出。然而，同寄存器設(shè)置比較起來(lái)，本發(fā)明的方法可以忽略特定控制方式。提供一條寫入命令以便伴隨寫入地址信息和寫數(shù)據(jù)信息一起就足夠了。
多媒體卡中的應(yīng)用圖12說(shuō)明了向其應(yīng)用本發(fā)明的多媒體卡。在標(biāo)準(zhǔn)化組織的規(guī)范中，多媒體卡11的尺寸是24mm×32mm×1.4mm。卡板12具有作為連接端的連接端13a、連接端13b、連接端13c、連接端13d、連接端13e、連接端13f和連接端13g，其中連接端13a用于輸入卡選擇信號(hào)CS，連接端13b用于輸入命令CMD，連接端13c用于輸入時(shí)鐘信號(hào)CLK，連接端13d用于輸入/輸出數(shù)據(jù)DAT，向連接端13e提供電源電壓Vcc，向連接端13f和連接端13g提供地電壓Vss。
卡板12具有接口驅(qū)動(dòng)器14、存儲(chǔ)控制器5、靜態(tài)隨機(jī)存取存儲(chǔ)器6、和閃速存儲(chǔ)器芯片CHP1和CHP2。存儲(chǔ)控制器5具有一個(gè)接口控制單元15和一個(gè)存儲(chǔ)控制單元16。接口控制單元15具有一個(gè)控制邏輯電路，用于主機(jī)接口控制、文件控制和數(shù)據(jù)傳送控制。接口控制單元15通過(guò)接口驅(qū)動(dòng)器14接收從主系統(tǒng)提供的命令、對(duì)命令進(jìn)行解碼，并且向存儲(chǔ)控制單元16給出一條操作指令。存儲(chǔ)控制單元16接收指令，并且控制對(duì)閃速存儲(chǔ)器芯片CHP1和CHP2中的文件數(shù)據(jù)的存取。例如，接口控制單元15臨時(shí)將從外部提供的寫入數(shù)據(jù)存儲(chǔ)到靜態(tài)隨機(jī)存取存儲(chǔ)器中，并且指示存儲(chǔ)控制單元16執(zhí)行對(duì)多個(gè)芯片中的多個(gè)存儲(chǔ)體的同時(shí)寫入，或?qū)Χ鄠€(gè)芯片中的多個(gè)存儲(chǔ)體的交叉寫入。根據(jù)該指令，存儲(chǔ)控制單元16將命令代碼和寫入數(shù)據(jù)提供給閃速存儲(chǔ)器芯片CHP1和CHP2，并且控制在多個(gè)芯片中的多個(gè)存儲(chǔ)體上的同時(shí)寫入，或在多個(gè)芯片中的多個(gè)存儲(chǔ)體上的交叉寫入。
現(xiàn)在將說(shuō)明在多媒體卡11中在各種操作方式下的寫入速度。閃速存儲(chǔ)器芯片CHP1和CHP2的特性被設(shè)置為Tsetup＝100微秒，Tprog＝2000微秒，并且與N相應(yīng)作為寫入單元的扇區(qū)為2K字節(jié)。因?yàn)閿?shù)據(jù)以50納秒(nsec)為周期從主系統(tǒng)串行輸入到數(shù)據(jù)端DAT，所以將2K字節(jié)的寫入數(shù)據(jù)輸入到數(shù)據(jù)端DAT需要大約0.82毫秒(2048×8×50)。
圖13示出了僅使用一個(gè)閃速存儲(chǔ)器芯片中有一個(gè)存儲(chǔ)體的操作方式(在一個(gè)芯片中使用一個(gè)存儲(chǔ)體的方式)的寫入操作時(shí)序。在這種情況下，從主系統(tǒng)到存儲(chǔ)卡的數(shù)據(jù)傳輸速度是0.67M字節(jié)/秒。
圖14示出了使用兩個(gè)閃速存儲(chǔ)器芯片的每一個(gè)中有一個(gè)存儲(chǔ)體的操作方式(在兩個(gè)芯片的每一個(gè)中使用一個(gè)存儲(chǔ)體的方式)的寫入操作時(shí)序。在這種情況下，從主系統(tǒng)到存儲(chǔ)卡的數(shù)據(jù)傳輸速度是1.34M字節(jié)/秒。
圖15示出了在一個(gè)閃速存儲(chǔ)器芯片的兩個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入的操作方式(在一個(gè)芯片中的兩個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入的方式)的寫入操作時(shí)序。在這種情況下，從主系統(tǒng)到存儲(chǔ)卡的數(shù)據(jù)傳輸速度是1.04M字節(jié)/秒。
圖16示出了在兩個(gè)閃速存儲(chǔ)器的每一個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入的操作方式(在兩個(gè)芯片的每一個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入的方式)的寫入操作時(shí)序。在這種情況下，從主系統(tǒng)到存儲(chǔ)卡的數(shù)據(jù)傳輸速度是2.08M字節(jié)/秒。
圖17示出了在一個(gè)存儲(chǔ)器芯片中的兩個(gè)存儲(chǔ)體上執(zhí)行的交叉寫入的操作方式(在一個(gè)芯片中的兩個(gè)存儲(chǔ)體上執(zhí)行交叉寫入的方式)的寫入操作時(shí)序。在這種情況下，從主系統(tǒng)到存儲(chǔ)卡的數(shù)據(jù)傳輸速度是1.24M字節(jié)/秒。
圖18示出了在兩個(gè)閃速存儲(chǔ)器芯片的每個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行的交叉寫入的操作方式(在兩個(gè)存儲(chǔ)體的每個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行交叉寫入的方式)的寫入操作時(shí)序。在這種情況下，從主系統(tǒng)到存儲(chǔ)卡的數(shù)據(jù)傳輸速度是2.38M字節(jié)/秒。
從圖13到圖18中的操作方式的操作速度的結(jié)果中可以看出，在使用下列兩種操作方式的情況下，即，如圖16所示的在兩個(gè)存儲(chǔ)體的每個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入的操作方式，和在兩個(gè)芯片的每個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行交叉寫入的操作方式，可以使主系統(tǒng)端的數(shù)據(jù)傳輸速度相對(duì)較高。使用如圖16所示的在兩個(gè)芯片的每個(gè)中的兩個(gè)存儲(chǔ)體上同時(shí)寫入的操作方式，是圖9中在多個(gè)芯片的每個(gè)中的S個(gè)存儲(chǔ)體上同時(shí)寫入的一種方式。圖18所示的在兩個(gè)芯片的每個(gè)中的兩個(gè)存儲(chǔ)體上執(zhí)行交叉寫入的操作方式，是圖10中S個(gè)存儲(chǔ)體交叉寫入的一種方式。因此可以很明顯地看出，通過(guò)使用在多個(gè)芯片中的多個(gè)存儲(chǔ)體上的同時(shí)寫入操作或交叉寫入操作，可以構(gòu)成高速寫入處理的存儲(chǔ)系統(tǒng)。
主系統(tǒng)端可以任意使用同時(shí)寫入或者交叉寫入。在圖18的情況下，雖然在圖18的情況下的處理速度是最高的，但是主系統(tǒng)也必須連續(xù)不斷地發(fā)送寫入命令和寫入數(shù)據(jù)。在圖16的情況下，存儲(chǔ)卡端會(huì)出現(xiàn)少量忙狀態(tài)，而且處理速度也有略微地下降。然而，主系統(tǒng)可以在忙狀態(tài)期間自由執(zhí)行另一個(gè)處理。
閃速存儲(chǔ)器的通用結(jié)構(gòu)圖19作為一個(gè)整體示出了閃速存儲(chǔ)器芯片CHP1的示例。
閃速存儲(chǔ)器芯片CHP1，在一個(gè)由單晶硅等材料制成的半導(dǎo)體板(半導(dǎo)體芯片)22上，具有多個(gè)可以相互獨(dú)立操作的存儲(chǔ)體，例如兩個(gè)存儲(chǔ)體BNK1和BNK2，用于控制兩個(gè)存儲(chǔ)體BNK1和BNK2上的存儲(chǔ)器操作的控制單元25，為存儲(chǔ)體BNK1和BNK2設(shè)置的狀態(tài)寄存器26和狀態(tài)寄存器27，作為到外部的接口的接口控制單元28，分別分配給存儲(chǔ)體BNK1和BNK2的修復(fù)電路29和30，地址緩沖器31，地址計(jì)數(shù)器32，和內(nèi)部電源電路33?？刂茊卧?5包括命令解碼器40、具有CPU(中央處理器)和操作程序存儲(chǔ)器(PGM)的處理器(也被簡(jiǎn)單地描述為CPU)41、以及數(shù)據(jù)輸入/輸出控制單元42。
閃速存儲(chǔ)器芯片CHP1的輸入/輸出端I/O[7:0]通常用于地址輸入、數(shù)據(jù)輸入/輸出、和命令輸入。從輸入/輸出端I/O[7:0]輸入的X地址信號(hào)通過(guò)接口控制單元28提供給X地址緩沖器31，輸入的Y地址信號(hào)通過(guò)接口控制單元28被預(yù)設(shè)在Y地址計(jì)數(shù)器32中。從輸入/輸出端I/O[7:0]輸入的命令通過(guò)接口控制單元28提供給命令解碼器40。將要從輸入/輸出端I/O[7:0]提供給存儲(chǔ)體BNK1和BNK2的寫入數(shù)據(jù)，通過(guò)接口控制單元28提供給數(shù)據(jù)輸入/輸出控制電路42。來(lái)自存儲(chǔ)體BNK1和BNK2的讀出數(shù)據(jù)，通過(guò)接口控制單元28，從數(shù)據(jù)輸入/輸出控制電路42提供到輸入/輸出端I/O[7:0]。為了方便起見(jiàn)，輸入/輸出到輸入/輸出端I/O[7:0]的信號(hào)也被稱作信號(hào)I/O[7:0]。
接口控制單元28將輸出如下信號(hào)作為存取控制信號(hào)芯片使能信號(hào)/CE、輸出使能信號(hào)/OE、寫使能信號(hào)/WE、串行時(shí)鐘信號(hào)SC、復(fù)位信號(hào)/RES、命令使能信號(hào)/CDE。信號(hào)名稱前面的符號(hào)″/″表示該信號(hào)的使能電壓為低。接口控制單元28根據(jù)每一個(gè)信號(hào)的狀態(tài)控制到外部的信號(hào)接口功能等等。
存儲(chǔ)體BNK1和BNK2每一個(gè)都具有很多能夠重寫所存儲(chǔ)信息的非易失性存儲(chǔ)單元。非易失性存儲(chǔ)單元的一部分是用其替換故障存儲(chǔ)單元的修復(fù)(冗余)存儲(chǔ)單元。修復(fù)電路29和30每一個(gè)都具有一個(gè)程序電路(未示出)，該程序電路能夠?qū)⒈恍迯?fù)存儲(chǔ)單元代替的故障存儲(chǔ)單元的地址進(jìn)行編程，并且修復(fù)電路29和30每一個(gè)都還具有一個(gè)地址轉(zhuǎn)換器(未示出)，用于確定將被修復(fù)的已編程地址是否被指定為存取地址。從地址緩沖器31中輸出用于從存儲(chǔ)體BNK1和BNK2中選擇一個(gè)非易失性存儲(chǔ)單元的X地址信號(hào)，并且從地址計(jì)數(shù)器32中輸出用于從存儲(chǔ)體BNK1和BNK2中選擇一個(gè)非易失性存儲(chǔ)單元的Y地址信號(hào)。將X地址信號(hào)和Y地址信號(hào)提供給修復(fù)電路29和30。如果該信號(hào)表示一個(gè)將被修復(fù)的非易失性存儲(chǔ)單元的地址，則該地址被替換。如果該信號(hào)不表示將被修復(fù)的非易失性存儲(chǔ)單元的地址，則該信號(hào)被傳送并且提供給存儲(chǔ)體BNK1和BNK2。
雖不構(gòu)成限制，但是如圖20所示，存儲(chǔ)體BNK1和BNK2每一個(gè)都包括一個(gè)存儲(chǔ)單元陣列50、一個(gè)X地址解碼器51、一個(gè)Y地址解碼器52、一個(gè)Y開(kāi)關(guān)電路53、一個(gè)讀出鎖存電路54和一個(gè)數(shù)據(jù)鎖存電路55。存儲(chǔ)單元陣列50具有很多電可擦可編程的非易失性存儲(chǔ)單元。例如，如圖21所示，一個(gè)非易失性存儲(chǔ)單元MC具有在半導(dǎo)體襯底或存儲(chǔ)阱SUB中形成的源極S和漏極D，通過(guò)氧化膜在一個(gè)溝道區(qū)上面形成的浮動(dòng)?xùn)艠OFG，和通過(guò)中間層絕緣薄膜與浮柵FG重疊的控制柵CG。在存儲(chǔ)單元陣列50中，在如圖22所示的AND型陣列的情形中，示意性顯示的子位線SBL通過(guò)一個(gè)選擇MOS晶體管M1連接到主位線MBL，非易失性存儲(chǔ)單元MC的漏極耦合到子位線SBL。共用子位線SBL的非易失性存儲(chǔ)單元MC的源極通過(guò)第二選擇MOS晶體管M2共同連接到源線SL。以行方向?yàn)閱挝挥晌痪€控制線SDi控制第一選擇MOS晶體管M1的切換，以行方向?yàn)閱挝挥稍淳€控制線SSi控制第二選擇MOS晶體管M2的切換。
圖20中的X地址解碼器51對(duì)X地址信號(hào)進(jìn)行解碼，并且根據(jù)指定的存儲(chǔ)器操作來(lái)選擇字線WL、位線控制線SDi和源線控制線SSi。Y地址解碼器52對(duì)從地址計(jì)數(shù)器32輸出的Y地址信號(hào)進(jìn)行解碼，并且產(chǎn)生用于位線選擇的Y開(kāi)關(guān)電路53的切換控制信號(hào)。數(shù)據(jù)鎖存電路55具有數(shù)據(jù)緩沖器的功能，用于以字節(jié)為單位臨時(shí)保持從外部輸入的寫入數(shù)據(jù)。讀出鎖存電路54讀出和鎖存從非易失性存儲(chǔ)單元讀取的存儲(chǔ)信息，并且保持從數(shù)據(jù)鎖存電路55給出的用于寫入操作的寫入控制數(shù)據(jù)。
如圖23所示，存儲(chǔ)單元中的數(shù)據(jù)以字線為單位(即，以扇區(qū)為單位)一起被擦除。向選擇的字線施加-17V電壓，向未被選擇的字線施加0V電壓，向源線施加0V電壓。
如圖23所示，為了將數(shù)據(jù)寫到存儲(chǔ)單元中，向?qū)戇x擇字線施加17V電壓，向?qū)戇x擇位線施加0V電壓，向未被選擇的位線施加6V電壓。當(dāng)寫入高電壓施加的時(shí)間增加時(shí)，存儲(chǔ)單元的閾值電壓也上升了。向位線施加0V還是6V電壓，由將被讀出鎖存電路鎖存的寫入控制信息的邏輯值決定。
雖然不構(gòu)成限制，但是存儲(chǔ)單元上執(zhí)行的讀出操作以這種方式進(jìn)行向讀選擇字線施加3.2V電壓，源線連接到電路的地電壓，經(jīng)由讀出鎖存電路向位線施加1.0V電壓，并根據(jù)位線電勢(shì)的變化讀取存儲(chǔ)信息，所述位線電勢(shì)的變化基于是否存在與存儲(chǔ)單元的閾值電壓一致的從位線流到源線的電流。
通過(guò)Y地址解碼器52選擇的位線連接到數(shù)據(jù)輸入/輸出控制電路42。數(shù)據(jù)輸入/輸出控制電路42和輸入/輸出端I/O[7:0]之間的連接通過(guò)接口控制單元28進(jìn)行控制。
圖19中的內(nèi)部電源電路33產(chǎn)生用于寫入、擦除、驗(yàn)證、讀取等等的各種操作的電源，并且將它們提供給存儲(chǔ)體BNK1和BNK2。
命令解碼器40和CPU 41控制整個(gè)存儲(chǔ)器操作，諸如根據(jù)從接口控制單元28提供的存取命令(也簡(jiǎn)單地稱作命令)在使用多個(gè)芯片的多個(gè)存儲(chǔ)體上同時(shí)寫入，和在使用多個(gè)芯片的多個(gè)存儲(chǔ)體上交叉寫入。
雖然不構(gòu)成限制，但該命令包括為執(zhí)行預(yù)定格式的命令所需的一個(gè)或多個(gè)命令代碼、地址信息和數(shù)據(jù)信息。將包括在一條命令中的諸如寫入數(shù)據(jù)的數(shù)據(jù)信息提供給數(shù)據(jù)輸入/輸出控制電路42。包括在該命令中的地址信息被提供給地址緩沖器31，并且必要時(shí)，還提供給如上所述的地址計(jì)數(shù)器32。存儲(chǔ)體BNK1和BNK2被映射到不同的存儲(chǔ)器地址，并且提供給地址緩沖器31的X地址信號(hào)被認(rèn)為是一個(gè)扇區(qū)地址，用于指定一個(gè)扇區(qū)區(qū)域，這些扇區(qū)區(qū)域以例如2048位為一個(gè)單元。尤其是，作為X地址信號(hào)一部分的信息，例如，最高地址位Am被認(rèn)為是存儲(chǔ)體指定信息，用于指示將要進(jìn)行存儲(chǔ)器操作的存儲(chǔ)體，并且將該地址位提供給命令解碼器40。命令解碼器40指示CPU41使用由存儲(chǔ)體指定信息指定的存儲(chǔ)體作為存儲(chǔ)器操作的對(duì)象。提供給地址計(jì)數(shù)器32的Y地址信號(hào)在一個(gè)扇區(qū)地址的2048位的數(shù)據(jù)中指定以8位為單位的位置，其中的扇區(qū)地址是由X地址信號(hào)指定的。在存儲(chǔ)器操作的初始狀態(tài)下，地址計(jì)數(shù)器32被重置為初始值“0”。當(dāng)提供Y地址信號(hào)時(shí)，該值用作地址計(jì)數(shù)器32的預(yù)置值。Y地址計(jì)數(shù)器32使用該初始值或預(yù)置值作為起始地址，并且必要時(shí)將順序增加的Y地址信號(hào)順序地輸出到存儲(chǔ)體BNK1和BNK2。
圖19中的命令解碼器40對(duì)包括在命令中的命令代碼進(jìn)行解碼，根據(jù)存儲(chǔ)體指定信息Am確定要進(jìn)行操作的存儲(chǔ)體，并且將解碼的結(jié)果和確定的結(jié)果提供給CPU 41。根據(jù)該結(jié)果，CPU 41將存取控制信號(hào)CNT 1和CNT 2提供給存儲(chǔ)體BNK1和BNK2以便進(jìn)行操作，并且CPU 41控制存儲(chǔ)體BNK1和BNK2的操作。當(dāng)存儲(chǔ)器操作是擦除或?qū)懭氩僮鲿r(shí)，逐步施加一個(gè)高電壓，在每一步中執(zhí)行檢驗(yàn)操作，并且將檢驗(yàn)結(jié)果信息VFY1和VFY2返回給CPU 41。當(dāng)檢驗(yàn)結(jié)果信息VFY1和VFY2表示仍然沒(méi)有達(dá)到需要的閾值電壓狀態(tài)時(shí)，如果時(shí)間沒(méi)有用盡，則CPU 41將通過(guò)存取控制信號(hào)CNT1和CNT2指示在下一步施加高電壓。當(dāng)檢驗(yàn)結(jié)果信息VFY1和VFY2表示即使時(shí)間已到也仍然沒(méi)有達(dá)到需要的閾值電壓狀態(tài)時(shí)，CPU 41通過(guò)失敗/通過(guò)信息FP1和FP2，向狀態(tài)寄存器26和27給出失敗狀態(tài)。命令解碼器40輸出操作方式信息MD1和MD2，該操作方式信息MD1和MD2適用于由在此時(shí)向狀態(tài)寄存器26和27給出的命令所指示的操作。狀態(tài)寄存器26和27通過(guò)操作方式信息MD1和MD2，確定由失敗/通過(guò)信息FP1和FP2通知的“失敗”或“通過(guò)”的原因，并且在相應(yīng)的寄存器位中設(shè)置失敗或通過(guò)狀態(tài)。命令解碼器40輸入由狀態(tài)寄存器26和27保存的狀態(tài)信息ST1和ST2，并且參考該信息確定是否可以接受新的輸入命令。例如，如果存儲(chǔ)體BNK1處于寫入失敗狀態(tài)，則只有當(dāng)指定存儲(chǔ)體BNK1的存取命令是預(yù)定的命令、諸如寫入重試命令時(shí)，才可以接受該存取命令。
狀態(tài)寄存器26和27保存表示每個(gè)存儲(chǔ)體的存儲(chǔ)器操作狀態(tài)的信息。由兩個(gè)狀態(tài)寄存器26和27保存的信息，可以通過(guò)發(fā)出輸出使能信號(hào)/OE，從輸入/輸出端I/O[7:0]中讀出。
圖24示出了閃速存儲(chǔ)器芯片CHP1的存取命令。該存取命令粗略分為讀出操作命令A(yù)、擦除操作命令B、寫入操作命令C和狀態(tài)寄存器復(fù)位命令D。該圖示出了命令名稱、含義，和基本命令格式。
第一串行讀取命令(串行讀取(1))是用于讀取扇區(qū)中的數(shù)據(jù)區(qū)的命令。第二串行讀取命令(串行讀取(2))是用于讀取扇區(qū)管理區(qū)的命令。ID讀取命令(讀取標(biāo)識(shí)代碼)是用于讀取硅標(biāo)識(shí)、諸如存儲(chǔ)容量或閃速存儲(chǔ)器芯片序號(hào)的命令。第一數(shù)據(jù)恢復(fù)讀取命令(數(shù)據(jù)恢復(fù)讀取(1))指示將保存在這樣一個(gè)存儲(chǔ)體中的寫入數(shù)據(jù)輸出到外部，其中該存儲(chǔ)體在一個(gè)存儲(chǔ)體的寫入操作中進(jìn)入了寫入失敗狀態(tài)。第二數(shù)據(jù)恢復(fù)讀取命令(數(shù)據(jù)恢復(fù)讀取(2))指示將保存在存儲(chǔ)體BNK1中的寫入數(shù)據(jù)輸出到外部的操作，其中該存儲(chǔ)體BNK1在兩個(gè)存儲(chǔ)體的寫入操作期間進(jìn)入了寫入失敗狀態(tài)。第三數(shù)據(jù)恢復(fù)讀取命令(數(shù)據(jù)恢復(fù)讀取(3))指示將保存在存儲(chǔ)體BNK2中的寫入數(shù)據(jù)輸出到外部，該存儲(chǔ)體BNK2在兩個(gè)存儲(chǔ)體的寫入操作期間進(jìn)入了寫入失敗狀態(tài)。數(shù)據(jù)恢復(fù)命令用于在出現(xiàn)寫入失敗時(shí)，將保存在閃速存儲(chǔ)器中的寫入數(shù)據(jù)輸出到外部，以便主裝置可以將數(shù)據(jù)寫入到另一個(gè)閃速存儲(chǔ)器。
扇區(qū)擦除命令(扇區(qū)擦除)指示以扇區(qū)為單位的擦除操作。
第一寫入命令(程序(1))指示一個(gè)包括扇區(qū)擦除序列的寫入操作。第二寫入命令(程序(2))指示一個(gè)在扇區(qū)中的數(shù)據(jù)區(qū)上的寫入操作。第三寫入命令(程序(3))指示一個(gè)在扇區(qū)中的管理區(qū)上的寫入操作。第四寫入命令(程序(4))指示附加寫入。附加寫入是在一個(gè)作為管理區(qū)一部分的存儲(chǔ)區(qū)等區(qū)域上進(jìn)行的寫入操作。程序重試命令(“程序重試”命令)指示在出現(xiàn)寫入失敗時(shí)在同一個(gè)存儲(chǔ)體中的另一個(gè)扇區(qū)上重試寫入操作。
在各種存取命令每一個(gè)的前面，放置一個(gè)用十六進(jìn)制表示的命令代碼，諸如“00H”。一條命令、諸如作為命令一部分的ID讀出命令(讀取標(biāo)識(shí)代碼)僅由命令代碼構(gòu)成。在需要地址信息的存取命令中，在命令代碼之后放置扇區(qū)地址信息SA1和SA2。扇區(qū)地址信息SA1和SA2的總位數(shù)是16位。一個(gè)扇區(qū)地址(X地址信息)由16位構(gòu)成。當(dāng)對(duì)從扇區(qū)中間點(diǎn)開(kāi)始的扇區(qū)的一部分進(jìn)行讀取或?qū)懭霑r(shí)，在扇區(qū)地址信息之后加上Y地址信息就足夠了。當(dāng)和在寫入操作中一樣寫入數(shù)據(jù)是必需的時(shí)，寫入數(shù)據(jù)跟在Y地址信息之后。
在一個(gè)扇區(qū)擦除命令中，命令代碼“B0H”指示擦除操作的開(kāi)始。作為一條用于指示擦除存儲(chǔ)體中的一個(gè)扇區(qū)的命令，將命令代碼“B0H”添加到將被擦除的扇區(qū)地址信息SA1和SA2的后面就足夠了。當(dāng)指示并行擦除兩個(gè)存儲(chǔ)體中的扇區(qū)時(shí)，在第一扇區(qū)地址信息SA1和SA2之后放置第二扇區(qū)地址信息SA1※1和SA2※1，并且最后添加命令代碼“B0H”就足夠了。由第二扇區(qū)地址信息SA1※1和SA2※1指定的存儲(chǔ)體必須與由第一扇區(qū)地址信息SA1和SA2指定的存儲(chǔ)體不同。因?yàn)椴脸粋€(gè)扇區(qū)并不需要Y地址信息和數(shù)據(jù)信息，所以在第一扇區(qū)地址信息SA1和SA2與第二扇區(qū)地址信息SA1※1和SA2※1之間，不需要有分隔符代碼。
在第一到第四寫入存取命令和程序重試命令中，命令代碼“40H”是用來(lái)指示寫入操作開(kāi)始的命令代碼。當(dāng)并行寫入兩個(gè)存儲(chǔ)體時(shí)，將命令代碼“41H”作為分隔符代碼，插在指令信息(諸如地址)和兩個(gè)存儲(chǔ)體BNK1和BNK2的寫入數(shù)據(jù)之間。因?yàn)樵趯懭氩僮髦衁地址(地址計(jì)數(shù)器中的預(yù)置地址)的指定是任意的，所以分隔符代碼是必需的。分隔符代碼“41H”可以被認(rèn)為是一個(gè)指示并行寫入操作的命令代碼。在寫入操作中，由第二扇區(qū)地址信息SA1※1和SA2※1指定的存儲(chǔ)體，必須與由第一扇區(qū)地址信息SA1和SA2指定的存儲(chǔ)體不同。兩個(gè)存儲(chǔ)體并行寫入命令不是交插操作的對(duì)象。在程序重試命令中，扇區(qū)地址SA1※3和SA2※3必須選擇寫入失敗的存儲(chǔ)體。是否實(shí)現(xiàn)限制項(xiàng)由命令解碼器40確定。
以上已經(jīng)根據(jù)實(shí)施例具體地描述了由發(fā)明人實(shí)現(xiàn)的本發(fā)明。顯然，本發(fā)明不僅限于所述實(shí)施例，而是可以在不脫離本發(fā)明要點(diǎn)的情況下進(jìn)行各種修改。
例如，所述非易失性存儲(chǔ)器芯片不僅限于閃速存儲(chǔ)單元，還可以是MNOS、高電介質(zhì)存儲(chǔ)單元等等。在存儲(chǔ)單元中存儲(chǔ)的信息不僅限于二進(jìn)制數(shù)據(jù)，還可以是多值數(shù)據(jù)，例如四值數(shù)據(jù)。在存儲(chǔ)單元能夠存儲(chǔ)多值數(shù)據(jù)的情況下，多值數(shù)據(jù)可以根據(jù)閾值電壓的變化或通過(guò)在存儲(chǔ)柵極本地積累電荷來(lái)存儲(chǔ)。在閃速存儲(chǔ)器中的存儲(chǔ)單元陣列的結(jié)構(gòu)不僅限于AND型，也可以適當(dāng)?shù)馗臑镹OR型、NAND型等等。用于擦除和寫入操作的閾值電壓也可以定義為不同于說(shuō)明書中的閾值電壓。
命令的種類、指定扇區(qū)地址的方法、輸入寫入數(shù)據(jù)的方法等等都可以與以上所述的不同。例如，輸入端不是必須專用于數(shù)據(jù)、地址和命令。存儲(chǔ)體的數(shù)目不僅限于兩個(gè)，還可以是三個(gè)或更多。
顯然，存儲(chǔ)卡的形式不僅限于多媒體卡，本發(fā)明還可以應(yīng)用于根據(jù)其它標(biāo)準(zhǔn)的存儲(chǔ)卡。這種存儲(chǔ)卡的一個(gè)例子是，具有多個(gè)用于輸入/輸出數(shù)據(jù)的端子、并且能夠并行輸入/輸出數(shù)據(jù)的存儲(chǔ)卡。該存儲(chǔ)系統(tǒng)不僅限于一個(gè)存儲(chǔ)卡。作為通過(guò)將微處理器、存儲(chǔ)器等安裝在電路板上而構(gòu)成的數(shù)據(jù)處理系統(tǒng)的一部分，還可以安裝閃速存儲(chǔ)器芯片和控制芯片。
在應(yīng)用中，通過(guò)所公開(kāi)的本發(fā)明中的典型特征獲得的效果將簡(jiǎn)要描述如下。
因?yàn)榭梢赃x擇在多個(gè)非易失性存儲(chǔ)器芯片中的多個(gè)存儲(chǔ)體上的同時(shí)寫入操作或交叉寫入操作，所以在同時(shí)寫入操作中，比設(shè)置時(shí)間長(zhǎng)很多的寫入操作可以很好地并行執(zhí)行。在交叉寫入操作中，可以執(zhí)行寫入設(shè)置后的寫入操作，以便使寫入操作與在另一個(gè)存儲(chǔ)體上的寫入操作部分地重疊。因此，可以使構(gòu)成一個(gè)可以執(zhí)行高速寫入處理的存儲(chǔ)系統(tǒng)所需的非易失性存儲(chǔ)器芯片的數(shù)目相對(duì)較少。簡(jiǎn)而言之，本發(fā)明能夠提供一種存儲(chǔ)系統(tǒng)，還提供一種存儲(chǔ)卡，而不需要安裝多到會(huì)增加存儲(chǔ)卡的大小和成本的大量閃速存儲(chǔ)器芯片，就可以提高它們的寫入速度。
工業(yè)實(shí)用性本發(fā)明可以廣泛地應(yīng)用于預(yù)定形式的存儲(chǔ)卡，諸如多媒體卡、在其上安裝了閃速存儲(chǔ)器和微處理器的處理器板等等。
權(quán)利要求
1.一種存儲(chǔ)系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)非易失性存儲(chǔ)器芯片具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；以及一個(gè)存儲(chǔ)控制器，它可以分別控制對(duì)所述非易失性存儲(chǔ)器芯片每一個(gè)的存取，其中，所述存儲(chǔ)控制器可以有選擇地指示在所述非易失性存儲(chǔ)器芯片中的多個(gè)存儲(chǔ)體上進(jìn)行同時(shí)寫入操作或交叉寫入操作。
2.根據(jù)權(quán)利要求1的存儲(chǔ)系統(tǒng)，其特征在于所述同時(shí)寫入操作是在串行的多個(gè)指定存儲(chǔ)體的寫入操作指令之后，在多個(gè)存儲(chǔ)體上在同一時(shí)序開(kāi)始執(zhí)行的寫入操作，以及所述交叉寫入操作是在已經(jīng)開(kāi)始的寫入操作期間，響應(yīng)于指定另一個(gè)存儲(chǔ)體的寫入指令，而開(kāi)始一個(gè)新的寫入操作的寫入操作。
3.根據(jù)權(quán)利要求2的存儲(chǔ)系統(tǒng)，其特征在于所述存儲(chǔ)控制器根據(jù)伴隨寫入地址信息和寫入數(shù)據(jù)信息的一類命令代碼，區(qū)分所述同時(shí)寫入操作指令和所述交叉寫入操作指令，并且指示進(jìn)行寫入操作。
4.根據(jù)權(quán)利要求1的存儲(chǔ)系統(tǒng)，其特征在于所述非易失性存儲(chǔ)器芯片每個(gè)都具有一個(gè)芯片選擇端和其它多個(gè)存取端，以及所述存儲(chǔ)控制器具有一個(gè)芯片選擇信號(hào)輸出端，該芯片選擇信號(hào)輸出端分別連接到所述非易失性存儲(chǔ)器芯片每一個(gè)的所述芯片選擇端，并且所述存儲(chǔ)控制器還具有多個(gè)存取信息端，它們共同連接到所述非易失性存儲(chǔ)器芯片每一個(gè)的所述存取端。
5.一種存儲(chǔ)系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)非易失性存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；以及一個(gè)存儲(chǔ)控制器，它可以分別控制對(duì)所述非易失性存儲(chǔ)器芯片每一個(gè)的存取，其中，所述存儲(chǔ)控制器可以順序地指示在所述非易失性存儲(chǔ)器芯片每一個(gè)中的存儲(chǔ)體上進(jìn)行交叉寫入。
6.根據(jù)權(quán)利要求5的存儲(chǔ)系統(tǒng)，其特征在于所述交叉寫入操作指令是用于在已經(jīng)開(kāi)始的寫入操作期間，為響應(yīng)指定另一個(gè)存儲(chǔ)體的寫入指令，而開(kāi)始一個(gè)新的寫入操作的寫入操作指令。
7.一種存儲(chǔ)系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)非易失性存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；以及一個(gè)存儲(chǔ)控制器，它可以分別控制對(duì)所述非易失性存儲(chǔ)器芯片每一個(gè)的存取，其中，所述存儲(chǔ)控制器可以順序地指示在所述非易失性存儲(chǔ)器芯片每一個(gè)中的存儲(chǔ)體上進(jìn)行同時(shí)寫入。
8.根據(jù)權(quán)利要求7的存儲(chǔ)系統(tǒng)，其特征在于所述同時(shí)寫入操作指令是用于在串行的多個(gè)指定存儲(chǔ)體的寫入操作指令之后，在多個(gè)存儲(chǔ)體上在同一時(shí)序開(kāi)始寫入操作的寫入操作指令。
9.一種存儲(chǔ)系統(tǒng)，包括多個(gè)閃速存儲(chǔ)器芯片，每個(gè)閃速存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；以及一個(gè)存儲(chǔ)控制器，它可以分別控制對(duì)所述多個(gè)閃速存儲(chǔ)器芯片每一個(gè)的存?。灰约耙粋€(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器，連接到所述存儲(chǔ)控制器，其中，所述靜態(tài)隨機(jī)存取存儲(chǔ)器可以臨時(shí)存儲(chǔ)到閃速存儲(chǔ)器芯片的寫入數(shù)據(jù)，以及所述存儲(chǔ)控制器可以選擇順序地在每個(gè)閃速存儲(chǔ)器芯片的存儲(chǔ)體上執(zhí)行交叉寫入的指令，或選擇順序地在每一個(gè)閃速存儲(chǔ)器芯片的存儲(chǔ)體上執(zhí)行同時(shí)寫入的指令。
10.根據(jù)權(quán)利要求9的存儲(chǔ)系統(tǒng)，其特征在于所述交叉寫入指令是用于在已經(jīng)開(kāi)始的寫入操作期間，為響應(yīng)指定另一個(gè)存儲(chǔ)體的寫入指令，而開(kāi)始一個(gè)新的寫入操作的寫入操作指令，以及所述同時(shí)寫入指令是用于在串行的多個(gè)指定存儲(chǔ)體的寫入指令之后，在多個(gè)存儲(chǔ)體上在同一時(shí)序開(kāi)始寫入操作的寫入操作指令。
11.一種存儲(chǔ)系統(tǒng)，包括多個(gè)閃速存儲(chǔ)器芯片，每個(gè)閃速存儲(chǔ)器芯片都具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體；和一個(gè)存儲(chǔ)控制器，它可以通過(guò)使用一條存取命令控制對(duì)所述閃速存儲(chǔ)器芯片的存取，其中，所述存儲(chǔ)控制器輸出第一命令代碼，在第一命令代碼之后輸出一個(gè)存儲(chǔ)體的地址信息，在存儲(chǔ)體的地址信息之后輸出第二命令代碼，并且在每次輸入第二命令代碼時(shí)，使由所述地址信息指定的存儲(chǔ)體開(kāi)始一個(gè)存儲(chǔ)器操作，以及所述存儲(chǔ)控制器還輸出第一命令代碼，在第一命令代碼之后輸出一個(gè)存儲(chǔ)體的地址信息，在存儲(chǔ)體的地址信息之后輸出第三命令代碼，在第三命令代碼之后輸出一個(gè)存儲(chǔ)體的地址信息，在存儲(chǔ)體的地址信息之后輸出第二命令代碼，并且響應(yīng)于第二命令代碼的輸入，使由多條地址信息指定的多個(gè)存儲(chǔ)體開(kāi)始一個(gè)存儲(chǔ)器操作，其中所述多條地址信息在所述第一命令代碼和所述第二命令代碼之間由所述第三命令代碼分隔。
12.根據(jù)權(quán)利要求11的存儲(chǔ)系統(tǒng)，其特征在于所述第一命令代碼是表示一類寫入操作的命令代碼，所述第二命令代碼是用于指示寫入操作開(kāi)始的命令代碼，第三命令代碼是表示地址信息跟隨其后的命令代碼。
13.一種存儲(chǔ)卡，在卡板上包括一個(gè)外部端；一個(gè)外部接口電路，連接到所述外部端；一個(gè)存儲(chǔ)控制器，連接到所述外部接口電路；以及多個(gè)閃速存儲(chǔ)器芯片，每個(gè)閃速存儲(chǔ)器芯片都接收所述存儲(chǔ)控制器的單獨(dú)存取控制，其中，所述閃速存儲(chǔ)器芯片具有多個(gè)可以相互獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體，以及其中，所述存儲(chǔ)控制器可以有選擇地指示在所述閃速存儲(chǔ)器芯片的多個(gè)存儲(chǔ)體上進(jìn)行同時(shí)寫入操作或交叉寫入操作。
14.根據(jù)權(quán)利要求13的存儲(chǔ)卡，其特征在于所述同時(shí)寫入操作是在串行的多個(gè)指定存儲(chǔ)體的寫入指令之后，在多個(gè)存儲(chǔ)體上在同一時(shí)序開(kāi)始的寫入操作，以及所述交叉寫入操作是用于在已經(jīng)開(kāi)始的寫入操作期間，為響應(yīng)指定另一個(gè)存儲(chǔ)體的寫入指令，而開(kāi)始一個(gè)新的寫入操作的寫入操作。
15.根據(jù)權(quán)利要求14的存儲(chǔ)卡，其特征在于所述存儲(chǔ)控制器根據(jù)伴隨寫入地址信息和寫入數(shù)據(jù)信息的一類命令代碼，區(qū)分所述同時(shí)寫入操作指令和所述交叉寫入操作指令，并且指示進(jìn)行寫入操作。
16.根據(jù)權(quán)利要求15的存儲(chǔ)卡，還包括一個(gè)連接到所述存儲(chǔ)控制器的靜態(tài)隨機(jī)存取存儲(chǔ)器，其中，所述靜態(tài)隨機(jī)存取存儲(chǔ)器可以臨時(shí)存儲(chǔ)到閃速存儲(chǔ)器芯片的寫入數(shù)據(jù)。
17.根據(jù)權(quán)利要求13的存儲(chǔ)卡，其特征在于所述外部端包括1位的數(shù)據(jù)輸入/輸出端、1位的命令端、電源電壓端、電路的地電壓端和時(shí)鐘端。
18.一種非易失性半導(dǎo)體存儲(chǔ)裝置，包括一個(gè)存儲(chǔ)控制器；以及一個(gè)或多個(gè)非易失性存儲(chǔ)器，其中，所述存儲(chǔ)控制器向所述一個(gè)或多個(gè)非易失性存儲(chǔ)器發(fā)出一條寫入指令命令，它包括表示將向其寫入信息的地址的地址信息，所述非易失性存儲(chǔ)器中的第一非易失性存儲(chǔ)器具有多個(gè)存儲(chǔ)區(qū)，該多個(gè)存儲(chǔ)區(qū)由地址分開(kāi)，并且可以與另一個(gè)存儲(chǔ)區(qū)一起被并行存取，以及所述存儲(chǔ)控制器發(fā)出第一寫入指令命令，用于指示將信息寫入到包括在所述第一非易失性存儲(chǔ)器的第一存儲(chǔ)區(qū)中的地址，并且在所述第一存儲(chǔ)區(qū)的寫入操作完成之前，所述存儲(chǔ)控制器發(fā)出第二寫入指令命令，用于指示將信息寫入到包括在所述第一非易失性存儲(chǔ)器的第二存儲(chǔ)區(qū)中的地址。
19.根據(jù)權(quán)利要求18的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征在于所述非易失性存儲(chǔ)器具有多個(gè)存儲(chǔ)單元，以及所述非易失性存儲(chǔ)器的寫入操作，是通過(guò)根據(jù)由所述寫入指令命令指示的地址選擇一組存儲(chǔ)單元，以及根據(jù)將被寫入到每一個(gè)所選存儲(chǔ)單元的信息改變閾值電壓而執(zhí)行的。
20.根據(jù)權(quán)利要求18的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征在于所述非易失性存儲(chǔ)器的寫入操作包括第一操作，用于改變存儲(chǔ)單元的閾值電壓；和第二操作，用于確認(rèn)每一個(gè)存儲(chǔ)單元的閾值電壓是否改為與將被寫入的所述信息相對(duì)應(yīng)的閾值電壓，并且如果所述第二操作之后，至少一個(gè)存儲(chǔ)單元的閾值電壓沒(méi)有改變?yōu)榕c將被寫入的信息的相對(duì)應(yīng)的閾值電壓，則執(zhí)行所述第一操作。
21.根據(jù)權(quán)利要求20的非易失性半導(dǎo)體存儲(chǔ)裝置，其特征在于在所述多個(gè)存儲(chǔ)單元中設(shè)置閾值電壓，所述閾值電壓被包括在三個(gè)或更多閾值電壓分布中對(duì)應(yīng)于將被寫出的信息的閾值電壓分布。
22.一種非易失性存儲(chǔ)器裝置，包括第一端，用于輸入/輸出數(shù)據(jù)；第二端，用于輸入操作指令命令；第三端，用于輸入/輸出數(shù)據(jù)，并且用于輸入時(shí)鐘，該時(shí)鐘指示輸入操作指令命令的時(shí)序；控制單元，用于根據(jù)從第二端輸入的所述操作指令命令控制操作；和一個(gè)或多個(gè)非易失性存儲(chǔ)器，根據(jù)所述控制單元的控制從中讀取數(shù)據(jù)/向其存儲(chǔ)數(shù)據(jù)，其中，所述非易失性存儲(chǔ)器具有多個(gè)與地址相對(duì)應(yīng)的存儲(chǔ)單元，所述多個(gè)存儲(chǔ)單元被分成多組，在第一組的數(shù)據(jù)存儲(chǔ)操作期間，開(kāi)始另一個(gè)組中的數(shù)據(jù)存儲(chǔ)操作。
23.根據(jù)權(quán)利要求22的非易失性存儲(chǔ)裝置，其特征在于所述控制單元每隔預(yù)定字節(jié)劃分從所述第一端輸入的數(shù)據(jù)，指示將第一數(shù)據(jù)存儲(chǔ)到所述第一非易失性存儲(chǔ)器的第一組中，并且指示將第二數(shù)據(jù)存儲(chǔ)到所述第一非易失性存儲(chǔ)器的第二組中。
24.根據(jù)權(quán)利要求23的非易失性存儲(chǔ)裝置，其特征在于所述控制單元發(fā)出一條存儲(chǔ)指令命令，用于指示對(duì)所述非易失性存儲(chǔ)器的存儲(chǔ)操作，以及所述存儲(chǔ)指令命令包括第一命令，用于表示該命令是一條存儲(chǔ)指令命令；地址信息，用于指示將向其存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元；將被存儲(chǔ)的數(shù)據(jù)；以及第二命令，用于指示存儲(chǔ)操作的開(kāi)始。
25.根據(jù)權(quán)利要求24的非易失性存儲(chǔ)裝置，其特征在于所述控制單元發(fā)出所述第一命令、第一地址、所述第一數(shù)據(jù)、和所述第二命令，其中所述第一地址用于指定所述第一非易失性存儲(chǔ)器的所述第一組中的一個(gè)存儲(chǔ)單元，以及在那之后，所述控制單元發(fā)出所述第一命令、第二地址、所述第二數(shù)據(jù)、和所述第二命令，其中所述第二地址用于指定所述第一非易失性存儲(chǔ)器的所述第二組中的一個(gè)存儲(chǔ)單元。
26.根據(jù)權(quán)利要求24的非易失性存儲(chǔ)裝置，其特征在于所述控制單元發(fā)出所述第一命令、第一地址、和所述第一數(shù)據(jù)，其中所述第一地址用于指定所述第一非易失性存儲(chǔ)器的所述第一組中的一個(gè)存儲(chǔ)單元，以及在那之后，所述控制單元發(fā)出所述第一命令、第二地址、所述第二數(shù)據(jù)、和所述第二命令，其中所述第二地址用于指定所述第一非易失性存儲(chǔ)器的所述第二組中的一個(gè)存儲(chǔ)單元。
27.根據(jù)權(quán)利要求22的非易失性存儲(chǔ)裝置，其特征在于所述控制單元每隔預(yù)定字節(jié)劃分從所述第一端輸入的數(shù)據(jù)，指示將第一數(shù)據(jù)存儲(chǔ)到第一非易失性存儲(chǔ)器的所述第一組中，并且指示將第二數(shù)據(jù)存儲(chǔ)到第二非易失性存儲(chǔ)器的所述第一組中。
28.根據(jù)權(quán)利要求27的非易失性存儲(chǔ)裝置，其特征在于所述控制單元發(fā)出所述第一命令、第一地址、所述第一數(shù)據(jù)、和所述第二命令，其中所述第一地址用于指定所述第一非易失性存儲(chǔ)器的所述第一組中的一個(gè)存儲(chǔ)單元，以及在那之后，所述控制單元發(fā)出所述第一命令、第二地址、所述第二數(shù)據(jù)、和所述第二命令，其中所述第二地址用于指定所述第二非易失性存儲(chǔ)器的所述第一組中的一個(gè)存儲(chǔ)單元。
29.根據(jù)權(quán)利要求27的非易失性存儲(chǔ)裝置，其特征在于所述控制單元發(fā)出所述第一命令、第一地址、和所述第一數(shù)據(jù)，其中所述第一地址用于指定所述第一非易失性存儲(chǔ)器的所述第一組中的一個(gè)存儲(chǔ)單元，以及在那之后，所述控制單元發(fā)出所述第一命令、第二地址、所述第二數(shù)據(jù)、和所述第二命令，其中所述第二地址用于指定所述第二非易失性存儲(chǔ)器的所述第一組中的一個(gè)存儲(chǔ)單元。
全文摘要
一種存儲(chǔ)系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片(CHP1和CHP2)，每個(gè)非易失性存儲(chǔ)器芯片都具有能夠獨(dú)立地執(zhí)行存儲(chǔ)器操作的存儲(chǔ)體(BNK1和BNK2)；以及一個(gè)存儲(chǔ)控制器(5)，它能夠分別控制對(duì)所述非易失性存儲(chǔ)器芯片中每一個(gè)的存取。該存儲(chǔ)控制器可以有選擇地指示在非易失性存儲(chǔ)器芯片的多個(gè)存儲(chǔ)體上執(zhí)行同時(shí)寫入操作或交插寫入操作。因此，在同時(shí)寫入操作中，比寫入設(shè)置時(shí)間長(zhǎng)很多的寫入操作可以更好地并行執(zhí)行。在交叉寫入操作中，能夠執(zhí)行寫入設(shè)置后的寫入操作，以便與另一個(gè)存儲(chǔ)體的寫入操作部分重疊。因此，可以減少構(gòu)成能夠執(zhí)行高速寫入操作的存儲(chǔ)系統(tǒng)的非易失性存儲(chǔ)器芯片的數(shù)目。
文檔編號(hào)G11C16/10GK1613063SQ0282696
公開(kāi)日2005年5月4日 申請(qǐng)日期2002年1月9日 優(yōu)先權(quán)日2002年1月9日
發(fā)明者堀井崇史, 吉田敬一, 野副敦史 申請(qǐng)人:株式會(huì)社瑞薩科技