專利名稱：靜態(tài)隨機存取存儲器的輸出裝置的制作方法
技術領域：
本發(fā)明是關于靜態(tài)隨機存取存儲器的技術領域，尤指一種靜態(tài)隨機存取存儲器的輸出裝置。
背景技術：
圖1為一般雙接口靜態(tài)隨機存取存儲器與其輸出裝置的詳細電路圖，為方便敘明起見，僅顯示靜態(tài)隨機存取存儲器的復數(shù)個存儲單元的其中二個存儲單元100，其中，存儲單元100是由復數(shù)個MOS晶體管所構成，存儲單元100的輸出處有一NMOS晶體管MR，晶體管MR的漏極連接至輸出裝置120的一端點E，其柵極連接至一控制信號RWL(Read Word Line)，以控制存儲單元的資料是否輸出至端點E。輸出裝置120是由PMOS晶體管101、103、105及107及NMOS晶體管102、104及106所構成。
輸出裝置的工作時序圖如圖2所示，當欲讀出存儲單元100的資料時，必須先使輸出裝置120的端點E維持在高電壓，即進行預先充電(Precharge)過程，所以于T1時段，先使預先充電信號PRE及RWL均為低電位，晶體管MR處于關閉狀態(tài)，晶體管101為導通狀態(tài)，使得晶體管101的源極所連接電壓Vdd，來對端點E進行預先充電而維持在高電壓。接著，在T2時段，預先充電信號PRE由低電壓轉(zhuǎn)成高電壓，代表上述端點E的預先充電已經(jīng)確實完成。接著，在T3時段下，控制信號RWL由低電壓轉(zhuǎn)成高電壓，NMOS晶體管MR導通，代表存儲單元100的資料已經(jīng)開始傳送到輸出裝置120。若在T3以后，傳送存儲單元100的資料為高電位時，會使得存儲單元100的F點會處于低電位，此時存儲單元100的晶體管MP不導通，而端點E因已進行預先充電而維持在高電壓，因此導通NMOS晶體管102，造成G點維持在低電位，然后經(jīng)由MOS晶體管106與107所構成反相電路122，在OUT端輸出高電位(與存儲單元100的資料相同為高電位)。反之，傳送存儲單元100的資料為低電位時，會使得存儲單元100的F點會處于高電位，此時存儲單元100的晶體管MP導通，其源極的電位gnd并開始將端點E的準位由高電位轉(zhuǎn)為低電位，同時PMOS晶體管103導通將G點維持在高電位，使得由MOS晶體管106與107所構成反相電路122，在OUT端輸出低電位(與存儲單元100的資料相同為低電位)。然而上述在將G點由低電壓轉(zhuǎn)成在高電位卻常要一段長時間浪費，這是由于端點E由高電位轉(zhuǎn)為低電位，E點同時連接多個存儲單元，使得E點負載較大(以電容108代表)，故拉下E點的電位需較多時間，此外NMOS晶體管102先在端點E的高電位下維持導通，減慢晶體管103將G點拉至高電位的時間，并使得G點接收到MOS晶體管102的源極電壓gnd影響維持在低電位，造成PMOS晶體管105導通，其源極電壓Vdd仍供應到端點E，因此端點E由高電位轉(zhuǎn)為低電位的切換將不易快速達成，且往往需要一段較長時間，因此也造成存儲單元100的傳送資料為低電位時，往往需要較長時間才能切換過來。
此外，若前次讀出的存儲單元為低電位，端點E在低電位，由于PMOS晶體管103在端點E低電位下導通，而使其源極電壓Vdd供應到G點，在G點高電位下使得NMOS晶體管104導通，因此晶體管104的源極電壓gnd直接提供到E點上，當在T1時段要進行預先充電過程中，晶體管101的源極電壓Vdd對端點E充電到高電壓，兩晶體管101與104的作用如圖3所示，晶體管104用以將E點維持在低電壓，而晶體管101用以將E點維持在高電壓，因此在設計上，往往會將晶體管104的尺寸設計很小，而且遠小于晶體管101的尺寸，而使晶體管101可以具有較大驅(qū)動力來達成對E點的預先充電。
然而晶體管104在尺寸很小下而驅(qū)動力較差下，對上述存儲單元100的傳輸資料為低電位亦會造成影響，因為G點在浪費一段時間轉(zhuǎn)成在高電位后，導通NMOS晶體管104，使得其源極電壓gnd供應到E點，而可以加快E點降到低電位，但在晶體管104在尺寸很小而驅(qū)動力較差下，此加快E點降到低電位效果就減少許多，因此存儲單元的讀出速度無法提高，所以已知靜態(tài)隨機存取存儲器的輸出裝置的設計仍有諸多缺點而有子以改進的必要。

發(fā)明內(nèi)容
本發(fā)明的目的是在提供一種靜態(tài)隨機存取存儲器的輸出裝置，以加速該輸出裝置各端點的電位切換，進而提高該存儲器的讀取速度。
為達成前述的目的，本發(fā)明的一種靜態(tài)隨機存取存儲器的輸出裝置，該靜態(tài)隨機存取存儲器有復數(shù)個存儲單元以供儲存資料，其特征在于，該輸出裝置包括一預充電電路，耦合至該復數(shù)個存儲單元的共同輸出端，其內(nèi)部并具有一預充點，至少一傳輸閘耦合至該共同輸出端及該預充點，當欲讀取該復數(shù)個存儲單元其中之一時，對該預充點進行預先充電至一高電位；一充放電路徑電路，連接該預充點，并依據(jù)該預充點的電壓，控制該充放電路徑電路的輸出端電壓；一電壓保持電路，連接該充放電路徑電路的輸出端與該預充點，并依據(jù)該充放電路徑電路的輸出點電壓，控制該電壓保持電路的輸出端電壓；以及一輸出反相電路，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
其中，該傳輸閘為一第一NMOS晶體管，是用以傳輸該共同輸出端的邏輯位準至該預充點。
其中，該第一NMOS晶體管的閘極連接至一高電位。
其中，該預充電電路還包含一第一PMOS晶體管，以當欲讀取該復數(shù)個存儲單元其中之一時，該第一PMOS晶體管是被導通，而將該預充點進行預先充電至一高電位。
其中，該充放電路徑電路是由一第PMOS晶體管與一第二NMOS晶體管串聯(lián)構成，當該預充點電壓為高電位時，第二NMOS晶體管導通，當該預充點電壓為低電位時，第二PMOS晶體管導通。
其中，該電壓保持電路是由一第三PMOS晶體管與一第三NMOS晶體管串聯(lián)構成，當該充放電路徑電路的輸出點電壓為高電位時，第三NMOS晶體管導通，當該充放電路徑電路的輸出點電壓為低電位時，第三PMOS晶體管導通。
其中，該輸出反相電路是由一第四PMOS晶體管與第四NMOS串聯(lián)所構成，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
由于本發(fā)明設計新穎，能提供產(chǎn)業(yè)上利用，且確有增進功效，故依法申請發(fā)明專利。


為進一步說明本發(fā)明的技術內(nèi)容，以下結(jié)合實施例及附圖詳細說明如后，其中圖1是已知的靜態(tài)隨機存取存儲器的輸出裝置的電路圖。
圖2是已知的靜態(tài)隨機存取存儲器的輸出裝置工作時的時序圖。
圖3是已知的靜態(tài)隨機存取存儲器的輸出裝置上作時的等效電路圖。
圖4是本發(fā)明的靜態(tài)隨機存取存儲器的輸出裝置的電路圖。
圖5是本發(fā)明的靜態(tài)隨機存取存儲器的輸出裝置工作時的模擬時序圖。
具體實施例方式
圖4顯示本發(fā)明的靜態(tài)隨機存取存儲器的輸出裝置的一較佳實施例的詳細電路圖，其中，靜態(tài)隨機存取存儲器具有復數(shù)個連接至一端點E的存儲單元，在此僅以一個存儲單元100代表，輸出裝置200則包含有一預先充電電路210、一充放電路徑電路220、一電壓保持電路230、及一輸出反相電路240。
該預充電電路210是由PMOS晶體管301及NMOS晶體管302所構成，PMOS晶體管301的閘極連接至一預先充電信號PRE，其源極連接至一高電位Vdd，其漏極連接至一預充端點H。NMOS晶體管302是作為一傳輸閘，并耦合至該共同輸出端E及該預充端點H之間，其閘極連接至至一高電位Vdd。
當讀取該復數(shù)個存儲單元100之一之前，該預先充電信號PRE會變?yōu)榈碗娢?，將該PMOS晶體管301導通，使得該PMOS晶體管301的源極所連接電壓Vdd，來對預充端點H進行預先充電而維持在高電壓。該預先充電信號PRE為低電位且對預充端點H進行預先充電時，由于該NMOS晶體管302的柵極連接至一高電位(Vdd)，故端點E只能被充電至一(Vdd-VT)的電壓位準。
充放電路徑電路220是由PMOS晶體管303及NMOS晶體管304所構成，晶體管303的柵極連接至預充端點H，其源極連接至一高電位Vdd，其漏極連接至晶體管304的漏極，晶體管304的源極連接至接地電壓gnd，其柵極連接至該預充端點H。
電壓保持電路230是由PMOS晶體管305及NMOS晶體管306所構成，晶體管305的柵極連接至晶體管303的漏極及晶體管306的閘極，其源極連接至一高電位Vdd，其漏極連接至晶體管306的漏極及預充端點H。晶體管306的源極連接至接地電壓gnd。其中，電壓保持電路230以充放電路徑電路220的輸出端點G的電壓，來控制NMOS晶體管306導通與否，以保持端點H的電位。
該輸出反相電路240是由PMOS晶體管307及NMOS晶體管308所構成，晶體管307的柵極連接至端點G及晶體管308的柵極，其漏極連接至OUT端點及晶體管308的漏極，其源極連接至一高電位，而晶體管308的源極連接至一低電位。該輸出反相電路240依據(jù)該放電路徑控制電路230的輸出端G電壓，產(chǎn)生一反相電壓并輸出之。
圖5顯示有關本發(fā)明的靜態(tài)隨機存取存儲器的輸出裝置200讀取資料時的工作時序圖，其說明圖4中輸出裝置200運作。其中，輸出裝置200可工作的輸入電壓范圍設定在例如為0V到1.8V之間。首先在T1時段，輸出裝置200進行充電過程，以預先充電信號PRE為低電位，使得預充電電路210的PMOS晶體管301導通，其源極電壓Vdd對預充端點H進行預先充電至一高電位(Vdd)。由于該NMOS晶體管302的柵極連接至一高電位(Vdd)，故端點E只能被充電至一(Vdd-VT)的電壓位準。
接著，在T2時期后，預先充電信號PRE由低準位轉(zhuǎn)成高準位，表示已經(jīng)完成對預充端點H進行預先充電至一高電位的目的。然后進入到T3時期后，控制信號RWL由低電壓轉(zhuǎn)成高電壓，NMOS晶體管MR導通，代表存儲單元100的資料已經(jīng)開始傳送到輸出裝置200。
若存儲單元100所儲存的資料為高電位(圖5顯示為低電位傳送，在此并無顯示)，端點F為低電位，此時，晶體管MR為導通狀態(tài)，晶體管MP為關閉狀態(tài)，預充端點H保持為充電后的高電位(Vdd)，造成晶體管303為關閉狀態(tài)，同時使NMOS晶體管304導通，所提供第一接地路徑11使G點保持為低電位，再經(jīng)過一反相電路240作用，使得端點OUT輸出高電位。
相反的，若存儲單元100所儲存的資料為低電位(即如圖5所示要將原先正點由(Vdd-VT)的電壓位準轉(zhuǎn)為低電位)，即端點F為高電位，此時，晶體管MR、MP導通，會使E點由(Vdd-VT)的電壓位準轉(zhuǎn)為低電位。故晶體管303導通并提供高電位給G點，使得反相電路240輸出端點OUT輸出低電位，同時使得晶體管306為導通狀態(tài)。由于E點由(Vdd-VT)的電壓位準轉(zhuǎn)為低電位所需時間較由(Vdd)的電壓位準轉(zhuǎn)為低電位為少，故可由圖5的正點電壓變化圖中看出由原先(1)變成(2)的曲線，也因此在OUT點電壓變化圖中看出本發(fā)明的作用下的曲線(2)的切換時間遠快于曲線(1)的切換時間。
由上述說明可知，在T1時段，由于在預充電電路210增加一NMOS晶體管302，其使端點E只能被充電至一(vdd-VT)的電壓位準。由于端點E只被充電至一(vdd-VT)的電壓位準，故在T3時段時，使得端點E電位會更快被下拉至低電位，而可提高存儲單元的讀取速度。
上述實施例僅是為了方便說明而舉例而已，本發(fā)明所主張的權利范圍自應以申請專利范圍所述為準，而非僅限于上述實施例。
權利要求
1.一種靜態(tài)隨機存取存儲器的輸出裝置，該靜態(tài)隨機存取存儲器有復數(shù)個存儲單元以供儲存資料，其特征在于，該輸出裝置包括一預充電電路，耦合至該復數(shù)個存儲單元的共同輸出端，其內(nèi)部并具有一預充點，至少一傳輸閘耦合至該共同輸出端及該預充點，當欲讀取該復數(shù)個存儲單元其中之一時，對該預充點進行預先充電至一高電位；一充放電路徑電路，連接該預充點，并依據(jù)該預充點的電壓，控制該充放電路徑電路的輸出端電壓；一電壓保持電路，連接該充放電路徑電路的輸出端與該預充點，并依據(jù)該充放電路徑電路的輸出點電壓，控制該電壓保持電路的輸出端電壓；以及一輸出反相電路，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
2.如權利要求1所述的靜態(tài)隨機存取存儲器的輸出裝置，其特征在于，其中，該傳輸閘為一第一NMOS晶體管，是用以傳輸該共同輸出端的邏輯位準至該預充點。
3.如權利要求2所述的靜態(tài)隨機存取存儲器的輸出裝置，其特征在于，其中，該第一NMOS晶體管的閘極連接至一高電位。
4.如權利要求1所述的靜態(tài)隨機存取存儲器的輸出裝置，其特征在于，其中，該預充電電路還包含一第一PMOS晶體管，以當欲讀取該復數(shù)個存儲單元其中之一時，該第一PMOS晶體管是被導通，而將該預充點進行預先充電至一高電位。
5.如權利要求1所述的靜態(tài)隨機存取存儲器的輸出裝置，其特征在于，其中，該充放電路徑電路是由一第二PMOS晶體管與一第二NMOS晶體管串聯(lián)構成，當該預充點電壓為高電位時，第二NMOS晶體管導通，當該預充點電壓為低電位時，第二PMOS晶體管導通。
6.如權利要求1所述的靜態(tài)隨機存取存儲器的輸出裝置，其特征在于，其中，該電壓保持電路是由一第三PMOS晶體管與一第三NMOS晶體管串聯(lián)構成，當該充放電路徑電路的輸出點電壓為高電位時，第三NMOS晶體管導通，當該充放電路徑電路的輸出點電壓為低電位時，第三PMOS晶體管導通。
7.如權利要求1所述的靜態(tài)隨機存取存儲器的輸出裝置，其特征在于，其中，該輸出反相電路是由一第四PMOS晶體管與第四NMOS串聯(lián)所構成，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
全文摘要
本發(fā)明是提出靜態(tài)隨機存取存儲器的輸出裝置主要包括一預充電電路、一充放電路徑電路、一電壓保持電路及一輸出反相電路。預充電電路耦合至復數(shù)個存儲單元的共同輸出端，其內(nèi)部并具有一預充點，至少一傳輸閘耦合至該共同輸出端及該預充點，當欲讀取該復數(shù)個存儲單元其中之一時，對該預充點進行預先充電至一高電位，傳輸閘的閘極連接至一高電位，當在進行預先充電時，使得該共同輸出端的電位只能被充至(Vdd－V
文檔編號G11C11/413GK1661725SQ20041000665
公開日2005年8月31日 申請日期2004年2月25日 優(yōu)先權日2004年2月25日
發(fā)明者黃超圣 申請人:威盛電子股份有限公司