專利名稱：混合式數(shù)據(jù)分割自動化校正的電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種混合式數(shù)據(jù)分割自動化校正的電路和方法，特別是一種結(jié)合模擬及數(shù)字電路的混合式數(shù)據(jù)分割器，擷取二者的優(yōu)點且降低二者各自缺點，并讀取較佳且正確的光盤片數(shù)據(jù)。
背景技術(shù)：
電子產(chǎn)品的發(fā)展極為快速，尤其計算機的外圍裝置更是如此，現(xiàn)在的計算機數(shù)據(jù)皆極為龐大，一般的儲存媒體除了硬盤以外，皆顯得不敷使用，現(xiàn)在的計算機使用者為了備份計算機數(shù)據(jù)，幾乎皆采取DVD或VCD燒錄器來進行數(shù)據(jù)備份，其單片光盤(VCD格式及DVD格式)的容量，可從700M Byte至4.7GByte之間，方可符合大量備計算機數(shù)據(jù)的需求。
目前使用者選購市售燒錄機時，除了燒錄速度是重要考慮之外，且燒錄機所應用的燒錄程序亦極為重要地，其如何一方面保持其最快及最佳的燒錄速度的外，燒錄穩(wěn)定性及其燒錄盤片的品質(zhì)更是馬虎不得，否則將會造被燒錄的光盤片損壞的情事，因此如何兼顧燒錄盤片的速度及燒錄盤片的品質(zhì)，成為從事此行業(yè)者極欲解決的問題。
請參閱圖1所示的傳統(tǒng)模擬數(shù)據(jù)分割器的電路方塊示意圖，其中傳統(tǒng)的光驅(qū)數(shù)據(jù)讀取模式是，光盤片所記載的數(shù)據(jù)經(jīng)由光驅(qū)或燒錄器(包括VCD、DVD格式)，從讀寫頭、光電轉(zhuǎn)換(OE IC)及前級放大器處理過后，便產(chǎn)生一模擬信號(RF)，該RF信號經(jīng)由一數(shù)據(jù)分割器(Data Slicer)執(zhí)行數(shù)據(jù)分割后，該模擬信號便形成一數(shù)字信號(SLRF)，該數(shù)字信號即為被計算機所讀取的信號。而數(shù)據(jù)分割器主要包括有兩大組件一為比較器(Comparator)，另一為低通濾波器(LPF)，比較器的一輸入端連接該RF信號，而另一輸入端則連接于一比較準位信號(DSSLV)，而比較器的輸出端則為一SLRF數(shù)字信號，而該低通濾波器則連接于輸比較準位信號(DSSLV)的輸入端與SLRF數(shù)字信號的輸出端之間。
上述的結(jié)構(gòu)的缺失為一般于處理SLRF的中心準位(電平)為配合模擬設(shè)計電路，但于IC制造的過程中，因為制程上微小的誤差，便會造成信號飄移的現(xiàn)象，且SLRF的中心準位與數(shù)據(jù)分割器之間產(chǎn)生有不協(xié)調(diào)(Mismatch)的問題，而降低了數(shù)據(jù)分割器的效能。
再者，于美國專利US 5,974,088中，揭露一種純粹以數(shù)字手段的數(shù)據(jù)分割器，該比較器的輸出電路，經(jīng)由一數(shù)字累加器(DSV)、一數(shù)字濾波器(DigitalFilter)及一數(shù)字/模擬轉(zhuǎn)換器(DAC)...等裝置處理后，以產(chǎn)生一比較準位信號，但該電路的架構(gòu)卻具有反應頻寬不夠快問題。
數(shù)據(jù)分割器如上述所言，單純利用模擬電路設(shè)計時，會產(chǎn)生制程飄移的問題；相對地，單純使用數(shù)字方式時，會具有反應頻寬不夠快速的問題。為了解決傳統(tǒng)二種數(shù)據(jù)分割器所產(chǎn)生的問題，本發(fā)明提出了一種折衷的結(jié)構(gòu)及處理信號的方法，結(jié)合模擬及數(shù)字電路的混合式數(shù)據(jù)分割器，擷取二者的優(yōu)點且降低二者各自的缺點，實現(xiàn)較佳且正確的光盤片數(shù)據(jù)讀取。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種混合式數(shù)據(jù)分割自動化校正的電路和方法，于模擬電路上增加電流微調(diào)的設(shè)定功能，并結(jié)合一數(shù)字電路以執(zhí)行累加器的功能，再經(jīng)由一數(shù)字信號處理器(Digital Signal Processor，DSP)進行累加值過度區(qū)的修正處理，以建立起一種自動校正的機制，同時結(jié)合模擬及數(shù)字電路的混合式數(shù)據(jù)分割器，擷取二者的優(yōu)點且降低二者各自缺點，實現(xiàn)較佳且正確的光盤片數(shù)據(jù)讀取。
本發(fā)明的混合式數(shù)據(jù)切割自動化校正的電路包括一數(shù)據(jù)分割器，將一模擬信號轉(zhuǎn)換成一數(shù)字信號；一組電流泵，提供可變動的電流源；一微處理器，控制及調(diào)整電流泵電源值的大??；一數(shù)字累加器，根據(jù)數(shù)據(jù)分割器的輸出結(jié)果進行數(shù)值的加、減；以及一數(shù)字信號處理器，讀取該數(shù)字累加器內(nèi)部數(shù)值并加以平均處理，以獲得一參數(shù)值。
其中，該數(shù)據(jù)分割器還包括有一比較器及一低通濾波器。
其中，該組電流泵內(nèi)包括有一上升電流泵及一下降電流泵。
為進一步理解本發(fā)明，下面結(jié)合附圖以具體實例對本發(fā)明進行詳細說明。


圖1是傳統(tǒng)模擬數(shù)據(jù)分割器的電路方塊示意圖；圖2是本發(fā)明的數(shù)字累加器與SLRF信號之間相對應的關(guān)系圖；圖3是本發(fā)明的數(shù)據(jù)分割器自動校正器的電路方塊示意圖；圖4是本發(fā)明的數(shù)據(jù)分割器自動校正的流程方塊圖。
附圖標記說明11比較器；12低通濾波器；21比較器；22低通濾波器；23電流泵；231上升電流泵；232下降電流泵；24數(shù)字累加器；25數(shù)字信號處理器；26微處理器；27正閘；28非門；31開啟一服務器；32清除數(shù)字累加器數(shù)據(jù)后執(zhí)行計數(shù)工作；33數(shù)字處理讀取數(shù)字累加器的數(shù)值后再取得該數(shù)值的平均值；34數(shù)字累加器閂鎖是否小于參考電壓的正值；35數(shù)字累加器閂鎖是否大于參考電壓的負值；36增加上升電流泵的電流；37增加下降電流泵的電流；38結(jié)束。
具體實施例方式
數(shù)據(jù)分割器當單純利用模擬電路設(shè)計時，會產(chǎn)生制程飄移的問題；相對地，單純使用數(shù)字方式時，會具有反應頻寬不夠快速的問題。為了解決傳統(tǒng)二種數(shù)據(jù)分割器所產(chǎn)生的問題，本發(fā)明提出了一種折衷的結(jié)構(gòu)及處理信號的方法，結(jié)合模擬及數(shù)字電路的混合式數(shù)據(jù)分割器，擷取二者的優(yōu)點且降低二者各自的缺點，實現(xiàn)較佳且正確的光盤片數(shù)據(jù)讀取。
請參閱圖2所示的本發(fā)明的數(shù)字累加器與SLRF信號之間相對應的關(guān)系圖，當輸入一脈波信號CLK，相對地比較器的輸出端SLRF亦輸出對應的波形，而當SLRF為HIGH時，其數(shù)字累加器(DSV)值即會遞減1；相對地，當SLRF為SLOW時，其數(shù)字累加器(DSV)值即會累加1，而于理想狀態(tài)下，數(shù)字累加器的數(shù)值應接近于零。
請參閱圖3所示的本發(fā)明的數(shù)據(jù)分割器自動校正器的電路方塊示意圖，其中模擬電路包括有一比較器21及一低通濾波器22二組件，其亦為本領(lǐng)域公知技術(shù)所提及的數(shù)據(jù)分割器的架構(gòu)，再于低通濾波器22的一端連接有一組電流泵23，該組電流泵23內(nèi)包括有一上升電流泵(Up Current Pump)231及一下降電流泵(Down Current Pump)232；再于該比較器21的輸出端連接有一數(shù)字累加器(Digital Sum Value Counter，DSV Counter)24，且該輸出端還延伸一正閘27及一非門28信號與該組電流泵23相互連接；數(shù)字累加器24且與一數(shù)字信號處理器(Digital Signal Processor，DSP)25相連接，而數(shù)字信號處理器25又與一微處理器(Mirco Processor)26做一連接，且該數(shù)字信號處理器25傳送一數(shù)字累加器閂鎖信號(DSV_latch)給予該微處理器(Mirco Processor)26，而該微處理器26再根據(jù)數(shù)字累加器閂鎖信號(DSV_latch)的數(shù)值，而進行連接控制及調(diào)整電流泵23電源值的大小，而該微處理器26延伸有二控制信號線，分別為ITUNEUP、ITUNEDN，其中該ITUNEUP信號線控制上升電流泵(Up CurrentPump)231；而ITUNEDN信號線控制下降電流泵(Down Current Pump)232。
請同時參閱圖4所示的方塊流程圖，即可了解圖3的電路架構(gòu)的執(zhí)行動作程序，其中包括下列步驟開啟一服務器31；清除數(shù)字累加器數(shù)據(jù)后執(zhí)行計數(shù)工作32；數(shù)字處理讀取數(shù)字累加器的數(shù)值后再取得該數(shù)值的平均值33，若其參數(shù)值未落在于(-TH，TH)之間，即表示模擬數(shù)據(jù)分割器所產(chǎn)生信號具有飄移現(xiàn)象，因此必須調(diào)整電流泵23的電流值大小，而其調(diào)整的參考因素如步驟34、35所述；判斷數(shù)字累加器閂鎖(DSV_latch)是否小于參考電壓的正值34，若其結(jié)果為是時，則繼續(xù)執(zhí)行步驟35，而其原理為當參考值小于-TH時，表示比較準位訊號(DSSLV)的信號偏高，因此必須增加下降電流泵232的電流，再由微處理器26來執(zhí)行，以達到平衡調(diào)整的目的；若其結(jié)果為否時，則執(zhí)行步驟36；判斷數(shù)字累加器閂鎖(DSV_latch)是否大于參考電壓的負值(步驟35)，若其結(jié)果為是，則繼續(xù)執(zhí)行步驟38；若其結(jié)果為否時，則執(zhí)行步驟37，而其原理為當參考值大于TH時，表示比較準位訊號(DSSLV)的信號偏低，因此必須增加上升電流泵231的電流，再由微處理器26來執(zhí)行，以達到平衡調(diào)整的目的；增加上升電流泵的電流(步驟36)；增加下降電流泵的電流(步驟37)；以及結(jié)束(步驟38)。
綜上所述，本發(fā)明的結(jié)構(gòu)特征及各實施例皆已詳細揭示，且確可達到本案所宣稱于模擬電路上增加電流微調(diào)的設(shè)定功能，并結(jié)合一數(shù)字電路以執(zhí)行累加器的功能，再經(jīng)由一數(shù)字信號處理器(Digital Signal Processor，DSP)進行累加值過度區(qū)的修正處理，以建立起一種自動校正的機制，同時結(jié)合模擬及數(shù)字電路的混合式數(shù)據(jù)分割器，擷取二者的優(yōu)點且降低二者各自缺點，并實現(xiàn)較佳且正確的光盤片數(shù)據(jù)讀取。
以上所述僅為本發(fā)明的較佳實施例，不能以此限定本發(fā)明的范圍，凡依本發(fā)明權(quán)利要求所作的均等變化與修飾，皆應仍屬于本發(fā)明專利涵蓋的范圍。
權(quán)利要求
1.一種混合式數(shù)據(jù)切割自動化校正的電路，包括一數(shù)據(jù)分割器，將一模擬信號轉(zhuǎn)換成一數(shù)字信號；一組電流泵，提供可變動的電流源；一微處理器，控制及調(diào)整電流泵電源值的大小；一數(shù)字累加器，根據(jù)數(shù)據(jù)分割器的輸出結(jié)果進行數(shù)值的加、減操作；以及一數(shù)字信號處理器，讀取該數(shù)字累加器內(nèi)部數(shù)值并進行平均處理，以獲得一參數(shù)值。
2.如權(quán)利要求1所述的混合式數(shù)據(jù)分割自動化校正的電路，其中該數(shù)據(jù)切割器還包括有一比較器及一低通濾波器。
3.如權(quán)利要求2所述的混合式數(shù)據(jù)分割自動化校正的電路，其中該數(shù)據(jù)分割器與數(shù)字累加器之間引出一正閘及一非門信號與該組電流泵相互連接。
4.如權(quán)利要求1所述的混合式數(shù)據(jù)分割自動化校正的電路，其中該組電流泵內(nèi)系包括有一上升電流泵及一下降電流泵。
5.如權(quán)利要求4所述的混合式數(shù)據(jù)分割自動化校正的電路，其中該微處理器引出二控制信號線，分別為ITUNEUP、ITUNEDN，其中該ITUNEUP信號線控制上升電流泵(Up Current Pump)；而ITUNEDN信號線控制下降電流泵(Down Current Pump)。
6.一種混合式數(shù)據(jù)分割自動化校正的方法，包括以下步驟(1)開啟一服務器；(2)清除數(shù)字累加器數(shù)據(jù)后執(zhí)行計數(shù)工作；(3)數(shù)字處理讀取數(shù)字累加器的數(shù)值后再取該數(shù)值的平均值；(4)判斷數(shù)字累加器閂鎖是否小于參考電壓的正值；(5)判斷數(shù)字累加器閂鎖是否大于參考電壓的負值；(6)增加上升電流泵的電流；(7)增加下降電流泵的電流；以及(8)結(jié)束。
7.如權(quán)利要求6所述的混合式數(shù)據(jù)分割自動化校正的方法，其中在步驟(4)中，若其結(jié)果為若其結(jié)果為是，則繼續(xù)執(zhí)行步驟(5)。
8.如權(quán)利要求6所述的混合式數(shù)據(jù)分割自動化校正的方法，其中在步驟(4)中，若其結(jié)果為否，則執(zhí)行步驟(6)。
9.如權(quán)利要求6所述的混合式數(shù)據(jù)分割自動化校正的方法，其中在步驟(5)中，若其結(jié)果為是，則繼續(xù)執(zhí)行步驟(8)。
10.如權(quán)利要求6所述的混合式數(shù)據(jù)分割自動化校正的方法，其中在步驟(5)中，若其結(jié)果為是，則繼續(xù)執(zhí)行步驟(7)。
11.如權(quán)利要求6所述的混合式數(shù)據(jù)分割自動化校正的方法，其中該混合式數(shù)據(jù)分割自動化校正的方法是應用于光驅(qū)讀取光盤片數(shù)據(jù)時，正確且快速讀取該數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種混合式數(shù)據(jù)分割自動化校正的電路和方法，包括一數(shù)據(jù)分割器，將一模擬信號轉(zhuǎn)換成一數(shù)字信號；一組電流泵，提供可變動的電流源；一微處理器，控制及調(diào)整電流泵電源值的大??；一數(shù)字累加器，根據(jù)數(shù)據(jù)分割器的輸出結(jié)果進行數(shù)值的加、減；一數(shù)字信號處理器，讀取該數(shù)字累加器內(nèi)部數(shù)值加以平均處理，以獲得一參數(shù)值。藉由上述結(jié)構(gòu)，結(jié)合模擬及數(shù)字電路的混合式數(shù)據(jù)分割器，擷取二者的優(yōu)點且降低二者各自缺點，實現(xiàn)較佳且正確的光盤片數(shù)據(jù)讀取。
文檔編號G11B20/10GK1707660SQ200410046258
公開日2005年12月14日 申請日期2004年6月8日 優(yōu)先權(quán)日2004年6月8日
發(fā)明者吳振堂, 吳維中 申請人:聯(lián)發(fā)科技股份有限公司