專利名稱：半導(dǎo)體電路及測(cè)試、監(jiān)控及接近應(yīng)用設(shè)定半導(dǎo)體電路之方法
技術(shù)領(lǐng)域：
本發(fā)明系相關(guān)于具有一半導(dǎo)體組件以及具有被分配至該半導(dǎo)體組件之一BIST單元的一半導(dǎo)體電路，以及相關(guān)于一種用于測(cè)試、監(jiān)控及接近應(yīng)用設(shè)定一半導(dǎo)體電路的方法。
背景技術(shù)：
具有半導(dǎo)體組件，例如，DRAMs(動(dòng)態(tài)隨機(jī)存取記憶體)，之集成半導(dǎo)體電路系一般而言于生產(chǎn)過(guò)程中要遭受大量的功能性測(cè)試，尤其是，該些功能性測(cè)試系用于辨別有缺陷之存儲(chǔ)胞元、或有缺陷之行線(column line)或列線(row line)、或一般而言該半導(dǎo)體組件之有缺陷電路部分，而為了保證該記憶體模塊之一無(wú)錯(cuò)誤操作，該等半導(dǎo)體組件系于不同的操作條件下進(jìn)行測(cè)試，舉例而言，預(yù)定之資料數(shù)值系被寫入一存儲(chǔ)胞元數(shù)組之存儲(chǔ)胞元中，并且，接續(xù)地被再次讀出，以與該預(yù)定資料數(shù)值進(jìn)行比較。
集成半導(dǎo)體電路通常系具有一集成切換單元，而其系于該半導(dǎo)體電路被起始時(shí)，會(huì)自動(dòng)地完成該集成半導(dǎo)體組件之一功能性測(cè)試，如此的一切換單元系根據(jù)其功能而被稱為一BIST(Built-In Self-Test，內(nèi)建自我測(cè)試)單元，因?yàn)樵撉袚Q單元所結(jié)合之一微處理器系會(huì)自動(dòng)地于其所擁有之半導(dǎo)體組件被啟動(dòng)時(shí)，亦即，被供給動(dòng)力時(shí)，完成該半導(dǎo)體組件之一自我測(cè)試。而該BIST單元系具有一BIST控制器，其系于該半導(dǎo)體電路中整合為一切換區(qū)域，以作為一ASIC(ApplicationSpecific Integrated Circuit，應(yīng)用特有集成電路)。該BIST控制器所發(fā)出的指令系會(huì)被遞送至該半導(dǎo)體組件，而該BIST控制器則會(huì)監(jiān)控以及評(píng)估該等指令的執(zhí)行，至于該半導(dǎo)體組件關(guān)于其操作狀態(tài)所傳達(dá)的資料，則系，舉例而言，藉由外部的測(cè)試系統(tǒng)而進(jìn)行處理，以形成可以被用于陳述記憶體區(qū)域是否，以及，若適當(dāng)?shù)脑挘囊徊⒎侨缭O(shè)想的進(jìn)行運(yùn)作之測(cè)試結(jié)果用于。
用于測(cè)試半導(dǎo)體組件，特別是動(dòng)態(tài)半導(dǎo)體記憶體，之BIST控制器系被設(shè)計(jì)為該胞元矩陣可以以一時(shí)序關(guān)鍵之方式進(jìn)行尋址，以及被編碼為電壓數(shù)值之二進(jìn)元潛在數(shù)據(jù)拓樸(topologies)系可以以一適當(dāng)之寫入/讀出序列并以一地址相關(guān)之方式而被寫入至以及讀出自該半導(dǎo)體記憶體，在此例子中，在每一讀取期間，電偵測(cè)到且二進(jìn)元表示之信息系會(huì)與邏輯決定之預(yù)期數(shù)值進(jìn)行比較，若是在測(cè)試序列期間，在一系列對(duì)寫入/讀取存取之正面評(píng)估之后，沒(méi)有不正確之儲(chǔ)存被發(fā)現(xiàn)的話，則該半導(dǎo)體組件會(huì)被歸類為“獲準(zhǔn)”，否則，其被視為“失敗”。
該半導(dǎo)體電路系可以為了測(cè)試的目的而被更進(jìn)一步的被連接至一外部的測(cè)試裝置，該測(cè)試裝置其本身系會(huì)產(chǎn)生用于測(cè)試該半導(dǎo)體組件所需的測(cè)試指令，亦即，控制指令、地址指令、以及要被儲(chǔ)存之?dāng)?shù)據(jù)數(shù)值，以及所需的時(shí)脈信號(hào)，并且，其系會(huì)經(jīng)由該半導(dǎo)體組件之一標(biāo)準(zhǔn)接口而傳送該等指令，以及讀取測(cè)試結(jié)果。
所謂包括功能性測(cè)試之測(cè)試模式，其系可以使得對(duì)模塊相關(guān)之參數(shù)或設(shè)定的存取成為可能，并且，其系可以藉由僅制造者已知的一活化而被喚醒，并且在該BIST控制器的幫助之下或是經(jīng)由該半導(dǎo)體電路之該標(biāo)準(zhǔn)接口而進(jìn)行設(shè)定，類似于該BIST控制器，該等測(cè)試模式系亦于該半導(dǎo)體電路被執(zhí)行為ASIC，因此，其并無(wú)法有彈性地進(jìn)行設(shè)定，所以，對(duì)于此型態(tài)用于測(cè)試目的之ASICs所必須投入之空間系會(huì)不利地影響該半導(dǎo)體電路在制造上的成本。
而為了獲得一有意義的測(cè)試結(jié)果，很重要的是，該半導(dǎo)體組件系亦要在其于正常操作中所具有之一操作頻率進(jìn)行測(cè)試，然而，其系不可能為了能夠斷定該集成電路是否已經(jīng)以一接近應(yīng)用之方式而進(jìn)行測(cè)試，就直接將該應(yīng)用之一特征操作模式與該功能性測(cè)試之操作模式進(jìn)行比較，是以，其系不可能做出在制造程序中所測(cè)試之電路已經(jīng)通過(guò)所有在之后應(yīng)用中會(huì)發(fā)生之操作模式之事實(shí)的陳述，因?yàn)椋ǔ５臓顩r是，許多問(wèn)題是直到使用期間才會(huì)被發(fā)現(xiàn)，而且，也因此只有在開發(fā)階段之后才會(huì)被接續(xù)地進(jìn)行矯正。
用于測(cè)試微處理器或是監(jiān)控功能性以及用于測(cè)試半導(dǎo)體電路與故障偵測(cè)的該等BIST單元系已經(jīng)敘述于專利文件US 6,374,370 B1中、或在WO 02/08904 A2，US 6,330,681 B1以及US 6,321,320中。
DE 100 34 878 A1則是敘述一種方法，其中，測(cè)試內(nèi)容被以一編碼方式而被儲(chǔ)存為在該半導(dǎo)體組件上之熔線(fuses)或其它非易失性記憶體的形式，以于修復(fù)或降級(jí)檢查期間，為了隨后之評(píng)估而將它們以一模塊特定方式保持在準(zhǔn)備好的狀態(tài)。
而一種用于儲(chǔ)存在該半導(dǎo)體電路中該BIST單元所獲得之測(cè)試結(jié)果的方法則是敘述于DE 198 31 572 A1之中。
但是，前述測(cè)試概念的缺點(diǎn)是，特別是，該BIST單元系僅被用于生產(chǎn)的測(cè)試期間，而在該半導(dǎo)體電路操作期間所收集之操作參數(shù)則僅在具有一缺陷半導(dǎo)體電路之記憶體模塊被退回到制造者時(shí)，才會(huì)被制造者所分析，因此，在，舉例而言，芯片IC、測(cè)試資料、或設(shè)定參數(shù)中可能被程序化的特征資料，其系不僅能被用于過(guò)去生產(chǎn)之事后追蹤，其系可被用于在操作期間之使用者特有的設(shè)定。

發(fā)明內(nèi)容
本發(fā)明之目的系在于更進(jìn)一步地發(fā)展半導(dǎo)體電路，以使其能在啟動(dòng)模式進(jìn)行測(cè)試以及架構(gòu)，同時(shí)并且也能在其功能未受損之情形下，以接近正常操作期間之應(yīng)用的方式進(jìn)行測(cè)試、分析以及設(shè)定。
再者，本發(fā)明之該目的系在于提供一種用于測(cè)試、監(jiān)控、以及接近應(yīng)用地設(shè)定該半導(dǎo)體電路的相對(duì)應(yīng)方法。
該目的系藉由依照權(quán)利要求第一項(xiàng)之一半導(dǎo)體電路，以及依照權(quán)利要求第十二項(xiàng)之一種測(cè)試、監(jiān)控、以及接近應(yīng)用地設(shè)定該半導(dǎo)體電路之方法而加以達(dá)成。
該半導(dǎo)體電路系具有一半導(dǎo)體組件以及配置于該半導(dǎo)體組件之一BIST(Built-In Self-Test，內(nèi)建自我測(cè)試)單元，而該BIST單元系播提供用于架構(gòu)及測(cè)試該半導(dǎo)體組件，并且，該半導(dǎo)體電路亦包括一標(biāo)準(zhǔn)接口，以用于在一正常操作中進(jìn)行外部數(shù)據(jù)、地址、及/或指令的交換，以及一另一測(cè)試接口，其系被提供用于一測(cè)試操作，此外，該BIST單元系具有一控制器，以控制架構(gòu)以及測(cè)試序列。根據(jù)本發(fā)明，系提供有被至于該BIST單元之一只讀非易失性記憶體，而用于架構(gòu)以及用于測(cè)試該半導(dǎo)體組件之一標(biāo)準(zhǔn)程序代碼、標(biāo)準(zhǔn)測(cè)試、以及標(biāo)準(zhǔn)啟動(dòng)參數(shù)系可自其中取得，再者，亦提供有一可程序化非易失性記憶體，在其中則是儲(chǔ)存有于正常操作期間用于架構(gòu)以及用于測(cè)試該半導(dǎo)體組件之一程序代碼、功能性測(cè)試、操作、測(cè)試以及啟動(dòng)參數(shù)。在該半導(dǎo)體電路啟動(dòng)的當(dāng)時(shí)，儲(chǔ)存在該可程序化非易失性記憶體中之該標(biāo)準(zhǔn)程序代碼或是該至少一程序代碼系為了執(zhí)行而被加載被配置于該BIST控制器之一易失性記憶體，舉例而言，一RAM，之中，而儲(chǔ)存在該可程序化非易失性記憶體中之該等程序代碼系具有變異地進(jìn)行架構(gòu)的測(cè)試序列，以適用于測(cè)試、監(jiān)控、或啟動(dòng)目的。
在此例子中，該BIST單元系以該BIST控制器會(huì)于該半導(dǎo)體電路啟動(dòng)之當(dāng)時(shí)設(shè)定該半導(dǎo)體組件之一操作模式，亦即，執(zhí)行一測(cè)試以及依架構(gòu)，并且，若被提供于該程序模式時(shí)，在一接續(xù)之正常操作中，藉由執(zhí)行功能性測(cè)試而隨意地測(cè)試該半導(dǎo)體組件。
在此測(cè)試操作中，儲(chǔ)存在該可程序化非易失性記憶體中之功能性測(cè)試、或儲(chǔ)存在被實(shí)施為一ASIC以作為該半導(dǎo)體電路之一組件部分的測(cè)試單元中之更進(jìn)一步功能性測(cè)試，系可以具有優(yōu)勢(shì)地加以取得以及執(zhí)行，在測(cè)試操作中所決定之資料系藉由該BIST控制器而加以處理，并且于該可程序化非易失性記憶體中被儲(chǔ)存為操作、測(cè)試、及/或啟動(dòng)參數(shù)，而這些已處理之參數(shù)亦同樣地可以經(jīng)由該標(biāo)準(zhǔn)接口及/或被提供用于測(cè)試操作之該另一測(cè)試接口而被外部地進(jìn)行輸出。
若一半導(dǎo)體電路被置入操作之中時(shí)，模塊內(nèi)部電性參數(shù)，例如，舉例而言，用于產(chǎn)生該半導(dǎo)體電路之一操作狀態(tài)、或用于產(chǎn)生一已定義之起始狀態(tài)的電壓或時(shí)序，系于該啟動(dòng)處理期間，藉由不同的測(cè)試程序而加以設(shè)定，通常，僅儲(chǔ)存在該可讀取非易失性記憶體中之參數(shù)可被用于設(shè)定該等狀態(tài)，于該半導(dǎo)體組件之正常操作中，故障或降級(jí)之規(guī)格范圍系使得該半導(dǎo)體組件之脫離生產(chǎn)中原先設(shè)定的一設(shè)定成為必須，以達(dá)成一正確的操作狀態(tài)，特別有利的是，在此例子中，該BIST單元系會(huì)處理在測(cè)試操作中所決定之資料，而其系以該資料于該半導(dǎo)體電路之下一起始期間，為了測(cè)試以及架構(gòu)之目的而在一已加載之程序代碼的一啟動(dòng)序列中被當(dāng)作啟動(dòng)參數(shù)或測(cè)試參數(shù)以進(jìn)行處理、或是于功能性測(cè)試的執(zhí)行期間被當(dāng)作在正常操作中之測(cè)試參數(shù)以加以使用，以致能該半導(dǎo)體組件之相伴特定設(shè)定的方式進(jìn)行。
因此，該BIST單元系可以有利地以該標(biāo)準(zhǔn)程序代碼或該程序代碼為了執(zhí)行而被加載該RAM、用于控制之旗標(biāo)為了控制該BIST控制器而被儲(chǔ)存于該可程序化非易失性記憶體之中的方式而加以控制，其中，該旗標(biāo)系會(huì)指示該BIST控制器是否被起始以及程序代碼被加載的點(diǎn)。
若來(lái)自該可程序化非易失性記憶體之一程序代碼系被加載以及執(zhí)行時(shí)，此系具有藉由啟動(dòng)參數(shù)而實(shí)行該半導(dǎo)體組件之一測(cè)試以及設(shè)定的至少一啟動(dòng)序列，而該啟動(dòng)參數(shù)系配置于該序列之上，若該程序代碼包括更進(jìn)一步之啟動(dòng)序列時(shí)，則提供在該可程序化非易失性記憶體中更進(jìn)一步之旗標(biāo)系會(huì)指示哪一啟動(dòng)序列要進(jìn)行處理。
在此例子中，舉例而言，該BIST控制器系會(huì)執(zhí)行在該程序代碼中所實(shí)施的所有啟動(dòng)序列，直到達(dá)成一成功的架構(gòu)及/或無(wú)錯(cuò)誤測(cè)試序列處理為止，或是僅執(zhí)行達(dá)成一立即成功架構(gòu)及/或測(cè)試序列處理之啟動(dòng)序列。
在一更進(jìn)一步具有優(yōu)勢(shì)的實(shí)施例中，在正常操作中，該等功能性測(cè)試所決定并且于該可程序化非易失性記憶體中被儲(chǔ)存為操作參數(shù)之資料，系被用于模塊及/或錯(cuò)誤分析，為了這個(gè)目的，舉例而言，其系被配置以旗標(biāo)，而該等旗標(biāo)系會(huì)指示該半導(dǎo)體組件之操作能力及/或允許藉由在模式寄存器中經(jīng)由該半導(dǎo)體電路之該標(biāo)準(zhǔn)接口而設(shè)定模式之一信號(hào)碼序列來(lái)進(jìn)行參數(shù)讀取。
原則上，所有功能性測(cè)試系可在沒(méi)有該BIST控制器的情形下由外部進(jìn)行驅(qū)動(dòng)，或是藉由該BIST控制器進(jìn)行驅(qū)動(dòng)以及執(zhí)行，在此狀況下，特別是不需要經(jīng)由該半導(dǎo)體電路之該標(biāo)準(zhǔn)接口之一記憶體存取之如此的模式或功能性測(cè)試系加以提供，并因此不會(huì)損害到該半導(dǎo)體電路之正常功能，由該BIST控制器所處理之指令系會(huì)經(jīng)由一模塊內(nèi)部接口而產(chǎn)生模塊內(nèi)部測(cè)試刺激，功能性測(cè)試系較具優(yōu)勢(shì)地加以執(zhí)行直到該BIST控制器編碼一終止該功能性測(cè)試之外部供給停止指令、或直到該半導(dǎo)體電路被關(guān)閉為止。
依照本發(fā)明之一更進(jìn)一步實(shí)施例，該程序代碼之一命令系較佳地結(jié)合自一微代碼指令以及一測(cè)試向量，該微代碼指令系用于控制該BIST控制，以及該測(cè)試向量則是用于經(jīng)由該模塊內(nèi)部接口而發(fā)送一測(cè)試指令，而配置于該命令本身之中的，則是一配置于該測(cè)試向量、并且在該設(shè)定狀態(tài)中，舉例而言，在被設(shè)定為邏輯“1”的狀況下，為了質(zhì)詢或設(shè)定該半導(dǎo)體電路之操作狀態(tài)，而致能對(duì)該半導(dǎo)體組件執(zhí)行記憶體存取之測(cè)試向量功能的旗標(biāo)。
通常，該測(cè)試向量功能系自然地會(huì)于該標(biāo)準(zhǔn)程序代碼中被活化，以用于測(cè)試在制造過(guò)程中的該半導(dǎo)體電路，測(cè)試向量在此例子中系總是經(jīng)由該標(biāo)準(zhǔn)接口而進(jìn)行設(shè)定，該微代碼指令以及該測(cè)試向量的結(jié)合所形成的一單一命令系該命令可以在不影響該半導(dǎo)體電路的情形下加以執(zhí)行，因?yàn)榘谠撁钪兄摐y(cè)試向量功能系僅經(jīng)由該內(nèi)部接口而加以執(zhí)行，并且不再經(jīng)由該標(biāo)準(zhǔn)接口，微代碼指令以及測(cè)試向量系于相同之時(shí)脈周期中進(jìn)行處理。
因此，本發(fā)明系提供一BIST單元，其系使得于啟動(dòng)期間執(zhí)行一半導(dǎo)體組件之一彈性架構(gòu)成為可能，并且，在正常操作中，可以以接近應(yīng)用之方式于任何時(shí)間測(cè)試以及設(shè)定該半導(dǎo)體組件，卻不會(huì)加重該標(biāo)準(zhǔn)接口之負(fù)擔(dān)以及損害該半導(dǎo)體電路之功能。
因此，該BIS單元可以被用于，-在產(chǎn)生過(guò)程中，作為一測(cè)試以及架構(gòu)單元；-在該半導(dǎo)體電路之啟動(dòng)期間，作為一起始控制器，以用于檢查無(wú)錯(cuò)誤之啟動(dòng)，而在一有缺點(diǎn)之架構(gòu)/起始例子中，其系可以使用具有序列特定啟動(dòng)參數(shù)的各式啟動(dòng)序列，以作為緩和參數(shù)設(shè)定；-在正常操作中，用于固定地監(jiān)控該模塊功能以及用于決定操作特定參數(shù)；-一般而言，為了生產(chǎn)亦為了操作，用于導(dǎo)入功能性測(cè)試，例如，監(jiān)控指令碼(scripts)、測(cè)試程序、以及起始指令碼(scripts)；以及-為了分析目的而取得所收集之資料。
本發(fā)明更進(jìn)一步之具有優(yōu)勢(shì)的設(shè)計(jì)以及發(fā)展系詳細(xì)載明于附屬權(quán)利要求之中。


本發(fā)明系將以在圈式中進(jìn)行圖解并舉例說(shuō)明本發(fā)明之示范性實(shí)施例的圖表做為參考，而于之后的敘述中有更詳盡的解釋。
其中第1圖其系顯示根據(jù)本發(fā)明之一半導(dǎo)體電路之功能性單元的示意圖式說(shuō)明；第2圖其系顯示在第1圖中所顯示之該半導(dǎo)體電路的一更詳盡示意圖式說(shuō)明；第3圖其系顯示根據(jù)本發(fā)明，在一正常操作期間，用于啟動(dòng)以及接續(xù)執(zhí)行功能性測(cè)試之方法的流程圖；第4圖其系顯示一程序代碼命令的結(jié)構(gòu)；以及第5圖其系顯示自可程序非易失性記憶體所加載之一程序代碼的示范性架構(gòu)。
具體實(shí)施例方式
第1圖系概要地舉例說(shuō)明根據(jù)本發(fā)明之一半導(dǎo)體電路。該半導(dǎo)體電路1系包括一半導(dǎo)體組件2，而該半導(dǎo)體組件系具有四個(gè)可尋址存儲(chǔ)庫(kù)3、一BIST單元、以及一具有功能性測(cè)試之測(cè)試單元5，再者，該半導(dǎo)體電路1系具有一訂制的標(biāo)準(zhǔn)接口6以及一測(cè)試接口7。當(dāng)在生產(chǎn)以及在正常操作中之該半導(dǎo)體電路1開始之同時(shí)，經(jīng)由該標(biāo)準(zhǔn)接口或該測(cè)試接口而自外部驅(qū)動(dòng)之該BIST單元，其系能夠執(zhí)行儲(chǔ)存在該BIST原4中之程序代碼，并且起始與執(zhí)行儲(chǔ)存在該側(cè)是單元中之功能性測(cè)試或是更進(jìn)一步之功能性測(cè)試，因此，該半導(dǎo)體組件2之起始以及架構(gòu)系加以執(zhí)行，并且，該半導(dǎo)體組件2之一接近應(yīng)用的設(shè)定以及測(cè)試系于該半導(dǎo)體電路1之一正常操作中成為可能。
一般而言，該標(biāo)準(zhǔn)接口6系用于在正常操作期間，一控制單元(未顯示)與該半導(dǎo)體電路1之間的外部數(shù)據(jù)、地址及指令交換，而通常，該測(cè)試接口7則是被提供用于一測(cè)試操作，因此，該測(cè)試單元5之功能性測(cè)試或該等更進(jìn)一步之功能性測(cè)試系可以于任何時(shí)間由外部起始，并且，所決定之資料則可以經(jīng)由該測(cè)試接口7而進(jìn)行輸出。經(jīng)由一內(nèi)部接口8，測(cè)試指令系會(huì)被傳送至該半導(dǎo)體組件2之該個(gè)別的存儲(chǔ)庫(kù)3，而該等個(gè)別存儲(chǔ)庫(kù)3則會(huì)質(zhì)詢來(lái)自存儲(chǔ)胞元之操數(shù)或讀入資料及/或設(shè)定該半導(dǎo)體組件2之操作狀態(tài)。
在第1圖中所圖例說(shuō)明之該半導(dǎo)體電路1系于第2圖中進(jìn)行更詳盡之說(shuō)明。該BIST單元4系具有一只讀非易失性記憶體9，而在其中，舉例而言，為了在該半導(dǎo)體電路1之生產(chǎn)期間之測(cè)試以及架構(gòu)的目的，一標(biāo)準(zhǔn)程序代碼與相對(duì)應(yīng)之標(biāo)準(zhǔn)啟動(dòng)(boot)及/或操作參數(shù)系加以儲(chǔ)存，再者，至少一程序代碼以及功能性測(cè)試、啟動(dòng)、測(cè)試以及操作參數(shù)則被儲(chǔ)存于一可程序化非易失性記憶體10之中，而用于架構(gòu)、測(cè)試、以及接近應(yīng)用地設(shè)定該半導(dǎo)體組件2之該BIST單元4乃是藉由一BIST控制器11而加以控制，其中，該BIST控制器11系具備有已知的功能性單元(在此即不再更進(jìn)一步地加以證實(shí)以及討論)，例如，一ALU(Arithmetic Logic Unit，算術(shù)邏輯單元)、寄存器、接口控制單元、控制單元等。
再者，該BIST控制器11根據(jù)該半導(dǎo)體電路1之啟動(dòng)而加以質(zhì)詢以及評(píng)估的旗標(biāo)(flags)系被儲(chǔ)存于該可程序化非易失性記憶體10之中，一開始旗標(biāo)12系表示該BIST控制器11是否自動(dòng)地開始或不開始，若開始發(fā)生時(shí)，亦即，該BIST控制器11之啟動(dòng)之后，則一程序代碼旗標(biāo)13系指示儲(chǔ)存在該只讀非易失性記憶體9之該標(biāo)準(zhǔn)程序代碼、或儲(chǔ)存在該可程序化非易失性記憶體10之至少一程序代碼是否要為了執(zhí)行而被加載到被分配至該BIST控制器11之一易失性記憶體17之中。
若一程序代碼被加載的話，則啟動(dòng)旗標(biāo)14、15、16系會(huì)受到質(zhì)詢，而其系會(huì)決定要執(zhí)行包含在該程序代碼中之何種啟動(dòng)序列，在啟動(dòng)之后，該已加載之程序代碼系會(huì)可選擇地提供在正常操作中測(cè)試該半導(dǎo)體組件2或執(zhí)行接近應(yīng)用之設(shè)定的功能性測(cè)試之加載以及執(zhí)行，而儲(chǔ)存在該非易失可程序化記憶體10中之該等功能性測(cè)試，例如，舉例而言，監(jiān)控指令碼(scripts)、架構(gòu)指令碼(scripts)等，或是儲(chǔ)存在該測(cè)試單元5中之該更進(jìn)一步功能性測(cè)試則在此例子中可以隨意地加以執(zhí)行。在此例子中所決定之測(cè)試結(jié)果系藉由該BIST控制器11而進(jìn)行評(píng)估以及處理，而處理過(guò)之資料會(huì)被儲(chǔ)存在該可程序化非易失性記憶體10之中，作為操作、測(cè)試及/或啟動(dòng)參數(shù)，以用于更進(jìn)一步之處理，在此關(guān)系之中，更進(jìn)一步之處理系表示，舉例而言，在該半導(dǎo)體電路1于一啟動(dòng)序列中之一重新開始之后對(duì)于該等啟動(dòng)參數(shù)之使用、在正常操作期間用于測(cè)試以及接近應(yīng)用地設(shè)定該半導(dǎo)體組件2之測(cè)試參數(shù)的使用、以及為了分析目的之對(duì)該等操作參數(shù)的評(píng)估。
該BIST單元4系以該BIST控制器11可以被停止、或是所呈現(xiàn)之資料可以經(jīng)由外部之該標(biāo)準(zhǔn)接口6或經(jīng)由該測(cè)試接口7而被輸出之方式，而可經(jīng)由該測(cè)試接口7于任何時(shí)間進(jìn)行控制，因此，該半導(dǎo)體電路1所呈現(xiàn)之狀態(tài)系可以進(jìn)行質(zhì)詢以及分析。
在啟動(dòng)以及正常操作中之架構(gòu)以及測(cè)試序列期間，該BIST控制器11系會(huì)經(jīng)由該內(nèi)部接口8而控制該半導(dǎo)體組件2之指令的輸出，因此，該半導(dǎo)體電路之功能并不會(huì)受損，即使是當(dāng)實(shí)行寫入以及讀取指令的時(shí)候，所以，該BIST單元4系使得對(duì)于該半導(dǎo)體組件2之記憶體區(qū)域的一無(wú)干擾以及與干擾無(wú)關(guān)之存取成為可能。
第3圖系顯示根據(jù)本發(fā)明之用于啟動(dòng)以及于一正常操作期間接續(xù)執(zhí)行功能性測(cè)試，以測(cè)試以及接近應(yīng)用地設(shè)定該半導(dǎo)體電路1之方法的流程圖。該半導(dǎo)體電路1之開始，舉例而言，籍由供給電流，系亦會(huì)開始分配給該BIST單元4之該BIST控制器11(310)，該BIST控制器11首先系會(huì)質(zhì)詢儲(chǔ)存在該可程序化非易失性記憶體10中之該開始旗標(biāo)12以及該程序旗標(biāo)13，其中，該開始旗標(biāo)12在設(shè)定狀態(tài)時(shí)，舉例而言，系會(huì)指示該BIST控制器11之一自動(dòng)開始，亦即，啟動(dòng)，而該程序旗標(biāo)13則會(huì)指示是否要來(lái)自該只讀非易失性記憶體9之該標(biāo)準(zhǔn)程序代碼或是來(lái)自該可程序化非易失性記憶體10之一程序代碼進(jìn)行加載(311)。
該BIST控制器11之一時(shí)脈頻率以及因此要進(jìn)行處理之測(cè)試區(qū)段的時(shí)脈率系藉由步驟312而進(jìn)行定義，即使此示范性實(shí)施例中，該時(shí)脈頻率之定義僅于啟動(dòng)程序期間加以執(zhí)行，該BIST單元4系允許該時(shí)脈頻率可以在任何所許的點(diǎn)及時(shí)的進(jìn)行設(shè)定，因?yàn)闉榱藴y(cè)試目的，舉例而言，于啟動(dòng)期間，所需要之時(shí)脈率系要盡可能的高，并且，為了模塊參數(shù)偶爾之質(zhì)詢所需要之時(shí)脈率系相對(duì)而言較低，特別是為了降低電流耗損之目的者。
在程序代碼已經(jīng)被加載之后，該BIST控制器11系藉由該程序代碼而加以控制，由于該程序代碼之可變架構(gòu)，各式之啟動(dòng)序列系可被提供于該程序代碼之中，步驟313即是用于決定哪一啟動(dòng)序列要被執(zhí)行。
為了這個(gè)目的，該BIST控制器11系會(huì)質(zhì)詢儲(chǔ)存于該可程序化非易失性記憶體10中并且指示提供于該程序代碼中之啟動(dòng)序列是否以及哪一要接續(xù)地加以執(zhí)行的該等啟動(dòng)旗標(biāo)14、15、16，直到達(dá)到一成功之架構(gòu)及/或無(wú)錯(cuò)誤之測(cè)試序列處理為止，該獲準(zhǔn)之啟動(dòng)旗標(biāo)16系可以被用于，舉例而言，控制僅有達(dá)成一成功之架構(gòu)及/無(wú)錯(cuò)誤之測(cè)試序列處理之在該程序代碼中執(zhí)行之啟動(dòng)序列的事實(shí)。
儲(chǔ)存在該可程序化非易失性記憶體10中之分別的序列特定啟動(dòng)參數(shù)系于處理該等啟動(dòng)序列期間被使用，在步驟314中，成功之啟動(dòng)系具有該半導(dǎo)體電路1改變?yōu)橐槐O(jiān)控操作的效果，若是該等啟動(dòng)序列中沒(méi)有任何一會(huì)造成一成功的架構(gòu)時(shí)，則該半導(dǎo)體電路1會(huì)被停止(315)。
在該監(jiān)控模式中，提供于該程序代碼中之該等功能性測(cè)試系被起始，亦即，儲(chǔ)存在該可程序化非易失存儲(chǔ)區(qū)域10中之功能性測(cè)試或儲(chǔ)存在該測(cè)試單元5中之功能性測(cè)試系加以加載以及執(zhí)行(步驟316)，而了能接近應(yīng)用地設(shè)定或測(cè)試該半導(dǎo)體電路1，必要之測(cè)試參數(shù)系于接續(xù)之步驟317中被加載。
在接續(xù)之步驟318中，一被加載之功能性測(cè)試系加以執(zhí)行，首先，該功能性測(cè)試系開始于步驟319中，而在步驟320中，所決定之資料系進(jìn)行處理，該已被決定以及更進(jìn)一步處理之資料則可以在步驟321中被分配以更進(jìn)一步之旗標(biāo)，而該旗標(biāo)系會(huì)藉經(jīng)由該半導(dǎo)體電路1之該標(biāo)準(zhǔn)接口或該測(cè)試接口7而設(shè)定模式之模式寄存器中的一信號(hào)碼序列，而指示該半導(dǎo)體組件之一操作能力及/或允許該等參數(shù)之讀取。
該功能性測(cè)試系加以執(zhí)行，直到該BIST控制器11編碼一停止該功能性測(cè)試之外部供給之停止指令，或是直到該半導(dǎo)體電路1被關(guān)閉為止。
一程序代碼之命令的結(jié)構(gòu)系藉由第4圖中之例子而加以圖例說(shuō)明。該指令系具有個(gè)別位或一微代碼指令以及一測(cè)試向量之位群組加以結(jié)合之一結(jié)構(gòu)，會(huì)控制該BIST控制器11之該微代碼指令系于字段181中具有用于控制一ALU(算術(shù)邏輯單元)之一位群組，而該ALU系會(huì)將所決定及/或所儲(chǔ)存之資料轉(zhuǎn)換成為絕對(duì)及相對(duì)平均值，并且亦會(huì)計(jì)算至下一要加載之微代碼指令的有條件或無(wú)條件、相對(duì)的及絕對(duì)之微碼地址跨接，而內(nèi)部之寄存器系可以藉由在字段182中之位而進(jìn)行尋址，再者，為了儲(chǔ)存已計(jì)算之資料及/或加載資料而控制讀取以及寫入動(dòng)作之一位群組系被提供在字段183中，至于在字段184中之位群組則是，于該微代碼指令部分執(zhí)行期間被用于發(fā)送測(cè)試模式，并且其系在不以一測(cè)試向量應(yīng)用慣用之的方式進(jìn)行發(fā)送的情形下。
該測(cè)試向量系于字段191中具有復(fù)數(shù)個(gè)位群組，而該等位群組系執(zhí)行該半導(dǎo)體組件2之該等存儲(chǔ)庫(kù)的一時(shí)序關(guān)鍵之寫入-讀取尋址，以用于該半導(dǎo)體組件2之操作狀態(tài)的設(shè)定，而在此期間，舉例而言，被編碼為電壓數(shù)值之二進(jìn)元資料系以一地址相關(guān)之方式而被寫入或讀取。再者，在該字段191中，為了特殊功能性測(cè)試之活化的位系加以提供，而該等測(cè)試系會(huì)儲(chǔ)存資料于該半導(dǎo)體組件2之特殊存儲(chǔ)區(qū)域之中或自該半導(dǎo)體組件2之特殊存儲(chǔ)區(qū)域取得資料。
為了執(zhí)行該測(cè)試向量，該命令系于字段192中具有致能該測(cè)試向量之功能性的一位，在一命令中微代碼指令以及測(cè)試向量的結(jié)合系于該半導(dǎo)體電路1之功能性未受損之情形下，允許該半導(dǎo)體電路1在正常測(cè)作中之測(cè)試以及架構(gòu)執(zhí)行，而藉由這些命令，僅有模塊內(nèi)部測(cè)試刺激會(huì)經(jīng)由該內(nèi)部接口8而加以發(fā)送，并且該標(biāo)準(zhǔn)接口并不用于測(cè)試以及架構(gòu)的目的。
在該微代碼指令以及測(cè)試向量(字段18以及19)中執(zhí)行個(gè)別指令的暫時(shí)序列較佳地系應(yīng)巧妙地加以分散，因此，測(cè)試結(jié)果在一測(cè)試向量已經(jīng)被發(fā)送之后，系可以接續(xù)地藉由一相對(duì)應(yīng)選擇之微代碼指令而進(jìn)行評(píng)估以及處理，通常，一測(cè)試向量系于一時(shí)脈周期期間加以執(zhí)行，反之，為了自寄存器取得要轉(zhuǎn)變之資料或自一已分配置之記憶體載該資料、將該資料彼此轉(zhuǎn)變、以及接續(xù)地將該資料寫回或進(jìn)行儲(chǔ)存，該等微代碼指令系會(huì)被分為次級(jí)的時(shí)脈片段(相位pphases)。
第5圖系顯示自該可程序化非易失性記憶體10加載之一程序代碼的架構(gòu)。該程序代碼系具有程序線50，其系于每個(gè)例子中包括來(lái)自一微代碼指令以及一測(cè)試向量命令之結(jié)合的一命令，并且系接續(xù)地進(jìn)行處理。
該程序代碼系于字段51、52、53中包括復(fù)數(shù)個(gè)啟動(dòng)序列，而正如上述，該等啟動(dòng)序列系會(huì)以一有關(guān)于將進(jìn)行質(zhì)詢之啟動(dòng)旗標(biāo)的狀態(tài)的方式而加以執(zhí)行，若一啟動(dòng)序列導(dǎo)致該成功之架構(gòu)及/或無(wú)錯(cuò)誤測(cè)試之序列處理時(shí)，則在該字段54之中，系完成一地址100之一跨接，在此點(diǎn)，測(cè)試參數(shù)系加載自該可程序化非易失性記憶體10，并且系于該字段55中被用于將執(zhí)行之一接續(xù)測(cè)試指令碼(scripts)中，而在該測(cè)試指令碼(scripts)結(jié)束之后，該測(cè)試指令碼(scripts)系會(huì)再重新開始，并且以一無(wú)休止的方式不斷執(zhí)行。
本發(fā)明系使得該BIST單元可被用作為有彈性的、無(wú)限制程序化地測(cè)試系統(tǒng)，且該系統(tǒng)系都可被用于生產(chǎn)，但特別是藉由該半導(dǎo)體電路之正常操作期間的一顧客。
符號(hào)列表1 semiconductor circuit半導(dǎo)體電路2 semiconductor component 半導(dǎo)體組件3 memory bank 存儲(chǔ)庫(kù)4 BIST unitBIST單元5 test unit測(cè)試單元6 standard interface 標(biāo)準(zhǔn)接口7 test interface 測(cè)試接口
8 internal interface 內(nèi)部接口9 readable nonvolatile memory 可讀取非易失性記憶體10 programmble nonvolatile memory 可程序化非易失性記憶體11 BIST controller BIST控制器12 flag旗標(biāo)13 flag旗標(biāo)14 flag旗標(biāo)15 flag旗標(biāo)16 flag旗標(biāo)17 volatile memory 易失性記憶體18 microcode instruction 微代碼指令19 test vector 測(cè)試向量
權(quán)利要求
1.一種具有一半導(dǎo)體組件以及配置于該半導(dǎo)體組件之一BIST(Built-In Self-Test，內(nèi)建自我測(cè)試)單元的半導(dǎo)體電路，其中，該半導(dǎo)體電路系包括一標(biāo)準(zhǔn)接口，以用于在一正常操作中進(jìn)行外部數(shù)據(jù)、地址、及/或指令的交換，以及一另一測(cè)試接口，其系被提供用于一測(cè)試操作，而該半導(dǎo)體電路更包括-一BIST控制器，用于起始、測(cè)試、及接近應(yīng)用地設(shè)定該半導(dǎo)體組件；-一只該非易失性記憶體，在其中系儲(chǔ)存有用于架構(gòu)之一標(biāo)準(zhǔn)程序代碼以及用于測(cè)試該半導(dǎo)體組件之標(biāo)準(zhǔn)測(cè)試及標(biāo)準(zhǔn)啟動(dòng)參數(shù)；-一可程序化非易失性記憶體，在其中系儲(chǔ)存有用于架構(gòu)之至少一程序代碼以及用于測(cè)試該半導(dǎo)體組件之功能性測(cè)試、操作參數(shù)、測(cè)試以及啟動(dòng)參數(shù)；以及-一易失性記憶體，其系被配置于該BIST控制器，并且，在啟動(dòng)期間，該標(biāo)準(zhǔn)程序代碼或該至少一程序代碼系可以為了執(zhí)行而被加載其中，該BIST控制器系于啟動(dòng)期間執(zhí)行一架構(gòu)，并且在一接續(xù)之正常操作中，藉由執(zhí)行功能性測(cè)試而隨意地執(zhí)行該半導(dǎo)體組件之一測(cè)試，以及將在測(cè)試期間所決定之資料，于該可程序化非易失性記憶體之中儲(chǔ)存為操作、測(cè)試及/或啟動(dòng)參數(shù)，及/或?qū)⑵浣?jīng)由該半導(dǎo)體電路之該標(biāo)準(zhǔn)接口或該測(cè)試接口而外部地輸出。
2.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其中，該半導(dǎo)體組件系為一半導(dǎo)體記憶體。
3.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其中，用于控制該控制器之旗標(biāo)系被儲(chǔ)存于該可程序化非易失性記憶體之中，該控制器系以與該等旗標(biāo)之狀態(tài)相關(guān)的方式，-自動(dòng)地進(jìn)行起始或不進(jìn)行起始；以及-在自動(dòng)起始當(dāng)時(shí)，將用于執(zhí)行之該標(biāo)準(zhǔn)程序代碼或該程序代碼加載該易失性記憶體之中。
4.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其特征在于，配置在該可程序化非易失性記憶體中之更進(jìn)一步的旗標(biāo)系被配置于啟動(dòng)序列，并且，系會(huì)指示在該程序代碼中所實(shí)施之哪一該啟動(dòng)序列要藉由該控制器而加以執(zhí)行，因此，可以起始該半導(dǎo)體組件不同之啟動(dòng)程序以及不同之架構(gòu)。
5.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其特征在于，具有更進(jìn)一步功能性測(cè)試之測(cè)試單元系可以藉由該BIST控制器以及也可外部地經(jīng)由該標(biāo)準(zhǔn)接口或經(jīng)由該測(cè)試接口而加以喚醒。
6.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其特征在于，配置于該BIST單元以及該半導(dǎo)體記憶體之間的一模塊內(nèi)部接口，而經(jīng)由該接口，該BIST控制器系會(huì)將該等功能性測(cè)試之指令輸出至該半導(dǎo)體記憶體，并且會(huì)藉由該半導(dǎo)體組件而接收該資料輸出。
7.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其中，該只讀非易失性記憶體系為一ROM(read-only memory，只讀記憶體)。
8.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其中，該可程序化非易失性記憶體系為一FLASH(閃存)。
9.根據(jù)權(quán)利要求第5項(xiàng)所述之半導(dǎo)體電路，其中，該等測(cè)試單元系于該半導(dǎo)體電路中被實(shí)施為ASI C(applicationspecific integrated circuit，應(yīng)用特定集成電路)。
10.根據(jù)權(quán)利要求第1項(xiàng)所述之半導(dǎo)體電路，其中，該程序代碼之命令系具有用于控制該BIST控制器之一微代碼指令的個(gè)別位或位群組會(huì)與一測(cè)試向量之個(gè)別位或位群組進(jìn)行結(jié)合的一結(jié)構(gòu)，其中，該測(cè)試向量系會(huì)經(jīng)由該模塊內(nèi)部接口而發(fā)送一測(cè)試指令至該半導(dǎo)體組件。
11.根據(jù)權(quán)利要求第10項(xiàng)所述之半導(dǎo)體電路，其中，該等命令系具有被設(shè)定于活化一測(cè)試向量之至少一額外位或一位群組。
12.一種用于測(cè)試、監(jiān)控、以及接近應(yīng)用地設(shè)定一半導(dǎo)體電路的方法，其中該半導(dǎo)體電路系使用在一正常操作中用于外部數(shù)據(jù)、地址、及/或指令交換之一標(biāo)準(zhǔn)接口以及用于一測(cè)試操作之一測(cè)試接口，并具有一半導(dǎo)體組件，其中，-在該半導(dǎo)體電路之啟動(dòng)期間，為了架構(gòu)及測(cè)試目的而配置于該半導(dǎo)體記憶體之一BIST單元系會(huì)質(zhì)詢儲(chǔ)存在一可程序化非易失性記憶體中的旗標(biāo)，并且，系以與該等旗標(biāo)之狀態(tài)相關(guān)之方式進(jìn)行；-首先先決定關(guān)于該BIST單元之一BIST控制器是否會(huì)自動(dòng)啟動(dòng)或不啟動(dòng)之一旗標(biāo)；以及-在啟動(dòng)當(dāng)時(shí)，決定關(guān)于該BIST控制器是否可將來(lái)自一只讀非易失性記憶體的一標(biāo)準(zhǔn)程序代碼或來(lái)自該可程序化非易失性記憶體之一程序代碼導(dǎo)入一執(zhí)行用易失性記憶體的一另一旗標(biāo)，在啟動(dòng)當(dāng)時(shí)，該BIST控制器系執(zhí)行在該標(biāo)準(zhǔn)程序代碼中或在該程序代碼中實(shí)施并且架構(gòu)該半導(dǎo)體組件之一操作模式的至少一啟動(dòng)序列，以及，在啟動(dòng)之后，該BIST控制器系于正常操作中，隨意地起始以及執(zhí)行提供在該標(biāo)準(zhǔn)程序代碼中或在該程序代碼中之功能性測(cè)試。
13.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，特別是在該半導(dǎo)體電路啟動(dòng)之當(dāng)時(shí)，及/或任何隨意的時(shí)間點(diǎn)，該BIST單元系會(huì)定義該BIST控制器之時(shí)脈頻率，以及因此將進(jìn)行處理之測(cè)試向量的速率。
14.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，該BIST控制器系會(huì)質(zhì)詢以及評(píng)估被配置于該可程序化非易失性記憶體中以及被配置到更進(jìn)一步啟動(dòng)序列之旗標(biāo)，并且，會(huì)執(zhí)行該等另一旗標(biāo)用于設(shè)定之在已加載程序代碼中實(shí)施的啟動(dòng)序列。
15.根據(jù)權(quán)利要求第14項(xiàng)所述之方法，其中，為了架構(gòu)一操作模式以及測(cè)試該半導(dǎo)體組件，每一啟動(dòng)序列系使用儲(chǔ)存在該可程序化非易失性記憶體中之序列特有啟動(dòng)參數(shù)。
16.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，為了架構(gòu)一操作模式以及測(cè)試該半導(dǎo)體組件，每一啟動(dòng)序列系使用儲(chǔ)存在該可程序化非易失性記憶體中之序列特有啟動(dòng)參數(shù)。
17.根據(jù)權(quán)利要求第14項(xiàng)所述之方法，其中，對(duì)被配置于該等啟動(dòng)序列之該等另一旗標(biāo)的評(píng)估系會(huì)控制該控制器接續(xù)地執(zhí)行在該程序代碼中所實(shí)施之所有啟動(dòng)序列，直到達(dá)成一成功的架構(gòu)及/或無(wú)錯(cuò)誤測(cè)試序列處理為止。
18.根據(jù)前述權(quán)利要求其中之一所述之方法，其中，達(dá)成該半導(dǎo)體組件之一成功的架構(gòu)及/或測(cè)試序列處理的該啟動(dòng)序列系可以藉由配置于其上之旗標(biāo)而被辨別為獲準(zhǔn)的啟動(dòng)序列。
19.根據(jù)前述權(quán)利要求第18項(xiàng)所述之方法，其中，中斷、終止、或停止該等功能性測(cè)試之執(zhí)行及/或經(jīng)由該測(cè)試接口取得所呈現(xiàn)之操作參數(shù)的已編碼指令系可以經(jīng)由該測(cè)試接口而進(jìn)行施加。
20.根據(jù)權(quán)利要求第14至第17項(xiàng)其中之一所述之方法，其中，對(duì)被配置于該等啟動(dòng)序列之該等另一旗標(biāo)之評(píng)估系會(huì)控制該控制器僅執(zhí)行在該程序代碼中被實(shí)施為獲準(zhǔn)啟動(dòng)序列之該啟動(dòng)序列。
21.根據(jù)前述權(quán)利要求第20項(xiàng)所述之方法，其中，中斷、終止、或停止該等功能性測(cè)試之執(zhí)行及/或經(jīng)由該測(cè)試接口取得所呈現(xiàn)之操作參數(shù)的已編碼指令系可以經(jīng)由該測(cè)試接口而進(jìn)行施加。
22.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，該BIST控制器系自該可程序化非易失性記憶體或自實(shí)施為一ASIC之該半導(dǎo)體電路的一測(cè)試單元加載提供于該程序代碼中之該等功能性測(cè)試。
23.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，在正常操作中，該等功能性測(cè)試之執(zhí)行所決定的資料系藉由該BIST控制器而進(jìn)行處理，并且，系于該可程序化非易失性記憶體中被儲(chǔ)存為操作、測(cè)試或啟動(dòng)參數(shù)，及/或經(jīng)由該半導(dǎo)體電路之該標(biāo)準(zhǔn)接口或該測(cè)試接口而外部地加以輸出。
24.根據(jù)權(quán)利要求第23項(xiàng)所述之方法，其中，由于該半導(dǎo)體記憶體之一更新的啟動(dòng)，該已產(chǎn)生之啟動(dòng)參數(shù)系可以被用于一隨意之啟動(dòng)序列之中。
25.根據(jù)權(quán)利要求第23項(xiàng)所述之方法，其中，在正常操作中所決定之該資料系可被用于模塊及/或錯(cuò)誤分析。
26.根據(jù)權(quán)利要求第23項(xiàng)所述之方法，其中，該所儲(chǔ)存之操作參數(shù)系被配置以旗標(biāo)，而該等旗標(biāo)系會(huì)指示該半導(dǎo)體模塊之一操作能力及/或允許藉由在模式寄存器中經(jīng)由該半導(dǎo)體電路之該標(biāo)準(zhǔn)接口而設(shè)定模式之一信號(hào)碼序列來(lái)進(jìn)行參數(shù)讀取。
27.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，該功能性測(cè)試系加以執(zhí)行，直到該BIST控制器編碼一終止該功能性測(cè)試之外部供給停止指令、或直到該半導(dǎo)體電路被關(guān)閉為止。
28.根據(jù)權(quán)利要求第1至17、22至27項(xiàng)之任一項(xiàng)所述之方法，其中，中斷、終止、或停止該等功能性測(cè)試之執(zhí)行及/或經(jīng)由該測(cè)試接口取得所呈現(xiàn)之操作參數(shù)的已編碼指令系可以經(jīng)由該測(cè)試接口而進(jìn)行施加。
29.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，經(jīng)由該測(cè)試接口，該功能性測(cè)試，例如，測(cè)試程序、監(jiān)控指令碼(scripts)、或起始指令碼(scripts)，系可以在該可程序化非易失存儲(chǔ)區(qū)域中進(jìn)行程序化。
30.根據(jù)權(quán)利要求第12項(xiàng)所述之方法，其中，該程序代碼之一命令系結(jié)合自用于控制該BIST控制之一微代碼指令以及經(jīng)由該模塊內(nèi)部接口而發(fā)送一測(cè)試指令至該半導(dǎo)體記憶體之一測(cè)試向量，并且，在該命令中被配置于該測(cè)試向量之一旗標(biāo)系會(huì)指示該測(cè)試向量是否要加以執(zhí)行。
31.根據(jù)權(quán)利要求第30項(xiàng)所述之方法，其中，若該位被設(shè)定為邏輯“1”時(shí)，則該測(cè)試向量系加以執(zhí)行。
32.根據(jù)權(quán)利要求第30項(xiàng)所述之方法，其中，隨著該位之設(shè)定，該測(cè)試向量以及該微代碼指令系在相同的時(shí)脈周期中進(jìn)行處理。
33.根據(jù)權(quán)利要求第30項(xiàng)所述之方法，其中，該微代碼指令系控制該BIST控制器之至少一ALU(算術(shù)邏輯單元)，將已決定及/或已儲(chǔ)存之資料轉(zhuǎn)換成為絕對(duì)及/或相對(duì)平均值，并且，亦計(jì)算跨接至將被加載之下一微代碼指令的有條件或無(wú)條件、相對(duì)、及絕對(duì)微碼地址。
34.根據(jù)權(quán)利要求第30項(xiàng)所述之方法，其中，該微代碼指令系尋址內(nèi)部寄存器內(nèi)容。
35.根據(jù)權(quán)利要求第30項(xiàng)所述之方法，其中，該微代碼指令系執(zhí)行讀取及/或?qū)懭雱?dòng)作，以加載或儲(chǔ)存資料。
36.根據(jù)權(quán)利要求第30或第32項(xiàng)所述之方法，其中，用于質(zhì)詢及用于設(shè)定該半導(dǎo)體組件之操作狀態(tài)的該測(cè)試向量系會(huì)執(zhí)行該半導(dǎo)體組件之存儲(chǔ)庫(kù)的一時(shí)序關(guān)鍵尋址，并且，會(huì)將編碼為電壓數(shù)值之二進(jìn)元資料以一地址相關(guān)方式進(jìn)行寫入或讀取。
37.根據(jù)權(quán)利要求第30或第32項(xiàng)所述之方法，其中，藉由在所定義之存儲(chǔ)區(qū)域中儲(chǔ)存資料、或是自所定義之存儲(chǔ)區(qū)域中取得資料的該測(cè)試向量而定義之功能性測(cè)試系可以進(jìn)行活化。
38.根據(jù)權(quán)利要求第30或第32項(xiàng)所述之方法，其中，在一時(shí)脈周期的范圍內(nèi)，該測(cè)試向量以及該微代碼指令之以類相位(phasewise)方式進(jìn)行處理的用期性處理系加以協(xié)調(diào)為可利用已經(jīng)收集之資料轉(zhuǎn)換測(cè)試向量結(jié)果。
全文摘要
本發(fā)明系相關(guān)于一種半導(dǎo)體電路(1)，以及用于測(cè)試、監(jiān)控、以及接近應(yīng)用地設(shè)定該半導(dǎo)體電路(1)之方法，該半導(dǎo)體電路(1)系具有一標(biāo)準(zhǔn)接口(6)，以用于在一正常操作中進(jìn)行外部數(shù)據(jù)、地址、及/或指令的交換，以及一另一測(cè)試接口(7)，其系被提供用于一測(cè)試操作。并且，該半導(dǎo)體電路系具有一BIST控制器(11)，以用于起始、測(cè)試、及接近應(yīng)用地設(shè)定該半導(dǎo)體組件(2)，一只讀非易失性記憶體(9)，在其中系儲(chǔ)存有用于架構(gòu)以及用于測(cè)試該半導(dǎo)體組件之一標(biāo)準(zhǔn)程序代碼、標(biāo)準(zhǔn)測(cè)試、及標(biāo)準(zhǔn)啟動(dòng)參數(shù)，一可程序化非易失性記憶體(10)，在其中系儲(chǔ)存有用于架構(gòu)以及用于測(cè)試該半導(dǎo)體組件之至少一程序代碼、功能性測(cè)試、操作參數(shù)、測(cè)試以及啟動(dòng)參數(shù)，以及一易失性記憶體(17)，其系被配置于該BIST控制器。
文檔編號(hào)G11C29/16GK1577630SQ20041005595
公開日2005年2月9日 申請(qǐng)日期2004年7月30日 優(yōu)先權(quán)日2003年7月30日
發(fā)明者M·佩納 申請(qǐng)人:因芬尼昂技術(shù)股份公司