專利名稱：包含于控制芯片內(nèi)的統(tǒng)計電路及使用該電路的控制芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一統(tǒng)計電路，特別是關(guān)于包含于控制芯片內(nèi)的統(tǒng)計電路。
背景技術(shù)：
在光盤裝置系統(tǒng)的檢錯中，常用外接儀器來驗證整個系統(tǒng)或盤片的好壞，尤其是用來統(tǒng)計每個脈沖(pulse)寬度的直方圖的儀器(histogram)最常被使用。因為經(jīng)由直方圖的儀器的檢測結(jié)果，可用來確定盤片質(zhì)量，也可用來驗證光盤裝置前端模擬電路的好壞。圖1為一般利用直方圖的儀器測試光盤裝置系統(tǒng)的示意圖。如圖1所示，光盤裝置系統(tǒng)11經(jīng)過DUT 12的轉(zhuǎn)換后，將數(shù)據(jù)輸出到直方圖的儀器13。因此，工程師即可根據(jù)直方圖的儀器13所表示的數(shù)據(jù)來判斷光盤裝置系統(tǒng)11的特性。
但是，直方圖的儀器價格昂貴，且不適合現(xiàn)場應(yīng)用工程師(FieldApplication Engineer，F(xiàn)AE)到客戶端進(jìn)行檢錯支援。

發(fā)明內(nèi)容
有鑒于上述問題，本發(fā)明的目的是提供一種統(tǒng)計電路，該統(tǒng)計電路包含于控制芯片內(nèi)，例如光盤裝置的控制芯片。
為達(dá)成上述目的，本發(fā)明的包含于控制芯片內(nèi)的統(tǒng)計電路，用來統(tǒng)計一取樣信號在一統(tǒng)計時間內(nèi)不同脈沖寬度的脈沖數(shù)，該統(tǒng)計電路包含一脈沖寬度估算單元，接收取樣信號，并產(chǎn)生一脈沖寬度信號，該脈沖寬度信號在取樣信號有狀態(tài)轉(zhuǎn)換時產(chǎn)生一脈沖；多個串接的延遲單元，其中第一個延遲單元接收脈沖寬度信號，并根據(jù)一參考時脈的觸發(fā)分別輸出多個延遲信號，且該第一個延遲單元的輸出還作為一重置信號；一邏輯電路，接收脈沖寬度信號與重置信號，并產(chǎn)生一計數(shù)信號，該計數(shù)信號于脈沖寬度信號產(chǎn)生脈沖時被啟用一段期間；以及多個計數(shù)器，分別接收多個延遲單元的延遲信號，借以在觸發(fā)信號被啟用時，計數(shù)所接收的延遲信號為第一狀態(tài)的次數(shù)。


圖1為一般利用直方圖的儀器測試光盤裝置系統(tǒng)的示意圖。
圖2表示包含本發(fā)明所提出的設(shè)置于DVD的控制電路中的統(tǒng)計電路的功能方塊圖。
圖3表示本發(fā)明所提出的統(tǒng)計電路的一較佳實施例電路的實施例。
圖4表示圖3的部分信號的時序圖。
附圖編號11 光盤裝置系統(tǒng)12 DUT13 直方圖儀器21 控制電路211 模數(shù)轉(zhuǎn)換器212 分頻單元213 相位頻率檢測器214 回路濾波器215 數(shù)模轉(zhuǎn)換器216 壓控振蕩器217 8至14解調(diào)制單元22 統(tǒng)計電路221 脈沖寬度估算單元2221-222N 脈沖寬度統(tǒng)計單元2231-223N 脈沖寬度計算單元32 最高位提取單元33 NRZI單元341-34N D觸發(fā)器35 邏輯單元363-36N 計數(shù)器具體實施方式
以下參考附圖詳細(xì)說明本發(fā)明包含于控制芯片內(nèi)的統(tǒng)計電路。
為了節(jié)省架設(shè)儀器的時間，與購買儀器的成本，并且方便FAE工程師到客戶端進(jìn)行檢錯支援，本發(fā)明提出了一種統(tǒng)計電路，該統(tǒng)計電路實施在光盤裝置(例如數(shù)字音像光盤裝置，Digital Versatile Disk，DVD)的控制芯片內(nèi)。由于該統(tǒng)計電路可直接輸出一取樣信號(RF信號)的各種脈沖寬度的統(tǒng)計值，因此，F(xiàn)AE工程師除了可根據(jù)統(tǒng)計值即時了解此控制芯片設(shè)計的好壞外，還可依據(jù)其結(jié)果用來調(diào)整伺服(servo)系統(tǒng)的各項參數(shù)，并且了解盤片寫入的質(zhì)量。
圖2表示包含本發(fā)明提出的設(shè)置于DVD的控制電路中的統(tǒng)計電路的一實施例的功能方塊圖。如該圖所示，DVD控制系統(tǒng)包含一控制電路21與一統(tǒng)計電路22。常規(guī)DVD控制系統(tǒng)將儲存于盤片的RF信號經(jīng)由前級放大器(preamplifier)放大后，作為控制電路21的輸入信號。控制電路21包含一模數(shù)轉(zhuǎn)換器(ADC)211、一分頻單元212、一相位頻率檢測器(Phase FrequencyDetector)213、一回路濾波器(Loop Filter)214、一數(shù)模轉(zhuǎn)換器(DAC)215、一壓控振蕩器(Voltage Controlled Oscillator，VCO)216、以及一8至14解調(diào)制單元(Eight to Fourteen Modulation Demodulator，EFMdemodulator)217?；旧峡刂齐娐?1利用模數(shù)轉(zhuǎn)換器211將輸入信號轉(zhuǎn)換成數(shù)字的取樣信號后，以一個數(shù)字鎖相回路(digital phase locked loop，DPLL)來固定該數(shù)字取樣信號的頻率。一般而言，該模數(shù)轉(zhuǎn)換器211的取樣頻率會高于EFM信號的基本周期T，因此該控制電路21會利用分頻單元212將取樣信號的頻率降低成基本周期T所相對的頻率。
而統(tǒng)計電路22接收取樣信號，并分析該取樣信號的各種不同脈沖寬度的脈沖數(shù)，并輸出各脈沖寬度的統(tǒng)計值或平均值。該統(tǒng)計電路22包含一脈沖寬度估算單元221、多個脈沖寬度統(tǒng)計單元2221-222N、以及多個脈沖寬度計算單元2231-223N。脈沖寬度估算單元221估算取樣信號的每個脈沖的寬度，并輸出相對應(yīng)的信號至脈沖寬度統(tǒng)計單元2221-222N。例如，當(dāng)脈沖寬度為3時，對應(yīng)于寬度3的脈沖寬度統(tǒng)計單元2223的數(shù)值即加1。因此，多個脈沖寬度統(tǒng)計單元2221-222N即可統(tǒng)計出在一段時間內(nèi)不同脈沖寬度的脈沖出現(xiàn)的次數(shù)。之后，多個脈沖寬度計算單元2231-223N即可根據(jù)每個寬度的出現(xiàn)次數(shù)來輸出其平均值。所以，只要利用固件即可將統(tǒng)計值或平均值輸出。
由于控制電路21為高速光盤裝置的控制電路，因此可利用其高速的優(yōu)點(diǎn)。在本實施例中，壓控振蕩器216的振蕩頻率在20x倍速必須設(shè)計到高達(dá)530MHz。因此，本發(fā)明可利用此高速的壓控振蕩器216來取樣1x倍速的輸入信號(此時分頻單元212的分頻倍數(shù)N設(shè)為20)，使得每個基本周期T會被取樣達(dá)20次左右，亦即每個基本周期T中取樣信號的取樣次數(shù)為20。所以，取樣信號的脈沖精準(zhǔn)度為1/20×T，足夠用來檢測此芯片設(shè)計的好壞，協(xié)助調(diào)整伺服(server)系統(tǒng)的各項參數(shù)，并且了解盤片寫入的質(zhì)量。
在數(shù)字化DVD讀取通道(Read Channel)電路中，由于此芯片本身就是設(shè)計在高倍速運(yùn)轉(zhuǎn)，高速的ADC/VCO本來就存在，我們只要將分頻取樣(down-sampling)的操作在數(shù)模轉(zhuǎn)換器(ADC)221之后，并利用統(tǒng)計電路22來統(tǒng)計ADC221之后的取樣信號的各個不同脈沖寬度的脈沖數(shù)即可。所以，在有包含統(tǒng)計電路22的控制芯片中，即可利用系統(tǒng)固件讀取統(tǒng)計電路22的各個不同脈沖寬度的脈沖次數(shù)或其平均值，現(xiàn)場應(yīng)用工程師(FAE)即可根據(jù)該脈沖次數(shù)或其平均值進(jìn)行各種參數(shù)設(shè)定。
圖3表示本發(fā)明統(tǒng)計電路22更清楚的電路的實施例。如該圖所示，統(tǒng)計電路22包含一最高位提取單元32、一NRZI單元33、多個D觸發(fā)器341-34N、一邏輯單元35、以及多個計數(shù)器363-36N。在本實施例中，取樣信號為一數(shù)字信號，最高位的符號可用來表示信號是否有變化。因此，本發(fā)明利用最高位提取單元32接收取樣信號，并輸出最高位數(shù)據(jù)作為狀態(tài)信號X。但是，若取樣信號僅有一位，則最高位提取單元32即可省略。
NRZI單元33接收狀態(tài)信號X，并在狀態(tài)信號X有狀態(tài)變化時輸出一脈沖信號Y。在此實施例中，以一延遲單元331與一異或門332來構(gòu)成NRZI單元33，但本發(fā)明并不以此為限。之后，脈沖信號Y經(jīng)由多個D觸發(fā)器341-34N往下傳遞，其傳遞的速度由參考時脈Ref_C控制。一般而言，該參考時脈Ref_C的頻率與ADC的取樣頻率相同，亦即在此實施例中參考時脈Ref_C的頻率為基本周期T所對應(yīng)的頻率的20倍。
D觸發(fā)器341的輸出除了作為D觸發(fā)器342的輸入信號外，還作為一重置信號Z。該重置信號Z用來重置(Reset)D觸發(fā)器343-34N。邏輯單元35根據(jù)信號Y與重置信號Z來產(chǎn)生一計數(shù)時脈C_C。每個計數(shù)器363-36N接收其對應(yīng)的D觸發(fā)器的輸出作為輸入端I，并接收計數(shù)時脈C_C作為觸發(fā)輸入端C。因此，每個計數(shù)器363-36N在計數(shù)時脈C_C被啟用(enable)時，若其輸入端I為L時，則該計數(shù)器不計數(shù)，而當(dāng)其輸入端I為H時，則該計數(shù)器加1。
在圖3的電路中，觸發(fā)器與計數(shù)器的數(shù)量與模數(shù)轉(zhuǎn)換器的取樣頻率有關(guān)。亦即取樣頻率越高，則觸發(fā)器與計數(shù)器的需求也越多，但脈沖精準(zhǔn)度也會相對的提高。例如若取樣頻率為20倍，則每個基本周期T中應(yīng)包含20個觸發(fā)器與計數(shù)器。
圖4表示圖3的部分信號的時序圖，包含參考時脈Ref_C、狀態(tài)信號X、脈沖信號Y、重置信號Z、以及多個延遲信號D2-DX。當(dāng)狀態(tài)信號X有改變時，亦即不管是由H變L或由L變H時，表示另一個脈沖的開始以及前一個脈沖的結(jié)束。此時，脈沖信號Y會由L變H，同時計數(shù)時脈C_C被啟用，亦即由L變H。所以，在該計數(shù)時脈C_C被啟用時，會有一個計數(shù)器的值會加1，其余的計數(shù)器的值不變。例如在圖4的時序圖中，是第X個計數(shù)器的值加1。而在脈沖信號Y會由L變H的同時，觸發(fā)器341的輸入端亦變?yōu)镠。所以，在下一個參考時脈Ref_C的前緣時，重置信號Z會被啟用，亦即重置信號Z變?yōu)镠。當(dāng)重置信號Z變?yōu)镠時，計數(shù)時脈C_C被禁用，且除了第一與第二個觸發(fā)器341、342之外的其他觸發(fā)器亦同時被清除為L。之后，在每個參考時脈Ref_C的前緣，觸發(fā)器會一個接著一個的由L轉(zhuǎn)為H，在由H轉(zhuǎn)為L。
以上雖以實施例說明本發(fā)明，但并不因此限定本發(fā)明的范圍，只要不脫離本發(fā)明的要旨，本領(lǐng)域的技術(shù)人員可進(jìn)行各種變化或變更。
權(quán)利要求
1.一種設(shè)置于光儲存設(shè)備中的脈沖寬度統(tǒng)計電路，用來計算至少一取樣信號的脈沖寬度的統(tǒng)計值，該脈沖寬度統(tǒng)計電路包含一脈沖寬度估算單元，依據(jù)前述取樣信號產(chǎn)生一第一信號，并在前述取樣信號有狀態(tài)轉(zhuǎn)換時產(chǎn)生一第二信號；以及至少一統(tǒng)計單元，依據(jù)前述第一信號及前述第二信號，增加該至少一統(tǒng)計單元的一統(tǒng)計數(shù)目，其中，該統(tǒng)計單元與前述取樣信號的脈沖寬度相對應(yīng)。
2.如權(quán)利要求1所述的電路，其中還包含至少一個計算單元，接收前述至少一統(tǒng)計單元的輸出值，并計算其平均值后輸出。
3.一種包含于控制芯片內(nèi)的統(tǒng)計電路，用來統(tǒng)計一取樣信號在一統(tǒng)計時間內(nèi)不同脈沖寬度的脈沖數(shù)，該統(tǒng)計電路包含一脈沖寬度估算單元，接收前述取樣信號，并產(chǎn)生一脈沖寬度信號，該脈沖寬度信號在前述取樣信號有狀態(tài)轉(zhuǎn)換時產(chǎn)生一脈沖；多個串接的延遲單元，其中第一個延遲單元接收前述脈沖寬度信號，并根據(jù)一參考時脈的觸發(fā)分別輸出多個延遲信號，且該第一個延遲單元的輸出還作為一重置信號；一邏輯電路，接收前述脈沖寬度信號與前述重置信號，并產(chǎn)生一計數(shù)信號，該計數(shù)信號于前述脈沖寬度信號產(chǎn)生脈沖時被啟用一段期間；以及多個計數(shù)器，分別接收前述多個延遲單元的延遲信號，借以在前述觸發(fā)信號被啟用時，根據(jù)所接收的延遲信號進(jìn)行計數(shù)。
4.如權(quán)利要求3所述的包含于控制芯片內(nèi)的統(tǒng)計電路，其中前述邏輯電路包含一反向器接收前述重置信號，并輸出一反向信號；以及一與門，接收前述反向信號與前述脈沖寬度信號，并輸出前述計數(shù)信號。
5.一種具有統(tǒng)計電路的控制芯片，該控制芯片包含一統(tǒng)計電路，而該統(tǒng)計電路用來統(tǒng)計控制芯片內(nèi)的一取樣信號在一統(tǒng)計時間內(nèi)不同脈沖寬度的脈沖數(shù)，該統(tǒng)計電路包含一脈沖寬度估算單元，接收前述取樣信號，并產(chǎn)生一脈沖寬度信號，該脈沖寬度信號在前述取樣信號有狀態(tài)轉(zhuǎn)換時產(chǎn)生一脈沖；以及至少一統(tǒng)計單元，接收前述脈沖寬度信號，統(tǒng)計該脈沖寬度信號的不同脈沖寬度的脈沖數(shù)，且輸出所統(tǒng)計的脈沖數(shù)。
6.一種設(shè)置于光儲存裝置中的脈沖寬度統(tǒng)計電路，用以統(tǒng)計至少一取樣信號的脈沖寬度，該統(tǒng)計電路包含一脈沖寬度估算單元，依據(jù)該取樣信號的脈沖寬度輸出一脈沖寬度信號；多個串接的延遲單元，用以分別輸出多個延遲信號，其中第一個延遲單元更依據(jù)前述脈沖寬度信號及一參考時脈輸出一重置信號；一邏輯電路，依據(jù)前述脈沖寬度信號與前述重置信號產(chǎn)生一計數(shù)信號；以及多個計數(shù)器，分別接收前述延遲信號，并依據(jù)該計數(shù)信號由該些計數(shù)器的一者進(jìn)行計數(shù)。
7.如權(quán)利要求6所述的統(tǒng)計電路，其中前述邏輯電路包含一反向器接收前述重置信號，并輸出一反向信號；以及一與門，接收前述反向信號與前述脈沖寬度信號，并輸出前述計數(shù)信號。
8.一種設(shè)置于光儲存裝置中的控制電路，該控制電路包含一模數(shù)轉(zhuǎn)換器，用以依據(jù)一模擬信號取樣輸出該取樣信號；一鎖相回路，用以依據(jù)該取樣信號輸出一取樣調(diào)整信號至該模數(shù)轉(zhuǎn)換器以調(diào)整該模數(shù)轉(zhuǎn)換器；一8至14解調(diào)制單元，用以對該取樣信號進(jìn)行8至14解調(diào)制；以及一脈沖寬度統(tǒng)計單元，用以計算并統(tǒng)計該取樣信號的脈沖寬度。
9.如權(quán)利要求8所述的控制電路，其中該脈沖寬度統(tǒng)計單元還包括一脈沖寬度估算單元，依據(jù)該取樣信號的脈沖寬度輸出一脈沖寬度信號；多個串接的延遲單元，用以分別輸出多個延遲信號，其中第一個延遲單元更依據(jù)前述脈沖寬度信號及一參考時脈輸出一重置信號；一邏輯電路，依據(jù)前述脈沖寬度信號與前述重置信號產(chǎn)生一計數(shù)信號；以及多個計數(shù)器，分別接收前述延遲信號，并依據(jù)該計數(shù)信號由該些計數(shù)器的一者進(jìn)行計數(shù)；其中，進(jìn)行計數(shù)的該計數(shù)器與該取樣信號的脈沖寬度相對應(yīng)。
10.如權(quán)利要求8所述的控制電路，其中該控制電路還包括一分頻器，用以分頻該取樣電路輸出一分頻取樣信號至該8至14解調(diào)制單元，對該分頻取樣信號進(jìn)行8至14解調(diào)制。
全文摘要
一種包含于控制芯片內(nèi)的統(tǒng)計電路以及使用該統(tǒng)計電路的控制芯片。該統(tǒng)計電路包含一脈沖寬度估算單元，接收取樣信號，并產(chǎn)生一脈沖寬度信號，該脈沖寬度信號在取樣信號有狀態(tài)轉(zhuǎn)換時產(chǎn)生一脈沖；多個串接的延遲單元，其中第一個延遲單元接收脈沖寬度信號，并根據(jù)一參考時脈的觸發(fā)分別輸出多個延遲信號，且該第一個延遲單元的輸出還作為一重置信號；一邏輯電路，接收脈沖寬度信號與重置信號，并產(chǎn)生一計數(shù)信號，該計數(shù)信號于脈沖寬度信號產(chǎn)生脈沖時被啟用一段期間；以及多個計數(shù)器，分別接收多個延遲單元的延遲信號，借以在觸發(fā)信號被啟用時，計數(shù)所接收的延遲信號為第一狀態(tài)的次數(shù)。
文檔編號G11B20/18GK1741174SQ200410064428
公開日2006年3月1日 申請日期2004年8月24日 優(yōu)先權(quán)日2004年8月24日
發(fā)明者顏光裕 申請人:瑞昱半導(dǎo)體股份有限公司