專利名稱：適用字符線金屬導(dǎo)線技術(shù)的平面單元只讀存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種平面單元(flat-cell)只讀存儲器，特別是關(guān)于一種在使用字符線金屬導(dǎo)線(word line strap)技術(shù)而不增加寬度，同時縮減高度的平面單元只讀存儲器。
背景技術(shù)：
在只讀存儲器的設(shè)計中，如何提高讀取速度一直是設(shè)計者所努力的方向之一，對于高速存儲器而言，最主要的設(shè)計瓶頸在于字符線速度過慢，這是因為多晶硅字符線的電阻值及寄生電容過大所造成的，一般解決的方法有二種，一是延著字符線的長度方向?qū)⒆址€切割成多塊，再將每一小塊的字符線分別使用一個字符線驅(qū)動器來驅(qū)動，進而達到增加存儲器操作速度的目的，換言之，就是將存儲器切割成多塊小存儲器。為更清楚說明此方法，圖1顯示了此方法的簡單示意圖，其中圖1A為未分割前存儲器中的字符線10及字符線驅(qū)動器12的簡單示意圖，圖1B是將圖1A的字符線10分割后的示意圖，在圖1A中，每一條字符線10的長度均為L，且每一條字符線10均連接一字符線驅(qū)動器12，依照上述的方法，將每一條字符線10延其長度L的方向均分成兩段102及104，接著再將每一段字符線102及104搭配一字符線驅(qū)動器12，由于每段字符線所具有的阻值只有原本的一半，故可達到加快操作速度的目的。然而，此方法雖能加快存儲器的操作速度，但也需使用大量的字符線驅(qū)動器12，因此將大幅增加存儲器的面積。
另一種加快存儲體操作速度的方法是沿字符線的方向并聯(lián)一條金屬導(dǎo)線以降低電阻值，進而減少RC延遲，此導(dǎo)線一般是稱為字符線金屬導(dǎo)線(word line strap)。雖然此種方法不會大幅度地增加存儲器的面積，但此種方法僅適用在兩層金屬以上的制程，這是因為要實行此種方法，必須是接觸窗較松的陣列，以使該接觸窗可以移動，進而能夠在位元線的方向平行置入一局部金屬字符線(local metal word line)，以連接各存儲區(qū)塊(bank)的字符線。為了更清楚地說明字符線金屬導(dǎo)線的使用，圖2提供一使用字符線金屬導(dǎo)線技術(shù)的存儲器20的簡單架構(gòu)圖，其中兩個存儲區(qū)塊Bank0及Bank1各自包含一字符線WL0，同時在每一字符線WL0的旁邊并聯(lián)一條字符線金屬導(dǎo)線204及206以降低字符線WL0的阻值，在此位元線BL0及BL1、虛接地線VG0及VG2以及局部字符線LWL0所構(gòu)成的第一金屬層與兩區(qū)塊Bank0及Bank1中的字符線WL0形成正交，而字符線金屬導(dǎo)線204及206以及整體(global)字符線GWL0構(gòu)成了第二層金屬，其中局部字符線LWL0是透過接觸窗208、210及212分別將字符線金屬導(dǎo)線204及206連接至整體字符線GWL0，而虛線202為字符線信號路徑。
圖3提供一習(xí)知的平面單元只讀存儲器30的電路圖，以說明平面單元只讀存儲器不適用字符線金屬導(dǎo)線技術(shù)的原因，在存儲器30中，存儲器陣列32包含許多作為存儲單元的晶體管322，其中在同一列上的晶體管322的柵極被連接在同一字符線WL0～WLN上，而在同一行上晶體管322的源/漏極則被連接在同一位元線BL或虛接地線VG上，選擇線SL0及SL1是用以選取所要的位BBL及虛接地線VG。圖4是圖3電路30的布局(layout)的簡單示意圖，其中Bank0、Bank1及Bank2是表示不同的存儲區(qū)塊，在存儲區(qū)塊Bank1中，各位元線BL及虛接地線各透過一接觸窗34而連接至各自對應(yīng)的位元信號線36及虛接地信號線38，由圖4可以很明顯地知道，接觸窗34與接觸窗之間已沒有空間可以移動，因此，若要在位元信號線36及虛接地信號線38之間插入一條局部字符線時，將撐大X方向的面積。
因此，一種不增加面積而能使用字符線金屬導(dǎo)線技術(shù)的平面單元只讀存儲器，乃為所冀。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提出一種適用字符線金屬導(dǎo)線技術(shù)的平面單元只讀存儲器。
本發(fā)明的目的之一，又在于提出一種讓相鄰區(qū)塊共用位元線或虛接地線的平面單元只讀存儲器。
根據(jù)本發(fā)明，一種適用字符線金屬導(dǎo)線技術(shù)的平面單元只讀存儲器，該只讀存儲器包括多個存儲區(qū)塊，每一該存儲區(qū)塊包含一存有數(shù)據(jù)的存儲器陣列，多條字符線及與其正交的位元線及虛接地線連接至該存儲器陣列中，用以選擇所要讀取的數(shù)據(jù)，其中任二條相鄰的位元線是分別透過一第一開關(guān)元件及一第二開關(guān)元件連接至該存儲器陣列，且該兩條相鄰的位元線由同一個第一接觸窗連接至一位元信號線，而每一該虛接地線則透過一第三開關(guān)元件及一第四開關(guān)元件連接至該存儲器陣列，且任兩條相鄰的該虛接地線由同一個第二接觸窗連接至一虛接地信號線，同時該等第一及第二接觸窗亦與相鄰的存儲區(qū)塊的位元線及虛接地線共用，此外，該等第一及第三開關(guān)元件的導(dǎo)通是受控于一第一選擇線，該等第二及第四開關(guān)的導(dǎo)通則受控于一第二選擇線。
由于本發(fā)明是將兩條位元線及虛接地線共用一接觸窗，因此使得接觸窗的位置有較大的調(diào)整空間，故可在不增加面積的情況下，插入一條局部字符線來加快存儲器的操作，又，在本發(fā)明存儲器中，相鄰的區(qū)塊是共用該等第一及第二接觸窗，因此約可減少接觸窗的密度，進而減少存儲器的高度。


圖1A為存儲器中的字符線及字符線驅(qū)動器的簡單示意圖；圖1B是將圖1A中字符線分割后的示意圖；圖2顯示一使用字符線金屬導(dǎo)線技術(shù)的存儲器的簡單架構(gòu)圖；圖3顯示一習(xí)知的平面單元只讀存儲器的電路圖；圖4是圖3電路的布局圖；圖5是本發(fā)明的平面單元只讀存儲器的等效電路圖；圖6是圖5電路的布局圖；圖7為圖3存儲器30的實際布局圖；圖8顯示本發(fā)明存儲器40的實際布局圖；圖9為本發(fā)明存儲器40與習(xí)知存儲器30其中一存儲區(qū)塊的比較圖。
符號說明10～字符線102～字符線104～字符線12～字符線驅(qū)動器20～只讀存儲器202～字符線信號路徑204～字符線金屬導(dǎo)線206～字符線金屬導(dǎo)線208～接觸窗210～接觸窗212～接觸窗30～只讀存儲器
32～存儲器陣列322～晶體管34～接觸窗36～位元信號線38～虛接地信號線40～只讀存儲器42～只讀存儲器40中的區(qū)塊44～只讀存儲器40中的區(qū)塊46～只讀存儲器40中的區(qū)塊48～存儲器陣列482～晶體管50～位元信號線52～虛接地信號線54～局部字符線56～接觸窗58～接觸窗具體實施方式
圖5是本發(fā)明的平面單元只讀存儲器40的等效電路圖，在存儲區(qū)塊42中，存儲器陣列48包含多個作為存儲單元的晶體管482，在同一列上的晶體管482的柵極是被連接在同一字符線WL0～WLN，而在同一行上的晶體管482的源/漏極則分別連接至位元線BL0～BL7或虛接地線VG0～VG8。其中位元線BL0及BL1共點形成共同位元線CBL0，且分別透過晶體管MB0及MB1連接至存儲器陣列48。位元線BL2及BL3共點形成共同位元線CBL1，且分別透過晶體管MB2及MB3連接至存儲器陣列48。位元線BL4及BL5共點形成共同位元線CBL2，且分別透過晶體管MB4及MB5連接至存儲器陣列48。位元線BL6及BL7共點形成共同位元線CBL3，且分別透過晶體管MB6及MB7連接至存儲器陣列48。虛接地線VG0及VG1共點形成共同虛接地線CVG0，且虛接地線VG0透過晶體管MV0連接至存儲體陣列48，虛接地線VG1透過晶體管MV1及MV2連接至存儲器陣列48。虛接地線VG2及VG3共點形成共同虛接地線CVG1，且虛接地線VG2分別透過晶體管MV3及MV4連接至存儲器陣列48，虛接地線VG3分別透過晶體管MV5及MV6連接至存儲器陣列48。虛接地線VG4及VG5共點形成共同虛接地線CVG2，且虛接地線VG4分別透過晶體管MV7及MV8連接至存儲器陣列48，虛接地線VG5分別透過晶體管MV9及MV10連接至存儲器陣列48。虛接地線VG6及VG7共點形成共同虛接地線CVG3，虛接地線VG6分別透過晶體管MV11及MV12連接至存儲器陣列48，虛接地線VG7分別透過晶體管MV13及MV14連接至存儲器陣列48。此外，晶體管MB1、MB3、MB5、MB7、MV0、MV2、MV4、MV6、MV8、MV10、MV12、MV14及MV16的導(dǎo)通是受控于選擇線SL0，而晶體管MB0、MB2、MB4、MB6、MV1、MV3、MV5、MV7、MV9、MV11、MV13及MV15的導(dǎo)通是受控于選擇線SL0B。
參照圖4，在平面單元只讀存儲器40中，存儲區(qū)塊42是與存儲區(qū)塊44共用共同位元線CBL0～CBL3，存儲區(qū)塊42是與存儲區(qū)塊46共用共同虛接地線CVG0～CVG4。此外，在本實施例中，由于位元線BL0～BL7與虛接地線VG0～VG8是分別在存儲器陣列48的上、下方，因此，本實施例的單元電流的路徑為I型路徑，相較之下，圖3所示的存儲器30，由于其位元線BL及虛接地線VG是交錯排列，因此存儲器30的單元電流的路徑為U型路徑，在此領(lǐng)域中，具有普通技藝的人士均了解，在相同的偏壓下，I型單元電流路徑比U型單元電流路徑具有更大的單元電流，因而可獲得較大的設(shè)計利益(design margin)，同時亦具有較高的讀取速度。
圖6是圖5部分電路的布局圖，由圖中可以很清楚地看出，兩條相鄰的位元線，例如BL2及BL3，是共用同一接觸窗58連接至位元信號線50，而兩條相鄰的虛接地線，例如VG2及VG3，亦共用同一接觸窗60連接至虛接地信號線52，因而減少了接觸窗的數(shù)目，故接觸窗之間具有較大的空間可以移動，所以可以很輕易地在位元信號線50及虛接地信號線之間插入一局部字符線54透過接觸窗56連接字符線WL0。又由于存儲區(qū)塊42與44的位元線是共用在兩區(qū)塊之間的接觸窗58，而存儲區(qū)塊42與46的虛接地線是共用在兩區(qū)塊之間的接觸窗60，因而減少了接觸窗的密度，進而減少了存儲器的高度。
圖7為圖3存儲器30的實際布局圖，圖8顯示本發(fā)明存儲器40的實際布局圖，其中很明顯地可以看出，在本發(fā)明存儲器中，區(qū)塊與區(qū)塊間接觸窗的密度比習(xí)知的存儲器要低，圖9為本發(fā)明存儲器40與習(xí)知存儲器30其中一存儲區(qū)塊的比較圖，在圖9中，左方所示為本發(fā)明存儲體40的存儲區(qū)塊，右方則為習(xí)知存儲器30的存儲區(qū)塊，在兩區(qū)塊的旁邊顯示了兩區(qū)塊的高度，其中習(xí)知區(qū)塊的高度為28.4um，而本發(fā)明區(qū)塊的高度僅有28.15um，共相差了0.25um，顯然，本發(fā)明的存儲器比習(xí)知的存儲器縮減了約0.88％的高度。
權(quán)利要求
1.一種適用字符線金屬導(dǎo)線技術(shù)的平面單元只讀存儲器，其包含多個存儲區(qū)塊，其特征在于每一該存儲區(qū)塊包括一存儲器陣列；多條第一位元線，每一該第一位元線透過一第一開關(guān)元件連接至該存儲器陣列；多條第二位元線，每一該第二位元線透過一第二開關(guān)元件連接至該存儲器陣列；多個第一接觸窗，每一該第一接觸窗使該多條第一位元線的其中之一及該多條第二位元線的其中之一連接至一位元信號線；多條虛接地線，每一條該虛接地線透過一第三開關(guān)元件及一第四開關(guān)元件連接至該存儲器陣列；多個第二接觸窗，每一該第二接觸窗使任二條相鄰的該虛接地線連接至一虛接地信號線；一第一選擇線，供控制該第一開關(guān)元件及第三開關(guān)元件的導(dǎo)通；一第二選擇線，供控制該第二開關(guān)元件及第四開關(guān)元件的導(dǎo)通。
2.根據(jù)權(quán)利要求1所述的平面單元只讀存儲器，其特征在于每一該存儲區(qū)塊更包括多條局部字符線在該位元信號線及虛接地信號線之間。
3.根據(jù)權(quán)利要求1所述的平面單元只讀存儲器，其特征在于每一該存儲區(qū)塊的該多個第一接觸窗是與相鄰的該存儲區(qū)塊共用。
4.根據(jù)權(quán)利要求1所述的平面單元只讀存儲器，其特征在于每一該存儲區(qū)塊的該多個第一接觸窗的位置是可調(diào)整的。
5.根據(jù)權(quán)利要求1所述的平面單元只讀存儲器，其特征在于每一該存儲區(qū)塊的該多個第二接觸窗是與相鄰的該存儲區(qū)塊共用。
6.根據(jù)權(quán)利要求1所述的平面單元只讀存儲器，其特征在于每一該存儲區(qū)塊的該多個第二接觸窗的位置是可調(diào)整的。
7.根據(jù)權(quán)利要求1所述的平面單元只讀存儲器，其特征在于任一該第一或第二位元線與該多條虛接地線其中之一形成一I型單元電流路徑。
全文摘要
本發(fā)明是一種適用字符線金屬導(dǎo)線技術(shù)的平面單元只讀存儲器，其是將兩條位元線或是兩條虛接地線共用一個接觸窗，使得該接觸窗可以稍微地移動，進而在不增加面積的情況下，輕易地置入局部金屬字符線以提高讀取速度，此外，在該存儲器中，相鄰的區(qū)塊是共用相同的位元線或虛接地線，故可減少該存儲器中接觸窗的密度，進而縮減該存儲器的高度。
文檔編號G11C16/00GK1722303SQ200410069749
公開日2006年1月18日 申請日期2004年7月14日 優(yōu)先權(quán)日2004年7月14日
發(fā)明者陳旭順 申請人:義隆電子股份有限公司