專利名稱：用于提供頭振幅特征化的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及從數(shù)據(jù)存儲(chǔ)介質(zhì)讀取的信號，尤其涉及用于提供頭振幅特征化(characterization)的裝置。
背景技術(shù)：
近來，先進(jìn)的數(shù)據(jù)存儲(chǔ)裝置，如磁盤驅(qū)動(dòng)裝置(即，硬盤驅(qū)動(dòng)器)，已增大了存儲(chǔ)容量，并增大了數(shù)據(jù)存取速度。由于這些優(yōu)點(diǎn)，磁盤驅(qū)動(dòng)裝置作為計(jì)算機(jī)系統(tǒng)的輔助存儲(chǔ)裝置已得到廣泛使用。而且，與盤驅(qū)動(dòng)技術(shù)的這些改進(jìn)相關(guān)的脈沖通信的發(fā)展，近來已在脈沖通信系統(tǒng)的廣泛領(lǐng)域中提供了增大的速度和可靠性。
磁盤驅(qū)動(dòng)裝置的影響存儲(chǔ)容量和存取速度的主要特征是頭、記錄介質(zhì)、伺服機(jī)構(gòu)、讀取/寫入通道中使用的信號處理技術(shù)等。其中，利用PRML(部分響應(yīng)最大似然)檢測的信號處理技術(shù)對現(xiàn)代磁盤驅(qū)動(dòng)裝置的增大的存儲(chǔ)容量和高存取速度做出了重大貢獻(xiàn)。
在磁盤驅(qū)動(dòng)裝置的普通讀取/寫入通道電路中的讀取通道電路包括用于對該裝置的讀取/寫入頭產(chǎn)生的模擬讀取信號的初始處理的元件。該處理提供自動(dòng)增益控制(AGC)放大、濾波和均衡，以及模擬/數(shù)字轉(zhuǎn)換。
每個(gè)讀取/寫入頭產(chǎn)生或感測磁盤上的電磁場或磁編碼作為磁通區(qū)域。電磁場中通量反轉(zhuǎn)的存在或不存在表示磁盤上存儲(chǔ)的數(shù)據(jù)。通量反轉(zhuǎn)是磁盤的相鄰區(qū)域上磁通的改變。磁通反轉(zhuǎn)的存在或不存在對應(yīng)于診斷(diagnostic)輸入信號的二進(jìn)制的1和0。為了在磁盤上“寫入”數(shù)據(jù)，電子元件從主機(jī)接收數(shù)據(jù)，并將數(shù)據(jù)轉(zhuǎn)換成磁編碼。頭將磁編碼傳輸?shù)酱疟P的一部分上。為了從磁盤“讀取”數(shù)據(jù)，將頭鄰近具有期望的磁編碼的磁盤的部分放置。頭從磁盤感測和傳輸磁編碼。該電子元件將磁編碼轉(zhuǎn)換為傳輸給主機(jī)的數(shù)據(jù)。主機(jī)可以是個(gè)人計(jì)算機(jī)或其他電子設(shè)備。電子元件可以應(yīng)用誤差檢測和校正算法，以確保對來自磁盤的數(shù)據(jù)的精確存儲(chǔ)和取回。為提高盤驅(qū)動(dòng)器上的數(shù)據(jù)存儲(chǔ)密度，磁致電阻和電感讀取/寫入頭已發(fā)展到具有感測更小振幅磁信號的增強(qiáng)的靈敏性和增強(qiáng)的信號辨別力。
通常，硬盤驅(qū)動(dòng)器通過“峰值檢測”--檢測磁盤上的通量反轉(zhuǎn)通過讀取/寫入頭之下時(shí)產(chǎn)生的電壓峰值--來讀取數(shù)據(jù)。然而，已發(fā)展了部分響應(yīng)最大似然(PRML)算法，以隨著密度和旋轉(zhuǎn)速度的增加而改進(jìn)峰值檢測。PRML在盤驅(qū)動(dòng)電子元件中執(zhí)行，以解釋由讀取/寫入頭感測的磁信號。PRML盤驅(qū)動(dòng)器讀取由盤上存儲(chǔ)的磁通反轉(zhuǎn)產(chǎn)生的模擬波形。不同于尋找峰值來指示通量反轉(zhuǎn)，PRML數(shù)字化地對模擬波形進(jìn)行采樣(該算法的“部分響應(yīng)”部分)，并應(yīng)用信號處理方法學(xué)來確定由波形表示的位圖(該算法的“最大似然”部分)。因此，在PRML數(shù)據(jù)通道中，正確的數(shù)據(jù)檢測需要?dú)w一化的讀回信號振幅。通常在模擬信號路徑中使用可變增益放大器(VGA)來標(biāo)度(scale)讀回信號。已知的PRML通道需要模擬包絡(luò)檢測器電路來感測到來讀回信號的振幅，以對VGA提供增益校正。
因?yàn)椴牧虾椭圃斓牟町?，每個(gè)頭會(huì)具有不同的特征信號輸出電平。必須通過調(diào)節(jié)頭放大器增益使該電平歸一化，從而使振幅檢測電路具有相同的信號余量。為了準(zhǔn)確地進(jìn)行這一歸一化調(diào)節(jié)，必須使用具有精確的已知記錄振幅的特定已錄磁帶。
在一些系統(tǒng)中，通過在必須周期性地重新調(diào)節(jié)的放大器上提供增益調(diào)節(jié)，以及通過為每個(gè)讀取/寫入、速度和密度的組合提供不同的信號振幅檢測閾值電平，已經(jīng)解決了這些問題。然而，這些閾值電平是固定的，不能變化針對介質(zhì)涂層類型、磨損或信號隨時(shí)間的衰減而調(diào)節(jié)。另外，這些固定的閾值需要在振幅檢測變得可靠之前，通過調(diào)節(jié)其放大器增益，使每個(gè)磁頭的輸出非常精確地歸一化。
振幅感測是用于數(shù)字?jǐn)?shù)據(jù)記錄的帶系統(tǒng)中的讀取電路的重要部分，所述帶系統(tǒng)在帶上平行記錄多個(gè)軌道。在這種系統(tǒng)中，廣泛地使用誤差檢測和校正方法，例如跨平行軌道的奇偶校驗(yàn)、或?qū)蝹€(gè)軌道中的數(shù)據(jù)位的奇偶校驗(yàn)。振幅的損失是軌道出現(xiàn)誤差的重要標(biāo)志，然后可以使用校正方法校正軌道，以避免必須重新定位和再次讀取數(shù)據(jù)。
PRML電子元件用來校準(zhǔn)和調(diào)諧PRML讀取/寫入通道。例如，為了確保精確的數(shù)據(jù)檢測，并提供關(guān)于讀換能器(transducer)的完整性和操作條件的了解，對VGA增益的校準(zhǔn)是必要的。為校準(zhǔn)VGA增益，對讀取通道中的VGA提供讀回信號。然后可以感測到與放大電路的環(huán)路增益相關(guān)聯(lián)的電壓信號，并將其與對應(yīng)于數(shù)字字值的多個(gè)控制電壓信號比較。該數(shù)字字值與和所感測的表示讀回信號的相對振幅的電壓信號相等的控制電壓信號相關(guān)聯(lián)。然后，通過對增益調(diào)整放大器的信號輸入施加與對應(yīng)的預(yù)定增益值相關(guān)聯(lián)的參考電壓信號，可以確定VGA的增益特征?？刂齐妷盒盘柨梢赃x擇性地施加到針對每個(gè)參考電壓信號的放大器上，直到放大器輸出電壓信號實(shí)質(zhì)上等于預(yù)定參考電壓信號。
為了簡化校準(zhǔn)過程，很多硬驅(qū)動(dòng)器包括附加的數(shù)字模擬轉(zhuǎn)換器(DAC)和附加的模擬數(shù)字轉(zhuǎn)換器(ADC)，用于診斷測試讀取/寫入通道。這些DAC和ADC是除用于在讀取/寫入通道中執(zhí)行讀取和寫入操作的其它數(shù)字模擬轉(zhuǎn)換器和模擬數(shù)字轉(zhuǎn)換器之外附加的。然而，這些ADC設(shè)計(jì)增加了硬件要求，從而增加了讀取/寫入通道的尺寸和成本。而且，因?yàn)橹T如溫度變化、頭磨損等因素不利地影響讀回信號振幅估計(jì)的精確度，所以難以在例如盤驅(qū)動(dòng)器的存儲(chǔ)裝置中測量頭振幅。
可以看到，需要用于提供頭振幅特征化的裝置。

發(fā)明內(nèi)容
為了克服在上述現(xiàn)有技術(shù)中的缺陷，并克服其它在閱讀和理解本說明書后將明白的缺陷，本發(fā)明公開了一種用于提供頭振幅特征化的裝置。
本發(fā)明通過利用DAC向讀取通道前端的可變增益放大器施加已知信號，而解決了上述問題。通過讀取通道和在ADC的輸出端處理該信號，并讀取和利用該信號來確定輸入通道振幅。
根據(jù)本發(fā)明原理的數(shù)據(jù)通道包括具有可變增益放大器(VGA)的數(shù)字模擬轉(zhuǎn)換器(DAC)電路，該DAC電路響應(yīng)讀取信號模擬輸入和DAC數(shù)字輸入，在模擬數(shù)字轉(zhuǎn)換器(ADC)提供數(shù)字輸出；以及控制器，耦接到DAC電路上，用于根據(jù)DAC的編程、從ADC接收的編碼以及從VGA獲得的增益代碼，確定讀取頭通道振幅。
在本發(fā)明的另一實(shí)施例中，提供了一種讀取通道的模擬前端。該模擬前端包括用于接收讀取信號的模擬處理電路；耦接到模擬處理器的數(shù)字模擬轉(zhuǎn)換器(DAC)，用于向模擬處理電路提供高和低控制信號，以產(chǎn)生預(yù)定模擬處理電路輸出信號；耦接到模擬處理電路的可變增益放大器(VGA)，用于利用VGA增益代碼處理預(yù)定模擬處理電路輸出信號，以產(chǎn)生放大信號；耦接到VGA的模擬數(shù)字轉(zhuǎn)換器(ADC)，用于響應(yīng)放大信號產(chǎn)生ADC代碼擴(kuò)展；寄存器，用于存儲(chǔ)兩個(gè)輸入信號的振幅、與兩個(gè)輸入信號相關(guān)聯(lián)的ADC代碼擴(kuò)展和與兩個(gè)輸入信號相關(guān)聯(lián)的兩個(gè)VGA增益代碼、以及對應(yīng)的高和低DAC控制信號；以及耦接到寄存器的處理器，用于利用從兩個(gè)輸入信號的振幅、與兩個(gè)輸入信號相關(guān)聯(lián)的ADC代碼擴(kuò)展和與兩個(gè)輸入信號相關(guān)聯(lián)的兩個(gè)VGA增益代碼、以及對應(yīng)的高和低DAC控制信號導(dǎo)出的公式，計(jì)算任何輸入信號的振幅。
在本發(fā)明的另一個(gè)實(shí)施例中，提供一種磁性存儲(chǔ)裝置。該磁性存儲(chǔ)裝置包括用于在其上記錄數(shù)據(jù)的磁性存儲(chǔ)介質(zhì)；用于移動(dòng)磁性存儲(chǔ)介質(zhì)的馬達(dá)；用于在磁性存儲(chǔ)介質(zhì)上讀取和寫入數(shù)據(jù)的頭；用于相對于磁性存儲(chǔ)介質(zhì)給頭定位的致動(dòng)器；以及用于處理來自磁性存儲(chǔ)介質(zhì)的編碼信號的數(shù)據(jù)通道，該數(shù)據(jù)通道包括具有可變增益放大器(VGA)的數(shù)字模擬轉(zhuǎn)換器(DAC)電路，該DAC電路響應(yīng)讀取信號模擬輸入和DAC數(shù)字輸入，在模擬數(shù)字轉(zhuǎn)換器(ADC)提供數(shù)字輸出；以及耦接到DAC電路的控制器，用于根據(jù)DAC的編程、從ADC接收的代碼以及從VGA獲得的增益代碼，確定讀取頭通道振幅。
在本發(fā)明的另一個(gè)實(shí)施例中，提供了一種數(shù)據(jù)通道。該數(shù)據(jù)通道包括用于接收輸入信號的裝置；耦接到用于接收輸入信號的裝置、并用于向用于接收輸入信號的裝置提供控制信號的裝置；耦接到用于接收輸入信號的裝置、并用于放大來自用于接收輸入信號的裝置的信號的裝置；耦接到用于提供控制信號的裝置、并用于響應(yīng)來自用于放大的裝置的信號和控制信號而在轉(zhuǎn)換器裝置處提供數(shù)字輸出的裝置；以及耦接到用于提供數(shù)字輸出的裝置、并用于根據(jù)用于提供控制信號的裝置的編程、從轉(zhuǎn)換器裝置接收的代碼以及從用于放大輸入信號的裝置獲得的增益代碼而確定讀取頭通道振幅的裝置。
在本發(fā)明的另一個(gè)實(shí)施例中，提供一種磁性存儲(chǔ)裝置。該磁性存儲(chǔ)裝置包括用于在其上記錄數(shù)據(jù)的裝置；用于移動(dòng)用于記錄數(shù)據(jù)的裝置的裝置；用于在用于記錄數(shù)據(jù)的裝置上讀取和寫入數(shù)據(jù)的裝置；用于相對于用于記錄數(shù)據(jù)的裝置給用于讀取和寫入的裝置定位的裝置；以及用于處理來自用于記錄的裝置的編碼信號的裝置，該用于處理編碼信號的裝置包括用于接收輸入信號的裝置；耦接到用于接收輸入信號的裝置、并用于向用于接收輸入信號的裝置提供控制信號的裝置；耦接到用于接收輸入信號的裝置、并用于放大來自用于接收輸入信號的裝置的信號的裝置；耦接到用于提供控制信號的裝置、并用于響應(yīng)來自用于放大的裝置的信號和控制信號而在轉(zhuǎn)換器裝置處提供數(shù)字輸出的裝置；以及耦接到用于提供數(shù)字輸出的裝置、并用于根據(jù)用于提供控制信號的裝置的編程、從轉(zhuǎn)換器裝置接收的代碼以及從用于放大輸入信號的裝置獲得的增益代碼而確定讀取頭通道振幅的裝置。
在形成本申請一部分的所附權(quán)利要求中具體地指出了作為本發(fā)明特征的這些和其它優(yōu)點(diǎn)和新穎性特征。然而，為了更好地理解本發(fā)明、其優(yōu)點(diǎn)以及通過對其的使用獲得的目的，下面將討論形成本申請另一部分的附圖和附隨的描述，其中圖解和描述了根據(jù)本發(fā)明的裝置的特定示例。


現(xiàn)在參考附圖，其中相同的附圖標(biāo)記始終表示相應(yīng)的部件圖1示出了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)系統(tǒng)；圖2是根據(jù)本發(fā)明實(shí)施例的磁盤驅(qū)動(dòng)裝置的方框圖；圖3是圖2的讀取/寫入通道電路的方框圖；圖4是表示根據(jù)本發(fā)明實(shí)施例的讀取通道的模擬子塊和控制邏輯的方框圖；圖5示出了根據(jù)本發(fā)明實(shí)施例的用于檢測來自ADC的閾值電壓代碼的特征化引擎；以及圖6是根據(jù)本發(fā)明實(shí)施例的用于進(jìn)行頭振幅特征化的操作的詳細(xì)流程圖。
具體實(shí)施例方式
下面將參考附圖描述實(shí)施例，所述附圖構(gòu)成本申請的一部分，并且通過圖解示出了可以實(shí)踐本發(fā)明的特定實(shí)施例。應(yīng)該理解，可以使用其它的實(shí)施例，因?yàn)榭梢栽诓幻撾x本發(fā)明的范圍的情況下進(jìn)行結(jié)構(gòu)變化。
本發(fā)明提供了一種用于提供頭振幅特征化的裝置。本發(fā)明使用DAC對在讀取通道前端的可變增益放大器施加已知信號。通過讀取通道在ADC的輸出端處理該信號，讀取并利用該信號確定輸入通道振幅。
圖1示出了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)系統(tǒng)100。在圖1中，致動(dòng)器120控制換能器110。致動(dòng)器120控制換能器110的位置。換能器110在磁性介質(zhì)130上寫入和讀取數(shù)據(jù)。將讀取/寫入的信號送到數(shù)據(jù)通道140。信號處理器系統(tǒng)150控制致動(dòng)器120，并處理數(shù)據(jù)通道140的信號。另外，由信號處理器系統(tǒng)150控制介質(zhì)平移器(translator)160，使磁性介質(zhì)130相對于換能器110移動(dòng)。而且，本發(fā)明不意味著限于特定類型的存儲(chǔ)系統(tǒng)100、或用于存儲(chǔ)系統(tǒng)100中的特定類型的介質(zhì)130。
圖2是根據(jù)本發(fā)明的實(shí)施例的磁盤驅(qū)動(dòng)裝置200的方框圖。在圖2中，由主軸馬達(dá)234旋轉(zhuǎn)盤210，并且頭212位于對應(yīng)各盤210的表面上。頭212安裝在從E形組件214延伸到盤210的對應(yīng)的伺服臂上。組件214具有關(guān)聯(lián)的旋轉(zhuǎn)音圈致動(dòng)器230，其移動(dòng)組件214，從而改變頭212的位置，以便從一個(gè)或多個(gè)盤210上的特定位置讀取數(shù)據(jù)或向其中寫入數(shù)據(jù)。
前置放大器216前置放大由頭212拾取的信號，從而在讀取操作期間給讀取/寫入通道電路218提供放大的信號。在寫入操作期間，前置放大器216將來自讀取/寫入通道電路218的編碼寫入數(shù)據(jù)信號傳送到頭212。在讀取操作中，讀取/寫入通道電路218從前置放大器216提供的讀取信號中檢測數(shù)據(jù)脈沖，并對該數(shù)據(jù)脈沖進(jìn)行解碼。讀取/寫入通道電路218將解碼的數(shù)據(jù)脈沖傳送到盤數(shù)據(jù)控制器(DDC)220。而且，讀取/寫入通道電路218還對從DDC220接收的寫入數(shù)據(jù)進(jìn)行解碼，并將解碼的數(shù)據(jù)提供給前置放大器216。
DDC 220既通過讀取/寫入通道電路218和前置放大器216，將從主機(jī)(未示出)接收的數(shù)據(jù)寫入到盤210上，又將來自盤210的讀取數(shù)據(jù)傳送到主機(jī)。DDC 220還接在主機(jī)和微控制器224之間。緩沖RAM(隨機(jī)存取存儲(chǔ)器)222臨時(shí)存儲(chǔ)在DDC 220和主機(jī)、微控制器224、以及讀取/寫入通道電路218之間傳送的數(shù)據(jù)。微控制器224響應(yīng)來自主機(jī)的讀取和寫入命令而控制軌道搜索和軌道跟蹤功能。
ROM(只讀存儲(chǔ)器)226存儲(chǔ)微控制器224的控制程序及各種設(shè)置值。伺服驅(qū)動(dòng)器228產(chǎn)生用于響應(yīng)從控制頭212的位置的微控制器224中產(chǎn)生的控制信號，而驅(qū)動(dòng)致動(dòng)器230的驅(qū)動(dòng)電流。該驅(qū)動(dòng)電流被施加到致動(dòng)器230的音圈。致動(dòng)器230根據(jù)從伺服驅(qū)動(dòng)器228提供的驅(qū)動(dòng)電流的方向和大小，相對于盤210給頭212定位。主軸馬達(dá)驅(qū)動(dòng)器232根據(jù)從用于控制盤210的微控制器224產(chǎn)生的控制值，驅(qū)動(dòng)旋轉(zhuǎn)盤210的主軸馬達(dá)234。
圖3是圖2的讀取/寫入通道電路300的方框圖。在圖3中，讀取/寫入通道電路300包括具有讀取/寫入裝置和記錄介質(zhì)的物理記錄通道338、用于在記錄介質(zhì)上寫入數(shù)據(jù)的寫入通道電路340、以及用于從記錄介質(zhì)讀取數(shù)據(jù)的讀取通道電路342。寫入通道電路340由編碼器344、預(yù)解碼器346、和寫入補(bǔ)償器348構(gòu)成。讀取通道電路342包括模擬前端350、模擬數(shù)字轉(zhuǎn)換器(ADC)354、均衡器356、Viterbi(維特比)檢測器358、以及解碼器364。
在操作中，編碼器344將為寫到記錄介質(zhì)上而輸入的寫入數(shù)據(jù)320編碼成預(yù)定代碼。例如，對于這種預(yù)定代碼，通常使用RLL(游程長度受限)碼，其中，相鄰的零的數(shù)目必須保持在指定最大和最小值之間。然而，本發(fā)明不意味著限于RLL，而是可以使用其他編碼。包括預(yù)解碼器346是為了防止誤差傳播。寫入補(bǔ)償器348減少了從讀取/寫入頭產(chǎn)生的非線性效應(yīng)。然而，因?yàn)閷?shí)際記錄通道的響應(yīng)并不與這一傳遞函數(shù)完全一致，所以總是需要后續(xù)的均衡。
模擬前端350放大從盤讀取的模擬信號322。由模擬數(shù)字(A/D)轉(zhuǎn)換器354將從模擬前端350輸出的信號轉(zhuǎn)換成離散的數(shù)字信號。然后，將所得的數(shù)字信號施加到均衡器356，其自適應(yīng)地控制符號間干擾(ISI)，以產(chǎn)生期望的波形。Viterbi檢測器358接收從均衡器356輸出的均衡信號，并從中產(chǎn)生編碼數(shù)據(jù)。解碼器364對從Viterbi檢測器358輸出的編碼數(shù)據(jù)進(jìn)行解碼，以產(chǎn)生最終的讀取數(shù)據(jù)324。
圖4是表示根據(jù)本發(fā)明實(shí)施例的讀取通道400的模擬子部件和控制邏輯的方框圖。提供了模擬開關(guān)或多路復(fù)用器410，用于在輸入之間進(jìn)行切換。一個(gè)輸入是讀取信號。在多路復(fù)用器410的輸入端提供DAC 412。根據(jù)本發(fā)明的實(shí)施例，DAC用于通過利用DAC 412產(chǎn)生具有已知振幅和已知頻率的模擬信號，來校準(zhǔn)讀取通道模擬電路。因此，可以使用DAC 412通過讀取通道400發(fā)送已知信號。
可變增益放大器(VGA)420接收多路復(fù)用器410根據(jù)來自DAC 412的輸入而提供的振幅和頻率已知的輸入信號。將該VGA輸入信號送入VGA 420，然后通過整個(gè)讀取路徑將增益鎖定到設(shè)定的ADC代碼擴(kuò)展。確定對這個(gè)信號振幅的VGA增益代碼。來自VGA 420的放大信號經(jīng)過連續(xù)時(shí)間濾波器(CTF)440。CTF 440配置為濾除噪音。
提供CTF 440的輸出以驅(qū)動(dòng)ADC 480。由可編程振蕩器414為DAC 412提供時(shí)鐘(be clocked)，并且DAC 412用于產(chǎn)生VGA 420的輸入信號。還例如通過另一個(gè)可編程振蕩器482為ADC 480提供時(shí)鐘。因此，讀取通道400使用邏輯來建立讀取通道的輸入，從而使得能夠測量所得的ADC代碼。對應(yīng)于兩個(gè)特征化振幅的VGA增益的數(shù)據(jù)和伺服的兩個(gè)特征化結(jié)果，連同數(shù)據(jù)或伺服VGA增益，使得例如由圖1的信號處理系統(tǒng)150、圖2的控制器224、和/或控制邏輯430能夠進(jìn)行一系列計(jì)算，以確定通道輸入振幅。從所讀取的ADC輸出代碼490，可以推斷出VGA 420的輸入信號的振幅。
圖5示出了根據(jù)本發(fā)明實(shí)施例的用于檢測來自ADC的閾值電壓代碼的特征化引擎500。在頭振幅特征化期間，DAC產(chǎn)生由頭振幅DAC低和高代碼(Head Amplitude DAC Low and High Code)確定的兩個(gè)不同的輸入振幅，并將其輸入到VGA。VGA對這些信號施加增益，直到ADC輸出達(dá)到由ADC差分行程代碼(ADC Difference Trip Code)確定的電平。在圖5中，示出了用于產(chǎn)生代碼檢測信號540的電路510。在第一電路510中，將ADC數(shù)據(jù)512、514與閾值516進(jìn)行比較。響應(yīng)該比較產(chǎn)生代碼檢測信號540。
圖6是根據(jù)本發(fā)明實(shí)施例進(jìn)行頭振幅特征化的操作的詳細(xì)流程圖600。首先在610，從DAC產(chǎn)生“已知振幅”的VGA輸入信號。在620，將該信號送入VGA輸入，然后通過整個(gè)讀取路徑將增益鎖定到設(shè)定的ADC代碼擴(kuò)展。這可以由利用二進(jìn)制的特征化序列發(fā)生器(sequencer)或逐步逼近實(shí)現(xiàn)，以控制VGA。在622，確定這個(gè)信號振幅的VGA增益代碼。接著在630，從DAC產(chǎn)生更大的VGA輸入信號。在640，通過整個(gè)讀取路徑再一次將信號的增益鎖定到相同的ADC代碼擴(kuò)展。在642，還確定這個(gè)信號振幅的VGA增益代碼。
在650，在已知兩個(gè)輸入信號的振幅、ADC代碼擴(kuò)展以及兩個(gè)VGA增益代碼的情況下，產(chǎn)生用于確定頭振幅的公式。在652，以mV為單位，將ADC代碼擴(kuò)展轉(zhuǎn)換為ADC輸出的振幅。然后在654，以mV為單位，將頭振幅DAC低和高代碼轉(zhuǎn)換為其對應(yīng)的振幅。在656，以dB為單位，計(jì)算兩個(gè)特征化振幅的增益。在658，利用兩個(gè)特征化振幅的增益，計(jì)算斜率，然后在660確定截距。在662，確定計(jì)算輸入信號的mV單位的振幅的公式。
如上所述，例如由圖1的信號處理系統(tǒng)150和/或圖2的控制器224進(jìn)行頭振幅特征化。下面描述根據(jù)本發(fā)明的實(shí)施例進(jìn)行頭振幅特征化的過程。
以mV為單位，將ADC代碼擴(kuò)展如下轉(zhuǎn)換成ADC輸出的振幅利用特征序列發(fā)生器YADC＝(ADCTripCode-ADC_MID)*ADC_LSB*2，其中，ADC行程代碼是寄存器可選頭振幅ADC差分行程代碼的十進(jìn)制等效值，而ADC_MID為(ADC_MAXCODE-ADC_MAXCODE)/2。
然后以mV為單位，將頭振幅DAC低和高代碼如下轉(zhuǎn)換為其對應(yīng)的振幅InputAmp 1＝(2*DACLowCode+1)*DAC_LSBInputAmp 2＝(2*DACHighCode+1)*DAC_LSB其中，DAC低代碼是寄存器可選頭振幅DAC低代碼的十進(jìn)制等效值，而DAC高代碼是寄存器可選頭振幅DAC高代碼的十進(jìn)制等效值。
如下，以dB為單位，計(jì)算兩個(gè)特征化振幅的增益(Gain)Gain 1＝20*log(YADC/InputAmp 1)；以及Gain 2＝20*log(YADC/InputAmp 2)。
利用這兩個(gè)特征化振幅的增益，如下計(jì)算斜率(slope)slope=Result1-Result2Gain1-Gain2]]>其中，Result(結(jié)果)1是頭振幅特征化結(jié)果1的十進(jìn)制等效值，Result 2是頭振幅特征化結(jié)果2的十進(jìn)制等效值，而Gain 1和Gain 2是在上述運(yùn)算中計(jì)算出的。然后，截距b則是Result 1-slope*Gain 1。
如下，以mV為單位，確定輸入信號的振幅AmplX＝(YADC/10((VGA CodeX-b-slope)/(20*slope)))，其中，VGA代碼是常規(guī)伺服或數(shù)據(jù)模式中的增益和定時(shí)循環(huán)的結(jié)果。
如上所述，利用為讀取數(shù)據(jù)或伺服數(shù)據(jù)配置的模擬前端，可以進(jìn)行頭振幅特征化，從而使得能夠利用數(shù)據(jù)和伺服VGA增益結(jié)果進(jìn)行計(jì)算以找出該通道的輸入振幅。在頭振幅特征化期間，DAC產(chǎn)生由頭振幅DAC低和高代碼確定的兩個(gè)不同的輸入振幅，并將其輸入到VGA，VGA對這些信號施加增益，直到ADC輸出達(dá)到由ADC差分行程代碼確定的電平。
對應(yīng)于兩個(gè)特征化振幅的VGA增益的兩個(gè)特征化結(jié)果，連同數(shù)據(jù)或伺服VGA增益一起，使得能夠進(jìn)行一系列計(jì)算，以確定通道輸入振幅。通過利用從均衡得出的分支(tap)發(fā)出讀取操作進(jìn)行振幅測量，將對任何數(shù)據(jù)模式得出幾乎均勻的數(shù)據(jù)VGA增益結(jié)果。這是因?yàn)椋?6態(tài)的均衡在CTF和DFIR中加強(qiáng)了較高頻率的信號而削弱了較低頻率的信號。因?yàn)楹苌儆心Ｊ较嚓P(guān)(dependence)，所以這個(gè)結(jié)果對于為頭重新初始化而監(jiān)測頭振幅很管用。
通過在激活異步磁體的情況下，寫入所需要的磁體長度的測試軌道，可以進(jìn)行利用空閑模式下的包絡(luò)檢測器測量頭振幅的可選操作。該空閑包絡(luò)檢測器起動(dòng)，并且合成器設(shè)置成高出10％到20％的數(shù)據(jù)率，以過采樣(oversample)讀回信號。該過程可以為同步場的VGA增益提供大約+/-2lsb的重復(fù)率。
參考圖1-6示出的過程，在實(shí)際中可以有形地實(shí)現(xiàn)于計(jì)算機(jī)-可讀介質(zhì)或載體中，如，圖1所示的一個(gè)或多個(gè)固定和/或可移動(dòng)數(shù)據(jù)存儲(chǔ)裝置188，或其它數(shù)據(jù)存儲(chǔ)或數(shù)據(jù)通信裝置。計(jì)算機(jī)程序190可以載入存儲(chǔ)器170，以配置處理器172執(zhí)行計(jì)算機(jī)程序190。計(jì)算機(jī)程序190包括這樣的指令，當(dāng)其由圖1的處理器172讀取并執(zhí)行時(shí)，使裝置進(jìn)行必要的步驟，以執(zhí)行本發(fā)明上面對本發(fā)明的示范實(shí)施例的描述只是為了說明和描述的目的而給出。其并不旨在窮舉或?qū)⒈景l(fā)明限制在所公開的精確形式?；谏鲜鲋v述內(nèi)容，可以進(jìn)行很多修改和變化。本發(fā)明的范圍不是限于這一具體描述，而是限于所附權(quán)利要求。
權(quán)利要求
1.一種數(shù)據(jù)通道，包括具有可變增益放大器(VGA)的數(shù)字模擬轉(zhuǎn)換器(DAC)電路，所述DAC電路響應(yīng)讀取信號模擬輸入和DAC數(shù)字輸入，在模擬數(shù)字轉(zhuǎn)換器(ADC)提供數(shù)字輸出；以及耦接到DAC電路的控制器，用于根據(jù)DAC的編程、從ADC接收的代碼以及從VGA獲得的增益代碼，確定讀取頭通道振幅。
2.如權(quán)利要求1所述的數(shù)據(jù)通道，其中來自ADC的代碼是代碼檢測信號。
3.如權(quán)利要求1所述的數(shù)據(jù)通道，其中來自ADC的代碼是行程代碼。
4.如權(quán)利要求1所述的數(shù)據(jù)通道，其中來自ADC的代碼是ADC的至少一個(gè)數(shù)字輸出。
5.如權(quán)利要求1所述的數(shù)據(jù)通道，其中DAC電路還包括模擬處理裝置，用于響應(yīng)DAC輸入給VGA提供預(yù)定的輸出信號。
6.如權(quán)利要求5所述的數(shù)據(jù)通道，其中模擬處理裝置包括模擬開關(guān)，用于提供輸入信號之間的選擇。
7.如權(quán)利要求6所述的數(shù)據(jù)通道，其中輸入信號之間的選擇提供具有預(yù)定的高和低振幅的輸出信號。
8.如權(quán)利要求5所述的數(shù)據(jù)通道，其中控制器使DAC向模擬處理電路提供低和高代碼，其中VGA對來自模擬處理電路的、根據(jù)來自DAC的高和低代碼產(chǎn)生的兩個(gè)信號都施加增益，VGA施加增益直到ADC的輸出達(dá)到由預(yù)定行程代碼確定的電平。
9.如權(quán)利要求1所述的數(shù)據(jù)通道，其中利用數(shù)據(jù)濾波進(jìn)行一次頭振幅特征化，利用伺服濾波再進(jìn)行一次頭振幅特征化，以產(chǎn)生數(shù)據(jù)VGA增益值和伺服VGA增益值，并利用數(shù)據(jù)VGA增益值和伺服VGA增益值來確定數(shù)據(jù)通道的輸入振幅。
10.一種用于讀取通道的模擬前端，包括用于接收讀取信號的模擬處理電路；耦接到模擬處理電路的數(shù)字模擬轉(zhuǎn)換器(DAC)，用于向模擬處理電路提供高和低控制信號，以產(chǎn)生預(yù)定模擬處理電路輸出信號；耦接到模擬處理電路的可變增益放大器(VGA)，用于利用VGA增益代碼處理預(yù)定模擬處理電路輸出信號，以產(chǎn)生放大信號；耦接到VGA的模擬數(shù)字轉(zhuǎn)換器(ADC)，用于響應(yīng)放大信號產(chǎn)生ADC代碼擴(kuò)展；存儲(chǔ)器，用于存儲(chǔ)兩個(gè)輸入信號的振幅、與所述兩個(gè)輸入信號相關(guān)聯(lián)的所述ADC代碼擴(kuò)展和與兩個(gè)輸入信號相關(guān)聯(lián)的兩個(gè)VGA增益代碼、以及對應(yīng)的高和低DAC控制信號；以及耦接到所述存儲(chǔ)器的處理器，用于利用從所述兩個(gè)輸入信號的振幅、與所述兩個(gè)輸入信號相關(guān)聯(lián)的所述ADC代碼擴(kuò)展和與所述兩個(gè)輸入信號相關(guān)聯(lián)的所述VGA增益代碼、以及對應(yīng)的高和低DAC控制信號導(dǎo)出的公式，計(jì)算任何輸入信號的振幅。
11.如權(quán)利要求10所述的模擬前端，其中所述模擬處理裝置包括模擬開關(guān)，用于提供輸入信號之間的選擇。
12.如權(quán)利要求11所述的模擬前端，其中所述DAC和模擬處理裝置提供具有預(yù)定的高和低振幅的兩個(gè)輸出信號。
13.如權(quán)利要求10所述的模擬前端，其中所述處理器利用數(shù)據(jù)濾波和伺服濾波兩者導(dǎo)出用于既提供數(shù)據(jù)VGA增益值又提供伺服VGA增益值的公式。
14.一種磁性存儲(chǔ)裝置，包括用于在其上記錄數(shù)據(jù)的磁性存儲(chǔ)介質(zhì)；用于移動(dòng)磁性存儲(chǔ)介質(zhì)的馬達(dá)；用于在磁性存儲(chǔ)介質(zhì)上讀取和寫入數(shù)據(jù)的頭；用于相對于磁性存儲(chǔ)介質(zhì)給所述頭定位的致動(dòng)器；以及用于處理來自所述磁性存儲(chǔ)介質(zhì)的編碼信號的數(shù)據(jù)通道，所述數(shù)據(jù)通道包括具有可變增益放大器(VGA)的數(shù)字模擬轉(zhuǎn)換器(DAC)電路，所述DAC電路響應(yīng)讀取信號模擬輸入和DAC數(shù)字輸入，在模擬數(shù)字轉(zhuǎn)換器(ADC)提供數(shù)字輸出；以及耦接到所述DAC電路的控制器，用于根據(jù)DAC的編程、從所述ADC接收的代碼以及從所述VGA獲得的增益代碼，確定讀取頭通道振幅。
15.如權(quán)利要求14所述的磁性存儲(chǔ)裝置，其中來自所述ADC的所述代碼是代碼檢測信號。
16.如權(quán)利要求14所述的磁性存儲(chǔ)裝置，其中來自所述ADC的所述代碼是行程代碼。
17.如權(quán)利要求14所述的磁性存儲(chǔ)裝置，其中來自所述ADC的代碼是所述ADC的至少一個(gè)數(shù)字輸出。
18.如權(quán)利要求14所述的磁性存儲(chǔ)裝置，其中所述DAC電路還包括模擬處理裝置，用于響應(yīng)DAC輸入給VGA提供預(yù)定的輸出信號。
19.如權(quán)利要求18所述的磁性存儲(chǔ)裝置，其中所述模擬處理裝置包括模擬開關(guān)，用于提供輸入信號之間的選擇。
20.如權(quán)利要求19所述的磁性存儲(chǔ)裝置，其中輸入信號之間的選擇提供允許具有預(yù)定的高和低振幅的輸出信號。
21.如權(quán)利要求18所述的磁性存儲(chǔ)裝置，其中控制器使DAC向模擬處理電路提供低和高代碼，其中所述VGA對來自所述模擬處理電路的、從來自所述DAC的所述高和低代碼產(chǎn)生的兩個(gè)信號都施加增益，所述VGA施加增益直到所述ADC的輸出達(dá)到由預(yù)定行程代碼確定的電平。
22.如權(quán)利要求14所述的磁性存儲(chǔ)裝置，其中利用數(shù)據(jù)濾波進(jìn)行一次頭振幅特征化，利用伺服濾波再進(jìn)行一次頭振幅特征化，以產(chǎn)生數(shù)據(jù)VGA增益值和伺服VGA增益值，并利用數(shù)據(jù)VGA增益值和伺服VGA增益值確定數(shù)據(jù)通道的輸入振幅。
23.一種數(shù)據(jù)通道，包括用于提供輸入信號的裝置；耦接到所述用于提供輸入信號的裝置、并用于向所述用于提供輸入信號的裝置提供控制信號的裝置；耦接到所述用于提供輸入信號的裝置、并用于放大來自所述用于提供輸入信號的裝置的信號的裝置；耦接到所述用于提供控制信號的裝置、并用于響應(yīng)來自所述用于放大的裝置的信號和所述控制信號而提供數(shù)字輸出的裝置；以及耦接到所述用于提供數(shù)字輸出的裝置、并用于根據(jù)所述用于提供控制信號的裝置的編程、提供給所述用于提供輸入信號的裝置的代碼以及從所述用于放大輸入信號的裝置獲得的增益代碼而確定讀取頭通道振幅的裝置。
24.一種磁性存儲(chǔ)裝置，包括用于在其上記錄數(shù)據(jù)的裝置；用于移動(dòng)所述用于記錄數(shù)據(jù)的裝置的裝置；用于在所述用于記錄數(shù)據(jù)的裝置上讀取和寫入數(shù)據(jù)的裝置；用于相對于所述用于記錄數(shù)據(jù)的裝置給所述用于讀取和寫入的裝置定位的裝置；以及用于處理來自所述用于記錄的裝置的編碼信號的裝置，所述用于處理編碼信號的裝置包括用于提供輸入信號的裝置；耦接到所述用于提供輸入信號的裝置、并用于向所述用于提供輸入信號的裝置提供控制信號的裝置；耦接到所述用于提供輸入信號的裝置、并用于放大來自所述用于提供輸入信號的裝置的信號的裝置；耦接到所述用于提供控制信號的裝置、并用于響應(yīng)來自所述用于放大的裝置的信號和所述控制信號而提供數(shù)字輸出的裝置；以及耦接到所述用于提供數(shù)字輸出的裝置、并用于根據(jù)所述用于提供控制信號的裝置的編程、提供給所述用于提供輸入信號的裝置的代碼以及從所述用于放大輸入信號的裝置獲得的增益代碼而確定讀取頭通道振幅的裝置。
全文摘要
公開了一種用于提供頭振幅特征化的裝置。DAC用于向讀取通道的前端的可變增益放大器施加已知信號。通過讀取通道并在ADC的輸出端處理該信號，讀取并利用該信號來確定輸入通道振幅。在已知兩個(gè)輸入信號的振幅、ADC代碼擴(kuò)展和兩個(gè)VGA增益代碼的情況下，產(chǎn)生用于確定頭振幅的公式。
文檔編號G11B20/10GK1677540SQ20041008198
公開日2005年10月5日 申請日期2004年12月29日 優(yōu)先權(quán)日2004年3月29日
發(fā)明者查德·E·米切爾, 維基·L·皮帕爾, 喬伊·M·波斯, 雷蒙德·A·里奇塔 申請人:日立環(huán)球儲(chǔ)存科技荷蘭有限公司