專利名稱：積體電路裝置與其制造及資料和程式儲存方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電性可程式化和可抹除非揮發(fā)性記憶體以及積體電路，特別是涉及一種可以同時提供碼和資料的快閃記結(jié)構(gòu)的積體電路裝置與其制造及資料和程式儲存方法。
背景技術(shù)：
例如快閃記憶體的電性可程式和可抹除非揮發(fā)性記憶體的技術(shù)，已經(jīng)被應用在很多的領(lǐng)域。這些技術(shù)是依據(jù)像是標準電子可抹除可程式化唯讀記憶體的浮動閘極技術(shù)，或像是氧化硅-氮化硅-氧化硅記憶胞(例如SONOS胞和NROM)的局部電荷陷捕結(jié)構(gòu)，因而可以予以多次的程式化或抹除?？扉W記憶體技術(shù)是依據(jù)其用來儲存資料或是程式而有所不同。因此，業(yè)界有所謂資料快閃記憶體和程式快閃記憶體的技術(shù)已經(jīng)被發(fā)展出來。
資料快閃記憶體有幾點特色(1)高儲存密度；(2)快速頁程式化速度(例如每頁16k位元)；(3)快速頁讀取速度。資料快閃記憶體通常被使用于大量資料儲存的應用上，其中這些被儲存的資料可以包括了數(shù)位相機所產(chǎn)生的影像檔案、快閃卡中的檔案和目錄結(jié)構(gòu)、例如MP3的音效檔案以及從類比訊號進行數(shù)位取樣的檔案，而在其余的儲存應用中，式化、抹除和讀取的異動，所牽涉到資料用途的典樣，大都具有相對大量的資料集。目前資料快閃記憶體市場中的主流，有三種代表性的記憶體架構(gòu)，包括了及閘(NAND)(東芝/三星)、AG-AND(瑞薩科技)和PHINES(旺宏；參照葉致鍇等人的專利；PHINES在小節(jié)距中每細胞2位元的新型低功率程式化/抹除快閃記憶體胞，2002 IEDM，p.931-934，以及美國專利第6690602號專利)。在上述所列的選擇中，在反及閘結(jié)構(gòu)中的浮動閘級也許需要考慮用于資料快閃的電流主要流向的結(jié)構(gòu)。
程式快閃記憶體則有下列特征，包括(1)快速位元組(8位元)程式化速度；以及(2)快速對訊號位元感測的隨機記憶體存取時間。程式化快閃記憶體常常用于例如電腦指令的資料，以及如個人電腦和行動電話等裝置的參數(shù)的儲存。其中程式化、抹除和讀取的變動所牽涉到資料處理的模式(Pattern)，大都牽涉到相對較小的資料集。同樣地，在程式快閃記憶體市場中，有三種代表性的記憶體架構(gòu)，包括反或閘(NOR)(Intel，MD；見美國第6370062號專利)，DINOR，分離閘極與NROM(見美國第5768198號專利)。以NOR結(jié)構(gòu)為基礎(chǔ)的浮動閘極，是目前程式快閃記憶體所主要傾向的結(jié)構(gòu)。雖然曾經(jīng)嘗試使用NROM記憶體來同時儲存程式和資料，但是NROM的操作流程還是比較適合被用于程式快閃記憶體。
一般來說，資料快閃記憶體和程式快閃記憶體對于程式化、抹除和讀取資料的操作流程是有差異的，并且依據(jù)記憶胞的結(jié)構(gòu)也有個別適用的操作流程。因此，同時將程式和資料快閃記憶體整合在單一晶片的傳統(tǒng)的整合技術(shù)還不具有實用的價值。相對地，現(xiàn)存的技術(shù)(就是其中一個晶片是程式快閃記憶體，另外一個晶片為資料快閃記憶體)，是依靠雙晶片來提供主要的功能。但是，無論是主機板上的空間、晶片的各數(shù)或是設計上的困難度，都需要付出很大的代價。
由此可見，上述現(xiàn)有的資料快閃記憶體和程式快閃記憶體在使用上，然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決資料快閃記憶體和程式快閃記憶體存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，長久以來一直未見適用的設計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的資料快閃記憶體和程式快閃記憶體存在的缺陷，發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，配合學理的運用，極加以研究創(chuàng)新，期創(chuàng)設一種新型結(jié)構(gòu)的積體電路裝置，夠改進一般現(xiàn)有的資料快閃記憶體和程式快閃記憶體，使其更具有實用性。經(jīng)過不斷的研究、設計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，服現(xiàn)有的資料快閃記憶體和程式快閃記憶體存在的缺陷，而提供一種新的積體電路裝置，可以同時具有資料快閃記憶體，而更加適于實用，且具有產(chǎn)業(yè)上的利用價值。
本發(fā)明的再一目的在于提供一種積體電路裝置的制造方法，能夠?qū)⒊淌胶唾Y料快閃記憶體整合在單一的晶片上。
本發(fā)明的另一目的在于提供一種積體電路裝置的資料和程式儲存方法，可以在單一晶片上同時實現(xiàn)資料快閃技術(shù)和程式快閃技術(shù)。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種積體電路裝置，包括一半導體基體；第一記憶體陣列，于該半導體基體上，是由非揮發(fā)性記憶胞的電荷儲存裝置所組成，用以在資料處理的一第一模式時儲存資料，以響應一第一操作程序；一第二記憶體陣列，位于該半導體基體上，由非揮發(fā)性記憶胞的電荷儲存裝置所組成，以在資料處理的一第二模式時儲存資料，以響應一第二操作程序；以及一控制器電路，耦接該第一和第二記憶體陣列，具有依據(jù)該第一和第二操作程序來讀取、程式化和抹除在第一記憶體陣列和第二記憶體陣列內(nèi)的資料的邏輯。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，是分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成。
前述的積體電路裝置，其中所述的第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，是分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成。
前述的積體電路裝置，其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，是分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成，而其中該電荷陷捕結(jié)構(gòu)包括氮化硅、Al2O3、HfOX、ZrOX或是其他的氧化金屬至少其中一。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置具有一第一記憶胞結(jié)構(gòu)，而在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置則具有一第二記憶胞結(jié)構(gòu)，其與該第一記憶胞結(jié)構(gòu)相同。
前述的積體電路裝置，其中所述的第一操作程序包括由電洞注入而進行程式化。
前述的積體電路裝置，其中所述的第一操作程序包括由帶對帶穿透所引起的電洞注入而進行程式化。
前述的積體電路裝置，其中所述的第一操作程序包括由E場協(xié)助電子注入而進行抹除。
前述的積體電路裝置，其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除。
前述的積體電路裝置，其中所述的第二操作程序包括由電子注入而進行程式化。
前述的積體電路裝置，其中所述的第二操作程序包括由通道電子注入而進行程式化。
前述的積體電路裝置，其中所述的第二操作程序包括由電洞注入而進行抹除。
前述的積體電路裝置，其中所述的第二操作程序包括由帶對帶穿透所引起的電洞注入而進行抹除。
前述的積體電路裝置，其中所述的第二操作程序包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置，其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有大體上相同的記憶胞結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，由電洞注入而進行抹除。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，具有氮化物電荷陷捕結(jié)構(gòu)。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，具有氮化物電荷陷捕結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，是適用于每個記憶胞儲存2個位元。
前述的積體電路裝置，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，適用于每個記憶胞儲存2個位元，且該第一操作程序包括由電洞注入而進行程式化，由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置，其中所述的控制電路是設置于該半導體基體上。
前述的積體電路裝置，其中所述的半導體基體上更包括一SRAM陣列和一使用者程式化處理器，是與該第一和第二記憶體陣列彼此耦接。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種積體電路裝置的制造方法，包括提供一半導體基體；成由非揮發(fā)性記憶胞的電荷儲存裝置所組成的一第一記憶體陣列在該半導體基體上，用以依據(jù)資料處理的一第一模式來儲存資料，以響應一第一操作程序；形成由非揮發(fā)性記憶胞的電荷儲存裝置所組成的一第二記憶體陣列在該半導體基體上，用以依據(jù)資料處理的一第二模式來儲存資料，以響應一第二操作程序；以及提供一控制電路來耦接該第一和第二記憶體陣列，以依據(jù)該第一和第二操作程序，來對在該第一記憶體陣列和在該第二記憶體陣列內(nèi)的資料進行讀取、程式化和抹除。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的積體電路裝置的制造方法，其中所述的形成由非揮發(fā)性記憶胞的電荷儲存裝置所組成的一第一記憶體陣列的步驟，包括在一基體上制造一第一通道端、一通道和一第二通道端，并建立包括一第一介電層的電荷儲存結(jié)構(gòu)、一電荷陷捕結(jié)構(gòu)和一第二介電層在該通道上，且在該第二介電層上設置一閘極端。
前述的積體電路裝置的制造方法，其中所述的形成該第一記憶體陣列和該第二記憶體陣列的步驟，包括使用一制程步驟組，使得同時對該第一記憶體陣列和形成多數(shù)個第一位元線，并對該第二記憶體陣列形成多數(shù)個第二位元線，且同時對該第一記憶體陣列和形成多數(shù)個第一字元線，并對該第二記憶體陣列形成多數(shù)個第二字元線。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列和該第二記憶體陣列的步驟，包括使用一制程步驟組，使得同時對該第一記憶體陣列和形成多數(shù)個第一位元線，并對該第二記憶體陣列形成多數(shù)個第二位元線，然后同時對該第一記憶體陣列和該第二記憶體陣列形成電荷儲存結(jié)構(gòu)，再同時對該第一記憶體陣列和形成多數(shù)個第一字元線，并對該第二記憶體陣列形成多數(shù)個第二字元線。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，是分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成，而其中該電荷陷捕結(jié)構(gòu)包括氮化硅、Al2O3、HfOX、ZrOX或是其他的氧化金屬至少其中一。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置具有一第一記憶胞結(jié)構(gòu)，而在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置則具有一第二記憶胞結(jié)構(gòu)，其與該第一記憶胞結(jié)構(gòu)相同。
前述的積體電路裝置的制造方法，其中所述的第一操作程序包括由電洞注入而進行程式化。
前述的積體電路裝置的制造方法，其中所述的第一操作程序包括由帶對帶穿透所引起的電洞注入而進行程式化。
前述的積體電路裝置的制造方法，其中所述的第一操作程序包括由E場協(xié)助電子注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第二操作程序包括由電子注入而進行程式化。
前述的積體電路裝置的制造方法，其中所述的第二操作程序包括由通道熱電子注入而進行程式化。
前述的積體電路裝置的制造方法，其中所述的第二操作程序包括由電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第二操作程序包括由帶對帶穿透所引起的電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第二操作程序包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所包括的記憶胞結(jié)構(gòu)，是具有氮化物電荷陷捕結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，并具有氮化物電荷陷捕結(jié)構(gòu)。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，并具有氮化物電荷陷捕結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，是適用于每個記憶胞儲存2個位元。
前述的積體電路裝置的制造方法，中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，適用于每個記憶胞儲存2個位元，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的制造方法，其中所述的半導體基體上更包括一SRAM陣列和一使用者程式化處理器，是與該第一和第二記憶體陣列彼此耦接。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種積體電路裝置的資料和程式儲存方法，適用于單一積體積體電路裝置，其包括下列步驟提供由非揮發(fā)性記憶胞所組成的一第一記憶體陣列在該積體電路上，用以讀取、程式化和抹除資料；提供由非揮發(fā)性記憶胞所組成的一第二記憶體陣列在該積體電路上，用以讀取、程式化和抹除資料；依據(jù)適用于資料處理的一第一模式的一第一操作程序，來對在該第一記憶體陣列內(nèi)的資料進行讀取、程式化和抹除；以及依據(jù)適用于資料處理的一第二模式的一第二操作程序，來對在該第二記憶體陣列內(nèi)的資料進行讀取、程式化和抹除，其中該第二操作程序與該第一操作程序不同。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞包括電荷儲存記憶胞。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞包括電荷陷捕記憶胞，是具有電荷陷捕結(jié)構(gòu)，且該電荷陷捕結(jié)構(gòu)由氮化硅、Al2O3、HfOX、ZrOX或是其他的氧化金屬至少其中一所組成。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞適于以電荷陷捕來進行資料儲存，且該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞適于以電荷陷捕來進行資料儲存。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞具有一第一記憶胞結(jié)構(gòu)，而在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞則具有一第二記憶胞結(jié)構(gòu)，其與該第一記憶胞結(jié)構(gòu)相同。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一操作程序包括由電洞注入而進行程式化。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一操作程序包括由帶對帶穿透所引起的電洞注入而進行程式化。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一操作程序包括由E場協(xié)助電子注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第二操作程序包括由電子注入而進行程式化。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第二操作程序包括由通道熱電子注入而進行程式化。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第二操作程序包括由電洞注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第二操作程序包括由帶對帶穿透所引起的電洞注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第二操作程序包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的記憶胞結(jié)構(gòu)，包括具有氮化物電荷陷捕結(jié)構(gòu)的快閃記憶胞，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的記憶胞結(jié)構(gòu)，包括具有大致相同的氮化物電荷陷捕結(jié)構(gòu)的快閃記憶胞。
前述的積體電路裝置的資料和程式儲存方法，其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的記憶胞結(jié)構(gòu)，包括具有大致相同的氮化物電荷陷捕結(jié)構(gòu)的快閃記憶胞，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
前述的積體電路裝置的資料和程式儲存方法，其中所述的每個記憶胞是儲存兩個位元在該第一和第二記憶體陣列二者至少其中之一。
前述的積體電路裝置的資料和程式儲存方法，其中所述的每個記憶胞是儲存兩個位元在該第一和第二記憶體陣列二者至少其中之一，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提供一種用于一積體電路裝置，并且提供一種積體電路裝置的制造方法及資料和程式儲存方法。此積體電路包括一第一記憶體陣列和一第二記憶體陣列，其中第一記憶體陣列是用來在資料處理(Data Usage)的其中一種模式(Pattern)時儲存資料，而第二記憶體陣列則是在資料處理的另一種模式時儲存資料。其中第一和第二記憶體陣列是由非揮發(fā)性記憶胞所組成，在較佳的實施例中，是由依據(jù)非揮發(fā)性記憶胞(Nonvolatile MemoryCells)的電荷儲存裝置(Charge Storage)所組成。在較佳的實施例中，資料快閃記憶體應用的第一操作程序，是用來對第一記憶體陣列內(nèi)的資料進行程式化、抹除和讀取。而在較佳的實施例中，第二操作程序是適用于程式快閃記憶體的應用，其用來對在第二記憶體陣列內(nèi)的資料進行程式化、抹除和讀取，其中第二操作程序相異于第一操作程序。在本發(fā)明的一些實施例中，在第一和第二記憶體陣列內(nèi)的記憶胞大體上具有相同的結(jié)構(gòu)，此只用利用簡單的制程和較低的成本，就可以使單一晶片同時具有程式快閃記憶體和資料快閃記憶體，而獲得較高的利潤。
依照本發(fā)明的實施例，在第一和第二記憶體陣列至少其中之一內(nèi)的非揮發(fā)性記憶胞(較佳的是同時在第一和第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞)，包括了在半導體基體(Semiconductor Substrate)中做為源極或汲極的第一通道端、一通道、做為汲極或源極的第二通道端。一電荷儲存結(jié)構(gòu)是設置于通道上，并且一般來說，會設置在部分第一和第二通道端上。在一些實施例中，電荷儲存結(jié)構(gòu)是由第一介電層、例如氮化硅的局部電荷陷捕層(Localized Charge Trapping Structure)和第二介電層所組成。在特別的實施例中，第一介電層是做為隧道介電層，并且可以同時適用于第一和第二操作程序。在另一實施例中，第一和第二介電層是被設置為隧道介電層。例如，在一個實施例中的隧道介電層包括了二氧化硅或是氮氧化硅，其厚度是可以提供由帶對帶穿透(Band-to-Band Tunneling)所引起的電洞注入(Hole Injection)和通道熱電子(Channel Hot Electron)注入。而第二介電層所設置的厚度，則是提供E場所協(xié)助從閘極端到電荷陷捕結(jié)構(gòu)的穿透。在其他的實施例中，第一和第二介電層二者其中之一，或者同時被設置為電荷阻擋介電層。在其中一個實施例中，阻擋介電層例如包括了二氧化硅或是氮氧化硅，其厚度是防止在電荷陷捕層中的儲存電荷，在儲存周期期間內(nèi)逃脫。而非揮發(fā)性記憶體的其他型態(tài)，包括了例如浮動閘極(Floating Gate)型記憶胞，以及局部電荷陷捕型記憶胞是可以用在本發(fā)明其他的實施例中。
而在本發(fā)明其他的實施例中，在第一和第二記憶體至少其中之一，個記憶胞適于儲存兩個或兩個以上的位元。
本發(fā)明也可以利用積體電路來實現(xiàn)，其在晶片上所配置的系統(tǒng)，如一積體電路上做為程式快閃記憶體和資料快閃記憶體的應用的第一和第二記憶體陣列，可以是使用者可程式處理器(User Programmable Processor)和SRAM記憶體。
從另一觀點來看，本發(fā)明是提供一種積體電路的制造方法。本發(fā)明的制造方法包括了提供一半導體基體，并且在此基體上形成一第一記憶體陣列和第二記憶體陣列。其中，第一記憶體陣列是用來做為資料處理的一種模式，例如資料快閃記憶體的應用，而第二記憶體陣列則做為資料處理的另一種模式，例如程式快閃記憶體的應用。而在半導體基體上也提供了控制電路，是依據(jù)不相同的第一和第二操作程序，來對在第一和第二記憶體陣列中的資料進行讀取、程式化和抹除。在本發(fā)明的實施例中，形成第一記憶體陣列和第二記憶體陣列的步驟，包括了使用一制程步驟組。此制程步驟組是同時對第一記憶體陣列形成數(shù)條第一位元線，并且對第二記憶體陣列形成數(shù)條第二位元線，以及利用此制程步驟組來同時對第一記憶體陣列形成數(shù)條第一字元線，并且對第二記憶體陣列形成數(shù)條第二字元線。而在本發(fā)明的實施例中，也包括使用上述的制程步驟組同時在兩個記憶體陣列中提供第一介電層、電荷儲存結(jié)構(gòu)和第二介電層，而在第一和第二記憶體陣列中形成電荷儲存結(jié)構(gòu)。如上所述，依據(jù)本發(fā)明的制造方法不同的實施例，就可以提供許多積體電路的變化。
從另一觀點來看，本發(fā)明提供一種積體電路裝置的資料和程式儲存方法。而依照本發(fā)明的實施例，本發(fā)明的步驟包括了提供由非揮發(fā)性記憶胞所組成的第一記憶體陣列在積體電路上，以依據(jù)第一操作程序來讀取、程式化和抹除資料，并且提供由非揮發(fā)性記憶胞所組成的第二記憶體陣列在積體電路上，以依據(jù)第二操作程序來讀取、程式化和抹除資料。在本發(fā)明的實施例中，第一記憶體陣列和第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞，體上是具有相同的結(jié)構(gòu)。另外，第一操作程序和第二操作程序是彼此不相同，致于可以對不同的資料處理的模式，而更有效率的使用第一和第二記憶體陣列。如上所述，在本發(fā)明較佳的實施例中，第一和第二操作程序是分別適用于資料快閃記憶體的應用和程式快閃記憶體的應用。
在本發(fā)明的實施例中，一操作程序是適用于資料快閃記憶體的應用，且以PHINES型記憶體的特有的帶對帶穿透所引起的電洞注入而進行程式化，由E場協(xié)助電子注入進行而進行抹除。而在本發(fā)明的一些實施例中，二操作程序是適用于程式快閃記憶體的應用，并且以NROM型記憶體的特有的熱電子注入而進行程式化，并由帶對帶穿透所引起的電洞注入而進行抹除。
本發(fā)明是利用了例如可以同時適用于PHINES和NROM型態(tài)操作的局部電荷陷捕結(jié)構(gòu)的記憶胞，而提供具有高密度的積體電路儲存裝置，并配置了第一和第二記憶體陣列，是適用于包括了程式快閃記憶體和資料快閃記憶體的不同記憶體處理的模式。在本發(fā)明的實施例中，也包括了同時在第一和第二記憶體陣列或是在其中一個內(nèi)，每個記憶胞結(jié)構(gòu)都可以利用2位元的資料。
借由上述技術(shù)方案，本發(fā)明所提出的積體電路裝置與其制造及資料和程式儲存方法至少具有下列優(yōu)點1.由于在本發(fā)明中，配置有兩個不同的記憶體陣列，并且可以進行相異的資料處理程序，因此本發(fā)明所提供的積體電路裝置可以同時具有資料快閃記憶體和程式快閃記憶體的架構(gòu)。
2.本發(fā)明所提供的積體電路裝置的制造方法，在單一晶片上同時形成兩個記憶體陣列來進行相異的資料處理程序，因此本發(fā)明能夠同時將資料快閃記憶體和程式快閃記憶體整合在單一片上。
3.由于本發(fā)明的記憶體裝置內(nèi)同時具有兩個記憶體陣列，并且每個記憶體陣列都有對應且相異的操作程序，以對資料進行讀取、程式化和抹除的動作。因此，本發(fā)明能夠在單一晶片上同時實現(xiàn)資料快閃技術(shù)和程式快閃技術(shù)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉出多個較佳實施例，并配合附圖，詳細說明如下。


圖1是依照本發(fā)明的一較佳實施例的基本概念圖。
圖2是一種系統(tǒng)整合晶片(SOC)的積體電路圖。
圖3是依照本發(fā)明的一較佳實施例的一種同時適用于第一和第二記憶體陣列的記憶胞的結(jié)構(gòu)圖。
圖4是如圖3的記憶胞的布線圖。
圖5A-5C和圖6A-6D是依照本發(fā)明的一較佳實施例的第一和第二操作程序的示意圖。
圖7是依照本發(fā)明的一較佳實施例的一種提供程式和資料快閃記憶體的積體電路的方塊圖。
100積體電路 101、201第一記憶體陣列102、202第二記憶體陣列103、203周邊電路204SRAM記憶體 205使用者可程式處理器301第一通道端 302第二通道端305、315區(qū)域 310第一介電層311局部電荷陷捕結(jié)構(gòu) 312第二介電層700、720記憶體陣列701列解碼器702、732字元線703、713行解碼器
704、714位元線 705、715匯流排706、716感測放大器和資料輸入結(jié)構(gòu)707、717資料匯流排708讀取/抹除/程式化供應電壓 09NROM型狀態(tài)機711、721資料輸入線 12、722資料輸出線731頁/列解碼器CELLA，CELLB，CELLC、CELLD記憶胞VB、VD、VG、VS電壓具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的積體電路裝置與其制造及資料和程式儲存方法其具體實施方式
、結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細說明如后。
請參閱圖1所示，是繪示依照本發(fā)明的一較佳實施例的基本概念圖。積體電路100包括了第一記憶體陣列101和第二記憶體陣列102。其中第一記憶體陣列101是適用于程式快閃記憶體的應用，而第二記憶體陣列102則適用于資料快閃記憶體的應用。在積體電路中的周邊電路103，包括了程式和資料快閃記憶體的控制器，是用于執(zhí)行第一和第二操作程序。而此第一和第二操作程序則適用于對應程式快閃記憶體和資料快閃記憶體的應用的資料處理的模式。再較佳的實施例中，盡管第一和第二操作程序在單一的積體電路裝置中，分別有效地提供相異的資料處理流程，不過在第一記憶體陣列101和第二記憶體陣列102中的記憶胞，大體上都具有相同的結(jié)構(gòu)。
圖1所繪示的積體電路，還可以包括許多沒有顯示在圖中的其他元件。例如圖2是繪示一種系統(tǒng)整合晶片(SOC)的積體電路200，其具有第一記憶體陣列201、第二記憶體陣列202和周邊電路203。其中，第一記憶體陣列201是適用于程式快閃記憶體，第二記憶體陣列202是適用于資料快閃記憶體，而周邊電路203則包括了程式和資料快閃記憶體控制器，就如圖1中所敘述一般。另外，再積體電路200中還包括了SRAM記憶體204和使用者可程式處理器205，其中使用者可程式處理器205可以是通用目的處理器(General-Purpose Processor)，或者是數(shù)位訊號處理器。其他附加的元件(未繪示)還可以例如資料和指令匯流排、輸入輸出傳輸電路和場可程式邏輯陣列等，都可以建構(gòu)在同一晶片上。在另一選擇實施例中，用來控制第一和第二記憶體陣列的控制器，可以由處理器205、特殊目的邏輯或是將以上二者整合在一起來實現(xiàn)。
請參閱圖3所示，是繪示依照本發(fā)明的一較佳實施例的一種同時適用于第一和第二記憶體陣列的記憶胞的結(jié)構(gòu)圖。請參照圖3，記憶胞的結(jié)構(gòu)是由半導體基體300所組成，其包括了第一通道端301、第二通道端302以及在第一通道端301和第二通道端302之間的通道區(qū)域。其中，第一通道端301可以例如為源極或是汲極，而第二通道端302則可以例如為汲極或是源極。第一介電層310、局部電荷陷捕(Localized Charge Trapping)結(jié)構(gòu)311和第二介電層312是構(gòu)成了電荷儲存結(jié)構(gòu)。其中，第二介電層312是形成在通道區(qū)域之上，并且覆蓋住部分的第一通道端301和第二通道端302。閘極結(jié)構(gòu)303是配置于電荷儲存結(jié)構(gòu)之上。在有些實施例中，第一介電層310的厚度是遠大于1nm而大約小于20nm，而較佳的情況是大約為6或7nm。而在某些實施例中，第二介電曾有具有同樣的厚度。
在典型的實施例中，第一通道端301是透過位元線耦接至電壓VS第二通道端302是透過另一條位元線來耦接至電壓VD，而閘極結(jié)構(gòu)303則透過字元線耦接至電壓VG。在基體中所形成的通道區(qū)域則耦接至電壓VB。而對記憶體陣列之程式化、抹除和讀取等操作的程序，是經(jīng)由施加上述的電壓或其他偏壓到這些端點上。
在本實施例中，電荷儲存結(jié)構(gòu)包括了一氮化硅層，用來延伸通道的寬度以經(jīng)由局部電荷陷捕來儲存資料。電荷陷捕材料除了可以使用氮化硅來組成之外，在其他的實施例中，還可以使用例如Al2O3、HfOX、ZrOX或是其他的氧化金屬。而在一些實施例中，也可以不配置電荷陷捕材料，而會導致整個通道的寬度不會被延伸，包括了例如鄰近第一通道端301之電荷陷捕材料的區(qū)域，以及鄰近第二通道端302之電荷陷捕材料的區(qū)域。
如圖3所繪示的，局部電荷陷捕會導致在區(qū)域305和區(qū)域315其中一個發(fā)生電荷儲存，以用來儲存單一位元，并且每個記憶胞會有兩個位元的儲存同時在區(qū)域305和315中。如以下所解釋的，依據(jù)適用于相異資料處理模式的第一和第二操作流程，電荷會在第一和第二記憶體陣列中，移進并且脫離局部電荷陷捕區(qū)域。而在其余的實施例中，電荷儲存結(jié)構(gòu)可以包括浮動閘極。
在本發(fā)明較佳的實施例中，圖3所繪示的記憶胞結(jié)構(gòu)，可以在單一積體電路上被同時使用于第一和第二記憶體陣列中。而在其他的實施例中，第一記憶體陣列中的記憶胞結(jié)構(gòu)，可以與第二記憶體陣列中的不同。例如，稍微的相異，并不會使單一積體電路上的記憶體陣列的制程過分地復雜化。如第一和第二介電層的厚度或型式的變動、用于記憶胞的通道長度或?qū)挾鹊淖儎?、位元線的寬度的變動或者是記憶胞其他部分的變動，都可以被利用于第一和第二記憶體陣列中。
請參閱圖4所示，是繪示如圖3的記憶胞的布線(Layout)圖。請參照圖4，在這個布線圖中，圖4所繪示的記憶體陣列，是具有位元線BL1-BL3，其包括了埋藏的擴散線401、402和403。這些擴散線大體上是彼此互相平行排列在第一介電層中。在基體上的埋藏的擴散位元線之間，是形成一電荷儲存結(jié)構(gòu)(未繪示)。字元線WL1-WL3包括了導體帶404、405和406，是配置在電荷儲存結(jié)構(gòu)上，并且大體上，是彼此互相平行排列在第二介電層中，而正交(Orthogonal)于第一介電層。在一些實施例中，記憶體陣列中所形成的記憶胞，使用三重井(Triple Well)技術(shù)或是其他的技術(shù)所形成。以允許在基體中通道區(qū)的偏壓，可以符合操作程序所要求的。因此，例如第一和第二記憶體陣列會被分割成多個記憶胞組(Sets of Cells)，(字元線、區(qū)段、陣列等)的數(shù)目和排列，會適于操作程序來選擇。每一個記憶胞組是由分離的p型井所形成。而分離的p型井是被形成于p型基體中的深n型井內(nèi)。在這種三重井的架構(gòu)中，分離的p型井可以被施加偏壓如記憶體陣列的操作所需要的。在一些實施例中，記憶體陣列的布線包括了隔離結(jié)構(gòu)，例如淺溝渠(Shallow Trench Isolation，簡稱STI)隔離結(jié)構(gòu)。而在一些的實施例中，記憶體陣列布線還包括了用來連接的接合線和金屬線。
圖4中的記憶胞，如CELL A，CELL B，CELL C和CELL D是經(jīng)由位元線、電荷儲存結(jié)構(gòu)以及字元線的制程組所形成。這些記憶胞是如所繪示般，以垂直線分割成兩個儲存區(qū)域以儲存兩個位元。在其他的實施例中，每個記憶胞也可以用來儲存一個位元。然而依據(jù)本發(fā)明，在其他的實施例中，非揮發(fā)性記憶體的每個記憶胞，也許可以儲存超過兩個位元。
如以上所述，依據(jù)本發(fā)明的積體電路包含了第一記憶體陣列和第二記憶體陣列。在本發(fā)明的實施例中，一制程步驟組是用來形成第一記憶體陣列和第二記憶體陣列，因而導致了用于第一記憶體陣列的數(shù)條位元線和用于第二記憶體陣列的數(shù)條位元線的形成幾乎是同時的，并且也導致了用于第一記憶體陣列的數(shù)條字元線和用于第二記憶體陣列的數(shù)條字元線的形成也幾乎是同時的。當位元線和字元線依照上述的制程步驟組形成時，如果需要位元線和字元線的大小在第一記憶體陣列和第二記憶體陣列間改變，則只需要簡單的在遮罩的布線尺寸中改變即可，并不需要在形成第一和第二記憶體陣列的制程步驟組中進行改變。依照本發(fā)明的實施例，陣列隔離結(jié)構(gòu)和陣列分隔結(jié)構(gòu)也于第一和第二記憶體陣列的制程步驟中同時形成。同樣地，陣列隔離結(jié)構(gòu)和分隔結(jié)構(gòu)在第一和第二陣列間的改變，不需要在形成第一和第二記憶體陣列的制程步驟組中進行改變。
在本發(fā)明的實施例中，上述的制程步驟組可以同時形成電荷儲存結(jié)構(gòu)在第一和第二記憶體陣列內(nèi)，導致在第一和第二記憶體陣列內(nèi)的記憶胞也可以同時形成。在其他的實施例中，電荷儲存結(jié)構(gòu)在制程步驟中可以稍微地進行改變，以允許記憶胞在例如不同介電層的厚度或成分中被形成。
用于積體電路的控制器是具有第一記憶體陣列和第二記憶體陣列執(zhí)行操作程序，以適用于如上述所討論的資料處理的第一和第二模式。在本發(fā)明的一實施例中，資烙處理的第一和第二模式，是分別對應于資料快閃記憶體的應用與程式快閃記憶體的應用。
請參閱圖5A-5C和圖6A-6D所示，是繪示依照本發(fā)明的一較佳實施例的第一和第二操作程序的示意圖。在本實施例中，在第一和第二記憶體陣列中的記憶胞結(jié)構(gòu)，大體上都如同圖3所繪示的。一種適用于資料處理模式的代表的第一操作程序是繪示于表1，此操作程序是常見于資料快閃記憶體的應用，并且典型地被應用于PHINES架構(gòu)。
表1

依照此地一操作程序，程式化的完成，是利用帶對帶穿透(Band-to-Band Tunneling，簡稱BTBT)所引起的熱電洞注入(Hot HoleInjection)，并且抹除的完成是利用負閘極電壓的E場所引起的電子穿透(也就是著名的Fowler-Nordheim穿透)，使得穿透電流從閘極流向電荷陷捕結(jié)構(gòu)。因此，依據(jù)圖5A所繪示的，一個左位元被程式化，是在基體接地時，經(jīng)由施加5伏特的電壓到源極，0伏特的電壓到汲極，并且小于6伏特的電壓到閘極而完成。這會在記憶胞的左側(cè)感應出熱電洞，并且具有足夠的能量而躍遷過隧道介電層至電荷陷捕結(jié)構(gòu)內(nèi)。一個右位元被程式化，是在基體接地時經(jīng)由施加5伏特的電壓到汲極，0伏特的電壓到源極，并且小于6伏特的電壓到閘極而完成。這會在記憶胞的右側(cè)感應出熱電洞，并且具有足夠的能量而躍遷過隧道介電層至電荷陷捕結(jié)構(gòu)內(nèi)。圖5C則繪示，經(jīng)由相對高的負偏壓在閘極，并且相對高的正偏壓在基體所感應的E場，會協(xié)助電子穿透而完成抹除動作。在本實施例中，兩個在記憶胞內(nèi)的位元在源極和汲極同時浮接(Floating)時，經(jīng)由施加10伏特的電壓到基體，并且施加小于7伏特的電壓到閘極而同時被抹除。兩個位元被讀取是依據(jù)操作程序所利用的返回操作，在此操作中記憶胞是如表1所述般進行偏壓。其余程式化和抹除技巧可以被使用于PHINES型記憶胞所應用的操作程序中，如美國第6690601號專利所述。其余的記憶胞和其他的操作程序也可以被使用。
一種適用于資料處理模式的代表的第二操作程序是繪示于表2，此操作程序是常見于程式快閃記憶體的應用，并且典型地被應用于NROM架構(gòu)。
表2

依照此第二操作程序，程式化是利用通道熱電子注入(Channel HotElectron Injection)來完成，并且抹除是利用帶對帶穿透所感應的熱電洞注入所完成。因此，如圖6A所繪示，左位元的程式化是經(jīng)由施加5伏特電壓到源極，0伏特電壓到汲極，而11伏特電壓到閘極。這會在記憶胞的左側(cè)的通道內(nèi)感應出熱電子，并且具有足夠的能量而躍遷過通道介電層至電荷陷捕結(jié)構(gòu)。如圖6B所繪示，右位元的程式化是經(jīng)由施加5伏特電壓到汲極，0伏特電壓到源極，11伏特電壓到閘極。這會在記憶胞的右側(cè)的通道內(nèi)感應出熱電子，并且具有足夠的能量而躍遷過通道介電層至電荷陷捕結(jié)構(gòu)。如圖6C所示，左位元的抹除是經(jīng)由施加8伏特電壓到源極，0伏特電壓到汲極，小于3伏特的電壓到閘極。這會在記憶胞的左側(cè)引起帶對帶穿透而感應出熱電洞，并且具有足夠的能量而躍遷過通道介電層和中性電子。最后，請參照圖6D，右位元的抹除是經(jīng)由施加8伏特電壓到汲極，0伏特電壓到源極，小于3伏特的電壓到閘極。這會在記憶胞的右側(cè)引起帶對帶穿透而感應出熱電洞，并且具有足夠的能量而躍遷過通道介電層和中性電子。在記憶胞的兩個位元的讀取，是使用反向讀取操作。在此操作中，記憶胞是被偏壓在依據(jù)表2所繪示的第二操作程序。而其他記憶胞的型態(tài)和操作程序也可以被應用。
請參閱圖7所示，是繪示依照本發(fā)明的一較佳實施例的一種提供程式和資料快閃記憶體的積體電路的方塊圖。在本實施例中的積體電路是包括了記憶體陣列700是被配置來當作程式儲存裝置，是應用如表2所繪示的NROM型態(tài)操作程序來執(zhí)行局部電荷陷捕。列(Row)解碼器701是耦接數(shù)條字元線702，并沿著記憶體陣列700中的列排列。行(Column)解碼器703耦接數(shù)個位元線704，并沿著記憶體陣列700內(nèi)的行排列。匯流排705上的位址是提供給行解碼器703和列解碼器701。功能方塊706內(nèi)的感測放大器和資料輸入結(jié)構(gòu)，是透過資料匯流排707耦接至行解碼器703。資料輸入線711上的資料，是從積體電路上的輸入/輸出端，或是其他從積體電路內(nèi)部或外部的資料源，提供至功能方塊706內(nèi)的資料輸入結(jié)構(gòu)。而從功能方塊706中的感測放大器所提供的資料，則透過資料輸出線712送至積體電路的輸入/輸出端，或者送至其他在積體電路內(nèi)部或外部的資料終端。
積體電路也包括了記憶體陣列720是被配置來當作資料儲存裝置，是應用如表1所繪示的PHINES型態(tài)操作程序來執(zhí)行局部電荷陷捕記憶體陣列。頁/列解碼器731是耦接數(shù)條字元線732，并沿著記憶體陣列720內(nèi)的列來排列。行解碼器713則耦接數(shù)條位元線714，并沿著記憶體陣列720內(nèi)的行來排列。匯流排715上的位址，是提供給行解碼器713和頁/列解碼器731。功能方塊716內(nèi)的感測放大器和資料輸入結(jié)構(gòu)是透過資料匯流排717耦接至行解碼器713。資料輸入線721上的資料是從積體電路上的輸入/輸出端，或是其他從積體電路內(nèi)部或外部的資料源，提供至功能方塊716內(nèi)的資料輸入結(jié)構(gòu)。而從功能方塊716中的感測放大器所提供的資料，則透過資料輸出線722送至積體電路的輸入/輸出端，或者送至其他在積體電路內(nèi)部或外部的資料終端。
用來控制程式陣列700資料陣列720內(nèi)的記憶包的讀取、程式化和抹除資源，是被包含在晶片上。這些資源包括讀取/抹除/程式化供應電壓源(例如包括電荷泵(Charge Pump)電路、整壓器(Voltage Regulator)、分壓器(Voltage Deviders)以及類似的電路)，是以功能方塊708來表示；NROM型狀態(tài)機709是被配置來做為資料快閃記憶體型態(tài)的應用；以及PHINES型態(tài)的狀態(tài)機719是被配置用來做為做為資料快閃型態(tài)的應用，是耦接其他在積體電路上的電路，以參與裝置的操作。
供應電壓源708是利用電荷泵電路、整壓器、分壓器或其他不同熟習的技藝來實現(xiàn)，以提供包括了負電壓的不同的電壓位準，來對NROM型和PHINES型操作進行讀取、抹除和程式化操作。
NROM型狀態(tài)機709所提供的讀取、抹除和程式化操作，是依照本發(fā)明的實施例，其包括了用來程式化的通道電子注入，以及用來抹除的帶對帶穿透所感應的熱電洞注入。而PHINES型狀態(tài)機719所提供的讀取、抹除和程式化操作，則是依照本發(fā)明的實施例，包括了用來程式化的帶對帶穿透所感應的熱電洞注入，以及用來抹除的E場協(xié)助(Fowler-Nordheim)電子穿透。狀態(tài)機709和719可以使用眾所皆知的特殊目的邏輯電路來實現(xiàn)。在另一選擇實施例中，處理器包括了通用目的處理器，其可以在同一積體電路上實現(xiàn)，以執(zhí)行一電腦程式用來控制裝置的操作。而在其他的實施例中，特殊目的邏輯電路和通用目的處理器的整合，可以被用來做為狀態(tài)機的實現(xiàn)。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種積體電路裝置，其特征在于其包括一半導體基體；一第一記憶體陣列，位于該半導體基體上，是由非揮發(fā)性記憶胞的電荷儲存裝置所組成，用以在資料處理的一第一模式時儲存資料，以響應一第一操作程序；一第二記憶體陣列，位于該半導體基體上，是由非揮發(fā)性記憶胞的電荷儲存裝置所組成，用以在資料處理的一第二模式時儲存資料，以響應一第二操作程序；以及一控制器電路，耦接該第一和第二記憶體陣列，具有依據(jù)該第一和第二操作程序來讀取、程式化和抹除在第一記憶體陣列和第二記憶體陣列內(nèi)的資料的邏輯。
2.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，是分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成。
3.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，是分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成。
4.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，以及一閘極端所組成，而其中該電荷陷捕結(jié)構(gòu)包括氮化硅、Al2O3、HfOX、ZrOX或是其他的氧化金屬至少其中一。
5.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置具有一第一記憶胞結(jié)構(gòu)，在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置則具有一第二記憶胞結(jié)構(gòu)，其與該第一記憶胞結(jié)構(gòu)相同。
6.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一操作程序包括由電洞注入而進行程式化。
7.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一操作程序包括由帶對帶穿透所引起的電洞注入而進行程式化。
8.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一操作程序包括由E場協(xié)助電子注入而進行抹除。
9.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除。
10.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第二操作程序包括由電子注入而進行程式化。
11.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第二操作程序包括由通道電子注入而進行程式化。
12.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第二操作程序包括由電洞注入而進行抹除。
13.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第二操作程序包括由帶對帶穿透所引起的電洞注入而進行抹除。
14.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第二操作程序包括由電子注入而進行程式化，并由電洞注入而進行抹除。
15.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
16.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有大體上相同的記憶胞結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
17.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，并具有氮化物電荷陷捕結(jié)構(gòu)。
18.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，并具有氮化物電荷陷捕結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
19.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，是適用于每個記憶胞儲存2個位元。
20.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，是適用于每個記憶胞儲存2個位元，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
21.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的控制電路是設置于該半導體基體上。
22.根據(jù)權(quán)利要求1所述的積體電路裝置，其特征在于其中所述的半導體基體上更包括一SRAM陣列和一使用者程式化處理器，是與該第一和第二記憶體陣列彼此耦接。
23.一種積體電路裝置的制造方法，其特征在于其包括提供一半導體基體；形成由非揮發(fā)性記憶胞的電荷儲存裝置所組成的一第一記憶體陣列在該半導體基體上，用以依據(jù)資料處理的一第一模式來儲存資料，以響應一第一操作程序；形成由非揮發(fā)性記憶胞的電荷儲存裝置所組成的一第二記憶體陣列在該半導體基體上，用以依據(jù)資料處理的一第二模式來儲存資料，以響應一第二操作程序；以及提供一控制電路來耦接該第一和第二記憶體陣列，以以依據(jù)該第一和第二操作程序，來對在該第一記憶體陣列和在該第二記憶體陣列內(nèi)的資料進行讀取、程式化和抹除。
24.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的形成由非揮發(fā)性記憶胞的電荷儲存裝置所組成的一第一記憶體陣列的步驟，包括在一基體上制造一第一通道端、一通道和一第二通道端，并建立包括一第一介電層的電荷儲存結(jié)構(gòu)、一電荷陷捕結(jié)構(gòu)和一第二介電層在該通道上，且在該第二介電層上設置一閘極端。
25.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的形成該第一記憶體陣列和該第二記憶體陣列的步驟，包括使用一制程步驟組，使得同時對該第一記憶體陣列和形成多數(shù)個第一位元線，并對該第二記憶體陣列形成多數(shù)個第二位元線，且同時對該第一記憶體陣列和形成多數(shù)個第一字元線，并對該第二記憶體陣列形成多數(shù)個第二字元線。
26.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列和該第二記憶體陣列的步驟，包括使用一制程步驟組，使得同時對該第一記憶體陣列和形成多數(shù)個第一位元線，并對該第二記憶體陣列形成多數(shù)個第二位元線，然后同時對該第一記憶體陣列和該第二記憶體陣列形成電荷儲存結(jié)構(gòu)，再同時對該第一記憶體陣列和形成多數(shù)個第一字元線，并對該第二記憶體陣列形成多數(shù)個第二字元線。
27.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，分別由在一基體內(nèi)的一第一通道端、一通道、一第二通道端，以及設置在該通道上的一第一介電層、一電荷陷捕結(jié)構(gòu)和一第二介電層，及一閘極端所組成，而其中該電荷陷捕結(jié)構(gòu)包括氮化硅、Al2O3、HfOX、ZrOX或是其他的氧化金屬至少其中一。
28.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置具有一第一記憶胞結(jié)構(gòu)，而在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置則具有一第二記憶胞結(jié)構(gòu)，其與該第一記憶胞結(jié)構(gòu)相同。
29.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一操作程序包括由電洞注入而進行程式化。
30.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一操作程序包括由帶對帶穿透所引起的電洞注入而進行程式化。
31.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一操作程序包括由E場協(xié)助電子注入而進行抹除。
32.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除。
33.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第二操作程序包括由電子注入而進行程式化。
34.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第二操作程序包括由通道熱電子注入而進行程式化。
35.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第二操作程序包括由電洞注入而進行抹除。
36.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第二操作程序包括由帶對帶穿透所引起的電洞注入而進行抹除。
37.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第二操作程序包括由電子注入而進行程式化，并由電洞注入而進行抹除。
38.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
39.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所包括的記憶胞結(jié)構(gòu)，是具有氮化物電荷陷捕結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
40.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，并具有氮化物電荷陷捕結(jié)構(gòu)。
41.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置，具有相同的記憶胞結(jié)構(gòu)，并具有氮化物電荷陷捕結(jié)構(gòu)，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
42.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，是適用于每個記憶胞儲存2個位元。
43.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的電荷儲存裝置所具有的記憶胞，是適用于每個記憶胞儲存2個位元，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
44.根據(jù)權(quán)利要求23所述的積體電路裝置的制造方法，其特征在于其中所述的半導體基體上更包括一SRAM陣列和一使用者程式化處理器，是與該第一和第二記憶體陣列彼此耦接。
45.一種積體電路裝置的資料和程式儲存方法，適用于單一積體積體電路裝置，其特征在于其包括下列步驟提供由非揮發(fā)性記憶胞所組成的一第一記憶體陣列在該積體電路上，以讀取、程式化和抹除資料；提供由非揮發(fā)性記憶胞所組成的一第二記憶體陣列在該積體電路上，用以讀取、程式化和抹除資料；依據(jù)適用于資料處理的一第一模式的一第一操作程序，來對在該第一記憶體陣列內(nèi)的資料進行讀取、程式化和抹除；以及依據(jù)適用于資料處理的一第二模式的一第二操作程序，來對在該第二記憶體陣列內(nèi)的資料進行讀取、程式化和抹除，其中該第二操作程序與該第一操作程序不同。
46.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞包括電荷儲存記憶胞。
47.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞包括電荷陷捕記憶胞，是具有電荷陷捕結(jié)構(gòu)，且該電荷陷捕結(jié)構(gòu)由氮化硅、Al2O3、HfOX、ZrOX或是其他的氧化金屬至少其中一所組成。
48.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列和該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞適于以電荷陷捕來進行資料儲存，且該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞適于以電荷陷捕來進行資料儲存。
49.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列內(nèi)的非揮發(fā)性記憶胞具有一第一記憶胞結(jié)構(gòu)，而在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞則具有一第二記憶胞結(jié)構(gòu)，其與該第一記憶胞結(jié)構(gòu)相同。
50.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一操作程序包括由電洞注入而進行程式化。
51.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一操作程序包括由帶對帶穿透所引起的電洞注入而進行程式化。
52.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一操作程序包括由E場協(xié)助電子注入而進行抹除。
53.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除。
54.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第二操作程序包括由電子注入而進行程式化。
55.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第二操作程序包括由通道熱電子注入而進行程式化。
56.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第二操作程序包括由電洞注入而進行抹除。
57.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第二操作程序包括由帶對帶穿透所引起的電洞注入而進行抹除。
58.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第二操作程序包括由電子注入而進行程式化，并由電洞注入而進行抹除。
59.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
60.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的記憶胞結(jié)構(gòu)，包括具有氮化物電荷陷捕結(jié)構(gòu)的快閃記憶胞，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
61.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的記憶胞結(jié)構(gòu)，包括具有大致相同的氮化物電荷陷捕結(jié)構(gòu)的快閃記憶胞。
62.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的第一記憶體陣列內(nèi)與在該第二記憶體陣列內(nèi)的非揮發(fā)性記憶胞的記憶胞結(jié)構(gòu)，包括具有大致相同的氮化物電荷陷捕結(jié)構(gòu)的快閃記憶胞，且該第一操作程序包括由電洞注入而進行程式化，并由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，由電洞注入而進行抹除。
63.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的每個記憶胞是儲存兩個位元在該第一和第二記憶體陣列二者至少其中之一。
64.根據(jù)權(quán)利要求45所述的積體電路裝置的資料和程式儲存方法，特征在于其中所述的每個記憶胞是儲存兩個位元在該第一和第二記憶體陣列二者至少其中之一，且該第一操作程序包括由電洞注入而進行程式化，由E場協(xié)助電子注入而進行抹除，而該第二操作程序則包括由電子注入而進行程式化，并由電洞注入而進行抹除。
全文摘要
是關(guān)于一種積體電路裝置與其制造及資料和程式儲存方法，包括了用來在資料處理的其中一種模式時儲存資料的第一記憶體陣列，以及在資料處理的另一種模式時儲存資料的第二記憶體陣列。第一和第二記憶體陣列是由非揮發(fā)性記憶胞的電荷儲存裝置所組成，并且大體上具有相同的結(jié)構(gòu)。而一第一操作程序資料是適用快閃記憶體的應用，以對第一記憶體陣列內(nèi)的資料進行程式化、抹除和讀取。而不同于第一操作程序的一第二操作程序是適用于程式快閃記憶體的應用，以來對在第二記憶體陣列內(nèi)的資料進行程式化、抹除和讀取。
文檔編號G11C16/04GK1677669SQ20041008855
公開日2005年10月5日 申請日期2004年11月5日 優(yōu)先權(quán)日2004年4月1日
發(fā)明者葉致鍇, 蔡文哲, 盧道政, 盧志遠 申請人:旺宏電子股份有限公司