專利名稱：延遲電路、強(qiáng)電介質(zhì)存儲裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及有強(qiáng)電介質(zhì)電容器的延遲電路。
背景技術(shù)：
作為以往的延遲電路，有如特開平9-259590號公報(bào)(專利文獻(xiàn)1)所公開的電路。在上述專利文獻(xiàn)1中公開的以往的延遲電路，通過在信號的傳播路徑上將強(qiáng)電介質(zhì)電容器作為電容而進(jìn)行連接，使該信號延遲。
專利文獻(xiàn)1特開平9-259590號公報(bào)然而，以往的延遲電路，產(chǎn)生了由于制造工藝的偏差導(dǎo)致延遲時(shí)間的偏差很大的問題。例如，附加有電容的路徑的電位，通過超過該路徑所連接的下一段電路的晶體管的閾值電壓為止的時(shí)間來確定延遲時(shí)間，然而，晶體管的閾值電壓，由于制造工藝的偏差而變化很大，從而就產(chǎn)生了延遲時(shí)間的偏差。
而且，如果將以往的延遲電路用于強(qiáng)電介質(zhì)存儲裝置等，就會產(chǎn)生由于延遲時(shí)間的偏差而使動作時(shí)間發(fā)生偏離，從而產(chǎn)生誤操作的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是，提供一種能夠解決上述課題的延遲電路、強(qiáng)電介質(zhì)存儲裝置以及電子設(shè)備。本目的通過本發(fā)明的技術(shù)方案和具體實(shí)施例來實(shí)現(xiàn)。
為了達(dá)到上述目的，根據(jù)本發(fā)明的方式1，提供一種延遲電路，是生成使輸入信號延遲而成的輸出信號的延遲電路，其特征在于，具備具有一端及另一端的強(qiáng)電介質(zhì)電容器；根據(jù)上述輸入信號的電位，通過在上述一端與上述另一端之間產(chǎn)生電位差，使上述強(qiáng)電介質(zhì)電容器的極性顛倒的裝置；根據(jù)因上述強(qiáng)電介質(zhì)電容器的極性顛倒而引起的上述另一端的電位變化，延遲上述輸入信號，從而生成上述輸出信號的生成裝置。
在該構(gòu)成中，輸入信號根據(jù)強(qiáng)電介質(zhì)電容器兩端的電位差超過該強(qiáng)電介質(zhì)電容器極性顛倒的電位差為止的時(shí)間而延遲。即，如果在強(qiáng)電介質(zhì)電容器的一端與另一端之間施加使該強(qiáng)電介質(zhì)電容器產(chǎn)生極性顛倒的電位差，通過該極性顛倒就會產(chǎn)生電荷。然后，通過從輸入信號的電位變化延遲規(guī)定的時(shí)間而產(chǎn)生該電荷，在強(qiáng)電介質(zhì)電容器的另一端，例如產(chǎn)生超過下一段邏輯電路的閾值電壓的電壓。由此，就能夠使輸入信號按規(guī)定的時(shí)間延遲。
在這里，輸入信號的延遲時(shí)間，由構(gòu)成強(qiáng)電介質(zhì)電容器的強(qiáng)電介質(zhì)材料的極性顛倒特性而定。因此，根據(jù)該構(gòu)成，即使在由于制造工藝的偏差而使閾值電壓發(fā)生變化的情況下，也可以幾乎不受該偏差的影響而設(shè)定延遲時(shí)間，所以能夠提供延遲時(shí)間穩(wěn)定的延遲電路。
另外，根據(jù)該構(gòu)成，由于根據(jù)強(qiáng)電介質(zhì)電容器的極性顛倒而設(shè)定延遲時(shí)間，所以即使是該強(qiáng)電介質(zhì)電容器的面積很小，也能夠設(shè)定長的延遲時(shí)間。因此，能夠提供面積很小的延遲電路。另外，根據(jù)該構(gòu)成，還能夠提供電流消耗少的延遲電路。
另外，優(yōu)選該延遲電路，還具備可以與上述強(qiáng)電介質(zhì)電容器的上述另一端電連接地構(gòu)成的電容裝置。根據(jù)該構(gòu)成，由于在強(qiáng)電介質(zhì)電容器之外，還可以通過電容裝置控制延遲時(shí)間，所以能夠更加精確地控制延遲時(shí)間。
另外，優(yōu)選該延遲電路，還具備根據(jù)上述輸入信號的電位，對是否將上述電容裝置電連接到上述強(qiáng)電介質(zhì)電容器的上述另一端而進(jìn)行切換的切換裝置。根據(jù)該構(gòu)成，可以使附加在強(qiáng)電介質(zhì)電容器的另一端的電容可變。因此，當(dāng)使強(qiáng)電介質(zhì)電容器的極性顛倒時(shí)，即，開始讀取寫入強(qiáng)電介質(zhì)電容器的數(shù)據(jù)時(shí)，可以高效地清除強(qiáng)電介質(zhì)電容器內(nèi)積蓄的電荷。另外，當(dāng)使強(qiáng)電介質(zhì)電容器的極性顛倒時(shí)，即，向強(qiáng)電介質(zhì)電容器再次寫入數(shù)據(jù)時(shí)，能夠縮短顛倒極性的時(shí)間。
另外，優(yōu)選該延遲電路，還具備在上述切換裝置不向上述強(qiáng)電介質(zhì)電容器的另一端電連接上述電容裝置時(shí)，對上述電容裝置進(jìn)行放電的裝置。根據(jù)該構(gòu)成，電容裝置在該電容裝置從強(qiáng)電介質(zhì)電容器的另一端電切斷期間進(jìn)行放電，所以在延遲電路進(jìn)行規(guī)定的延遲動作之后，能夠使進(jìn)行再延遲動作的初始化動作(復(fù)位動作)高速地進(jìn)行。
另外，優(yōu)選該延遲電路，還具備生成規(guī)定電壓的電壓源；設(shè)置在上述強(qiáng)電介質(zhì)電容器的上述一端與上述電壓源之間的電阻裝置。在這種情況下，優(yōu)選該延遲電路，還具備將上述強(qiáng)電介質(zhì)電容器的上述一端切換為通過上述電阻裝置與上述電壓源進(jìn)行電連接、或者接地的裝置。而且，優(yōu)選上述電阻裝置可調(diào)整電阻值地構(gòu)成。
根據(jù)該構(gòu)成，對應(yīng)于電阻裝置的電阻值，強(qiáng)電介質(zhì)電容器的極性顛倒的時(shí)機(jī)是變化的。因此，通過控制電阻裝置的電阻值，就能夠控制輸入信號的延遲時(shí)間。另外，作為調(diào)整電阻值的方法，例如，是使用激光微調(diào)、采用強(qiáng)電介質(zhì)電容器的程序電路、閃存等非易失性存儲器等方法。另外，該延遲電路，也可以取代該電阻裝置，而采用由MOS晶體管而構(gòu)成的恒流電路。
另外，優(yōu)選該延遲電路還具備生成使上述輸入信號延遲而成的延遲信號的裝置；根據(jù)上述延遲信號的電位，控制上述強(qiáng)電介質(zhì)電容器的上述另一端的電位，從而使上述強(qiáng)電介質(zhì)電容器的極性再次顛倒的裝置。
根據(jù)該構(gòu)成，不需要使強(qiáng)電介質(zhì)電容器的極性再次進(jìn)行顛倒、即為了把從強(qiáng)電介質(zhì)電容器讀出的數(shù)據(jù)再次寫入的復(fù)雜電路。因此，能夠使延遲電路的結(jié)構(gòu)簡單化。
根據(jù)本發(fā)明的方式2，提供一種以配備有上述延遲電路為特征的半導(dǎo)體裝置。在這里，所謂的半導(dǎo)體裝置，一般是指配備有本發(fā)明的延遲電路、由半導(dǎo)體構(gòu)成的裝置，對其結(jié)構(gòu)沒有特別的限制，例如，包括配備有上述延遲電路的強(qiáng)電介質(zhì)存儲裝置、DRAM、閃存等存儲裝置等需要信號延遲的所有裝置。
根據(jù)本發(fā)明的實(shí)施方式3，提供一種以配備有上述半導(dǎo)體裝置為特征的電子設(shè)備。在這里，所謂電子設(shè)備，一般是指配備有本發(fā)明的半導(dǎo)體裝置、具有一定功能的設(shè)備，對其構(gòu)成沒有特別的限制，例如，包括配備有上述半導(dǎo)體裝置的普通電腦裝置、手機(jī)、PHS、PDA、電子筆記本、IC卡等需要RAM或ROM的所有裝置。


圖1是表示本發(fā)明的一個實(shí)施方式的強(qiáng)電介質(zhì)存儲裝置100的功能模塊圖。
圖2是表示延遲電路150的一個例子的電路圖。
圖3是表示延遲電路150的動作的時(shí)間圖。
圖中100-強(qiáng)電介質(zhì)存儲裝置，110-電容陣列，120-讀出放大電路，130-寫入電路，140-閂鎖電路，150-延遲電路，160-強(qiáng)電介質(zhì)電容器，200-第一電位控制部，204-電阻器，300-第二電位控制部，400-第二電位控制部，420-延遲部，500-切換部，506-傳輸門，IN-輸入信號，OUT-輸出信號，Vc-耐電壓，VCC-驅(qū)動電壓，Vt-閾值電壓。
具體實(shí)施例方式
下面，參照圖紙，通過發(fā)明的實(shí)施方式對本發(fā)明進(jìn)行說明，不過，本發(fā)明的保護(hù)范圍不限定于以下的實(shí)施方式，而且，在實(shí)施方式中所說明的特征組合不一定都是在發(fā)明的解決手段中所必須的。
圖1是表示本發(fā)明的一個實(shí)施方式的強(qiáng)電介質(zhì)存儲裝置100的功能模塊圖。強(qiáng)電介質(zhì)存儲裝置100具有電容陣列110、讀出放大電路120、寫入電路130、閂鎖電路140、延遲電路150。電容陣列110，具有陣列狀配置的多個強(qiáng)電介質(zhì)電容器。
讀出放大電路120，根據(jù)互相是互補(bǔ)關(guān)系的第1位線BL及/或第2的位線/BL的電位，判斷寫入強(qiáng)電介質(zhì)電容器的數(shù)據(jù)。讀出放大電路120，優(yōu)選為電流反射鏡型或電流檢測型的讀出放大電路。寫入電路130，根據(jù)從互相處于互補(bǔ)關(guān)系的第1數(shù)據(jù)線DATA及第2數(shù)據(jù)線/DATA得到的數(shù)據(jù)，向強(qiáng)電介質(zhì)電容器寫入規(guī)定的數(shù)據(jù)。閂鎖電路140，將讀出放大電路120的輸出數(shù)據(jù)閂鎖，并向第1數(shù)據(jù)線DATA及第2數(shù)據(jù)線/DATA輸出。
延遲電路150，作為輸入而接收輸入信號，并生成將該輸入信號按規(guī)定時(shí)間延遲而成的輸出信號，供給讀出放大電路120、寫入電路130、及閂鎖電路140。具體來說，延遲電路150，將該輸出信號作為控制讀出放大電路120的驅(qū)動的可讀出放大信號供給讀出放大電路120。
讀出放大電路120，根據(jù)該可讀出放大信號的邏輯值的變化，開始及/或結(jié)束向強(qiáng)電介質(zhì)電容器寫入數(shù)據(jù)的判斷。由此，因?yàn)橥ㄟ^采用強(qiáng)電介質(zhì)電容器的延遲電路控制讀出放大電路的動作時(shí)間，所以能夠設(shè)定對應(yīng)于強(qiáng)電介質(zhì)電容器的特性的讀出放大電路的動作時(shí)間。因此，能夠在降低讀出放大電路的功耗的同時(shí)，也能夠減低電源噪聲。
另外，延遲電路150，將該輸出信號作為控制寫入電路130的動作時(shí)間的允許寫入信號供給寫入電路130。寫入電路130，根據(jù)允許寫入信號的邏輯值的變化，向強(qiáng)電介質(zhì)電容器開始寫入數(shù)據(jù)。
另外，延遲電路150，將該輸出信號作為控制閂鎖電路140的動作時(shí)間的數(shù)據(jù)閂鎖信號供給閂鎖電路140。閂鎖電路140，根據(jù)數(shù)據(jù)閂鎖信號邏輯值的變化，將讀出放大電路120輸出的輸出數(shù)據(jù)閂鎖。
在本實(shí)施方式中，讀出放大電路120、寫入電路130以及閂鎖電路140，根據(jù)從延遲電路150輸出的輸出信號，控制該電路的動作，不過，在其他形態(tài)中，也可以讀出放大電路120、寫入電路130以及閂鎖電路140，除了延遲電路150的輸出信號以外，還作為輸入而分別接收控制讀出放大電路120、寫入電路130以及閂鎖電路140的動作的控制信號，并根據(jù)該控制信號，對是否分別進(jìn)行向強(qiáng)電介質(zhì)電容器寫入數(shù)據(jù)的判斷、向強(qiáng)電介質(zhì)電容器的數(shù)據(jù)的寫入、以及讀出放大電路120輸出的輸出數(shù)據(jù)的閂鎖進(jìn)行控制。
圖2是表示延遲電路150的一個例子的電路圖。延遲電路150，具有強(qiáng)電介質(zhì)電容器160、控制強(qiáng)電介質(zhì)電容器160的一端(e點(diǎn))的電位的第一電位控制部200、控制強(qiáng)電介質(zhì)電容器160的另一端(d點(diǎn))的電位的第二電位控制部300及第3電位控制部400、對通過第二電位控制部300或第3電位控制部400中的哪一個來控制強(qiáng)電介質(zhì)電容器160的另一端的電位進(jìn)行切換的切換部500、作為生成輸出信號的裝置的一個例子的NAND電路170。
第一電位控制部200，根據(jù)輸入信號IN的電位，控制強(qiáng)電介質(zhì)電容器160的一端的電位。在本實(shí)施方式中，輸入信號IN是在其電位比規(guī)定電位高時(shí)顯示H值，在比該規(guī)定電位低時(shí)顯示L值的數(shù)字信號。在下面的例子中，所謂L值表示信號電位為0V、所謂H值表示信號電位為VCC，即，表示延遲電路150的驅(qū)動電壓。
第一電位控制部200，具有反相器202、作為電阻裝置的一個例子的電阻204、p型MOS晶體管206、n型MOS晶體管208而構(gòu)成。反相器202，接收輸入信號IN，使該輸入信號IN的邏輯值反轉(zhuǎn)，并供給p型MOS晶體管206及n型MOS晶體管208的柵極。電阻204，設(shè)置在生成規(guī)定電壓的電壓源與p型MOS晶體管206之間。即，電阻204，將該規(guī)定電壓降低并供給p型MOS晶體管206的源極或漏極。
p型MOS晶體管206，將漏極或源極與n型MOS晶體管208的源極或漏極電連接。并且，n型MOS晶體管208的漏極或源極接地。而且，p型MOS晶體管206及n型MOS晶體管208，根據(jù)向這些門供給的信號的邏輯值(電位)，控制強(qiáng)電介質(zhì)電容器160的一端的電位。
第二電位控制部300及第3電位控制部400，根據(jù)輸入信號IN的電位，控制強(qiáng)電介質(zhì)電容器160的另一端的電位。然后，第一電位控制部200、與第二電位控制部300及第3電位控制部400，根據(jù)輸入信號IN的電位，控制強(qiáng)電介質(zhì)電容器160的一端及另一端的電位，從而控制強(qiáng)電介質(zhì)電容器160的極性狀態(tài)。由此，能夠提高強(qiáng)電介質(zhì)電容器的可靠性。
具體來說，第二電位控制部300，為了使強(qiáng)電介質(zhì)電容器160的極性顛倒，根據(jù)輸入信號IN的電位，控制強(qiáng)電介質(zhì)電容器160的另一端的電位。另外，第3電位控制部300，為了使強(qiáng)電介質(zhì)電容器160的極性再次顛倒，即，為了使強(qiáng)電介質(zhì)電容器160的極性狀態(tài)返回到第二電位控制部300顛倒前的狀態(tài)，控制強(qiáng)電介質(zhì)電容器160的另一端的電位。下面針對第二電位控制部300及第3電位控制部400的構(gòu)成進(jìn)行說明。
第二電位控制部300，具有n型MOS晶體管302及304而構(gòu)成。n型MOS晶體管302，是將柵極作為一端，并且，將源極及漏極作為另一端的電容裝置的一個例子。即，以將源極及漏極短路的狀態(tài)接地，通過切換部500，將柵極與強(qiáng)電介質(zhì)電容器160的另一端可電連接地構(gòu)成。而且，n型MOS晶體管302，根據(jù)柵極的電位來積蓄電荷。取代n型MOS晶體管302而使用PMOS，也可將源極及漏極連接到電源。在這種情況下，由于從強(qiáng)電介質(zhì)160取出的電荷，d點(diǎn)及f點(diǎn)的電位開始從f點(diǎn)的0V(接地電位)上升，直到成為VCC-Vthp為止，一直在PMOS上形成溝道，因此與使用NMOS的情況相比，能夠更適于作為常強(qiáng)電介質(zhì)使用。因此，在使用PMOS的延遲電路中，就產(chǎn)生了延遲時(shí)間不易受到Tr的工藝偏差的影響的新優(yōu)點(diǎn)。
n型MOS晶體管304，將源極或漏極的一方與n型MOS晶體管302的柵極進(jìn)行電連接，另一方接地。另外，n型MOS晶體管304的柵極，與切換部500進(jìn)行電連接，并根據(jù)輸入信號IN的電位，進(jìn)行導(dǎo)通或非導(dǎo)通的切換。即，n型MOS晶體管304，根據(jù)輸入信號IN的電位，進(jìn)行將作為電容裝置的一個例子的n型MOS晶體管302的柵極接地與否的切換。
第3電位控制部400，通過生成延遲輸入信號IN而成的延遲信號，控制強(qiáng)電介質(zhì)電容器160的另一端的電位。在這里，延遲信號包括將輸入信號IN整體延遲而成的信號、將輸入信號IN的至少1個邊緣延遲而成的信號、以及將這些信號的波形整形而成的信號。
第3電位控制部400，具有反相器402、404及406、NAND電路408、延遲部420而構(gòu)成。反相器402，生成將輸入信號IN的邏輯值反轉(zhuǎn)而成的反轉(zhuǎn)輸入信號，并供給NAND電路408及延遲部420。延遲部420，使反轉(zhuǎn)輸入信號以規(guī)定的時(shí)間延遲。延遲部420，例如是在反轉(zhuǎn)輸入信號傳輸?shù)男盘柭窂缴暇哂袑⒕彌_器等延遲元件縱向連接的延遲電路、或與該信號路徑連接的電容裝置的延遲電路等。另外，延遲部420，也可以是本實(shí)施方式的延遲電路150。
反相器404，生成將通過延遲部420延遲的反轉(zhuǎn)輸入信號再次反相的信號。NAND電路408，生成取得了該信號與反轉(zhuǎn)輸入信號的否定邏輯積的信號，并供給反相器406。反相器406，將把該邏輯信號的邏輯值反轉(zhuǎn)而成的信號作為延遲信號供給切換部500。即，在本實(shí)施方式中，第3電位控制部400，將取得了反轉(zhuǎn)輸入信號與延遲而成的輸入信號的邏輯積的信號作為延遲信號供給切換部500。
切換部500，根據(jù)輸入信號IN的電位，來切換是由第二電位控制部300還是由第3電位控制部400來對強(qiáng)電介質(zhì)電容器160的另一端的電位進(jìn)行控制。在本實(shí)施方式中，切換部500，根據(jù)輸入信號IN的電位，通過對將強(qiáng)電介質(zhì)電容器160的另一端連接到作為電容裝置的一個例子的n型MOS晶體管302的柵極、還是連接到第3電位控制部400的輸出進(jìn)行切換，來控制該另一端的電位。
切換部500，具有反相器502及504、傳輸門506、n型MOS晶體管508而構(gòu)成。反相器502，生成將輸入信號IN的邏輯值反轉(zhuǎn)的反轉(zhuǎn)輸入信號，并供給構(gòu)成傳輸門506的n型MOS晶體管的柵極、反相器504、以及n型MOS晶體管304的柵極。
傳輸門506，具有源極及漏極互相電連接的n型MOS晶體管及p型MOS晶體管而構(gòu)成。傳輸門506的源極或漏極中的一方，與第3電位控制部400的輸出電連接，另一方與強(qiáng)電介質(zhì)電容器160的另一端電連接。另外，向該n型MOS晶體管的柵極，供給反相器502生成的反轉(zhuǎn)輸入信號，向該p型MOS晶體管的柵極供給輸入信號IN。即，傳輸門506，根據(jù)輸入信號IN的電位，對是否將第3電位控制部400電連接到強(qiáng)電介質(zhì)電容器160的另一端進(jìn)行切換。在本實(shí)施方式中，傳輸門506，在輸入信號IN的邏輯值為H值時(shí)，切斷第3電位控制部400與強(qiáng)電介質(zhì)電容器160的另一端的電連接，為L值時(shí)，將第3電位控制部400與強(qiáng)電介質(zhì)電容器160的另一端進(jìn)行電連接。
反相器504，將反轉(zhuǎn)輸入信號的邏輯值再次反轉(zhuǎn)并供給n型MOS晶體管508的柵極。n型MOS晶體管508，將源極或漏極中的一方電連接到強(qiáng)電介質(zhì)電容器160的另一端，而將另一方電連接到n型MOS晶體管302的柵極及n型MOS晶體管304的源極或漏極中的一方。
當(dāng)輸入信號IN的邏輯值作為H值時(shí)，向n型MOS晶體管508的柵極供給的信號的邏輯值成為H值，向n型MOS晶體管304的柵極供給的反轉(zhuǎn)輸入信號的邏輯值成為L值。因此，n型MOS晶體管508成為導(dǎo)通，n型MOS晶體管304成為非導(dǎo)通。另外，由于輸入信號IN的邏輯值作為H值時(shí)，傳輸門506也成為非導(dǎo)通，所以強(qiáng)電介質(zhì)電容器160的另一端與n型MOS晶體管302的柵極電連接。
另一方面，當(dāng)輸入信號IN的邏輯值作為L值時(shí)，向n型MOS晶體管508的柵極供給的信號的邏輯值成為L值，向n型MOS晶體管304的柵極供給的反轉(zhuǎn)輸入信號的邏輯值成為H值。因此，n型MOS晶體管508成為非導(dǎo)通，n型MOS晶體管304成為導(dǎo)通，所以第二電位控制部300，在從強(qiáng)電介質(zhì)電容器160的另一端進(jìn)行電斷開的同時(shí)，n型MOS晶體管302的柵極接地，即，進(jìn)行放電。
即，在本實(shí)施方式的延遲電路150中，在輸入信號IN的邏輯值為H值時(shí)與為L值時(shí)，使附加在強(qiáng)電介質(zhì)電容器160的另一端的電容發(fā)生變化。
圖3是表示延遲電路150的動作的時(shí)間圖。參照圖2及圖3，作為輸入信號IN，對輸入具有規(guī)定時(shí)間寬度的脈沖時(shí)的延遲電路150的動作進(jìn)行說明。另外，在初始狀態(tài)中，強(qiáng)電介質(zhì)電容器160的一端的電位比另一端高，通過使強(qiáng)電介質(zhì)電容器160極化，而使之處于向強(qiáng)電介質(zhì)電容器160寫入數(shù)據(jù)的狀態(tài)。
另外，在初始狀態(tài)中，由于輸入信號IN的邏輯值是L值，第一電位控制部200的輸出成為0V，所以強(qiáng)電介質(zhì)電容器160的一端，即，e點(diǎn)電位也成為0V。另外，傳輸門506導(dǎo)通，n型MOS晶體管508成為非導(dǎo)通，所以強(qiáng)電介質(zhì)電容器160的另一端、即d點(diǎn)的電位，成為與第3電位控制部400的輸出、即c點(diǎn)的電位相同的電位0V。由于NAND電路170，輸出對輸入信號IN的邏輯值和d點(diǎn)的邏輯值(電位)的與非邏輯值，所以作為反相器172的輸出的輸出信號OUT，在初期狀態(tài)中是L值。另外，由于在初期狀態(tài)中，輸入信號IN的邏輯值是L值，所以n型MOS晶體管304導(dǎo)通，n型MOS晶體管302的柵極放電。
然后，如果輸入信號IN的邏輯值從L值向H值變化，則在切換部500中，傳輸門506及n型MOS晶體管304成為非導(dǎo)通，另外，n型MOS晶體管508導(dǎo)通。因此，d點(diǎn)與n型MOS晶體管302的柵極電連接。即，由于d點(diǎn)成為漂浮狀態(tài)，所以d點(diǎn)的電位保持0V不動。另一方面，輸入信號IN的邏輯值如果從L值向H值變化，則在第一電位控制部200中，p型MOS晶體管206導(dǎo)通，而n型MOS晶體管208成為非導(dǎo)通，因此對應(yīng)于電阻204的電阻值，e點(diǎn)的電位逐漸上升。在本實(shí)施方式中，電阻204，由于其電阻值是可調(diào)的，所以通過調(diào)整電阻值能夠控制e點(diǎn)電位的上升速度。
e點(diǎn)的電位開始上升之后，經(jīng)過對應(yīng)于電阻204的電阻值的規(guī)定時(shí)間后，e點(diǎn)的電位就超過強(qiáng)電介質(zhì)電容器160的耐電壓Vc。e點(diǎn)的電位超過耐電壓Vc后，強(qiáng)電介質(zhì)電容器160的極性就進(jìn)行顛倒，通過由此產(chǎn)生的電荷，而使d點(diǎn)的電位上升。在本實(shí)施方式中，由于d點(diǎn)與作為電容裝置的n型MOS晶體管302的柵極電連接，所以d點(diǎn)的電位，對應(yīng)于n型MOS晶體管302的電容而逐漸上升。
當(dāng)d點(diǎn)的電位超過構(gòu)成NAND電路170的n型MOS晶體管及/或p型MOS晶體管的閾值電壓Vt后，NAND電路170的輸出就從H值變化為L值。即，d點(diǎn)的電位超過該閾值電壓Vt后，輸出信號OUT的邏輯值，就從L值變化為H值。由此，構(gòu)成輸出信號OUT的脈沖的上升邊緣，比構(gòu)成輸入信號IN的脈沖的上升邊緣還要延遲規(guī)定時(shí)間。而且，當(dāng)輸入信號IN的邏輯值從H值變化為L值后，NAND電路170的輸出就成為H值，所以輸出信號OUT的邏輯值成為L值。
然后，當(dāng)輸入信號IN的邏輯值從H值變化為L值后，在第一電位控制部200中，p型MOS晶體管206就成為非導(dǎo)通，另外，由于n型MOS晶體管208導(dǎo)通，因此e點(diǎn)的電位就成為0V。另外，當(dāng)輸入信號IN的邏輯值從H值變化為L值后，在切換部500中，傳輸門506就導(dǎo)通，n型MOS晶體管508就成為非導(dǎo)通，所以d點(diǎn)的電位也成為與c點(diǎn)的電位大體相等的電位，即成為0V。另外，n型MOS晶體管508變成非導(dǎo)通，而n型MOS晶體管304導(dǎo)通，所以n型MOS晶體管302內(nèi)積蓄的電荷放電。
另一方面，在傳輸門506導(dǎo)通后，傳播b點(diǎn)的反轉(zhuǎn)輸入信號的邏輯值成為H值，并且，傳播a點(diǎn)的信號相對于輸入信號IN(及反轉(zhuǎn)輸入信號)進(jìn)行延遲，所以a點(diǎn)的邏輯值，在輸入信號IN的邏輯值從H值變?yōu)長值后，也在規(guī)定時(shí)間保持H值不變。因此，c點(diǎn)的電位，在傳播b點(diǎn)的反轉(zhuǎn)輸入信號的邏輯值成為H值的同時(shí)上升之后，在規(guī)定時(shí)間成為VCC，并在傳播a點(diǎn)信號的邏輯值成為L值的同時(shí)下降為0V。
因此，當(dāng)輸入信號IN的邏輯值變?yōu)長值后，在該規(guī)定時(shí)間，在e點(diǎn)與d點(diǎn)之間，即，在強(qiáng)電介質(zhì)電容器160的兩端產(chǎn)生VCC的電位差。即，強(qiáng)電介質(zhì)電容器160的極性再次顛倒，所以強(qiáng)電介質(zhì)電容器160的極性，恢復(fù)到與初始狀態(tài)相同的狀態(tài)。即，可以向強(qiáng)電介質(zhì)電容器160再次寫入數(shù)據(jù)。
通過上述發(fā)明的實(shí)施方式所說明的實(shí)施例和應(yīng)用例，能夠按照用途進(jìn)行適當(dāng)?shù)慕M合、或者加以變更或改良而使用，本發(fā)明不限定于上述實(shí)施方式所述的內(nèi)容。上述組合或者變更、或者進(jìn)行了改良的實(shí)施方式均可包含在本發(fā)明的技術(shù)范圍中，這一點(diǎn)由本發(fā)明的技術(shù)方案可以明確得知。
權(quán)利要求
1.一種延遲電路，是生成使輸入信號延遲而成的輸出信號的延遲電路，其特征在于，具備具有一端及另一端的強(qiáng)電介質(zhì)電容器；根據(jù)上述輸入信號的電位，通過在上述一端與上述另一端之間產(chǎn)生電位差，使上述強(qiáng)電介質(zhì)電容器的極性顛倒的裝置；根據(jù)因上述強(qiáng)電介質(zhì)電容器的極性顛倒而引起的上述另一端的電位變化，延遲上述輸入信號，從而生成上述輸出信號的生成裝置。
2.如權(quán)利要求1所述的延遲電路，其特征在于，還具備可與上述強(qiáng)電介質(zhì)電容器的上述另一端電連接地構(gòu)成的電容裝置。
3.如權(quán)利要求2所述的延遲電路，其特征在于，還具備根據(jù)上述輸入信號的電位，對是否將上述電容裝置電連接到上述強(qiáng)電介質(zhì)電容器的上述另一端而進(jìn)行切換的切換裝置。
4.如權(quán)利要求3所述的延遲電路，其特征在于，還具備在上述切換裝置不向上述強(qiáng)電介質(zhì)電容器的另一端電連接上述電容裝置時(shí)，對上述電容裝置進(jìn)行放電的裝置。
5.如權(quán)利要求1所述的延遲電路，其特征在于，還具備生成規(guī)定電壓的電壓源；設(shè)置在上述強(qiáng)電介質(zhì)電容器的上述一端與上述電壓源之間的電阻裝置。
6.如權(quán)利要求5所述的延遲電路，其特征在于，上述電阻裝置可調(diào)整電阻值地構(gòu)成。
7.如權(quán)利要求5或6所述的延遲電路，其特征在于，還具備將上述強(qiáng)電介質(zhì)電容器的上述一端切換為通過上述電阻裝置與上述電壓源進(jìn)行電連接、或者接地的裝置。
8.如權(quán)利要求1至7中任一項(xiàng)所述的延遲電路，其特征在于，還具備生成使上述輸入信號延遲而成的延遲信號的裝置；根據(jù)上述延遲信號的電位，控制上述強(qiáng)電介質(zhì)電容器的上述另一端的電位，從而使上述強(qiáng)電介質(zhì)電容器的極性再次顛倒的裝置。
9.一種半導(dǎo)體裝置，其特征在于，具有權(quán)利要求1至8中任一項(xiàng)所述的延遲電路。
10.一種電子設(shè)備，其特征在于，具有權(quán)利要求9所述的半導(dǎo)體裝置。
全文摘要
本發(fā)明提供一種生成使輸入信號延遲而成的輸出信號的延遲電路，該延遲電路具備具有一端及另一端的強(qiáng)電介質(zhì)電容器根據(jù)輸入信號使一端的電位發(fā)生變化，從而使強(qiáng)電介質(zhì)電容器的極性顛倒的裝置根據(jù)因強(qiáng)電介質(zhì)電容器的極性顛倒而引起的另一端的電位變化，延遲輸入信號，從而生成輸出信號的生成裝置。由此，可以使延遲時(shí)間的偏差很小。
文檔編號G11C8/02GK1627445SQ20041009509
公開日2005年6月15日 申請日期2004年11月23日 優(yōu)先權(quán)日2003年11月25日
發(fā)明者渡邊賢哉 申請人:精工愛普生株式會社