專利名稱：存儲器器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器器件，具體涉及需要位線預(yù)充電的存儲器器件。
背景技術(shù)：
圖14是根據(jù)日本專利申請早期公開No.平8-263983的DRAM(動態(tài)隨機存取存儲器)電路圖。存在由于字線WL和位線BL之間的交叉故障(cross failure)而引起的DC(直流電流)，該直流電流引起了DRAM中備用(standby)電流的發(fā)生。具體地，當字線WL和位線BL之間存在絕緣故障時，位線BL的電壓下降，從而備用電流增大。為了減小備用電流，在位線BL上的預(yù)充電電路Q13、Q14、Q15和預(yù)充電電源1401之間配置了電流限制元件Q20，以限制被供應(yīng)到發(fā)生交叉故障位置的預(yù)充電電源電流。
在位線BL上的預(yù)充電電路Q13、Q14、Q15和預(yù)充電電源1401之間電流限制元件Q20的配置使得能夠限制在備用狀態(tài)時交叉故障中發(fā)生的直流電流。另一方面，在預(yù)充電位線BL、bBL時，可被提供給位線BL、bBL的預(yù)充電電流被類似地限制，從而使得以期望的位線預(yù)充電電壓來均衡位線BL、bBL的電壓的操作變慢。具體地，當讀取數(shù)據(jù)時，變?yōu)閰⒖茧妷旱奈痪€預(yù)充電電壓被設(shè)為低于存儲器單元的邏輯1和邏輯0之間的中間電位，以提高總的數(shù)據(jù)保持特性的情況下，互補位線BL和bBL之間的短路電平與位線預(yù)充電電壓變得不同，并且如果以預(yù)充電電壓均衡位線電壓的操作較慢的話，則該參考電壓直到下一次讀取才返回到期望電平。因此，提高數(shù)據(jù)保持特性的效果變差，且備用狀態(tài)中的AC(交流電流)增大。
如上所述，電流限制元件Q20的電流值不能被設(shè)為等于或小于無法滿足位線BL、bBL的預(yù)充電特性的電流值。因此，當交叉故障數(shù)目增大時，備用電流的增大量很大，從而相對于標準情況下的備用電流量惡化。
圖15A和圖15B是根據(jù)日本專利申請早期公開No.2000-182374的DRAM的電路圖和信號波形圖?？紤]到上述問題，該專利申請公開了用于提高預(yù)充電特性的基本技術(shù)。
在共享的讀出放大器兩側(cè)的存儲器單元陣列分別共享位線預(yù)充電/均衡電路15，在預(yù)充電/均衡電路15和預(yù)充電電壓Vbleq的線40之間并行配置了電流限制元件Q20和開關(guān)晶體管Q30，并且還包括控制電路30，所述控制電路30通過從預(yù)充電/均衡電路15接收控制信號，導通開關(guān)晶體管Q30預(yù)定時期。當訪問共享的讀出放大器一側(cè)的存儲器單元陣列時，共享的讀出放大器另一側(cè)的存儲器單元陣列上的位線BLR、bBLR變?yōu)楦↑c狀態(tài)，且其電平降低，在這種情況下，在預(yù)充電時開關(guān)晶體管Q30被導通預(yù)定時期，從而將位線電平提升到預(yù)充電電壓電平。
在上述日本專利申請早期公開No.2000-182374中，當在浮點期間內(nèi)變化的位線BLR、bBLR的電平在預(yù)充電時返回到預(yù)定電平時，預(yù)充電電壓Vbleq通過開關(guān)晶體管Q30被提供到位線BL、bBL，并且當處于備用狀態(tài)時，預(yù)充電電壓由并行配置的耗盡型電流控制元件Q20提供。從而，兩種類型的元件Q20和Q30被并行配置以執(zhí)行兩種操作，因此讀出放大器中元件的面積增大。
此外，在訪問鄰近存儲器單元陣列的期間變長且位線的浮點期間變長的情況下，位線電壓偏離預(yù)充電電壓的偏移量變大，且通過預(yù)充電返回到預(yù)定電壓的時間變長。然而，在刷新操作的預(yù)充電時間被包括在訪問的關(guān)鍵途徑的情況下，如在偽SRAM(備用隨機存取存儲器)中那樣，訪問時間變慢。

發(fā)明內(nèi)容
本發(fā)明的目標是提供一種存儲器器件，其中抑制了元件面積的擴大，所述存儲器器件能夠通過增大供應(yīng)到位線的電流，使預(yù)充電時預(yù)充電特性更快，并且能夠通過降低供應(yīng)電流從而減小在交叉故障中發(fā)生的DC電流，減小當處于備用狀態(tài)時的備用電流。
根據(jù)本發(fā)明的一個方面，提供了一種存儲器器件，該存儲器器件具有存儲數(shù)據(jù)的存儲器單元；選擇存儲器單元的字線；連接到所選的存儲器單元的位線；向位線提供預(yù)充電電壓的預(yù)充電電源；將預(yù)充電電源連接到位線或?qū)㈩A(yù)充電電源與位線斷開的預(yù)充電電路；以及根據(jù)操作狀況，以至少兩個階段控制預(yù)充電電源和位線之間電流流動幅度的電流限制元件。


圖1是示出了根據(jù)本發(fā)明第一實施例的存儲器單元陣列的配置示例的電路圖；圖2是描述本發(fā)明第一實施例操作的信號時序圖；圖3A是示出了電壓切換電路的配置示例的電路圖，圖3B是描述其操作的信號時序圖；圖4A到圖4C是示出了根據(jù)本發(fā)明第一實施例的電流限制元件的電流的圖；圖5A和圖5B是示出了根據(jù)本發(fā)明第二實施例的電壓切換元件的配置示例的電路圖；圖6是示出了根據(jù)本發(fā)明第三實施例的電壓切換電路的配置示例的電路圖；圖7A到圖7C是示出了根據(jù)本發(fā)明第三實施例的電流限制元件的電流的圖；圖8是描述本發(fā)明第三實施例操作的信號時序圖；圖9是示出了根據(jù)本發(fā)明第四實施例的存儲器單元陣列的配置示例的電路圖；圖10是描述本發(fā)明第四實施例操作的信號時序圖；圖11是示出了根據(jù)本發(fā)明第五實施例的存儲器單元陣列的配置示例的電路圖；圖12是示出了根據(jù)本發(fā)明第六實施例的存儲器單元陣列的配置示例的電路圖；圖13是描述本發(fā)明第五和第六實施例操作的信號時序圖；
圖14是DRAM的電路圖；圖15A和圖15B分別是另一個DRAM的電路圖和信號波形圖；以及圖16是示出了根據(jù)本發(fā)明第一實施例的存儲器器件的配置示例的方框圖。
具體實施例方式
-第一實施例-圖16是示出了根據(jù)本發(fā)明第一實施例的存儲器器件的配置示例的方框圖。時鐘緩沖器1603輸入時鐘CLK并且將時鐘CLK提供給地址輸入電路1601、外部命令解碼器1602和數(shù)據(jù)輸入/輸出電路1604。外部命令解碼器1602輸入例如芯片使能信號/CE1、寫使能信號/WE、輸出使能信號/OE等等的外部命令，并且將命令輸出到地址輸入電路1601和數(shù)據(jù)輸入/輸出電路1604。具體地，外部命令解碼器1602輸入寫命令、讀命令、自動刷新命令(如果芯片具有自動刷新模式)等等。地址輸入電路1601輸入地址ADD并且將地址信息輸出到內(nèi)部地址生成電路1609。數(shù)據(jù)輸入/輸出電路1604連接到數(shù)據(jù)控制電路1611，數(shù)據(jù)輸入/輸出電路1604輸入寫數(shù)據(jù)Din，并輸出讀數(shù)據(jù)Dout。
刷新時鐘生成電路1605產(chǎn)生刷新時鐘以周期性地刷新存儲器單元，并且將刷新時鐘輸出到刷新地址生成電路1608和激活/刷新比較器1606。該存儲器器件具有自刷新功能。刷新地址生成電路1608產(chǎn)生地址以執(zhí)行刷新，并且將地址輸出到內(nèi)部地址生成電路1609。當外部命令(讀命令、寫命令等等)與自刷新相互競爭時，激活/刷新比較器1606賦予其中任一個以優(yōu)先權(quán)，并且將命令輸出到控制信號生成電路1610?？刂菩盘柹呻娐?610將例如刷新信號SREFZ等等的控制信號輸出到內(nèi)部地址生成電路1609、數(shù)據(jù)控制電路1611和存儲器單元陣列。內(nèi)部地址生成電路1609產(chǎn)生內(nèi)部地址，并且將內(nèi)部地址輸出到列解碼器陣列1612和字解碼器1613。數(shù)據(jù)控制電路1611向/從全局數(shù)據(jù)總線放大器陣列1616輸入/輸出讀數(shù)據(jù)/寫數(shù)據(jù)。
內(nèi)部電源生成電路1607產(chǎn)生例如高電壓VH、低電壓VLM_STB、預(yù)充電電壓Vbleq等等的內(nèi)部電壓。換句話說，內(nèi)部電源生成電路1607也是產(chǎn)生預(yù)充電電壓Vbleq的預(yù)充電電源。
下面將描述存儲器單元陣列的配置。字解碼器1613根據(jù)地址信息，向字線WL提供預(yù)定電壓。列解碼器陣列1612根據(jù)地址信息，向列選擇線CSL提供預(yù)定電壓。使用字線WL和列選擇線CSL選擇了期望的存儲器單元。讀出放大器陣列1614放大位線BL和互補線bBL之間的電位差?；パa位線bBL是用于在激活讀出放大器前產(chǎn)生位線BL的數(shù)據(jù)電壓的參考電壓，并且在激活后產(chǎn)生位線BL的電壓的互補電壓的位線。
控制電路1615輸入控制信號，并且經(jīng)由訪問信號線bEQL將訪問信號輸出到電壓切換電路103。電壓切換電路103將預(yù)定電壓輸出到信號線LML和LMR。全局數(shù)據(jù)總線放大器陣列1616由多個全局數(shù)據(jù)總線放大器1617組成。全局數(shù)據(jù)總線放大器1617將全局數(shù)據(jù)總線MDQ和bMDQ預(yù)充電到高電平。區(qū)域1621是被一個訪問激活的存儲器單元陣列區(qū)域。
圖1是示出了存儲器單元陣列的配置示例的電路圖，圖2是描述其操作的信號時序圖。下文中，MOS(金屬氧化物半導體)場效應(yīng)晶體管(FET)簡稱為晶體管。晶體管108和109的左側(cè)區(qū)域是左存儲器單元陣列部分。晶體管116和117的右側(cè)區(qū)域是右存儲器單元陣列部分。兩者之間的區(qū)域是由兩側(cè)的存儲器單元陣列部分共享的共享讀出放大器部分。
首先描述左存儲器單元陣列部分。n溝道晶體管101的柵極連接到字線WL，漏極連接到位線BLL，源極連接到電容器102。n溝道晶體管101和電容器102等同于存儲器單元?；パa位線bBL是用于在激活讀出放大器前產(chǎn)生位線BL的數(shù)據(jù)電壓的參考電壓，并且在激活后產(chǎn)生位線BL的電壓的互補電壓的位線。預(yù)充電電壓Vbleq從圖16中的預(yù)充電電源1607提供。n溝道晶體管104組成電流限制元件121L，其柵極連接到控制線LML，源極連接到提供預(yù)充電電壓Vbleq的電源1607，漏極連接到n溝道晶體管105和106的源極。預(yù)充電電路122L有n溝道晶體管105、106和107。晶體管105的柵極連接到控制線EQLL，漏極連接到位線BLL。晶體管106的柵極連接到控制線EQLL，漏極連接到位線bBLL。晶體管107的柵極連接到控制線EQLL，源極/漏極連接到位線BLL/bBLL。電壓切換電路103L選擇高電壓VH和低電壓VLM_STB中的任一個，并將其輸出到控制線LML。n溝道晶體管108的柵極連接到控制線MUXL，源極/漏極連接到位線BLL/BL。n溝道晶體管109的柵極連接到控制線MUXL，源極/漏極連接到位線bBLL/bBL。
下面將描述右存儲器單元陣列部分。右存儲器單元陣列部分與左存儲器單元陣列部分基本相同。下面將描述其不同之處。電流限制元件121R由晶體管104組成，預(yù)充電電路122R由晶體管105到107組成。提供了位線BLR和bBLR以代替位線BLL和bBLL，提供了控制線LMR和EQLR以代替控制線LML和EQLL。電壓切換電路103R選擇高電壓VH和低電壓VLM_STB中的任一個，并將其輸出到控制線LMR。n溝道晶體管116的柵極連接到控制線MUXR，源極/漏極連接到位線BLR/BL。n溝道晶體管117的柵極連接到控制線MUXR，源極/漏極連接到位線bBLR/bBL。
下面將描述讀出放大器部分。n溝道晶體管110的柵極連接到位線bBL，漏極連接到位線BL，源極連接到信號線NCS。n溝道晶體管111的柵極連接到位線BL，漏極連接到位線bBL，源極連接到信號線NCS。p溝道晶體管112的柵極連接到位線bBL，漏極連接到位線BL，源極連接到信號線PCS。p溝道晶體管113的柵極連接到位線BL，漏極連接到位線bBL，源極連接到信號線PCS。
p溝道晶體管131的柵極連接到控制線bPSET，源極連接到電源電壓，漏極連接到信號線PCS。n溝道晶體管134的柵極連接到控制線NSET，源極連接到地，漏極連接到信號線NCS。n溝道晶體管132的柵極連接到控制線EQLC，漏極連接到預(yù)充電電壓Vbleq，源極連接到信號線NCS。n溝道晶體管133的柵極連接到控制線EQLC，源極連接到信號線NCS，漏極連接到信號線PCS。
n溝道晶體管114的柵極連接到列選擇線CSL，漏極連接到位線BL，源極連接到全局數(shù)據(jù)總線LDQ。n溝道晶體管115的柵極連接到列選擇線CSL，漏極連接到位線bBL，源極連接到局部數(shù)據(jù)總線bLDQ。
n溝道晶體管135的柵極連接到控制線MDQS，漏極連接到局部數(shù)據(jù)總線LDQ，源極連接到全局數(shù)據(jù)總線MDQ。n溝道晶體管136的柵極連接到控制線MDQS，漏極連接到局部數(shù)據(jù)總線bLDQ，源極連接到全局數(shù)據(jù)總線bMDQ。反相器137將控制線MDQS的邏輯反相信號輸出到控制線LDQEQ。n溝道晶體管138和139的柵極連接到控制線LDQEQ，漏極連接到預(yù)充電電壓Vbleq。晶體管138和139的源極分別連接到局部數(shù)據(jù)總線LDQ和bLDQ。
組成存儲器單元的n溝道晶體管101和電容器102可以存儲數(shù)據(jù)。字線WL可以選擇存儲器單元的n溝道晶體管101和電容器102。位線BLL可連接到所選擇的存儲器單元電容器102。預(yù)充電電源1607可向位線BLL、bBLL等等提供預(yù)充電電壓Vbleq。預(yù)充電電路122L和122R將預(yù)充電電源1607連接到位線BLL、bBLL等或者將預(yù)充電電源1607與位線BL、bBLL等斷開。根據(jù)高電壓VH或低電壓VLM_STB，電流限制元件121L和121R以至少兩個階段控制預(yù)充電電源1607和位線BLL、bBLL之間電流流動的幅度。
下面，將參考圖2描述圖1中電路的操作。在時刻t1之前是備用狀態(tài)。讀出放大器驅(qū)動線預(yù)充電信號線EQLC是如下所述的信號線，即當控制線EQLL和EQLR中任一個變?yōu)榈碗娖綍r，所述信號線變?yōu)榈碗娖?。位線BLL和bBLL由預(yù)充電電壓Vbleq充電。
當在時刻t1訪問(讀或?qū)?或刷新請求到達左存儲器單元陣列時，如下所述的執(zhí)行激活操作和預(yù)充電操作。
在激活操作中，首先，左側(cè)的位線預(yù)充電信號線EQLL變成低電平，左側(cè)的傳輸門信號線MUXL變成高電平，右側(cè)的傳輸門信號線MUXR變成低電平。被訪問的左存儲器單元陣列的位線BLL、bBLL連接到讀出放大器的位線BL、bBL。右存儲器單元陣列的位線BLR、bBLR與讀出放大器的位線BL、bBL相互不連接。由于控制線EQLL為低電平，因此預(yù)充電電路122L關(guān)閉，從而位線BLL、bBLL與預(yù)充電電源1607斷開。
接著，字線WL變成高電平，且單元102的數(shù)據(jù)信號被提供給位線BLL。當電容器102存儲高電平時，位線BLL的電壓上升，并且當電容器102存儲低電平時，位線BLL的電壓下降。接著，控制線NSET變成高電平且控制線bPSET變成低電平，從而分別向讀出放大器驅(qū)動線PCS和NCS提供了電壓VBLH(存儲器單元的高電平寫電壓)和地電壓。然而，讀出放大器被激活，并且將位線BLL和bBLL之間的電位差放大到電壓VBLH和地電壓的差值。響應(yīng)于例如在這些激活操作期間內(nèi)控制線EQLL到低電平的變化，左側(cè)的電流限制元件121L的柵極信號線LML被切換到高電壓VH。
通過將列選擇線CSL變成高電平，控制線MDQS變成高電平，位線BLL、bBLL的電壓被輸出到全局數(shù)據(jù)總線MDQ、bMDQ。
當在時刻t2預(yù)充電操作開始時，首先字線WL變成低電平，并且存儲器單元102和位線BLL斷開。接著，控制線NSET變成低電平，控制線bPSET變成高電平，且讀出放大器的激活停止。
在時刻t3，控制線EQLL變成高電平，且位線BLL、bBLL被開始連接到預(yù)充電電源1607。預(yù)充電電路122L均衡位線BLL和bBLL，并且同時向位線BLL和bBLL提供預(yù)充電電壓Vbleq。另外，控制線EQLC變成高電平并且將讀出放大器驅(qū)動線PCS和NCS預(yù)充電到預(yù)充電電壓Vbleq。
在圖2中，為了描述的方便，所示出的是預(yù)充電電壓Vbleq被設(shè)為低于位線BLL和bBLL的短路電平(下文中稱為DSL)的情況，然而預(yù)充電電壓Vbleq可以與DSL相等。控制線EQLL變?yōu)楦唠娖?，且互補位線BLL和bBLL被均衡到DSL，但是仍然與預(yù)充電電壓Vbleq處于不同的電平。此時，預(yù)充電電壓Vbleq經(jīng)由電流限制元件121L被提供給位線BLL、bBLL，但是電流限制元件121L的門線LML的電壓是具有相對更大供應(yīng)能力的高電壓VH，因此可以使以預(yù)充電電壓Vbleq均衡位線BLL和bBLL的操作進行的更快。通過將門線LML設(shè)為高電壓VH，可以使電流限制元件121L中的電流流動相對更大。因此，在訪問之后立即預(yù)充電進行的更快，且下一次的訪問開始時間可以更快。
在從預(yù)充電開始時刻t3起經(jīng)過預(yù)定時期到達時刻t4時，門線LML的電壓被切換到低電壓VLM_STB。如果與預(yù)充電電壓Vbleq相等的電壓被用作例如低電壓VLM_STB的電壓，則在門線LML的電壓被切換到低電壓VLM_STB之后，電流限制元件121L的柵極和源極之間的電壓Vgs變?yōu)榧s0(零)V，并且供應(yīng)能力變得相對較小。然而，如果由于例如結(jié)泄漏電流的偏移因素而引起了位線BLL、bBLL的電壓試圖偏離預(yù)充電電壓Vbleq，則將低電壓VLM_STB設(shè)定為預(yù)充電電壓Vbleq，而不是地電平使得電流限制元件121L的柵極和源極之間的電壓Vgs＞0(零)V且漏極和源極之間的電壓Vds＞0(零)V，并且然后可提供一定數(shù)量的關(guān)斷電流。因此，位線BLL和bBLL的電壓可被維持在預(yù)充電電壓Vbleq。從這一點來看，電流限制元件121L和低電壓VLM_STB特性的必要條件是，在備用狀態(tài)，例如結(jié)泄漏電流的位線BLL和bBLL的偏移因素被電流限制元件121L的關(guān)斷電流所補償，位線電壓被維持在預(yù)充電電壓Vbleq，且低電壓VLM_STB不限制在預(yù)充電電壓Vbleq。
通過將門線LML設(shè)為低電壓VLM_STB，可以使電流限制元件121L中的電流流動相對更小。因此，在字線WL和位線BLL之間存在絕緣故障的情況下，可以使備用電流變小。在備用狀態(tài)時，字線WL為低電平，且位線BLL為預(yù)充電電壓Vbleq。當字線WL和位線BLL相互短路時，電流從位線BLL流到字線WL。這一電流由低電壓VLM_STB設(shè)定，被控制在預(yù)定值，且被電流限制元件121L變小。因此，可以使備用電流變小且功耗變小。附帶地，短路中不使用上述存儲器單元，而是使用冗余存儲器單元。另外，如果字線WL和位線BLL之間存在絕緣故障，則漏電流從位線BLL流到字線WL。電流限制元件121L能夠使漏電流變小且備用電流變小。
圖3A是示出了圖1中電壓切換電路103L和103R的配置示例的電路圖，圖3B是描述其操作的信號時序圖。信號線bEQLL是訪問信號線，當其為高電平時指示執(zhí)行訪問。反相器301將信號線bEQLL的電壓邏輯反轉(zhuǎn)后的電壓輸出到信號線EQLL。延時電路302將信號線bEQLL的信號延時時間Ta并輸出。反相器303邏輯反轉(zhuǎn)延時電路302的輸出信號，并將其輸出到p溝道晶體管304的柵極。晶體管304的源極連接到高電壓VH，漏極連接到控制線LML。p溝道晶體管305的柵極連接到延時電路302的輸出，源極連接到控制線LML，漏極連接到低電壓VLM_STB。例如，高電壓VH為1.6V，低電壓VLM_STB為0.8V。在從預(yù)充電開始經(jīng)過時間Ta后，控制線LML可從高電壓VH切換到低電壓VLM_STB。以上描述了電壓切換電路103L，但是電壓切換電路103R具有同樣的配置。
該示例示出了通過由延時電路302將控制線bEQLL延時，產(chǎn)生控制線LML的電壓的切換時序的情況。控制線LML/LMR與單元陣列311L/311R的對應(yīng)與控制線EQLL/EQLR相同，并且通過只切換被訪問的單元陣列的控制線LML/LMR的電壓，抑制了電流限制元件121L/121R的柵極的充電/放電電流。圖中所示出的是電壓切換電路103L的延時電路302和電壓切換電路103R的延時電路302被分離配置的示例，但是這兩個延時電路302可以是一個共享電路。另外，將延時電路302配置在存儲器單元陣列外，被多個模塊共享并且將延時時序信號輸入到存儲器單元陣列，從而減小了延時電路的面積也是可能的。另外，關(guān)于電壓切換電路103L、103R的配置位置，它們可被配置在例如主字解碼器陣列和讀出放大器陣列相互交叉的區(qū)域，或者在子字解碼器陣列或字帶狀區(qū)域和讀出放大器陣列相互交叉的區(qū)域。
圖4A示出了圖14和圖15A中電流限制元件Q20的配置。電流限制元件Q20是耗盡型n溝道晶體管，其中，電流I從預(yù)充電電壓Vbleq流到位線電壓VBLL。晶體管Q20的柵極連接到位線BLL，變?yōu)殡妷篤BLL。位線電壓VBLL是位線BLL的電壓。
圖4B示出了本實施例的圖1中電流限制元件104的配置。在電流限制元件104中，電流I從預(yù)充電電壓Vbleq流到位線電壓VBLL。晶體管104的柵極連接到控制線LML。相對更高的電壓VH或相對更低的電壓VLM_STB被提供到控制線LML。
圖4C是示出了圖4A和圖4B中電流限制元件的位線電壓VBLL和電流I之間的關(guān)系的圖。特性401示出了圖4A中電流限制元件Q20的特性。特性402H是在向圖4B中電流限制元件104的門線LML提供高電壓VH時候的特性。特性402L是在向圖4B中電流限制元件104的門線LML提供低電壓VLM_STB時候的特性。
在本實施例中，在開始預(yù)充電位線時，門線LML被設(shè)為電壓VH，該電壓VH比備用狀態(tài)時的電壓VH相對要高，如特性402H所示，從而使得能夠提供大于特性401時的預(yù)充電電壓，并能使預(yù)充電操作更快。另外，在本實施例中，處于備用狀態(tài)時，如特性402L所示，門線LML被設(shè)為相對低的電壓VLM_STB，例如預(yù)充電電壓Vbleq，從而使得即使當位線電壓VBLL由于字線WL和位線BLL的交叉故障而降低時，也能夠相比于特性401有效地限制供應(yīng)到位線BLL、bBLL的電流。附帶地，如上所述，當門線LML的電壓被設(shè)為低電壓VLM_STB時，位線電壓VBLL位于預(yù)充電電壓Vbleq附近，此時的電流值被設(shè)為等于或大于能夠補償例如結(jié)泄漏電流的位線偏移因素的電流。具體地，這樣設(shè)定低電壓VLM_STB，使得在電流限制元件內(nèi)流動的電流值能夠抑制由于結(jié)泄漏電流而引起的位線電壓偏離預(yù)充電電壓Vbleq。
-第二實施例-圖5A是示出了根據(jù)本發(fā)明第二實施例的電壓切換電路103L的配置示例的電路圖，且電壓切換電路103R的配置相同。在本實施例中，相比于第一實施例(圖3A)，加入了輸入多位信號TESTA的控制電路502和輸入多位信號TESTB的控制電路511。
當斷言了信號TESTA時，控制電路502將門線LML的電壓固定在高電壓VH和低電壓VLM_STB中的任意一個上。因此，在測試中，使加速測試變得容易是可能的，在加速測試中，預(yù)充電電壓Vbleq被恒定地提供給位線BLL、bBLL，以改變預(yù)充電電壓Vbleq，從而拒絕壞的單元。附帶地，在控制電路511中，低電壓VLM_STB可被設(shè)為與預(yù)充電電壓Vbleq相等的電壓。
控制電路511是根據(jù)信號TESTB來改變和產(chǎn)生低電壓VLM_STB的電路?？刂齐娐?11優(yōu)選地包括通過配置拷貝并監(jiān)視電流限制元件104的能力或者通過構(gòu)造圖5B中的電路來自動地修正低電壓VLM_STB的電平的裝置，以使得當由于制造差異而引起電流限制元件104的能力偏離設(shè)定值時，其影響變?nèi)酢?br> 圖5B是使用電流鏡像電路和n溝道晶體管的電路。n溝道晶體管522的柵極和漏極連接到恒電流源521，源極連接到地。n溝道晶體管523的柵極連接到恒電流源521，源極連接到地。晶體管522和523的柵極互相連接，組成了電流鏡像電路。相對于n溝道晶體管閾值的制造差異，可以減小在最后一級上n溝道晶體管523中流動的電流I2的差異。另外，恒電流源521中流動的電流I1由帶隙參考電路產(chǎn)生，從而使得I1自身不受n溝道晶體管閾值變化的影響。在本實施例中，可以減小電流限制元件104中電流的變化。
另外，當斷言了信號TESTB時，控制電路511可在預(yù)先設(shè)定的活動范圍(從電壓VH到地GND的范圍)內(nèi)改變低電壓VLM_STB。優(yōu)選地，信號TESTB被配置為不僅由金屬開關(guān)，而且由測試模式或熔斷器設(shè)定，以反映晶片工藝完成后的評價結(jié)果。在上述配置的情況下，可以有效地檢測出壞的單元以使用冗余存儲器單元，或者可以優(yōu)化低電壓VLM_STB的電壓從而提高制造產(chǎn)量和測試有效性。
-第三實施例-圖6是示出了根據(jù)本發(fā)明第三實施例的電壓切換電路103L和103R的配置示例的電路圖。在本實施例中，在開始預(yù)充電時候的高電壓VH被分為兩種類型。在自刷新時候的高電壓VH1要低于在訪問(讀或?qū)?時候的高電壓VH2。
圖7A到圖7C示出了根據(jù)本實施例電流限制元件的位線電壓VBLL和電流I之間的關(guān)系。圖8是描述本實施例操作的信號時序圖。
在圖6中，反相器601將信號線bEQLL的電壓邏輯反轉(zhuǎn)后的電壓輸出到信號線EQLL。延時電路602根據(jù)自刷新信號線SREFZ的信號將信號線bEQLL的信號延時并輸出。自刷新信號線SREFZ當為高電平時指示自刷新操作，當為低電平時指示訪問操作。如圖8所示，當自刷新信號線SREFZ為高電平時，延時電路602的延時時間T2相對更長，并且當自刷新信號線SREFZ為低電平時，延時電路602的延時時間T12相對更短。在自刷新操作中，門線LML的電壓VH1相對低，這使得預(yù)充電時間T1較長，從而延時時間T2也應(yīng)當較長。相反地，在訪問操作中，門線LML的電壓VH2相對高，這使得預(yù)充電時間T1較短，從而可以使得延時時間T12較短。附帶地，在可以不切換自刷新操作和訪問操作的延時時間，而輕易地將延時時間設(shè)定為等于在具有較長預(yù)充電時間的自刷新操作時的延時時間T2的情況下，可以通過這樣的設(shè)定簡化延時電路的邏輯。
與非門(NAND)電路603輸入信號線SREFZ和延時電路602的輸出，并輸出它們的NAND信號。p溝道晶體管604的柵極連接到NAND電路603的輸出，源極連接到高電壓VH1，漏極連接到門線LML。p溝道晶體管605的柵極連接到延時電路602的輸出，源極連接到控制線LML，漏極連接到低電壓VLM_STB。
反相器606將自刷新信號線SREFZ的信號邏輯反轉(zhuǎn)后的信號輸出到信號線SREFX。NAND電路607輸入信號線SREFX和延時電路602的輸出，并輸出它們的NAND信號。p溝道晶體管608的柵極連接到NAND電路607的輸出，源極連接到高電壓VH2，漏極連接到門線LML。以上描述了電壓切換電路103L，但是電壓切換電路103R具有同樣的配置。
類似于圖4A，圖7A示出了圖14和圖15A中電流限制元件Q20的配置。類似于圖4B，圖7B示出了本實施例的圖1中電流限制元件104的配置。晶體管104的柵極連接到控制線LML?？刂凭€LML在備用時候變?yōu)殡妷篤LM_STB，在自刷新操作中開始預(yù)充電時變?yōu)殡妷篤H1，而在訪問操作中開始預(yù)充電時變?yōu)殡妷篤H2。
圖7C是示出了圖7A和圖7B中電流限制元件的位線電壓VBLL和電流I之間關(guān)系的圖。特性701示出了圖7A中電流限制元件Q20的特性。特性702L是向圖7B中電流限制元件104的門線LML提供低電壓VLM_STB時候的特性。特性702H1是當向圖7B中電流限制元件104的門線LML提供高電壓VH1時的特性。特性702H2是向圖7B中電流限制元件104的門線LML提供高電壓VH2時候的特性。
在只連續(xù)執(zhí)行自刷新操作的備用狀態(tài)中，刷新操作之間的間隔通常在微秒量級，相比于在納秒量級的正常訪問操作的間隔來說足夠長。因此，在自刷新時的預(yù)充電操作不必非?？?，從而使得當指示連續(xù)執(zhí)行自刷新操作的自刷新信號線SREFZ變?yōu)楦唠娖綍r，低于電壓VH2的電壓VH1被提供給門線LML，以抑制電流限制元件104柵極處的充電/放電電流。同樣在這種情況下，在設(shè)定門線LML為電壓VH1的期間T2時，考慮到了通過預(yù)充電以預(yù)充電電壓Vbleq均衡位線BLL和bBLL的時間。當例如讀、寫、自動刷新(如果芯片有自動刷新模式)等等的訪問命令被從外部輸入時，自刷新信號線SREFZ將高于電壓VH1的電壓VH2作為低電平提供給門線LML，以增大可在預(yù)充電時供應(yīng)的電流，從而縮短預(yù)充電時間以及訪問和循環(huán)時間。在門線LML上，當刷新信號線SREFZ為低電平且連續(xù)執(zhí)行讀或?qū)憰r，在該期間內(nèi)維持高電壓VH2。
這里，在偽SRAM的情況下，半導體芯片中的自刷新請求和外部命令請求隨機發(fā)生，從而可能發(fā)生當輸入外部命令時正好在執(zhí)行自刷新的情況。從輸入外部命令到將門線LML的電壓從電壓VH1切換到VH2的途徑被提前縮短，使得在訪問模塊釋放預(yù)充電前將電壓切換到電壓VH2，從而可通過預(yù)充電以預(yù)充電電壓Vbleq來均衡被刷新模塊的位線。另外，在偽SRAM的情況下，自刷新請求在正常使用狀況下恒定發(fā)生，因此當信號線SREFZ被配置為在由于加入了訪問，所以不執(zhí)行自刷新的狀態(tài)下為低電平時，信號線SREFZ當為低電平時指示激活狀態(tài)的時期或剛剛進入備用狀態(tài)之后的時期。后一時期相對于總的備用時期充分短，并且在這個短時期內(nèi)，通過對交叉故障電流進行平均而不是減去交叉故障電流，而使備用電流幾乎不能增大的情況下，也可能不將門線LML從電壓VH2返回到電壓VLM_STB，而是當信號線SREFZ處于低電平時，恒定地將門線LML設(shè)定為電壓VH2。因此，可以減小激活狀態(tài)下電流限制元件104的柵極處的充電/放電電流。然而，如果在進入備用狀態(tài)后，維持在電壓VH2的多個門線LML立刻返回到電壓VLM_STB且信號線SREFZ變?yōu)楦唠娖剑瑒t電壓VLM_STB的電源負載增加，從而采取例如允許返回電壓VLM_STB的時刻偏移，暫時增加電源的供應(yīng)能力等等的措施。
在上述實施例中，加入了信號線LML作為電流限制元件104的柵極信號。下文中，將描述這樣的實施例，其特征為使用現(xiàn)有的與讀出放大器有關(guān)的信號來表示所有的信號，從而不增加讀出放大器的布線面積和元件面積。
-第四實施例-圖9是示出了根據(jù)本發(fā)明第四實施例存儲器單元陣列的配置示例的電路圖，圖10是描述其操作的信號時序圖。下面將描述圖9中該實施例與圖1中第一實施例的差異。信號線PCS連接到電流限制元件104的柵極。因此，電流限制元件104的柵極電壓變?yōu)榕c驅(qū)動讀出放大器的電壓相等。圖9中提供了控制線EQLC′來替代圖1中的控制線EQLC，控制線EQLC′連接到晶體管132和133的柵極。
時刻t4是從位線預(yù)充電開始時刻t3延時得到的，在時刻t3，信號線EQLL變成高電平，在時刻t4，預(yù)充電讀出放大器驅(qū)動線NCS、PCS的預(yù)充電信號線EQLC′變成高電平。從而，在開始預(yù)充電位線時，電流控制元件104的門線PCS在t3到t4的預(yù)定期間內(nèi)變?yōu)楦唠娖?。在時刻t4之后，控制線EQLC′變成高電平，電流限制元件104的門線PCS變?yōu)轭A(yù)充電電壓Vbleq。這里，在讀出放大器驅(qū)動線的預(yù)充電操作要遲于位線的預(yù)充電執(zhí)行的情況下，可以消除從將控制線EQLL變成高電平到將控制線EQLC′變成高電平的延時。
-第五實施例-圖11是示出了根據(jù)本發(fā)明第五實施例的存儲器單元陣列的配置示例的電路圖，圖13是描述其操作的信號時序圖。下面將描述圖11中本實施例與圖9中第四實施例的差異。數(shù)據(jù)總線的預(yù)充電信號線LDQEQ連接到晶體管132和133的柵極。用于預(yù)充電讀出放大器驅(qū)動線PCS、NCS的控制線LDQEQ的電壓基于數(shù)據(jù)總線開關(guān)135、136的控制線MDQS的電壓產(chǎn)生。
全局數(shù)據(jù)總線MDQ、bMDQ和局部數(shù)據(jù)總線LDQ、bLDQ是用于向/從外部輸入或輸出位線BL、bBL的電壓的數(shù)據(jù)總線。數(shù)據(jù)總線開關(guān)135和136可經(jīng)由局部數(shù)據(jù)總線LDQ、bLDQ將全局數(shù)據(jù)總線MDQ、bMDQ連接到位線BL、bBL。
在第四實施例中，用于讀出放大器驅(qū)動線PCS、NCS的預(yù)充電信號線EQLC′由位線預(yù)充電信號線EQLL的NAND邏輯產(chǎn)生，并且當難以配置用于從位于信號線EQLC′附近的信號線EQLL延時信號線EQLC′的延時電路時，更容易施加數(shù)據(jù)總線開關(guān)135、136的控制主信號線MDQS的延時。
在時刻t1之前，全局數(shù)據(jù)總線MDQ和bMDQ被預(yù)充電到高電平。當信號線MDQS在時刻t1變成高電平時，局部數(shù)據(jù)總線LDQ和bLDQ連接到全局數(shù)據(jù)總線MDQ和bMDQ，并變成高電平。其后，當列選擇線CSL變成高電平時，全局數(shù)據(jù)總線MDQ、bMDQ經(jīng)由局部數(shù)據(jù)總線LDQ、bLDQ連接到位線BL、bBL。全局數(shù)據(jù)總線MDQ、bMDQ的電壓作為讀出數(shù)據(jù)被輸出到外部。
信號線LDQEQ是關(guān)于信號線MDQS的邏輯反轉(zhuǎn)信號線。在開始預(yù)充電后t3到t4的預(yù)定期間內(nèi)，信號線LDQEQ為低電平，而電流限制元件104的門線PCS變?yōu)楦唠娖?。在時刻t4之后，信號線LDQEQ變成高電平，而電流限制元件104的門線PCS變?yōu)轭A(yù)充電電壓Vbleq。
-第六實施例-圖12是示出了根據(jù)本發(fā)明第六實施例的存儲器單元陣列的配置示例的電路圖，圖13是描述其操作的信號時序圖。下面將描述圖12中本實施例與圖1中第一實施例的差異。局部數(shù)據(jù)總線LDQ連接到左存儲器單元陣列的電流限制元件104的柵極，局部數(shù)據(jù)總線bLDQ連接到右存儲器單元陣列的電流限制元件104的柵極。兩個電流限制元件104的柵極電壓分別等于局部數(shù)據(jù)總線LDQ和bLDQ的電壓。
在開始預(yù)充電后t3到t4的預(yù)定期間內(nèi)，分別為電流限制元件104的門線的局部數(shù)據(jù)總線LDQ和bLDQ為高電平。在時刻t4之后，分別為電流限制元件104的門線的局部數(shù)據(jù)總線LDQ和bLDQ變?yōu)轭A(yù)充電電壓Vbleq。局部數(shù)據(jù)總線LDQ、bLDQ的預(yù)充電時刻t4要晚于位線BLL、bBLL的預(yù)充電時刻t3。
在第四和第五實施例中，讀出放大器驅(qū)動線PCS、NCS預(yù)充電的執(zhí)行要比位線BLL、bBLL的預(yù)充電遲，從而確保了在預(yù)充電時候電流限制元件104的柵極電壓的高電平期間，因此，讀出放大器驅(qū)動線PCS、NCS預(yù)充電的完成變遲。因此，當必要的高電平期間變長時，存在訪問/循環(huán)時間變遲的可能性。
作為比較，在本實施例中，不必在伴隨選擇下一個字線WL的基于行的激活操作開始之前就完成局部數(shù)據(jù)總線LDQ、bLDQ的預(yù)充電，只需要在伴隨列選擇線CSL的選擇的操作開始之前完成即可。因此，本實施例具有以下優(yōu)點，即很容易使預(yù)充電時候電流限制元件104的柵極電壓的高電平期間變長。
在上述第四到第六實施例中，只使用了現(xiàn)有的與讀出放大器有關(guān)的信號/元件來使能電流限制元件的動態(tài)控制能力，從而可以減小布線面積和元件面積，并且也可以使現(xiàn)有的讀出放大器的設(shè)計變化最小。
如上所述，根據(jù)第一到第四實施例，抑制了元件面積的擴大，同時通過增大到位線的供應(yīng)電流，使得預(yù)充電時預(yù)充電特性以及訪問和循環(huán)時間變快，并且當處于備用狀態(tài)時，可以通過降低到位線的供應(yīng)電流從而減小在交叉故障中發(fā)生的DC電流來減小備用電流。
具體地，在備用狀態(tài)中，電流限制元件的柵極電壓被設(shè)為相對低的電壓以限制交叉故障中發(fā)生的電流，但是由于位線中結(jié)泄漏電流等等的通?？上氲降钠埔蛩?，能夠提供具有特定幅值電流的電壓被輸入到柵極，所述具有特定幅值的電流可以維持位線的電壓，例如如位線預(yù)充電電壓的電壓。
在開始預(yù)充電時，電流限制元件的柵極電壓被設(shè)為相對高的電壓以使預(yù)充電特性更快。更優(yōu)選地，在執(zhí)行例如讀/寫/由自動刷新命令引起的刷新的外部命令操作時，換句話說，當處于激活狀態(tài)時，柵極電壓被變得更高，以使預(yù)充電操作更快，從而縮短訪問或循環(huán)時間，并且當處于只以預(yù)定間隔連續(xù)執(zhí)行自刷新操作的備用狀態(tài)時，柵極電壓被設(shè)為比當執(zhí)行外部命令，換句話說處于激活狀態(tài)時更低的電壓，以減小備用狀態(tài)中電流限制元件柵極處的充電/放電電流。
另外，讀出放大器驅(qū)動信號線PCS或者局部數(shù)據(jù)總線LDQ、bLDQ的信號被輸入到電流限制元件的柵極，并且從開始預(yù)充電位線時起，預(yù)充電PCS或LDQ、bLDQ的開始被延時預(yù)定時期，以確保電流限制元件的柵極電壓在預(yù)充電位線時為高電平的期間。因此，使位線變?yōu)轭A(yù)充電電壓的均衡過程變得更快。在這些實施例中，只使用了現(xiàn)有的與讀出放大器有關(guān)的信號/元件來使能電流限制元件的動態(tài)控制能力，從而可以減小布線面積和元件面積，并且也可以使現(xiàn)有的讀出放大器的設(shè)計變化最小。
電流限制元件能夠通過增大供應(yīng)到位線的電流，使預(yù)充電時預(yù)充電特性更快，并且能夠通過降低供應(yīng)電流從而減小在交叉故障中發(fā)生的DC電流，減小當處于備用狀態(tài)時的備用電流。此外，由于到位線的供應(yīng)電流的幅值可由一個電流限制元件控制，因此元件的數(shù)目變少，從而可以使元件面積變小。
本發(fā)明的多個實施例應(yīng)當從各個方面被認為是說明性的而非限制性的，并且試圖包含落在權(quán)利要求的等同物的含義和范圍內(nèi)的所有變化?？梢砸云渌唧w形式實施本發(fā)明而不脫離本發(fā)明的精神或本質(zhì)特性。
本發(fā)明基于2004年6月10日遞交的在先日本專利申請No.2004-172967，并要求享受其優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種存儲器器件，包括用于存儲數(shù)據(jù)的存儲器單元；用于選擇所述存儲器單元的字線；可連接到所述所選的存儲器單元的位線；用于向所述位線提供預(yù)充電電壓的預(yù)充電電源；用于將所述預(yù)充電電源連接到所述位線或者將所述預(yù)充電電源從所述位線斷開的預(yù)充電電路；和用于根據(jù)操作狀況，以至少兩個階段，控制在所述預(yù)充電電源和所述位線之間流動的電流的幅度的電流限制元件。
2.根據(jù)權(quán)利要求1所述的存儲器器件，其中，所述電流限制元件在開始將所述位線連接到所述預(yù)充電電源的時候允許相對大的電流流動，并且在從開始所述連接的時刻經(jīng)過預(yù)定時間后，允許相對小的電流流動。
3.根據(jù)權(quán)利要求2所述的存儲器器件，其中，所述電流限制元件是場效應(yīng)晶體管。
4.根據(jù)權(quán)利要求2所述的存儲器器件，其中，所述電流限制元件是n溝道場效應(yīng)晶體管。
5.根據(jù)權(quán)利要求4所述的存儲器器件，其中，所述電流限制元件的柵極電壓在開始將所述位線連接到所述預(yù)充電電源的時候變?yōu)橄鄬Ω叩碾妷海⑶以趶拈_始所述連接的時刻經(jīng)過預(yù)定時間后，變?yōu)橄鄬Φ偷碾妷骸?br> 6.根據(jù)權(quán)利要求5所述的存儲器器件，其中，所述電流限制元件的所述相對低的柵極電壓被設(shè)定為使得當所述位線和所述字線相互短路時，在所述電流限制元件中流動的電流被限制在預(yù)定值。
7.根據(jù)權(quán)利要求5所述的存儲器器件，其中，所述電流限制元件的所述相對低的柵極電壓被設(shè)定為使得在所述電流限制元件中流動可以抑制由于漏電流引起的所述位線的電壓從預(yù)充電電壓的偏離的電流值。
8.根據(jù)權(quán)利要求5所述的存儲器器件，其中，所述電流限制元件的所述相對低的柵極電壓是與預(yù)充電電壓相等的電壓。
9.根據(jù)權(quán)利要求5所述的存儲器器件，還包括用于在可活動范圍內(nèi)改變所述電流限制元件的所述相對低的柵極電壓的電壓改變電路。
10.根據(jù)權(quán)利要求5所述的存儲器器件，還包括能夠?qū)⑺鲭娏飨拗圃臇艠O電壓固定到所述相對高的電壓和所述相對低的電壓中的一個上的柵極電壓控制電路。
11.根據(jù)權(quán)利要求5所述的存儲器器件，還包括用于刷新所述存儲器單元的刷新電路；其中，在開始將所述位線連接到所述預(yù)充電電源的時候，所述電流限制元件的柵極電壓當刷新所述存儲器單元時變成第一高電壓，并且當從所述存儲器單元讀取或?qū)懭胨龃鎯ζ鲉卧獣r變成比所述第一高電壓高的第二高電壓。
12.根據(jù)權(quán)利要求11所述的存儲器器件，其中，當連續(xù)執(zhí)行讀或?qū)憰r，所述第二高電壓在所述讀或?qū)懫陂g內(nèi)被維持為所述電流限制元件的柵極電壓。
13.根據(jù)權(quán)利要求5所述的存儲器器件，還包括用于放大所述位線電壓的讀出放大器。
14.根據(jù)權(quán)利要求13所述的存儲器器件，其中，所述電流限制元件的柵極電壓與驅(qū)動所述讀出放大器的電壓相等。
15.根據(jù)權(quán)利要求14所述的存儲器器件，還包括所述讀出放大器的驅(qū)動線，其中，所述讀出放大器的驅(qū)動線的預(yù)充電比所述位線的預(yù)充電開始得遲。
16.根據(jù)權(quán)利要求15所述的存儲器器件，還包括用于從外部輸入或向外部輸出所述位線的電壓的數(shù)據(jù)總線；和用于將所述數(shù)據(jù)總線連接到所述位線或者將所述數(shù)據(jù)總線從所述位線斷開的數(shù)據(jù)總線開關(guān)。
17.根據(jù)權(quán)利要求16所述的存儲器器件，其中，用于預(yù)充電所述讀出放大器的所述驅(qū)動線的控制電壓是基于所述數(shù)據(jù)總線開關(guān)的控制電壓而產(chǎn)生的。
18.根據(jù)權(quán)利要求5所述的存儲器器件，還包括從外部輸入或向外部輸出所述位線電壓的全局數(shù)據(jù)總線；和連接在所述全局數(shù)據(jù)總線與所述位線之間的局部數(shù)據(jù)總線，其中，所述電流限制元件的柵極電壓與所述局部數(shù)據(jù)總線的電壓相等。
19.根據(jù)權(quán)利要求18所述的存儲器器件，其中，所述局部數(shù)據(jù)總線的預(yù)充電比所述位線的預(yù)充電開始得遲。
20.根據(jù)權(quán)利要求5所述的存儲器器件，還包括用于產(chǎn)生與所述位線的數(shù)據(jù)電壓互補的數(shù)據(jù)電壓的互補位線；和用于放大所述位線與所述互補位線之間的電位差的讀出放大器。
全文摘要
本發(fā)明提供了一種存儲器器件，所述存儲器器件具有存儲數(shù)據(jù)的存儲器單元；選擇存儲器單元的字線；連接到所選的存儲器單元的位線；向位線提供預(yù)充電電壓的預(yù)充電電源；將預(yù)充電電源連接到位線或?qū)㈩A(yù)充電電源與位線斷開的預(yù)充電電路；以及根據(jù)操作狀況以至少兩個階段控制預(yù)充電電源和位線之間電流流動幅度的電流限制元件。
文檔編號G11C11/4091GK1707696SQ20041010448
公開日2005年12月14日 申請日期2004年12月31日 優(yōu)先權(quán)日2004年6月10日
發(fā)明者森郁, 藤岡伸也 申請人:富士通株式會社