專利名稱：利用自升壓技術(shù)來避免編程干擾的與非閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及用于對(duì)存儲(chǔ)器件編程的技術(shù)。在一個(gè)實(shí)施例中，本發(fā)明涉及利用自升壓(selfboosting)技術(shù)對(duì)非易失性存儲(chǔ)器(例如閃存器件)的編程。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器件已經(jīng)非常普遍地被用在各種電子設(shè)備中。例如，非易失性半導(dǎo)體存儲(chǔ)器被用在蜂窩電話、數(shù)字相機(jī)、個(gè)人數(shù)字處理、移動(dòng)計(jì)算設(shè)備、非移動(dòng)計(jì)算設(shè)備和其它設(shè)備中。電可擦除可編程只讀存儲(chǔ)器(EEPROM)和閃存是最普遍的非易失性半導(dǎo)體存儲(chǔ)器。
閃存系統(tǒng)的一個(gè)例子采用NAND(與非)結(jié)構(gòu)，它包括串聯(lián)布置在兩個(gè)選擇門(select gate)之間的多個(gè)晶體管。串聯(lián)的晶體管和選擇門被稱為NAND串。圖1是示出一個(gè)NAND串的俯視圖。圖2是其等效電路。在圖1和2中描述的NAND串包括夾在第一選擇門120和第二選擇門122之間的串聯(lián)的四個(gè)晶體管100、102、104和106。選擇門120將NAND串連接至位線126。選擇門122將NAND串連接至源線128。通過將適當(dāng)?shù)碾妷菏┘佑谶x擇門120的控制柵極(control gate)120CG來控制選擇門120。通過將適當(dāng)?shù)碾妷菏┘佑谶x擇門122的控制柵極122CG來控制選擇門122。晶體管100、102、104和106的每一個(gè)都具有控制柵極和浮置柵極(floating gate)。例如，晶體管100具有控制柵極100CG和浮置柵極100FG。晶體管102包括控制柵極102CG和浮置柵極102FG。晶體管104包括控制柵極104CG和浮置柵極104FG。晶體管106包括控制柵極106CG和浮置柵極106FG?？刂茤艠O100CG連接至字線WL3，控制柵極102CG連接至字線WL2，控制柵極104CG連接至字線WL1，以及控制柵極106CG連接至字線WL0。
圖3提供了上述NAND串的橫截面圖。如圖3所示，NAND串的晶體管(也稱為單元或存儲(chǔ)單元)被形成在p阱區(qū)140中。每個(gè)晶體管包括疊層式柵極結(jié)構(gòu)(stacked gate structure)，該結(jié)構(gòu)由控制柵極(100CG、102CG、104CG和106CG)和浮置柵極(100FG、102FG、104FG和106FG)組成。浮置柵極形成在氧化膜頂層上的p阱表面上?？刂茤艠O在浮置柵極之上，并且氧化層將控制柵極和浮置柵極分開。注意圖3描述晶體管120和122的控制柵極和浮置柵極。然而，對(duì)于晶體管120和122，控制柵極和浮置柵極連接在一起。存儲(chǔ)單元(100、102、104、106)的控制柵極形成字線。N+擴(kuò)散層130、132、134、136和138被相鄰的單元共享，從而所述單元彼此串聯(lián)連接以形成NAND串。這些N+擴(kuò)散層形成每一單元的源極和漏極。例如，N+擴(kuò)散層130用作晶體管122的漏極和晶體管106的源極，N+擴(kuò)散層132用作晶體管106的漏極和晶體管104的源極，N+擴(kuò)散區(qū)134用作晶體管104的漏極和晶體管102的源極，N+擴(kuò)散區(qū)136用作晶體管102的漏極和晶體管100的源極，以及N+擴(kuò)散層138用作晶體管100的漏極和晶體管120的源極。N+擴(kuò)散層126連接至NAND串的位線，同時(shí)，N+擴(kuò)散層128連接至多個(gè)NAND串的公共源線。
注意，雖然圖1至3示出NAND串中的4個(gè)存儲(chǔ)單元，但是提供使用4個(gè)晶體管僅僅作為示例。NAND串可以具有少于4個(gè)存儲(chǔ)單元或多于4個(gè)存儲(chǔ)單元。例如，一些NAND串將包括8個(gè)存儲(chǔ)單元、16個(gè)存儲(chǔ)單元、32個(gè)存儲(chǔ)單元等。在此的討論不限于在NAND串中的存儲(chǔ)單元的任何特定數(shù)目。
使用NAND結(jié)構(gòu)的閃存系統(tǒng)的典型結(jié)構(gòu)包括幾個(gè)NAND串。例如，圖4示出具有多個(gè)NAND串的存儲(chǔ)陣列的3個(gè)NAND串202、204和206。圖4的每一NAND串包括兩個(gè)選擇晶體管和4個(gè)存儲(chǔ)單元。例如，NAND串202包括選擇晶體管220和230、和存儲(chǔ)單元222、224、226和228。NAND串204包括選擇晶體管240和250、和存儲(chǔ)單元242、244、246和248。每個(gè)串通過其選擇晶體管(例如，選擇晶體管230和選擇晶體管250)連接至源線。選擇線SGS被用于控制源極端選擇門。各種NAND串通過選擇晶體管220、240等連接至相應(yīng)位線，所述選擇晶體管由選擇線SGD控制。在其它實(shí)施例中，選擇線不必是公共的。字線WL2連接至存儲(chǔ)單元222和存儲(chǔ)單元242的控制柵極。字線WL3連接至存儲(chǔ)單元224和存儲(chǔ)單元244的控制柵極。字線WL1連接至存儲(chǔ)單元226和存儲(chǔ)單元246的控制柵極。字線WL0連接至存儲(chǔ)單元228和存儲(chǔ)單元248的控制柵極。如所看到的，每一位線和相應(yīng)NAND串包括存儲(chǔ)單元陣列的多個(gè)列。字線(WL3、WL2、WL1和WL0)包括陣列的多個(gè)行。每一字線連接在該行中的每一存儲(chǔ)單元的控制柵極。例如，字線WL2連接到存儲(chǔ)單元224、244和250的控制柵極。
每一存儲(chǔ)單元都可以存儲(chǔ)數(shù)據(jù)(模擬的或數(shù)字的)。當(dāng)存儲(chǔ)一位數(shù)字?jǐn)?shù)據(jù)時(shí)，存儲(chǔ)單元的可能的門限電壓范圍被劃分成兩個(gè)范圍，所述兩個(gè)范圍被分配邏輯數(shù)據(jù)“1”和“0”。在NAND型閃存的一個(gè)示例中，在該存儲(chǔ)單元被擦除之后，電壓門限為負(fù)，并且被定義為邏輯“1”。在編程操作之后的門限電壓為正，并且被定義為邏輯“0”。當(dāng)門限電壓是負(fù)且嘗試讀時(shí)，存儲(chǔ)單元將導(dǎo)通以表示邏輯“1”被存儲(chǔ)。當(dāng)門限電壓是正而且嘗試讀操作時(shí)，存儲(chǔ)單元將不導(dǎo)通，這表示邏輯“0”被存儲(chǔ)。存儲(chǔ)單元也可以存儲(chǔ)多電平的信息，例如，數(shù)字?jǐn)?shù)據(jù)的多個(gè)位。在存儲(chǔ)數(shù)據(jù)的多電平的情況下，可能的門限電壓的范圍被劃分成數(shù)據(jù)電平的個(gè)數(shù)。例如，如果存儲(chǔ)信息的四個(gè)電平，則將存在被分配給數(shù)據(jù)值“11”、“10”、“01”和“00”的四個(gè)門限電壓范圍。在NAND型存儲(chǔ)器的一個(gè)示例中，在擦除操作之后的門限電壓為負(fù)，并且被定義為“11”。對(duì)狀態(tài)“10”、“01”和“00”，使用正門限電壓。
在下列美國(guó)專利或?qū)＠暾?qǐng)中提供了NAND型閃存的相關(guān)例子及其操作，即美國(guó)專利第5,570,3 15號(hào)、第5,774,397號(hào)、第6,046,935號(hào)、第6,456,528號(hào)以及美國(guó)專利申請(qǐng)第09/893,277號(hào)(公開號(hào)US2003/0002348)，它們以引用方式被包含在此。
當(dāng)編程閃存單元時(shí)，將編程電壓施加于控制柵極并且將位線接地。電子從P-阱注入浮置柵極。當(dāng)電子累積在浮置柵極中時(shí)，浮置柵極變成被負(fù)向充電并且單元的門限電壓上升。為了將編程電壓施加于被編程的單元的控制柵極，該編程電壓被施加到適當(dāng)?shù)淖志€上。如上所述，該字線也連接到在利用同一字線的每一其它NAND串中的一個(gè)單元。例如，當(dāng)編程圖4的單元224時(shí)，編程電壓將也被施加于單元244的控制柵極，這是因?yàn)閮蓚€(gè)單元共享同一字線。當(dāng)期望對(duì)字線上的一個(gè)單元編程而不對(duì)連接到同一字線的其它單元編程時(shí)，例如當(dāng)期望對(duì)單元224編程，而不對(duì)單元244編程時(shí)，將出現(xiàn)問題。由于編程電壓被施加于連接到一條字線的所有單元，字線上的未被選擇的單元(將不被編程的單元)，特別是與被選擇進(jìn)行編程的單元相鄰的單元可能被非故意地編程。例如，單元244與單元224相鄰。當(dāng)對(duì)單元224編程時(shí)，存在單元244可能被非故意地編程的擔(dān)心。對(duì)所選擇字線上的未被選擇的單元的非故意編程被稱為“編程干擾(program disturb)”。
可以采用幾種技術(shù)來防止編程干擾。在一種稱為“自升壓”的方法中，未被選擇的位線被電隔離并且在編程期間，通過電壓(pass voltage)(例如10伏)被施加于未被選擇的字線。未被選擇的字線連接到未被選擇的位線，導(dǎo)致在未被選擇的位線的溝道中存在電壓(例如8伏)，這趨向于減少編程干擾。自升壓使得在溝道中存在電壓升高，這趨向于降低跨在隧道氧化物上的電壓并因而減少了編程干擾。
一般(但不總是)從源極端到漏極端，例如從存儲(chǔ)單元228到存儲(chǔ)單元220編程N(yùn)AND串。當(dāng)準(zhǔn)備好編程處理以對(duì)NAND串的最后一個(gè)(或接近于最后一個(gè))存儲(chǔ)單元編程時(shí)，如果對(duì)在被禁止的串(例如串204)上的所有的或大部分先前已編程的單元進(jìn)行編程，則在先前已編程的單元的浮置柵極中存在負(fù)電荷。由于在浮置柵極上的負(fù)電荷，所以提升的電位不會(huì)變得足夠高并且在最后幾個(gè)字線上仍可能存在編程干擾。例如，當(dāng)編程單元222時(shí)，如果單元248、246和244被編程，則這些晶體管(244、246、248)的每一個(gè)都在其浮置柵極上具有負(fù)電荷，這限制了自升壓處理的提升電平，并且可能在單元242上導(dǎo)致編程干擾。
通過兩種其它方案來解決上述利用自升壓的問題局部自升壓(“LSB”)和擦除區(qū)域自升壓(“EASB”)。LSB和EASB兩者都試圖將先前編程的單元的溝道與被禁止的單元的溝道隔離。例如，如果圖4的單元224正在被編程，則LSB和EASB通過將單元244的溝道和先前編程的單元(246和248)隔離來試圖禁止在單元244中的編程。利用LSB技術(shù)，正在被編程的單元的位線處于接地并且具有正被禁止的單元的串的位線處于Vdd。在所選擇的字線上驅(qū)動(dòng)編程電壓Vpgm(例如20伏)。與所選擇字線相鄰的字線處于零伏并且剩下的未被選擇的字線處于Vpass。例如，看圖4，位線202處于零伏，而位線204處于Vdd。漏極選擇SCD處于Vdd，并且源極選擇SGS處于零伏。所選擇的(用于編程單元224的)字線WL2處于Vpgm。相鄰的字線WL1和WL3處于零伏，并且其它字線(例如WL0)處于Vpass。
除了僅僅源極端相鄰字線處于零伏之外，EASB類似于LSB。例如，WL1將處于零伏，同時(shí)WL3將處于Vpass。在一個(gè)實(shí)施例中，Vpass是7-10伏。如果Vpass太低，在溝道中的升壓不足以防止編程干擾。如果Vpass太高，則未被選擇的字線將被編程。
雖然LSB和EASB提供了對(duì)自升壓的改進(jìn)，但是它們也存在依賴于源極端相鄰單元(單元246是單元244的源極端相鄰單元)是被編程還是被擦除的問題。如果源極端相鄰單元被編程，則在該源極端相鄰單元的浮置柵極上存在負(fù)電荷。將零伏施加于控制柵極。因而，在負(fù)向充電的柵極下，存在高度反轉(zhuǎn)的偏置結(jié)，這可以導(dǎo)致柵極感應(yīng)的漏極泄漏(Gate Induced DrainLeakage，GIDL)。GIDL涉及泄漏到升壓的溝道中的電子。對(duì)于在結(jié)中的較大偏置以及低的或負(fù)的柵極電壓，GIDL發(fā)生，這正是在源極端相鄰單元被編程并且漏極結(jié)被升壓時(shí)的情形。GIDL將使得提升的電壓過早地泄漏，結(jié)果導(dǎo)致編程錯(cuò)誤。對(duì)于不連貫和高度摻雜的結(jié)(當(dāng)度量單元大小時(shí)要求如此進(jìn)行)，GIDL更加嚴(yán)重。如果泄漏電流足夠大，則在溝道區(qū)中的提升電位降低，并且可能存在編程干擾。被編程的字線越接近漏極，則在升壓的結(jié)中出現(xiàn)越少的電荷。因而，在升壓的結(jié)中的電壓將迅速地降低，從而導(dǎo)致編程干擾。
如果源極端相鄰存儲(chǔ)單元被擦除，則在浮置柵極上存在正電荷并且該晶體管的門限電壓將可能是負(fù)值。甚至在將零伏施加于該字線時(shí)，晶體管也可能不會(huì)截止。如果存儲(chǔ)單元接通，則NAND串在EASB模式中不工作。即使該串工作在自升壓模式中，自升壓模式也具有上述的問題。如果其它源極端單元被編程，則這一情況更有可能，這限制了源極端升壓。這個(gè)問題在更短的溝道長(zhǎng)度時(shí)更嚴(yán)重。
因此，需要用于防止編程干擾的更好的機(jī)制。

發(fā)明內(nèi)容
概略描述的本發(fā)明涉及用于以避免編程干擾的方式編程存儲(chǔ)器件的技術(shù)。一個(gè)實(shí)施例包括通過下列方式來編程包括一組NAND閃存串的存儲(chǔ)系統(tǒng)即通過增加NAND串的源極端的溝道電位以便改進(jìn)自升壓性能和最小化編程干擾。如果源極端相鄰單元被編程，則NAND串的源極端溝道的電壓電位的增加減少了GIDL。如果源極端相鄰單元被擦除，則增加NAND串的源極端溝道的電壓電位有助于防止源極端相鄰單元導(dǎo)通。
本發(fā)明的一個(gè)實(shí)施包括提升一組存儲(chǔ)元件的源極端溝道區(qū)的電壓電位，其中該組存儲(chǔ)元件包括將要被禁止的存儲(chǔ)元件。將編程電壓施加于為編程所選擇的存儲(chǔ)元件以及將要被禁止的存儲(chǔ)元件。通過電壓被施加于除了上述被升壓的元件之外的至少一個(gè)子集的存儲(chǔ)元件。在一個(gè)實(shí)施例中，為編程選擇的存儲(chǔ)元件是NAND單元的第一串的部分閃存單元，而被禁止的存儲(chǔ)元件是NAND單元的第二串的部分閃存單元；為編程選擇的存儲(chǔ)元件和被禁止的存儲(chǔ)元件兩者都連接到第一字線；其它的字線連接到NAND單元的第一串和NAND單元的第二串的其它閃存單元；其它字線包括源極端相鄰字線和其它源極端字線；升壓步驟包括將預(yù)充電電壓施加于源極端相鄰字線和一個(gè)或多個(gè)其它源極端字線；和施加預(yù)充電電壓的步驟在施加通過電壓的步驟之前開始。在另一實(shí)施例中，升壓步驟包括將第一預(yù)充電電壓施加于對(duì)應(yīng)于第二NAND串的源極線和將該源極線電連接到第二NAND串。
根據(jù)本發(fā)明的裝置的一個(gè)實(shí)施例包括第一組存儲(chǔ)元件，包括將被編程的存儲(chǔ)元件；和第二組存儲(chǔ)元件，包括將被禁止的存儲(chǔ)元件。在一個(gè)示例中，所述第一組存儲(chǔ)元件是閃存單元的第一NAND串，而所述第二組存儲(chǔ)元件是閃存單元的第二NAND串。除了從驅(qū)動(dòng)在字線上的通過電壓開始的自升壓之外，第二組存儲(chǔ)元件能夠具有源極端溝道區(qū)，所述源極端溝道區(qū)具有被提升的電壓電位。該裝置包括多條字線。第一字線連接到將被編程的存儲(chǔ)元件和將被禁止的存儲(chǔ)元件以便在編程期間施加編程電壓。其它字線除了上述的提升的電壓電位之外，還接收通過電壓以在編程操作期間提高源極端溝道區(qū)的電壓電位。
從下面描述，本發(fā)明的這些和其它目的以及優(yōu)點(diǎn)將更加清楚，其中已結(jié)合附圖給出了本發(fā)明的優(yōu)選實(shí)施例。


圖1是NAND串的俯視圖。
圖2是NAND串的等效電路圖。
圖3是NAND串的橫截面圖。
圖4是描述三個(gè)NAND串的電路圖。
圖5是其中實(shí)施了本發(fā)明的各個(gè)方面的非易失性存儲(chǔ)系統(tǒng)的一個(gè)實(shí)施例的方框圖。
圖6圖解了存儲(chǔ)陣列的構(gòu)成的示例。
圖7描述了列控制電路的一部分。
圖8描述了編程電壓信號(hào)的示例。
圖9是描述編程過程的一個(gè)實(shí)施例的流程圖。
圖10描述了存儲(chǔ)兩個(gè)狀態(tài)的存儲(chǔ)單元的示例存儲(chǔ)單元門限分布。
圖11描述了存儲(chǔ)四個(gè)狀態(tài)的存儲(chǔ)單元的示例存儲(chǔ)單元門限分布。
圖12描述了存儲(chǔ)單元門限分布以及圖解了用于編程多狀態(tài)存儲(chǔ)單元的技術(shù)的一個(gè)示例。
圖13描述了NAND串的橫截面。
圖14-18是描述根據(jù)本發(fā)明的用于編程存儲(chǔ)器件的多個(gè)實(shí)施例的時(shí)序圖。
具體實(shí)施例方式
圖5是可被用于實(shí)施本發(fā)明的閃存系統(tǒng)的一個(gè)實(shí)施例的方框圖。存儲(chǔ)單元陣列302由列控制電路304、行控制電路306、C-源控制電路310和P-阱控制電路308控制。列控制電路304連接至存儲(chǔ)單元陣列302的位線，用于讀取存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)，用于在編程操作期間確定存儲(chǔ)單元的狀態(tài)，以及用于控制位線的電位電平以促進(jìn)編程或禁止編程。行控制電路306連接至字線以選擇字線之一，以便施加讀取的電壓，施加與由列控制電路304控制的位線電位電平組合的編程電壓，以及施加擦除電壓。C-源控制電路310控制連接至存儲(chǔ)單元的公共源線(在圖6中被標(biāo)記為C-源)。P-阱控制電路308控制P阱電壓。
存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)由列控制電路304讀出，并且經(jīng)由數(shù)據(jù)輸入/輸出緩沖器312而被輸出到外部I/O線。將要被存儲(chǔ)在存儲(chǔ)單元中的編程數(shù)據(jù)經(jīng)由外部I/O線被輸入到數(shù)據(jù)輸入/輸出緩沖器312，并且被傳送到列控制電路304。外部I/O線連接至控制器318。
用于控制閃存器件的命令數(shù)據(jù)被輸入到控制器318。命令數(shù)據(jù)通知該閃存請(qǐng)求了什么操作。輸入命令被傳送到狀態(tài)機(jī)316，其控制列控制電路304、行控制電路306、C-源控制電路310、P-阱控制電路308和數(shù)據(jù)輸入/輸出緩沖器312。狀態(tài)機(jī)316也可以輸出閃存的狀態(tài)數(shù)據(jù)，諸如READ/BUSY或PASS/FAIL。
控制器318連接至或可連接至諸如個(gè)人計(jì)算機(jī)、數(shù)字相機(jī)、或個(gè)人數(shù)字助理等這樣的主機(jī)系統(tǒng)。它與發(fā)出命令的主機(jī)聯(lián)系，諸如存儲(chǔ)數(shù)據(jù)到存儲(chǔ)陣列302中或從存儲(chǔ)陣列302讀取數(shù)據(jù)，以及提供或接收這樣的數(shù)據(jù)?？刂破?18將這樣的命令變換成可以由命令電路314解釋和運(yùn)行的命令信號(hào)，所述命令電路314與狀態(tài)機(jī)316通信?？刂破?18一般包含用于被寫入存儲(chǔ)陣列或從存儲(chǔ)陣列讀出的用戶數(shù)據(jù)的緩沖存儲(chǔ)器。
一個(gè)示例性存儲(chǔ)系統(tǒng)包括一個(gè)集成電路，所述集成電路包括控制器318、以及一個(gè)或多個(gè)均包含存儲(chǔ)陣列和相關(guān)控制、輸入/輸出和狀態(tài)機(jī)電路的集成芯片。當(dāng)然，趨勢(shì)是將系統(tǒng)的存儲(chǔ)陣列和控制電路集成到一個(gè)或多個(gè)集成電路芯片上。存儲(chǔ)系統(tǒng)可以被嵌入作為主機(jī)系統(tǒng)的部分，或可以被包含在存儲(chǔ)卡(或其它封裝)中，其中所述存儲(chǔ)卡被可拆卸地插入主機(jī)系統(tǒng)中。這樣的卡可以包括整個(gè)存儲(chǔ)系統(tǒng)(例如，包括控制器)或僅僅存儲(chǔ)陣列和相關(guān)外圍電路(所述控制器被內(nèi)嵌在主機(jī)中)。因而，控制器可以被嵌入主機(jī)中或被包含在可拆卸存儲(chǔ)系統(tǒng)中。
參考圖6，描述了存儲(chǔ)單元陣列302的一個(gè)示例結(jié)構(gòu)。作為一個(gè)例子，描述了一種被劃分成1024個(gè)塊的NAND閃存EEPROM。存儲(chǔ)在每一塊中的數(shù)據(jù)被同時(shí)擦除。在一個(gè)實(shí)施例中，塊是被同時(shí)擦除的單元的最小單位。在該示例中，在每一塊中，存在被劃分成偶數(shù)列和奇數(shù)列的8512個(gè)列。位線也被劃分成偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。圖6示出串聯(lián)連接以形成一個(gè)NAND串的四個(gè)存儲(chǔ)單元。雖然示出在每一NAND串中包括4個(gè)單元，但是可以使用多于4個(gè)或少于4個(gè)單元。NAND串的一個(gè)端子經(jīng)由第一選擇晶體管SGD連接至相應(yīng)的位線，而另一端子經(jīng)由第二選擇晶體管SGS連接至C-源。
在讀取和編程操作期間，同時(shí)選擇4256個(gè)存儲(chǔ)單元。被選擇的存儲(chǔ)單元具有同一字線(例如WL2-i)和相同類型的位線(例如，偶數(shù)位線)。因此，可以同時(shí)讀取或編程532個(gè)字節(jié)的數(shù)據(jù)。這些被同時(shí)讀取或編程的532個(gè)字節(jié)的數(shù)據(jù)形成一個(gè)邏輯頁。因此，一個(gè)塊可以存儲(chǔ)至少8個(gè)頁。當(dāng)每一存儲(chǔ)單元存儲(chǔ)兩位的數(shù)據(jù)時(shí)(例如，多電平單元)，一個(gè)塊存儲(chǔ)16個(gè)頁。
通過將P-阱提高到擦除電壓(例如20伏)并且將所選擇塊的字線接地，可以擦除存儲(chǔ)單元。源和位線被浮置。可以對(duì)整個(gè)存儲(chǔ)陣列、單個(gè)塊或其它單位的單元執(zhí)行擦除。電子被從浮置柵極傳送到P-阱區(qū)，并且門限電壓變成負(fù)值。
在讀取和校驗(yàn)操作中，將選擇門(SGD和SGS)以及未被選擇的字線(例如，WL0、WL1和WL3)提高到讀取通過電壓(例如4.5伏)以使晶體管作為通過門(pass gate)操作。所選擇字線(例如WL2)連接至一個(gè)電壓，針對(duì)每一讀取和校驗(yàn)操作指定其電平，以便確定是否所關(guān)注的存儲(chǔ)單元的門限電壓已達(dá)到此電平。例如，在讀取操作中，所選擇字線WL2接地，以便檢測(cè)是否門限電壓大于0V。在校驗(yàn)操作中，例如所選擇字線WL2連接至2.4V，以便校驗(yàn)是否門限電壓已達(dá)到2.4V或其它門限電平。源極和P-阱處于零伏。預(yù)充電所選擇位線(BLe)至例如0.7V的電平。如果門限電壓高于讀取或校驗(yàn)電平，則所關(guān)注的位線(BLe)的電位電平維持在高電平，這是因?yàn)榉莻鲗?dǎo)存儲(chǔ)單元。另一方面，如果門限電壓低于讀取或校驗(yàn)電平，則所關(guān)注的位線(BLe)的電位電平降至低電平，例如小于0.5V，這是因?yàn)閷?dǎo)通的(conductive)存儲(chǔ)單元(M)。由連接至位線的感測(cè)放大器檢測(cè)存儲(chǔ)單元的狀態(tài)。存儲(chǔ)單元被擦除或者被編程之間的差別依賴于是否在浮置柵極中存儲(chǔ)了負(fù)電荷。例如，如果在浮置柵極中存儲(chǔ)了負(fù)電荷，門限電壓變得更高，并且晶體管可以處于增強(qiáng)模式。
根據(jù)本領(lǐng)域已知技術(shù)來執(zhí)行上述擦除、讀取和校驗(yàn)操作。因而，本領(lǐng)域技術(shù)人員可以改變所說明的許多細(xì)節(jié)。
圖7描述了圖5的列控制電路304的一部分。每對(duì)位線(BLe和BLo)和感測(cè)放大器連接。感測(cè)放大器連接至兩個(gè)數(shù)據(jù)存儲(chǔ)寄存器DS1和DS2，每個(gè)都可以存儲(chǔ)一個(gè)比特的數(shù)據(jù)。感測(cè)放大器在讀取或校驗(yàn)操作期間感測(cè)所選擇位線的電位電平，并且然后以二進(jìn)制方式存儲(chǔ)數(shù)據(jù)，并且在編程操作中控制位線電壓。通過選擇信號(hào)“evenBL”和“oddBL”之一，感測(cè)放大器選擇性地連接至所選擇的位線。兩個(gè)數(shù)據(jù)存儲(chǔ)寄存器DS1和DS2都連接到I/O線340以便輸出讀取的數(shù)據(jù)和存儲(chǔ)編程數(shù)據(jù)。I/O線340連接至圖5的數(shù)據(jù)輸入/輸出緩沖器312。兩個(gè)數(shù)據(jù)存儲(chǔ)寄存器DS1和DS2都連接到狀態(tài)線342以便接收和發(fā)送狀態(tài)信息。在一個(gè)實(shí)施例中，對(duì)于每一對(duì)位線，存在一個(gè)感測(cè)放大器和一對(duì)數(shù)據(jù)存儲(chǔ)寄存器DS1和DS2。
圖8描述了編程脈沖波形。編程電壓Vpgm被分成多個(gè)脈沖。脈沖的幅度隨著每一脈沖增加預(yù)定的步長(zhǎng)。在一個(gè)包括存儲(chǔ)一位數(shù)據(jù)的存儲(chǔ)單元的實(shí)施例中，步長(zhǎng)的一個(gè)示例為0.8伏。在一個(gè)包括存儲(chǔ)多位數(shù)據(jù)的存儲(chǔ)單元的實(shí)施例中，步長(zhǎng)的一個(gè)示例為0.2伏。Vpgm的起始電平的一個(gè)例子是12V。當(dāng)嘗試禁止對(duì)一個(gè)單元編程時(shí)，通過電壓(Vpass)也被施加為具有增加的幅度的一系列脈沖。Vpass的步長(zhǎng)的一個(gè)示例為0.56伏。在包括存儲(chǔ)多位數(shù)據(jù)的存儲(chǔ)單元的一些實(shí)施例中，Vpass可以具有不逐漸增加的幅度。
在脈沖之間的周期中，執(zhí)行校驗(yàn)操作。也就是說，在每一編程脈沖之間讀取被并行編程的每一單元的編程電平以確定它是等于還是大于校驗(yàn)電平，其中，它正被編程至所述校驗(yàn)電平。例如，如果門限電壓被升至2.5伏，則校驗(yàn)處理將確定是否門限電壓至少是2.5伏。如果確定給定存儲(chǔ)單元的門限電壓超過校驗(yàn)電平，則通過將該單元的NAND串的位線的電壓從0V增加到Vdd，而對(duì)于該單元消除Vpgm。被并行編程的其它單元的編程繼續(xù)直到它們依次達(dá)到它們的校驗(yàn)電平。
圖9是描述用于編程存儲(chǔ)器的方法的一個(gè)實(shí)施例的流程圖。在一個(gè)實(shí)施中，在編程之前(以塊為單位或其它單位)擦除存儲(chǔ)單元。在圖9的步驟350中，控制器318發(fā)出“數(shù)據(jù)裝載”命令，并且該命令被輸入到數(shù)據(jù)輸入/輸出緩沖器312。由于命令鎖存信號(hào)(未示出)被輸入到命令電路314，所以所輸入的數(shù)據(jù)被識(shí)別為命令并且由狀態(tài)機(jī)316鎖存。在步驟352，指定頁地址的地址數(shù)據(jù)從控制器318輸入到數(shù)據(jù)輸入/輸出緩沖器312。由于地址鎖存信號(hào)被輸入到命令電路314，該輸入數(shù)據(jù)被識(shí)別為頁地址并且由狀態(tài)機(jī)3 16鎖存。在步驟354中，532個(gè)字節(jié)的編程數(shù)據(jù)被輸入到數(shù)據(jù)輸入/輸出緩沖器312。該數(shù)據(jù)被鎖存在用于所選擇位線的DS1寄存器中。在某些實(shí)施例中，該數(shù)據(jù)也被鎖存在用于所選擇位線的DS2寄存器中以用于校驗(yàn)操作。在步驟356中，控制器318發(fā)出“編程”命令，并且該命令被輸入到數(shù)據(jù)輸入/輸出緩沖器312。由于命令鎖存信號(hào)被輸入到命令電路314，所以由狀態(tài)機(jī)316鎖存該命令。
由“編程”命令觸發(fā)，通過使用圖8的步進(jìn)的脈沖，鎖存在DS1數(shù)據(jù)存儲(chǔ)寄存器中的數(shù)據(jù)將被編程到由狀態(tài)機(jī)316所控制的所選擇存儲(chǔ)單元中。在步驟358中，將Vpgm初始化為起始脈沖(例如12V)并且由狀態(tài)機(jī)316所維護(hù)的編程計(jì)數(shù)器PC被初始化為0。在步驟360，將第一Vpgm脈沖施加于所選擇的字線，例如圖4的WL2或圖13的WL-3。如果在特定數(shù)據(jù)存儲(chǔ)寄存器DS1中存儲(chǔ)了邏輯“0”，則相應(yīng)的位線接地。另一方面，如果在數(shù)據(jù)存儲(chǔ)寄存器DS1中存儲(chǔ)了邏輯“1”，則相應(yīng)的位線被連接至Vdd以禁止編程。將在后面提供步驟360的更多細(xì)節(jié)。
在步驟362，校驗(yàn)所選擇存儲(chǔ)單元的狀態(tài)。如果檢測(cè)到所選擇單元的目標(biāo)門限電壓已經(jīng)達(dá)到合適的電平(例如，邏輯“0”的編程電平或多狀態(tài)單元的特定狀態(tài))，則將在DS1中存儲(chǔ)的數(shù)據(jù)變?yōu)檫壿嫛?”。如果檢測(cè)到門限電壓未達(dá)到合適的電平，則不改變?cè)贒S1中存儲(chǔ)的數(shù)據(jù)。以這種方式，具有在其相應(yīng)數(shù)據(jù)存儲(chǔ)寄存器DS1中存儲(chǔ)的邏輯“1”的位線不需要被編程。當(dāng)所有的數(shù)據(jù)存儲(chǔ)寄存器DS1都存儲(chǔ)邏輯“1”時(shí)，狀態(tài)機(jī)(通過標(biāo)志342)知道所有的所選擇的單元已被編程。在步驟364，檢查是否所有的數(shù)據(jù)存儲(chǔ)寄存器DS1都存儲(chǔ)邏輯“1”。如果是，則由于所有被選擇的存儲(chǔ)單元被編程并且被校驗(yàn)，所以編程處理被完成并且是成功的。在步驟366，報(bào)告狀態(tài)“通過(PASS)”。
如果在步驟364，確定并非所有的數(shù)據(jù)存儲(chǔ)寄存器DS1都存儲(chǔ)邏輯“1”，則編程處理繼續(xù)。在步驟368，再次對(duì)照編程限制值檢查編程計(jì)數(shù)器PC。編程限制值的一個(gè)例子是20。如果編程計(jì)數(shù)器PC不小于20，則編程處理失敗，并且在步驟370報(bào)告狀態(tài)“失敗(FAIL)”。如果編程計(jì)數(shù)器PC小于20，則在步驟372，將Vpgm電平增加步長(zhǎng)，并且編程計(jì)數(shù)器增加。在步驟372之后，處理循環(huán)回到步驟360以施加下一Vpgm脈沖。
在成功的編程處理的結(jié)束點(diǎn)，存儲(chǔ)單元的門限電壓應(yīng)當(dāng)在用于編程的存儲(chǔ)單元的一個(gè)或多個(gè)門限電壓的分布中或在用于擦除的存儲(chǔ)單元的門限電壓的分布中。圖10圖解了用于當(dāng)每一存儲(chǔ)單元存儲(chǔ)一位數(shù)據(jù)時(shí)的存儲(chǔ)單元陣列的門限電壓分布。圖10示出用于擦除的存儲(chǔ)單元的門限電壓的第一分布380和用于編程的存儲(chǔ)單元的門限電壓的第二分布382。在一個(gè)實(shí)施例中，在第一分布中的門限電壓為負(fù)，而在第二分布中的門限電壓為正。
圖11圖解了用于存儲(chǔ)兩位數(shù)據(jù)的存儲(chǔ)單元的門限電壓分布(例如4個(gè)數(shù)據(jù)狀態(tài))。分布384表示處于擦除狀態(tài)的(存儲(chǔ)“11”的)單元的門限電壓的分布，具有負(fù)的門限電壓電平。分布386表示存儲(chǔ)“10”的單元的門限電壓的分布。分布388表示存儲(chǔ)“00”的單元的門限電壓的分布。分布390表示存儲(chǔ)“01”的單元的門限電壓的分布。在該示例中，存儲(chǔ)在單個(gè)存儲(chǔ)單元中的兩位的每一個(gè)來自不同的邏輯頁。也就是說，存儲(chǔ)在每一存儲(chǔ)單元中的兩位的每一個(gè)攜帶不同的邏輯頁地址。在方塊中示出的位對(duì)應(yīng)于下部頁(lowerpage)。在圓圈中示出的位對(duì)應(yīng)于上部頁(upper page)。為了提供改善的可靠性，最好使得各個(gè)分布緊密(收縮的分布)，這是因?yàn)榫o密的分布帶來寬的讀取余量(read margin，在它們之間的距離)。
根據(jù)文章“用于多電平NAND EEPROM的快速和精確編程方法(Fast andAccurate Programming Method for Multi-level NAND EEPROMs)”(1995年VLSI技術(shù)學(xué)術(shù)會(huì)議文集，第129-130頁，在此，將此文章包含以作為參考)，原則上，將分布限制在0.2V的寬度需要通常的重復(fù)編程脈沖在步長(zhǎng)之間增加0.2V。為了將分布緊縮在0.05V的寬度之內(nèi)，需要0.05V的步長(zhǎng)。具有這樣的小步長(zhǎng)的編程單元在編程電壓中的增加導(dǎo)致增加了編程時(shí)間。
圖12圖解了編程4-狀態(tài)NAND存儲(chǔ)單元的兩種通過技術(shù)(pass technique)的示例。在第一編程通過(programming pass)中，根據(jù)將被編程到下部邏輯頁的位來設(shè)置單元的門限電壓電平。如果該位是邏輯“1”，則由于作為較早被擦除的結(jié)果，它處于合適的狀態(tài)，所以門限電壓不改變。但是，如果該被編程的位為邏輯“0”，則單元的門限電平被增加至門限電壓分布386之內(nèi)，如箭頭394所示。這總結(jié)了第一編程通過。
在第二編程通過中，根據(jù)將被編程到上部邏輯頁的位來設(shè)置單元的門限電壓電平。如果上部邏輯頁位將存儲(chǔ)邏輯“1”，則由于該單元處于對(duì)應(yīng)于門限電壓分布384或386的狀態(tài)之一中，兩者都攜帶上部頁位“1”，所以沒有編程的發(fā)生取決于下部頁位的編程。但是如果上部頁位將為邏輯“0”，則該單元被編程第二次。如果在仍然處于對(duì)應(yīng)于門限分布384的擦除狀態(tài)中的單元中得到第一通過，則在第二階段中，編程該單元以便門限電壓被增加至門限分布390之內(nèi)，如箭頭398所示。如果作為第一編程通過的結(jié)果，該單元已被編程至對(duì)應(yīng)于門限分布386的狀態(tài)，則在第二通過中，該存儲(chǔ)單元進(jìn)一步被編程，從而門限電壓增加到位于門限電壓分布388之內(nèi)，如箭頭396所描述。第二通過的結(jié)果將把該單元編程至如下狀態(tài)所述狀態(tài)被指定對(duì)于上部頁存儲(chǔ)邏輯“0”，而不改變第一通過編程的結(jié)果。
當(dāng)然，如果以多于4個(gè)狀態(tài)來操作存儲(chǔ)器，則在等于狀態(tài)數(shù)量的存儲(chǔ)單元的所限定的電壓門限窗口之內(nèi)將存在多個(gè)門限電壓分布。而且，雖然已將特定的位模式分配給了每一分布，但是也可以分配不同的位模式，其中，在編程發(fā)生之間的狀態(tài)可以與圖10-12的描述不同。
通常，被并行編程的單元是沿字線的交替的單元。例如，圖4圖解了沿一條字線WL2的更多數(shù)量的單元的三個(gè)存儲(chǔ)單元224、244和250。包括單元224和250的一組交替的單元存儲(chǔ)來自邏輯頁0和2(“偶數(shù)頁”)的位，同時(shí)，包括單元244的另一組交替的單元存儲(chǔ)來自邏輯頁1和3(“奇數(shù)頁”)的位。
如上所述，步驟360的每一迭代包括施加Vpgm脈沖?，F(xiàn)在將討論步驟360的更多細(xì)節(jié)。圖13描述了根據(jù)本發(fā)明的一個(gè)實(shí)施例的正被編程的NAND串的橫截面。例如，僅僅建議，在圖13中的NAND串示出5個(gè)串聯(lián)的存儲(chǔ)單元。對(duì)于本發(fā)明，可以使用多于或少于5個(gè)存儲(chǔ)單元。5個(gè)存儲(chǔ)單元的第一存儲(chǔ)單元具有浮置柵極402和控制柵極404。第二存儲(chǔ)單元具有浮置柵極406和控制柵極408。第三存儲(chǔ)單元具有浮置柵極410和控制柵極412。第四存儲(chǔ)單元具有浮置柵極414和控制柵極416。第五存儲(chǔ)單元具有浮置柵極418和控制柵極420。存儲(chǔ)單元在P-阱400上。NAND串經(jīng)由具有控制柵極430的選擇門連接到公共源極線440。NAND串經(jīng)由具有控制柵極432的選擇門連接到位線442。每一控制柵極連接到字線WL-0連接到控制柵極404，WL-1連接到控制柵極408，WL-2連接到控制柵極412，WL-3連接到控制柵極416，WL-4連接到控制柵極420。
編程步驟360包括兩個(gè)階段。在第一階段期間，執(zhí)行預(yù)充電。在第二階段，完成到浮置柵極的電子隧穿。在第二階段期間，在字線WL-0、WL-1、WL-2、WL-3和WL-4上的電壓類似于EASB。例如，假定字線WL-3連接到正被編程的存儲(chǔ)單元和正被禁止的存儲(chǔ)單元。字線WL-0、WL-1、WL-2和WL-4是未被選擇的字線。字線WL-4是漏極端相鄰字線，而字線WL-2是源極端相鄰字線。在第二階段期間，將編程電壓Vpgm脈沖施加于字線WL-3，將零伏施加于WL-2，以及將Vpass脈沖施加于字線WL-0、WL-1和WL-4。由于這些提升的電壓，相鄰晶體管的源漏極和溝道將形成一個(gè)連續(xù)的N+區(qū)。例如，存在形成的源極端溝道區(qū)450和漏極端溝道區(qū)452。為了防止GIDL和將(例如，連接到WL-2的)源極端相鄰單元保持為關(guān)斷，本發(fā)明除了從驅(qū)動(dòng)在未被選擇的字線上的Vpass開始的升壓之外，包括提升源極端溝道區(qū)450的電壓電位。在編程處理的第一階段期間執(zhí)行額外的升壓。
圖14描述了根據(jù)本發(fā)明的用于對(duì)存儲(chǔ)單元進(jìn)行編程的方法的一個(gè)實(shí)施例。在時(shí)間t0，在包含要被禁止的單元的NAND串的漏極選擇晶體管的漏極上和控制柵極上驅(qū)動(dòng)Vdd。即，漏極/位線442和控制柵極432兩者都將接收Vdd。也是在t0，源極被升至Vdd，然而，源極選擇晶體管的控制柵極保持在Vss(零伏)，因此源極選擇晶體管截止。也是在時(shí)間t0，被禁止的單元的源極端相鄰單元的字線被升至Vssb(例如4伏)。這對(duì)應(yīng)于在上述例子中在字線WL-2上驅(qū)動(dòng)Vssb，假定字線WL-3對(duì)應(yīng)于正被編程的單元和被禁止的單元。在t0，其他源極端字線也被驅(qū)動(dòng)至Vssb。通過將源極端未被選擇的字線驅(qū)動(dòng)至Vssb，源極端溝道被升壓至Vdd-Vtd的電壓電位，其中，Vtd是漏極端選擇晶體管的門限電壓。漏極端溝道處于Vdd-Vtd。
在時(shí)間t1，在選擇的字線(例如WL-3)上驅(qū)動(dòng)編程電壓Vpgm(例如20伏)。在漏極端上的未被選擇的字線(在t1之前處于Vss)被驅(qū)動(dòng)至Vpass(例如，Vpass值可以高達(dá)7-10伏)。附加地，在源極端上的未被選擇的字線，除了源極端相鄰字線之外，也由Vpass脈沖驅(qū)動(dòng)。漏極和漏極選擇都保持在Vdd。源極端相鄰單元的字線(例如，字線WL-2)被降低至Vss(例如0伏)。源極端選擇線的控制柵極被保持在Vss，而源極線被保持在Vdd。在未被選擇的字線上使用Vpass將漏極端溝道提升至Vdd-Vtd+Vboost(Vtd＝漏極端選擇門的門限電壓)和將源極端溝道提升至Vdd-Vtd+Vboost，其中Vboost是由于在未被選擇的字線上驅(qū)動(dòng)Vpass而產(chǎn)生的。注意，如果在t0和t1之間源極端溝道沒有被預(yù)充電或預(yù)升壓，則在t1之前，源極端溝道將為零伏，并且在t1之后，它將僅僅被升壓至Vboost。在某些實(shí)施例中，在源極端溝道上的Vboost可和在漏極端溝道上的Vboost不同。
圖15描述了根據(jù)本發(fā)明的用于編程存儲(chǔ)單元的方法的第二實(shí)施例。在時(shí)間t0，漏極電壓(例如漏極/位線442)和漏極選擇控制柵極(控制柵極432)被從零伏驅(qū)動(dòng)至Vdd。在漏極端所選擇的字線和未被選擇的字線被維持在Vss(例如零伏)。用于源極端相鄰單元的字線被保持在Vss；然而，其他未被選擇的源極端字線被驅(qū)動(dòng)至Vssb。另外，源極被驅(qū)動(dòng)至Vdd并且在Vdd驅(qū)動(dòng)源極端選擇柵極的控制門(控制柵極430)。由于源極選擇門被導(dǎo)通，所以源極被電連接到該串并且提升源極端溝道450的電壓電位。漏極端溝道處于Vdd-Vtd的電位，而源極端溝道處于Vdd-Vts的電位，其中Vtd是漏極端選擇門的門限電壓，而Vts是源極端選擇門的門限電壓。
在時(shí)間t1，未被選擇的字線(除源極端相鄰字線之外)被驅(qū)動(dòng)至Vpass。例如，WL-0、WL-1和WL-4由Vpass驅(qū)動(dòng)。Vpgm被驅(qū)動(dòng)在用于被編程的單元和被禁止的單元的所選擇的字線WL-3上。用于源極端相鄰單元的字線(例如WL-2)被維持在Vss(例如，0伏)。也是在時(shí)間t1，通過使得控制柵極430的電壓從Vdd降至Vss，源極端選擇門被截止。通過電壓(Vpass)使得源極端溝道450被提升至Vdd-Vts+Vboost，而漏極端溝道452被進(jìn)一步提升至Vdd-Vtd+Vboost。由于源極端溝道被提升至更高的電壓電位，因此，消除了在此討論的許多性能下降。
圖16描述了根據(jù)本發(fā)明的用于編程存儲(chǔ)單元的方法的第三實(shí)施例。圖16使用類似于如圖14中所示的升壓方案，具有如下所述的一些變化。漏極、漏極選擇、未選擇的漏極端字線、選擇的字線、源極和源極選擇和圖14中相同。在圖16的時(shí)間t0，通過如圖14中那樣，將Vssb驅(qū)動(dòng)在所有的源極端字線上，源極端溝道區(qū)被充電至Vdd-Vtd。在圖14中，由Vpass和Vssb之間的電壓差確定其它源極端升壓的范圍。但是，在圖16中，在時(shí)間ti(其中ti在t0之后而在t1之前)，源極端字線上的電壓電位被降至0伏。然后在時(shí)間t1，源極端字線(除了源極端相鄰字線之外)被斜著躍升至Vpass。最初，當(dāng)源極端控制柵極上的電壓被從Vssb減至0V，源極端溝道區(qū)將保持在Vdd-Vtd，只要源極端晶體管保持導(dǎo)通(換句話說，只要在控制柵極上的電壓在源極端晶體管的門限電壓Vtss之上)。一旦在源極端控制柵極上的電壓降至Vtss之下，源極端溝道就將與漏極端溝道截?cái)?。將源極端控制柵極上的電壓從Vtss降至0伏并且往回增至Vtss在源極端溝道電位中不產(chǎn)生凈變化(netchange)。但是，源極端溝道現(xiàn)在將被增加Vpass和Vtss而不是Vpass和Vssb之間的電壓差。這將導(dǎo)致源極端溝道的更大升壓。
圖17描述了根據(jù)本發(fā)明的用于編程存儲(chǔ)單元的方法的第四實(shí)施例。圖17使用類似于圖14中所述的升壓方案；但是，從t0到t1，漏極選擇被驅(qū)動(dòng)在Vdd+Vtd上，而不是在Vdd上驅(qū)動(dòng)漏極選擇。在t1之后，在Vdd上驅(qū)動(dòng)漏極選擇。因而，在t1之后，漏極端溝道和源極端溝道都處于Vdd+Vboost，而不是Vdd-Vtd+Vboost。在一些實(shí)施例中，增加漏極選擇比增加漏極更容易。在編程期間，必須選擇許多位線并且電容大。僅僅一個(gè)漏極選擇(或少數(shù)漏極選擇)需要被選擇，因而，電容相對(duì)小。圖16的時(shí)序圖也可以被修改作為圖17的示例，以便在Vdd+Vtd驅(qū)動(dòng)漏極選擇而不是在Vdd驅(qū)動(dòng)漏極選擇。
圖18描述了根據(jù)本發(fā)明的用于編程存儲(chǔ)單元的方法的第五實(shí)施例。圖18使用類似于如圖15所示的升壓方案；但是，從t0到t1，在Vdd+Vtd上驅(qū)動(dòng)漏極選擇而不是在Vdd上驅(qū)動(dòng)漏極選擇。另外，在t0和t1之間，源極選擇被驅(qū)動(dòng)至Vdd+Vts(源極端選擇門的門限電壓)。在t1之后，漏極端溝道和源極端溝道處于Vdd+Vboost。
雖然上述實(shí)施例預(yù)期使用步進(jìn)的脈沖，但是其他實(shí)施例可以使用編程電壓Vpgm和/或通過電壓Vpass的恒定值。一個(gè)實(shí)施例使用Vpgm的步進(jìn)脈沖和Vpass的恒定值。
根據(jù)本發(fā)明的編程方案的其他優(yōu)點(diǎn)是使用本發(fā)明可以消除軟編程(softprogramming)。當(dāng)擦除閃存單元時(shí)，目的是所有擦除的單元具有負(fù)門限電壓，所述負(fù)門限電壓具有預(yù)定義的范圍的負(fù)門限電壓。但是，事實(shí)上，擦除處理可能導(dǎo)致在某些單元中具有低于預(yù)定義的范圍的負(fù)門限電壓。具有太低的門限電壓的存儲(chǔ)單元可能隨后不能正確地編程。因此，某些器件將執(zhí)行被稱為軟編程的處理。即，具有明顯低于在預(yù)定義范圍之內(nèi)的值的門限電壓的存儲(chǔ)單元將接收少量的編程以便門限電壓被增加至預(yù)定義范圍之內(nèi)。軟編程處理的一個(gè)原因是(相對(duì)于被選擇用于編程的單元)，如果在NAND串的源極端上的單元的門限電壓恰好是負(fù)值，則該源極端可能根本不截止，這導(dǎo)致如上所述的編程干擾。但是，如果根據(jù)本發(fā)明源極端溝道被升壓，則甚至具有恰好為負(fù)門限電壓的單元仍可以被截止。因此，本發(fā)明的一個(gè)實(shí)施例允許存儲(chǔ)單元被擦除并且然后使用本發(fā)明來編程，而沒有任何軟編程，并且不會(huì)受到低于正確擦除的存儲(chǔ)單元的預(yù)定義范圍的較低的負(fù)門限電壓的任何影響。消除軟編程將提高存儲(chǔ)性能以及消除編程錯(cuò)誤的源頭，即經(jīng)過軟編程的單元。
上述示例是相對(duì)于NAND型閃存來提供的。但是，本發(fā)明的原理可應(yīng)用于其他類型的非易失性存儲(chǔ)器，包括那些當(dāng)前存在的存儲(chǔ)器以及正在開發(fā)的被期望使用新技術(shù)的那些存儲(chǔ)器。
為了解釋和說明，已經(jīng)提供了本發(fā)明的上述詳細(xì)描述。它不欲窮盡本發(fā)明或限制本發(fā)明于恰好為所公開的形式。在上述示例的基礎(chǔ)上，許多修改和變化是可能的。選擇所描述的實(shí)施例以便更好地說明本發(fā)明的原理和其實(shí)際應(yīng)用，從而使得本領(lǐng)域技術(shù)人員可以更好地利用各種實(shí)施例中的以及具有適于期望的特定應(yīng)用的各種修改的本發(fā)明。期望本發(fā)明的范圍由所附權(quán)利要求來限定。
權(quán)利要求
1.一種對(duì)存儲(chǔ)系統(tǒng)編程的方法，包括步驟提升一組存儲(chǔ)元件的源極端溝道區(qū)的電壓電位，所述存儲(chǔ)元件組包括要被禁止的存儲(chǔ)元件；將編程電壓施加于被選擇用于編程的存儲(chǔ)元件和所述要被禁止的存儲(chǔ)元件；和將通過電壓施加于至少一個(gè)所述存儲(chǔ)元件組的子集，除了所述升壓步驟之外，執(zhí)行所述施加通過電壓的步驟。
2.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的NAND單元；所述存儲(chǔ)元件組包括NAND單元的第二串；所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件兩者都連接到第一字線；和所述施加編程電壓的步驟包括將所述編程電壓施加于所述第一字線。
3.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的NAND單元；所述存儲(chǔ)元件組包括NAND單元的第二串；所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件兩者都連接到第一字線；附加字線連接到NAND單元的所述第一串和NAND單元的所述第二串的其他NAND單元；和所述施加通過電壓的步驟包括將所述通過電壓施加于所述其他字線的至少一個(gè)子集。
4.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的NAND單元；所述存儲(chǔ)元件組包括NAND單元的第二串；所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件兩者都連接到第一字線；附加字線連接到NAND單元的所述第一串和NAND單元的所述第二串的其他NAND單元；所述附加字線包括一源極端相鄰字線和其他多條源極端字線；和所述施加通過電壓的步驟包括將所述通過電壓施加于所述其他源極端字線和將0伏施加于所述源極端相鄰字線。
5.如權(quán)利要求1所述的方法，其中所述升壓步驟包括將預(yù)充電電壓施加于與所述要被禁止的存儲(chǔ)元件對(duì)應(yīng)的字線的源極端上的一條或多條字線。
6.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的NAND單元；所述存儲(chǔ)元件組包括NAND單元的第二串；所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件兩者都連接到第一字線；附加字線連接到NAND單元的所述第一串和NAND單元的所述第二串的其他NAND單元；所述附加字線包括源極端字線；和所述升壓步驟包括將預(yù)充電電壓施加于一條或多條所述源極端字線。
7.如權(quán)利要求6所述的方法，其中所述施加預(yù)充電電壓的步驟在所述施加通過電壓的步驟之前開始。
8.如權(quán)利要求6所述的方法，其中所述預(yù)充電電壓小于所述編程電壓。
9.如權(quán)利要求6所述的方法，其中所述預(yù)充電電壓小于所述通過電壓。
10.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的NAND單元；所述存儲(chǔ)元件組包括NAND單元的第二串；所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件兩者都連接到第一字線；附加字線連接到NAND單元的所述第一串和NAND單元的所述第二串的其他NAND單元；所述附加字線包括源極端字線；和所述升壓步驟包括將預(yù)充電電壓施加于所有的所述源極端字線。
11.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的閃存單元；所述存儲(chǔ)元件組是包括NAND單元的第二串的閃存單元；所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件兩者都連接到第一字線；附加字線連接到NAND單元的所述第一串和NAND單元的所述第二串的其他閃存單元；所述附加字線包括一源極端相鄰字線和多條其他源極端字線；所述升壓步驟包括將預(yù)充電電壓施加于所述源極端相鄰字線和一條或多條所述其他源極端字線；所述施加預(yù)充電電壓的步驟在所述施加通過電壓的步驟之前開始；所述施加通過電壓的步驟包括將所述通過電壓施加于所述其他源極端字線；所述施加編程電壓的步驟包括將所述編程電壓施加于所述第一字線；和所述方法還包括步驟將第一電壓施加于與所述NAND單元的第一串對(duì)應(yīng)的第一位線，和將第二電壓施加于與NAND單元的第二串對(duì)應(yīng)的第二位線。
12.如權(quán)利要求1所述的方法，其中所述升壓步驟包括步驟將第一預(yù)充電電壓施加于對(duì)應(yīng)于所述要被禁止的存儲(chǔ)元件的源極線；和將所述源極線電連接到所述存儲(chǔ)元件組。
13.如權(quán)利要求12所述的方法，其中所述升壓步驟還包括步驟將第二預(yù)充電電壓施加于與所述被選擇以禁止的存儲(chǔ)元件對(duì)應(yīng)的字線的源極端上的一條或多條字線。
14.如權(quán)利要求12所述的方法，其中所述存儲(chǔ)元件組包括NAND串；和所述電連接步驟包括操作選擇器件以將所述源極線電連接到所述NAND串。
15.如權(quán)利要求12所述的方法，其中所述存儲(chǔ)元件組包括NAND串；所述NAND串包括連接到所述源極線的選擇晶體管；和所述電連接的步驟包括施加電壓以導(dǎo)通所述選擇晶體管。
16.如權(quán)利要求15所述的方法，其中所述升壓步驟還包括步驟將第二預(yù)充電電壓施加于與所述被選擇以禁止的存儲(chǔ)元件對(duì)應(yīng)的字線的源極端上的一條或多條字線。
17.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件是非易失性存儲(chǔ)元件。
18.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件是閃存單元。
19.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件是作為NAND單元的第一串的部分的NAND閃存單元；和所述存儲(chǔ)元件組包括NAND單元的第二串。
20.如權(quán)利要求19所述的方法，還包括步驟將第一電壓施加于與NAND單元的所述第一串對(duì)應(yīng)的第一位線；和將第二電壓施加于與NAND單元的第二串對(duì)應(yīng)的第二位線。
21.如權(quán)利要求20所述的方法，其中所述第一電壓是地電壓，而所述第二電壓是正電壓。
22.如權(quán)利要求1所述的方法，其中所述被選擇用于編程的存儲(chǔ)元件和所述要被禁止的存儲(chǔ)元件是多電平閃存單元。
23.如權(quán)利要求1所述的方法，其中所述升壓步驟包括將提升電壓施加于所述存儲(chǔ)元件組的源極端存儲(chǔ)元件的控制柵極，之后在將零伏施加于所述源極端存儲(chǔ)元件的所述控制柵極，在所述施加通過電壓的步驟期間，所述通過電壓被施加于所述源極端存儲(chǔ)元件的所述控制柵極，在所述升壓步驟之后，執(zhí)行所述施加通過電壓的步驟。
24.如權(quán)利要求1所述的方法，其中所述升壓步驟包括將Vdd+Vtd施加于所述存儲(chǔ)元件組的漏極端選擇門。
25.如權(quán)利要求24所述的方法，其中所述升壓步驟包括將Vdd+Vts施加于所述存儲(chǔ)元件組的源極端選擇門。
26.一種存儲(chǔ)系統(tǒng)，包括第一組存儲(chǔ)元件，所述第一組存儲(chǔ)元件包括要被編程的存儲(chǔ)元件；第二組存儲(chǔ)元件，所述第二組存儲(chǔ)元件包括要被禁止的存儲(chǔ)元件，所述第二組存儲(chǔ)元件能夠具有源極端溝道區(qū)，所述源極端溝道區(qū)在編程操作期間具有至少提升的電壓電位的電壓電位；和多條字線，所述多條字線包括第一字線，被連接到所述要被編程的存儲(chǔ)元件和要被禁止的存儲(chǔ)元件以在所述編程操作期間將編程電壓施加于所述要被編程的存儲(chǔ)元件和所述要被禁止的存儲(chǔ)元件，所述多條字線還包括多條源極端字線，被連接到在所述第二組存儲(chǔ)元件中的其他單元以在所述編程操作期間將通過電壓施加于在所述第二組存儲(chǔ)元件中的所述其他存儲(chǔ)元件的至少一個(gè)子集以便除了所述提升的電壓電位之外，還增加所述源極端溝道區(qū)的所述電壓電位。
27.如權(quán)利要求26所述的存儲(chǔ)系統(tǒng)，其中所述第一組存儲(chǔ)元件是閃存單元的第一NAND串；所述第二組存儲(chǔ)元件是閃存單元的第二NAND串；所述要被編程的存儲(chǔ)元件是在所述第一NAND串中的閃存單元；和所述要被禁止的存儲(chǔ)元件是在所述第二NAND串中的閃存單元。
28.如權(quán)利要求27所述的存儲(chǔ)系統(tǒng)，還包括多條位線，所述多條位線的第一位線連接到所述第一NAND串，所述多條位線的第二位線連接到所述第二NAND串。
29.如權(quán)利要求27所述的存儲(chǔ)系統(tǒng)，其中第一預(yù)充電電壓被連接到一條或多條所述源極端字線以建立在所述源極端溝道區(qū)中的所述提升的電位。
30.如權(quán)利要求29所述的存儲(chǔ)系統(tǒng)，其中在施加所述通過電壓之前，所述第一預(yù)充電電壓被連接到所述一條或多條所述源極端字線。
31.如權(quán)利要求29所述的存儲(chǔ)系統(tǒng)，其中在接收所述第一預(yù)充電電壓之后，所述一條或多條所述源極端字線接收由所述通過電壓跟隨的零伏。
32.如權(quán)利要求27所述的存儲(chǔ)系統(tǒng)，還包括連接到所述第二NAND串的源極線，所述源極線具有源極預(yù)充電電壓電位，所述源極預(yù)充電電壓電位將所述源極端區(qū)域的電壓電位提升至所述提升的電壓電位。
33.如權(quán)利要求32所述的存儲(chǔ)系統(tǒng)，其中字線預(yù)充電電壓被連接到一條或多條所述源極端字線以幫助在所述源極端溝道區(qū)中建立所述提升的電壓。
34.如權(quán)利要求32所述的存儲(chǔ)系統(tǒng)，其中所述源極預(yù)充電電壓電位是Vdd+Vts；和所述NAND串包括接收Vdd+Vtd的選擇電壓的漏極選擇門。
35.如權(quán)利要求27所述的存儲(chǔ)系統(tǒng)，其中所述NAND串包括接收Vdd+Vtd的選擇電壓的漏極選擇門。
36.一種存儲(chǔ)系統(tǒng)，包括第一裝置，用于存儲(chǔ)信息，所述第一裝置包括第一存儲(chǔ)元件；第二裝置，用于存儲(chǔ)信息，所述第二裝置包括第二存儲(chǔ)元件，所述第二裝置在編程操作期間能夠具有源極端溝道區(qū)；和用于通過提升所述第二裝置的源極端溝道區(qū)的電壓電位，以及除了所述升壓之外將通過電壓施加于所述第二裝置來編程所述第一存儲(chǔ)元件，同時(shí)禁止所述存儲(chǔ)元件被編程的裝置。
37.如權(quán)利要求36所述的存儲(chǔ)系統(tǒng)，其中所述第二裝置包括一組控制柵極，所述控制柵極包括源極端控制柵極；和所述用于編程的裝置通過將預(yù)充電電壓施加于一個(gè)或多個(gè)所述源極端控制柵極來提升所述源極端溝道區(qū)的所述電壓電位。
38.如權(quán)利要求37所述的存儲(chǔ)系統(tǒng)，其中所述施加預(yù)充電電壓在所述施加所述通過電壓之前開始。
39.如權(quán)利要求36所述的存儲(chǔ)系統(tǒng)，其中所述第二裝置包括用于連接到源極的裝置；和所述用于編程的裝置通過在所述源極施加第一預(yù)充電電壓來提升所述源極端溝道區(qū)的所述電壓電位。
40.如權(quán)利要求39所述的存儲(chǔ)系統(tǒng)，其中所述第二裝置包括一組控制柵極，所述控制柵極包括源極端控制柵極；和所述用于編程的裝置通過附加地將預(yù)充電電壓施加于一個(gè)或多個(gè)所述源極端控制柵極來提升所述源極端溝道區(qū)的所述電壓電位。
全文摘要
以避免編程干擾的方式來編程非易失性半導(dǎo)體存儲(chǔ)系統(tǒng)(或其它類型的存儲(chǔ)系統(tǒng))。在包括使用NAND結(jié)構(gòu)的閃存系統(tǒng)的一個(gè)實(shí)施例中，通過在編程處理期間增加NAND串的源極端的溝道電位來避免編程干擾。一個(gè)示例性實(shí)施包括將電壓(例如Vdd)施加于源極觸點(diǎn)以及導(dǎo)通對(duì)應(yīng)于被禁止的單元的NAND串的源極端選擇晶體管。另一實(shí)施包括在施加編程電壓之前將預(yù)充電電壓施加于對(duì)應(yīng)于被禁止的單元的NAND串的未被選擇的字線。
文檔編號(hào)G11C16/04GK1777960SQ200480011084
公開日2006年5月24日 申請(qǐng)日期2004年2月5日 優(yōu)先權(quán)日2003年3月5日
發(fā)明者杰弗里·W·盧茨, 陳健, 李嚴(yán), 東谷正彰 申請(qǐng)人:桑迪斯克公司