專利名稱：用于具有弱保持的動態(tài)單元的刷新的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體存儲裝置，具體涉及易失性半導(dǎo)體存儲裝置。
相關(guān)技術(shù)描述 亞微米CMOS技術(shù)的發(fā)展已經(jīng)導(dǎo)致了對高速半導(dǎo)體存儲裝置(比如動態(tài)隨機(jī)存取存儲(DRAM)裝置、偽靜態(tài)隨機(jī)存取存儲(PSRAM)裝置等等)需求的增長。在這里，這樣的存儲裝置共同被稱為DRAM裝置。這樣的裝置利用由一個晶體管和一個電容器組成的存儲單元。由于泄漏，存儲單元需要周期刷新以此保護(hù)存儲在存儲單元內(nèi)的數(shù)據(jù)避免隨時間而發(fā)生訛誤或衰減。存儲在存儲單元內(nèi)的數(shù)據(jù)在被存取時(如借助于讀或?qū)懖僮?被自動重新存儲達(dá)到全邏輯電平，但是在未被存取時必須被周期刷新。因此，DRAM裝置通常包括刷新電路以便于存儲單元的刷新。
在無需刷新的情況下存儲單元能夠保持?jǐn)?shù)據(jù)的時間量通常被稱為存儲單元的保持時間。制造過程中的可變因數(shù)可導(dǎo)致DRAM裝置內(nèi)單元的保持時間的廣泛分布。被設(shè)計成可確定單元的保持時間的測試過程常常作為制造過程的一部分而被實施。在這些過程期間，識別保持時間降到最小特定保持時間之下的單元(即“弱保持單元”)。在某些情形中，制造商可提供根據(jù)單元的不同最大保持時間劃分的不同等級的裝置。例如，與更高級的部分相比，正常級部分的單元可能具有更低的保持時間。更高級部分可能是更期望的，因為它要求不太頻繁的刷新操作并且因此可能消耗更少的備用功率。然而，甚至已經(jīng)降至不太精確的正常部分的最小保持時間之下的單元可被認(rèn)為是失效的。
在某些裝置中，冗余可用來替換這種失效的單元。圖1說明了利用冗余電路以此用冗余行104替換含有失效單元的正常行102的冗余方案的一個實例。通過利用具有失效單元的行的行地址、如行102F(圖示為具有行地址XA)對可編程只讀存儲器(PROM)寄存器106編程，可實現(xiàn)替換。借助于正常行解碼器111，不具有失效單元的正常行可被正常存取。然而，當(dāng)正常行XA被存取時(例如，在刷新、讀取、或?qū)懭氩僮髌陂g)，冗余電路檢測與PROM寄存器106的匹配并改為借助于冗余行解碼器112激活相應(yīng)的冗余行104。
然而，這個冗余方案的一個缺點是支持冗余所必需的電路(如，冗余行本身、PROM寄存器、冗余行解碼器、以及比較電路)占據(jù)了大量的芯片面積，其隨冗余行的數(shù)量而增加。結(jié)果，通常只設(shè)置有限數(shù)量的冗余行。便攜式裝置(如手機(jī)、個人數(shù)字助理等等)的出現(xiàn)引發(fā)了對具有更長保持時間、消耗更少備用功率以便增加電池壽命的存儲器的需求。結(jié)果，弱保持單元數(shù)量的增加可超出冗余限度。
因此，在本領(lǐng)域，存在有對利用具有弱保持時間的存儲單元的改進(jìn)方法和電路配置的需求。

發(fā)明內(nèi)容
本發(fā)明的實施例通常提供了利用具有弱保持時間的存儲單元的改進(jìn)方法和電路配置。
一個實施例提供了一種利用半導(dǎo)體存儲裝置內(nèi)具有弱保持時間的存儲單元的方法。該方法通常包括以第一頻率刷新第一組的一行或多行存儲單元，以及以比第一頻率更大的第二頻率刷新第二組的一行或多行存儲單元。對于某些實施例，第一組的一行或多行可能已經(jīng)作為包含了保持時間低于第一最小值的一個或多個單元而被識別。
另一個實施例提供了一種制造半導(dǎo)體存儲裝置的方法。該方法通常包括測試該裝置的若干行存儲單元以此識別第一組具有保持時間在第一最小保持時間之下的一個或多個存儲單元的一行或多行、將第一組的行的指示存儲在該裝置上、以及在該裝置上設(shè)置刷新電路，所述刷新電路被配置成可以比只具有保持時間為第一最小保持時間或更高的存儲單元的其他行更頻繁地刷新第一組的行。
另一個實施例提供了一種半導(dǎo)體存儲裝置，該半導(dǎo)體存儲裝置通常包括多行存儲單元、多個非易失性存儲元件以及刷新電路，多個非易失性存儲元件用來指示第一組具有保持時間低于第一最小保持的一個或多個存儲單元的一行或多行。刷新電路通常被配置成可以比只具有保持時間為第一最小時間或更高的存儲單元的其他行更頻繁地對第一組的行實施刷新操作。
另一個實施例提供了一種半導(dǎo)體存儲裝置，該半導(dǎo)體存儲裝置通常包括N行存儲單元(其中N為整數(shù))、多個非易失性存儲元件、刷新地址總線、刷新地址計數(shù)器以及刷新電路，其中多個非易失性存儲元件用來指示第一組具有保持時間低于第一最小保持的一個或多個存儲單元的N行中的一行或多行，刷新地址計數(shù)器用來生成行地址。刷新電路通常被配置成i)可生成規(guī)則刷新信號以此順序地刷新N行同時在刷新地址總線上驅(qū)動由刷新地址計數(shù)器生成的行地址，以及ii)可在連續(xù)的規(guī)則刷新信號之間生成快速刷新信號以此又刷新第一組的行，同時在刷新地址總線上驅(qū)動第一組的行的行地址。


通過考慮下面詳細(xì)的描述連同附圖可以很容易地理解本發(fā)明的教導(dǎo)，其中 圖1說明了用冗余行替換具有失效存儲單元的行的示范的 然而，值得注意的是，附圖只說明本發(fā)明的示范實施例并且因此不認(rèn)為是對其范圍的限制，因為本發(fā)明承認(rèn)其他等效實施例。
具體實施例方式本發(fā)明實施例通常提供了利用具有弱保持時間的存儲單元的方法和電路配置。對于某些實施例，與“正常保持”單元相比，作為具有弱保持單元被識別的行可能被更頻繁地刷新。作為例子，如果正常刷新周期是TREF，則弱保持單元在每TREF/2或TREF/4時(可能取決于實際測量的保持時間)可被刷新。結(jié)果，弱保持單元在這個增加的刷新頻率下可以正常工作，而不用被冗余所替換。雖然某些單元可能仍然失效(比如，與保持時間無關(guān))，但是通過減少替換具有弱保持單元的行通常所需要的冗余電路的數(shù)量，本發(fā)明的實施例可減少芯片面積開銷(overhead)。
這里所描述的用于刷新弱保持單元的技術(shù)和電路可用來有益于利用需要刷新的動態(tài)存儲單元的任何類型的裝置(如，處理器、數(shù)字信號處理器、或具有嵌入式DRAM的其他類型的裝置)。然而，為了便于理解，下列描述將把存儲裝置(如動態(tài)隨機(jī)存取存儲(DRAM)裝置或偽靜態(tài)RAM(PSRAM)裝置)當(dāng)作其中該技術(shù)和電路可被利用的裝置的特定(但不限于)實例。
示范的存儲裝置 圖2說明了依照本發(fā)明實施例的、可用來測試和配置利用了刷新電路210的存儲裝置200的示范系統(tǒng)，刷新電路210能夠刷新具有弱保持單元102F的行。正如所說明的，刷新電路210生成刷新地址和刷新請求信號(REF_REQUEST)到行解碼器111，以便刷新存儲裝置200的存儲單元102的行。如所說明的，通過由刷新定時器電路212生成的規(guī)則刷新請求信號(REF_REQ_R)或者通過快速刷新請求信號(REF_REQ_F)可生成REF_REQUEST。
基于在刷新定時器電路212中所利用的周期振蕩器，規(guī)則刷新請求信號REF_REQ_R可作為常規(guī)的刷新請求信號被生成(正如下面將參考圖5所描述的)。可選擇振蕩器的周期以此確保所有行102在特定的保持時間(如，tREF＜tRET)內(nèi)被刷新。在規(guī)則刷新循環(huán)期間(如，當(dāng)REF_REQUEST由REF_REQ_R生成時)，由刷新地址計數(shù)器(RAC)214生成的行地址計數(shù)在刷新總線211上被驅(qū)動。RAC214通常在每個規(guī)則刷新循環(huán)會增加行地址計數(shù)并且在最后行RMAX處翻轉(zhuǎn)到零。
快速刷新請求信號REF_REQ_F可由快速刷新電路216生成，以便生成比正常刷新循環(huán)(tREF)更頻繁的、對具有弱保持單元的行的刷新請求。具有弱保持單元的行的地址可存儲在可編程只讀存儲器(PROM)寄存器217(其可包含任何適當(dāng)類型的非易失性存儲元件，如熔絲)中。因此，在快速刷新循環(huán)期間(如，當(dāng)REF_REQUEST由REF_REQ_F生成時)，存儲在PROM寄存器217的其中之一中的地址在刷新總線211上被驅(qū)動。一個或多個通閘(passgate)218可控制是由RAC214生成的行地址還是存儲在PROM寄存器212內(nèi)的行地址在刷新地址總線211上被驅(qū)動。
圖3說明了可實施以此識別具有弱保持單元的行的示范操作300的流程圖。在制造測試期間，通過比如圖2所說明的測試裝置220可實施操作300。測試裝置220可以是比如包含任何適當(dāng)設(shè)備的測試站，以此單獨或并行測試一個或多個存儲裝置220。一個或多個存儲裝置220可以是完全封裝的集成電路(IC)裝置或者可以是仍然在晶片上。
無論如何，在步驟302處，實施測試以此識別具有弱保持單元的行。例如，測試裝置220可將已知數(shù)據(jù)寫到所述的行并且改變刷新命令之間的周期同時讀回數(shù)據(jù)。正如下面將要描述的，基于所測量的保持單元，可將存儲單元置于不同的類別(category)，其可用來確定它們被刷新的周期。在步驟304處，進(jìn)入針對每行的將要實施的操作循環(huán)。在步驟306處，進(jìn)行關(guān)于當(dāng)前行是否包含具有弱保持時間的一個或多個單元的確定。如果是這樣的話，在步驟308處，利用行地址對PROM寄存器217編程，使能對該行的快速刷新操作。例如，測試裝置220可包括編程算法222，其適合于借助編程接口232(如包含用于電可編程熔絲或激光切割接口的地址和命令線)對PROM寄存器217編程。
具有快速刷新循環(huán)的示范刷新方案 各種刷新方案可利用來增加對具有弱保持單元的行的刷新頻率。例如，圖4說明了按照一個示范刷新方案的刷新請求的時序圖400，其中具有弱保持單元的行在周期的快速刷新循環(huán)期間又被刷新。實線箭頭442代表針對由刷新地址計數(shù)器214生成的每個行地址的正常刷新請求，而虛線箭頭444代表快速刷新循環(huán)的開始。正如下面將要詳細(xì)描述的，在快速刷新循環(huán)期間，具有弱保持單元的行(例如，由PROG寄存器217識別的)可在正常刷新操作之間被刷新。
正如表450所說明的，基于單元的保持時間以及所使用的相應(yīng)的刷新周期可對單元進(jìn)行分類。正如所說明的，保持時間高于特定正常最小值的正常單元以正常刷新周期tREF被刷新。保持時間小于正常最小值但高于第二低最小保持時間(如正常的一半)的單元可具有0.5*tREF的刷新周期(或兩倍于正常刷新頻率，在這里被稱為2F刷新方案)。對于某些實施例，保持時間小于第二低最小保持時間但高于第三低最小保持時間(如，正常的四分之一)的單元可具有0.25*tREF的刷新周期(或四倍于正常刷新頻率，在這里被稱為4F刷新方案)。因此，應(yīng)當(dāng)理解，這里所描述的技術(shù)可利用來基于單元保持時間以不同的速率刷新不同的行。當(dāng)然，如上所述，對于某些實施例，可由冗余替換保持時間低于第三最小值的單元(以及另外被發(fā)現(xiàn)有缺陷的存儲單元)。
圖5說明了在周期的快速刷新循環(huán)期間可利用來刷新弱保持單元的示范刷新電路500。在一個實施例中，刷新電路500可被用作圖2的刷新電路210?？蓞⒖紙D6相應(yīng)的時序圖600來描述刷新電路500的操作，圖6說明了刷新請求信號以及相應(yīng)的在刷新地址總線211上被驅(qū)動的地址。在時序圖600中，規(guī)則刷新請求信號602(如，由REF_REQ_R引起的刷新請求信號)用實線表示，而快速刷新請求信號604(如，由REF_REQ_F引起的刷新請求信號)用虛線表示。雖然圖5和6說明了兩個相同的快速刷新循環(huán)，但是在由RAC214(在下文中稱為刷新計數(shù)器)生成的刷新地址等于RMAX/2和RMAX時開始，應(yīng)當(dāng)理解，刷新循環(huán)次數(shù)(在周期tREF期間)以及它們什么時候被啟動是可改變的。
如圖5所說明的，在振蕩器電路215的周期性輸出信號OSC_CYC的上升沿上，通過脈沖發(fā)生器217可生成周期性規(guī)則刷新請求信號(REF_REQ_R)，此刻刷新計數(shù)器在刷新地址總線211上被驅(qū)動。借助于脈沖發(fā)生器518，REF_REQ_R的下降沿還可向RAC214發(fā)信號以此使刷新計數(shù)器遞增。比較器電路520可檢查當(dāng)前的刷新計數(shù)器以確定什么時候進(jìn)入快速刷新循環(huán)。正如所說明的，如果在每個刷新周期(tREF)分兩次進(jìn)入快速刷新循環(huán)，則每次刷新計數(shù)器等于RMAX或RMAX/2時比較器電路520可生成脈沖，促使鎖存器522斷言信號(REFRESH_FAST)表示快速刷新循環(huán)的發(fā)生。
正如圖6所說明的，在斷言REFRESH_FAST信號時，在規(guī)則刷新信號602之間生成快速刷新信號604，此刻存儲在PROM寄存器217其中之一中的地址(PR0、PR1、…)在刷新地址總線211上被驅(qū)動。正如圖5所說明的，借助于AND門(與門)524和脈沖發(fā)生器526，REFRESH_FAST可促使快速刷新信號604在OSC_CYC的下降沿上生成。如此，在沒有延長整個刷新周期tREF的情況下，具有弱保持單元的行可被更頻繁地刷新。
為了在驅(qū)動來自PROM寄存器217的地址和在刷新地址總線211上驅(qū)動刷新地址計數(shù)器214之間交替進(jìn)行，刷新電路211可分別包括通閘電路218F和218R。正如所說明的，脈沖發(fā)生器528可在每個快速刷新請求信號(REF_REQ_F)的下降沿上使鎖存器530置位，其可使能通閘電路218R，從而在每個快速刷新請求之后在刷新地址總線211上驅(qū)動刷新計數(shù)器。同樣地，脈沖發(fā)生器518可在每個規(guī)則刷新請求信號(REF_REQ_R)602的下降沿上使鎖存器530復(fù)位以使鎖存器530置位，其可使能通閘電路218F，從而在每個規(guī)則刷新請求之后在刷新地址總線211上驅(qū)動存儲在PROM寄存器217中的地址。
刷新電路500可包括移位寄存器540，其被配置成可控制每個PROM寄存器217的通閘電路218F以此向刷新地址總線211提供相應(yīng)的存儲地址。移位寄存器540可生成信號LAST_PGRM，其表示來自最后PROM寄存器(表示為PRLAST)的地址，該寄存器包含了具有弱保持單元的行的地址。正如所說明的，LAST_PGRM信號可使鎖存器522復(fù)位，解除斷言REFRESH_FAST信號，發(fā)信號通知到了快速刷新循環(huán)的末端。這在圖6中被反映出來，在行PRLAST的快速刷新請求之后REFRESH_FAST信號被解除斷言。
圖7說明了移位寄存器540的示范電路配置。正如所說明的，移位寄存器540可具有用于每個PROM寄存器217的一個級550(如級5550-550MAX)。圖8說明了在移位寄存器540中所利用的信號的相應(yīng)時序圖800。在快速刷新循環(huán)期間，每個級可順序地斷言信號PR_in以此使能通閘電路218F，從而在刷新地址總線211上驅(qū)動來自其相對應(yīng)的PROM寄存器217的地址。
正如所說明的，REFRESH_FAST的上升沿可使第一級5500的鎖存器5520置位(借助于脈沖發(fā)生器5540)，首先斷言信號PR_in
?？焖偎⑿抡埱笮盘柕南陆笛厥规i存器5520復(fù)位，又使下一級的鎖存器5521置位。正如圖8所說明的，只有一個級的PR_in信號可在任何時候被斷言，從而確保了只有一個PROM寄存器的相應(yīng)通閘電路218F將被使能。這個過程被重復(fù)直至到達(dá)與利用行地址被編程的最后PROM寄存器相對應(yīng)的級550為止，此后LAST_PGRM脈沖被生成(使圖5的鎖存器522復(fù)位)，發(fā)信號通知到了快速刷新循環(huán)的末端。通過接收來自每個級550的信號END_PGM的OR門(或門)可生成LAST_PGRM。正如所說明的，如果某一級的主熔絲556是未經(jīng)觸動的(表示相對應(yīng)的PROM寄存器還未被編程)，則該級只能生成END_PGM信號。換句話說，在訪問過已經(jīng)被編程的最后PROM寄存器217的級550后，將只能斷言END_PGM。
利用調(diào)和地址的示范刷新方案 對于某些實施例，與其在快速刷新循環(huán)期間刷新具有弱保持單元的所有行，不如使具有弱保持單元的行可與具有調(diào)和地址的行一起被刷新。正如這里所使用的，術(shù)語調(diào)和地址指在給定地址之后周期性出現(xiàn)的行地址。例如，任意行地址i的調(diào)和行地址可包括行地址i+RMAX/4、i+RMAX/2和i+3RMAX/4(當(dāng)然，模數(shù)為RMAX)。因此，如果RMAX是由若干位數(shù)表示的整數(shù)，則調(diào)和地址可僅僅相差一個或多個最有效位。
圖9說明了一個示范刷新方案的圖表940，其中具有弱保持單元的行i與具有調(diào)和地址的行一起又被刷新。規(guī)則刷新請求由實線箭頭942表示而與調(diào)和地址一起發(fā)生的附加刷新請求由虛線箭頭944表示。正如在圖表940和表950所說明的，對于2F刷新方案，行i可與行i+RMAX/2一起又被刷新，而對于4F刷新方案，行i可與行i+RMAX/4、i+RMAX/2和i+3RMAX/4一起又被刷新。
為了在多行中同時實施刷新操作，行映射進(jìn)陣列應(yīng)當(dāng)被設(shè)計成可確保在同一或相鄰陣列中的兩行或多行不被調(diào)和刷新(在共享位線讀出放大器的情況下)。圖10說明了適合于調(diào)和地址刷新的示范的行到陣列映射。正如所說明的，假定11-位行地址XA[10:0]，通過分配高次地址XA[10:8]以選擇陣列，行i(1021)可具有位于每隔一個陣列1010上的調(diào)和行102H(如，i+RMAX/4、i+RMAX/2和i+3RMAX/4)。
圖11說明了示范刷新電路1100，其可被用來刷新弱保持單元的行連同具有調(diào)和地址的行。參考圖12相應(yīng)的時序圖1200可以更好地描述刷新電路1100的操作，圖12說明了針對2F刷新方案的刷新請求信號以及在刷新地址總線211上被驅(qū)動的相應(yīng)地址。
如上所述，通過刷新定時器214可生成周期性規(guī)則刷新請求信號(REF_REQ_R)，此刻刷新地址計數(shù)器在在刷新地址總線211上被驅(qū)動。正如所說明的，REF_REQ_R的下降沿還可引發(fā)脈沖發(fā)生器1104使當(dāng)前(行地址)刷新計數(shù)器遞增。
當(dāng)前刷新計數(shù)器可被輸進(jìn)比較電路1110，其被配置成如果當(dāng)前行地址與存儲在PROM寄存器217中的行地址的調(diào)和地址相匹配的話可斷言匹配信號。正如所說明的，借助于復(fù)用器(MUX)電路1112，匹配信號的上升沿可引發(fā)脈沖發(fā)生器1106使鎖存器1130置位，斷言信號PROM_in以此在刷新地址總線211上驅(qū)動來自PROM寄存器217的行地址。正如所說明的，借助于AND門524和脈沖發(fā)生器526，匹配信號的斷言還可使能快速刷新信號在OSC_CYC的下降沿生成(以與圖5的REFRESH_FAST信號相同的方式)。
因此，正如圖12所說明的，在刷新調(diào)和地址(圖示為i+RMAX/2)之前，由PROM寄存器217中的地址表示的行(圖示為i)被刷新?？焖偎⑿滦盘柕南陆笛乜梢l(fā)脈沖發(fā)生器1128使鎖存器1130復(fù)位，在下面的規(guī)則刷新循環(huán)的準(zhǔn)備中發(fā)信號通知MUX電路112以此在刷新地址總線211上驅(qū)動當(dāng)前(調(diào)和)行地址。
圖13A和13B分別說明了針對2F和4F刷新方案的比較電路1110A和1110B的示范電路配置。正如圖13A所說明的，對于2F刷新方案，行地址i與調(diào)和地址i+RMAX/2可能只相差最有效位。因此，比較電路1110A可包括電路1302A，用來在轉(zhuǎn)化最有效位(在所說明的實例中為位10)之后將刷新計數(shù)器與PROM寄存器217中的地址相比較，以此生成匹配信號。當(dāng)PROM_in信號被斷言時，借助于MUX130410，通過簡單地轉(zhuǎn)化(借助于逆變器1306)刷新計數(shù)器的最有效位，來自PROM寄存器217的行地址在刷新地址總線211上可被驅(qū)動。
正如圖13B所說明的，對于4F刷新方案，行地址i與調(diào)和地址(i+RMAX/4、i+RMAX/2和i+3RMAX/4)可能只相差兩個最有效位。因此，比較電路1110B可包括電路1302B，用來將刷新計數(shù)器中更低的位(圖示為位8:0)與PROM寄存器217中的地址相比較。如果更低的位匹配的話，只要更高位(圖示為位10:9)還未匹配，比較電路1110B斷言MATCH信號。換句話說，更高位上的匹配將表示行i(而不是具有調(diào)和地址的行)的規(guī)則刷新循環(huán)。如果匹配信號被斷言，則通閘218M被打開。因此，借助于MUX電路130410并且當(dāng)PROM_in信號被斷言時，來自PROM寄存器217的行地址可在刷新地址總線211上被驅(qū)動。
當(dāng)然，可修改圖13A-13B的電路(或者可利用圖中未示出的各種不同電路)以此適應(yīng)可能出現(xiàn)的各種情形。例如，在4F刷新方案中，可能具有調(diào)和地址的兩行或多行包含弱保持單元(如，行i和行i+RMAX/4)。在這樣的情形下，為了在每個調(diào)和地址的規(guī)則刷新循環(huán)期間刷新每一個(如在行i+RMAX/2的規(guī)則刷新循環(huán)期間兩者均被刷新)，可能需要更復(fù)雜的電路。作為替代，其中一行可由冗余替換，以減輕爭用。
結(jié)論 與只包含具有更強(qiáng)保持時間的單元的行相比，包含具有弱保持時間的單元的行可被更頻繁地刷新。因此，這種頻繁刷新可減少所需要的冗余電路的數(shù)目，從而保存了芯片的不動產(chǎn)，并且潛在地減少了裝置的總成本。
雖然前述內(nèi)容的目的在于本發(fā)明實施例，在沒有背離其基本范圍的情況下，可設(shè)計本發(fā)明其他的和另外的實施例，并且其范圍由隨后的權(quán)利要求來確定。
權(quán)利要求
1.一種利用半導(dǎo)體存儲裝置中具有弱保持時間的存儲單元的方法，包含以第一頻率刷新第一組的一行或多行存儲單元；以大于所述第一頻率的第二頻率刷新第二組的一行或多行存儲單元。
2.如權(quán)利要求1所述的方法，還包含識別所述第一組作為具有保持時間低于第一最小值的一個或多個單元的一行或多行。
3.如權(quán)利要求1所述的方法，其中所述第二頻率至少是所述第一頻率的兩倍。
4.如權(quán)利要求1所述的方法，其中所述第二頻率至少是所述第一頻率的四倍。
5.如權(quán)利要求1所述的方法，還包含以第三頻率刷新第三組的若干行的一個或多個存儲單元。
6.如權(quán)利要求1所述的方法，其中以所述第一頻率刷新所述第一組的一行或多行存儲單元包含生成一組規(guī)則刷新請求信號，其中利用每個規(guī)則刷新請求信號刷新所述第一或第二組的行的至少其中一行；以及以大于所述第一頻率的第二頻率刷新所述第二組的一行或多行存儲單元包含生成一組增補刷新請求信號，其中利用每個規(guī)則刷新請求信號刷新所述第二組的行的至少其中一行。
7.一種制造半導(dǎo)體存儲裝置的方法，包含測試所述裝置的若干行存儲單元以此識別第一組具有保持時間低于第一最小保持時間的一個或多個存儲單元的一行或多行；在所述裝置上存儲所述第一組的行的指示；以及在所述裝置上設(shè)置刷新電路，其被配置成可以比只具有保持時間為第一最小保持時間或更高的存儲單元的其他行更頻繁地刷新所述第一組的行。
8.如權(quán)利要求7所述的方法，其中在所述裝置上存儲所述第一組的行的指示包含以所述第一組的行的行地址對一個或多個非易失性存儲元件編程。
9.如權(quán)利要求8所述的方法，其中一個或多個非易失性存儲元件包含改變一個或多個熔絲。
10.如權(quán)利要求7所述的方法，還包含測試所述裝置的若干行存儲單元，以此識別第二組具有保持時間低于第二最小保持時間的一個或多個存儲單元的一行或多行，所述第二最小保持時間低于所述第一保持時間。
11.如權(quán)利要求10所述的方法，其中所述刷新電路被配置成可以比所述第一組的行更頻繁地刷新所述第二組的行。
12.如權(quán)利要求10所述的方法，還包含提供冗余電路以此用一個或多個冗余行替換所述第二組的行。
13.一種半導(dǎo)體存儲裝置，包含多行存儲單元；多個非易失性存儲元件，用來指示第一組具有保持時間低于第一最小保持的一個或多個存儲單元的一行或多行；以及刷新電路，被配置成可以比只具有保持時間為第一最小時間或更高的存儲單元的其他行更頻繁地實施對所述第一組的行的刷新操作。
14.如權(quán)利要求13所述的裝置，其中所述多個非易失性存儲元件還將指示第二組具有保持時間低于第二最小保持時間的一個或多個存儲單元的一行或多行，所述第二最小保持時間低于所述第一最小保持；以及所述刷新電路還被配置成可以比所述第一組的行更頻繁地實施對所述第二組的行的刷新操作。
15.如權(quán)利要求14所述的裝置，其中所述刷新電路被配置成可生成周期性規(guī)則刷新信號以此在刷新周期內(nèi)刷新所述多個存儲單元中的每一個；以及在所述周期性規(guī)則刷新信號之間生成快速刷新請求信號以此又刷新所述第一組的行中的每一行。
16.如權(quán)利要求15所述的裝置，其中所述刷新電路被配置成可在所述刷新周期內(nèi)周期發(fā)生的快速刷新循環(huán)期間生成所述快速刷新請求信號。
17.如權(quán)利要求16所述的裝置，其中所述多行包含N行；以及快速刷新循環(huán)在每個N/2周期性規(guī)則刷新信號之后發(fā)生。
18.如權(quán)利要求16所述的裝置，其中所述多行包含N行；以及快速刷新循環(huán)在每個N/4周期性規(guī)則刷新信號之后發(fā)生。
19.如權(quán)利要求15所述的裝置，其中在快速刷新循環(huán)期間，存儲在所述非易失性存儲元件中的地址被提供給刷新地址總線，其與所述快速刷新請求信號是一致的。
20.如權(quán)利要求16所述的裝置，還包含移位寄存器，用來順序地控制向所述刷新地址總線提供存儲在所述非易失性存儲元件中的地址，其中所述移位寄存器被所述快速刷新請求信號計時。
21.如權(quán)利要求20所述的裝置，其中所述移位寄存器生成信號以此一旦檢測到未利用行地址被編程的非易失性存儲元件時就終止所述快速刷新循環(huán)。
22.如權(quán)利要求13所述的裝置，還包含多個存儲單元的冗余行以及電路，以此用一個或多個冗余行替換具有保持時間低于第二最小保持時間的一行或多行，所述第二最小保持時間低于所述第一最小保持時間。
23.一種半導(dǎo)體存儲裝置，包含N行存儲單元，其中N為整數(shù)；多個非易失性存儲元件，用來指示第一組具有保持時間低于第一最小保持的一個或多個存儲單元的N行中的一行或多行；刷新地址總線；刷新地址計數(shù)器，用來生成行地址；以及刷新電路，被配置成i)生成規(guī)則刷新信號以此順序地刷新N行，同時在所述刷新地址總線上驅(qū)動由所述刷新地址計數(shù)器生成的行地址，以及ii)可在連續(xù)的規(guī)則刷新信號之間生成快速刷新信號以此又刷新所述第一組的行，同時在所述刷新地址總線上驅(qū)動所述第一組的行的行地址。
24.如權(quán)利要求23所述的裝置，其中所述刷新電路被配置成可生成快速刷新信號，以此刷新具有行地址i的行連同被生成來刷新具有行地址(i+N/M)的模數(shù)為N的行的規(guī)則刷新信號，其中N/M是整數(shù)。
25.如權(quán)利要求23所述的裝置，其中所述刷新電路被配置成可生成快速刷新信號以此刷新具有行地址i的行連同被生成來刷新具有行地址(i+N/2)的模數(shù)為N的行的規(guī)則刷新信號。
26.如權(quán)利要求25所述的裝置，其中所述刷新電路被配置成可在連續(xù)的規(guī)則刷新信號之間生成快速刷新信號以此刷新具有行地址i的行，所述連續(xù)的規(guī)則刷新信號包括具有行地址(i+N/2)的模數(shù)為N的所述行的所述規(guī)則刷新信號。
26.如權(quán)利要求23所述的裝置，其中所述刷新電路被配置成可生成快速刷新信號以此刷新具有行地址i的行連同被生成來刷新具有行地址(i+N/4)的模數(shù)為N、行地址(i+N/2)的模數(shù)為N和行地址(i+3*N/4)的模數(shù)為N的行的規(guī)則刷新信號一起。
27.如權(quán)利要求23所述的裝置，其中所述刷新電路被配置成通過轉(zhuǎn)化由所述刷新地址計數(shù)器生成的所述行地址的一個或多個最有效位而在所述刷新地址上驅(qū)動所述第一組的行的行地址。
全文摘要
提供了利用具有弱保持時間的存儲單元的方法和電路配置。對于某些實施例，與“正常保持”單元相比，作為具有弱保持單元而被識別的行可能被更頻繁地刷新。作為例子，如果正常刷新周期是T
文檔編號G11C29/00GK1879173SQ200480032847
公開日2006年12月13日 申請日期2004年10月29日 優(yōu)先權(quán)日2003年11月7日
發(fā)明者J·－H·敖 申請人:英飛凌科技股份公司