專利名稱：使用由柵極引起的接面泄漏電流的快閃存儲器編程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于存儲元件的編程技術(shù)，且更具體而言涉及對非易失性半導(dǎo)體存儲器件的編程。
背景技術(shù)：
非易失性半導(dǎo)體存儲器對于諸多應(yīng)用而言非常流行，這些應(yīng)用包括蜂窩電話、數(shù)碼相機(jī)、個人數(shù)字助理、移動計算器件、非移動計算器件及其他器件。電可擦可編程只讀存儲器(EEPROM)及快閃存儲器就是最流行的非易失性半導(dǎo)體存儲器類型。
EEPROM及快閃存儲器二者均利用存儲元件陣列來每一元件存儲一位或多位數(shù)據(jù)。每一元件通常包括一位于一溝道區(qū)上方并與所述溝道區(qū)絕緣的浮動?xùn)艠O及一半導(dǎo)體襯底。所述浮動?xùn)艠O位于源極區(qū)與漏極區(qū)之間。一控制柵極可設(shè)置于所述浮動?xùn)艠O上方并與所述浮動?xùn)艠O絕緣。每一存儲晶體管的閾電壓均受浮動?xùn)艠O上所保持的電荷量控制。換句話說，浮動?xùn)艠O上的電荷電平會控制在晶體管導(dǎo)通以允許其源極與漏極之間導(dǎo)通之前必須施加至控制柵極的最小電壓值。許多EEPROM及快閃存儲器具有一用于存儲兩個電荷范圍的浮動?xùn)艠O，因此可在兩種狀態(tài)之間編程/擦除所述存儲單元。此種存儲單元存儲一位數(shù)據(jù)。其他EEPROM及快閃存儲單元則存儲多個電荷范圍，因此，可將這些存儲單元編程為存儲多種狀態(tài)。此種存儲單元存儲多位數(shù)據(jù)。
人們已通過若干種不同的物理機(jī)理來實施對浮動?xùn)艠O施加電子或空穴以便編程或擦除存儲元件的過程。某些已大體證實為可行選擇方案的機(jī)理包括穿過薄氧化層的Fowler-Nordheim(F-N)穿隧、溝道熱電子(CHE)注入及源極側(cè)注入(SSI)。Fowler-Nordheim穿隧是一種由場輔助的電子穿隧機(jī)理，其基于電子穿過氧化層并穿隧至浮動?xùn)艠O上的量子力學(xué)穿隧。熱載流子及源極側(cè)注入則是基于由一注入于襯底與浮動?xùn)艠O之間氧化層的能障上的大電場所引起的高能載流子的注入。
Fowler-Nordheim穿隧通常需要硅/SiO2能障兩端的場處于10MV/CM數(shù)量級，以使電子可從硅穿過SiO2穿隧入浮動?xùn)艠O上。
熱載流子注入是使用大的漏極偏壓來形成“熱”電子。在此種大的漏極偏壓下，流入MOS晶體管的溝道中的載流子會受到溝道中大的電場的加熱且其能量分布向更高處偏移。通過在溝道區(qū)中的出現(xiàn)沖擊-離子化，載流子會獲得足以使其克服襯底與浮動?xùn)艠O之間的能障的能量。溝道熱電子注入的一個缺點(diǎn)是其功率消耗偏高。因此，一直使用薄的氧化層在中等電壓下獲得大的注入場。
人們已提出源極側(cè)注入(SSI)作為熱載流子注入的一種更低功率替代方案。在此種方法中，將源極區(qū)與漏極區(qū)之間的溝道分裂成由不同柵極控制的兩個區(qū)域。在溝道的一側(cè)(源極側(cè))上，以一會產(chǎn)生最多熱電子的條件對柵極施以偏壓(例如接近于溝道的閾電壓)。在溝道的另一側(cè)(漏極側(cè))上，將柵極偏置至一等于或高于漏極電壓的電位，以便建立一有利于熱電子向浮動?xùn)艠O注入的垂直場。由此，通過一反相層使漏極電位朝各柵極之間的區(qū)延伸。所述反相層形成于浮動?xùn)艠O下方且在某些情形中形成于源極側(cè)柵極下方。由源極側(cè)柵極下方的區(qū)域在源極區(qū)與反相區(qū)之間形成一有效的晶體管溝道。從所述有效溝道與所述反相區(qū)之間一峰值橫向場中的由源極形成的“熱”電子加速電子。
因此，普遍需要具有一種允許使用低功率及低電流對非易失性存儲器件進(jìn)行編程的機(jī)理。

發(fā)明內(nèi)容
本發(fā)明大體而言涉及一種使用由柵極引起的接面泄漏電流對一存儲元件進(jìn)行編程的方法。所述元件可包括至少一位于一襯底上的第一柵極、一位于所述襯底中的有源區(qū)、及一鄰近所述第一柵極的第二柵極。在該方面中，所述方法可包括如下步驟通過對所述第一柵極施以偏壓而在所述第一柵極下面在所述襯底中形成一反相區(qū)；及形成一鄰近所述第二柵極的臨界電場，所述臨界電場足以在一與所述反相區(qū)的接面處形成電子-空穴對。
另外，所述形成一鄰近所述第二柵極的臨界電場的步驟可包括對所述有源區(qū)施加一第一正偏壓；及對所述第二柵極施加一小于所述第一正偏壓的偏壓。
在又一方面中，所述施加一小于所述第一正偏壓的偏壓的步驟可包括施加一等于或小于零伏特的偏壓；且所述施加一第一正偏壓的步驟可包括施加一大于三伏特的偏壓。
在又一方面中，本發(fā)明可包括一種存儲元件，其在一基本具有一第二雜質(zhì)類型的襯底中包含一具有一第一雜質(zhì)類型的有源區(qū)。所述元件包括一位于所述襯底上的浮動?xùn)艠O、及一鄰近所述襯底上的所述浮動?xùn)艠O定位的選擇柵極。所述元件進(jìn)一步包括一施加至所述有源區(qū)的大于三伏特的第一偏壓、一施加至所述浮動?xùn)艠O的大于所述第一偏壓的第二偏壓、及一施加至所述選擇柵極的小于或等于零的第三偏壓，所述第一及第二偏壓選擇成在所述浮動?xùn)艠O與所述選擇柵極之間的所述襯底中形成泄漏電流。
在另一方面中，所述第一正偏壓可大于3伏特且所述第二偏壓可大于8伏特。
在又一方面中，所述有源區(qū)上的所述偏壓大于所述第一柵極上的所述偏壓，從而在所述第一柵極下面的所述襯底中形成一耗盡區(qū)。
在再一方面中，本發(fā)明包括一種對至少一設(shè)置于一襯底上的存儲元件進(jìn)行編程的方法，所述元件包括至少一浮動?xùn)艠O、一鄰近所述浮動?xùn)艠O沿橫向定位的選擇柵極、及一有源區(qū)。所述方法可包括如下步驟對所述有源區(qū)施加一第一正偏壓；對所述選擇柵極施加一小于或等于零的第二偏壓；及對所述浮動?xùn)艠O施加一大于所述第一偏壓的第三偏壓。
在又一方面中，所述施加一第二偏壓的步驟包括施加一處于一零至負(fù)三伏特范圍內(nèi)的偏壓；所述施加一第一正偏壓的步驟包括施加一大于3伏特的偏壓；且所述施加一第三偏壓的步驟包括施加一等于或大于8伏特的偏壓。
在另一實施例中，本發(fā)明包括一種裝置。所述裝置包括一存儲元件，所述元件包括至少一位于一襯底上的第一柵極、一位于所述襯底中的有源區(qū)、及一鄰近所述第一柵極的第二柵極。還提供一用于通過對所述第一柵極施加偏壓而在所述第一柵極下面的所述襯底中形成一反相區(qū)的構(gòu)件及一用于鄰近所述第二柵極形成一臨界電場的構(gòu)件。
在再一實施例中，本發(fā)明為一種存儲元件。所述元件包括一有源區(qū)，其在一基本具有一第二雜質(zhì)類型的襯底中具有一第一雜質(zhì)類型；一電荷存儲電介質(zhì)；及一選擇柵極，其在所述襯底上鄰近所述浮動?xùn)艠O定位。在所述存儲元件中，對所述有源區(qū)施加一大于零伏特的第一偏壓，對所述浮動?xùn)艠O施加一大于所述第一偏壓的第二偏壓，并對所述選擇柵極施加一小于或等于零的第三偏壓。所述第一及第三偏壓選擇成在所述浮動?xùn)艠O與所述選擇柵極之間的所述襯底中形成泄漏電流。


下文將參照本發(fā)明的特定實施例來說明本發(fā)明。參照本說明書及附圖將易知本發(fā)明的其他目的、特征及優(yōu)點(diǎn)，附圖中圖1繪示一存儲器結(jié)構(gòu)的簡化的剖面圖，其例示一種用于根據(jù)本發(fā)明對一存儲器結(jié)構(gòu)進(jìn)行編程的方法；圖2為一存儲器結(jié)構(gòu)的一第二簡化剖面圖，其例示本發(fā)明的方法；圖3根據(jù)本發(fā)明繪示一通過一器件仿真工具所產(chǎn)生的例如圖1所示器件的剖面圖，其顯示其中鄰近選擇柵極產(chǎn)生電子、空穴的區(qū)域；圖4為一曲線圖，其顯示當(dāng)利用本發(fā)明方法時在一系列選擇柵極電壓下一系列代表例如圖1所示的所仿真器件中漏極電流-漏極電壓關(guān)系的曲線；圖5為一曲線圖，其例示根據(jù)本發(fā)明的方法在施加至有源區(qū)的電壓變化的情況下在存儲元件(例如圖2所示的存儲元件)處的電流/電壓掃描曲線；圖6為一曲線圖，其顯示根據(jù)本發(fā)明方法在既定的一組偏壓條件下改變選擇柵極電壓對編程時間的影響；圖7A及7B例示一可利用本發(fā)明方法的單元陣列的第一實施例；圖8A及8B例示一可利用本發(fā)明方法的單元陣列的第二實施例；圖9A及9B顯示一可利用本發(fā)明方法的單元陣列的第三實施例；
圖10A、10B及10C顯示一可利用本發(fā)明方法的單元陣列的第四實施例。
具體實施例方式
圖1為一例示本發(fā)明原理的理想化非易失性存儲單元的剖面圖。應(yīng)認(rèn)識到，圖1顯示一基本單元的簡化的表示形式，并省略了某些細(xì)節(jié)以便更清晰地呈現(xiàn)本發(fā)明。例如，圖中所示襯底及柵極元件幾乎未顯示在所述單元的實際實施方案中所存在的電介質(zhì)及連接層的任何細(xì)節(jié)。然而，應(yīng)了解，在所述結(jié)構(gòu)的實際實施方案中將包含適當(dāng)?shù)慕殡妼蛹斑B接層。
圖1中顯示一具有例如一第一雜質(zhì)類型(例如p型)本底摻雜濃度的襯底10。應(yīng)了解，襯底10可代表一整體襯底，或者可代表一形成于一整體襯底中的雜質(zhì)井。還應(yīng)了解，盡管下文將參照一形成于一p型襯底或一p井中的器件來大體說明本發(fā)明，然而可將本文所述的雜質(zhì)濃度類型互換，從而使那些被論述為p型的區(qū)域可為n型，反之亦然。
在一實施例中，襯底10或井的雜質(zhì)濃度將是處于1016個原子/cm3至1018個原子/cm3的硼(舉例而言)。一有源區(qū)20設(shè)置于襯底10中并可包含一第二雜質(zhì)類型，例如一摻雜有雜質(zhì)濃度介于約1018至1020個原子/cm3范圍內(nèi)的砷或磷的n型雜質(zhì)區(qū)。在襯底10的表面上設(shè)置有一浮動?xùn)艠OFG。浮動?xùn)艠OFG通過一浮動?xùn)艠O氧化層25與襯底10隔開。還設(shè)置有一通過一選擇柵極氧化層30與襯底10相隔開的選擇柵極SG。
雖然上述結(jié)構(gòu)中的柵極較佳是由所沉積的多晶硅材料制成，但也可使用其他合適的導(dǎo)電材料取代上文所述的一個或一個以上多晶硅層。
圖1中還顯示為對圖1所示的存儲器結(jié)構(gòu)進(jìn)行編程所需的大體偏壓條件。所述偏壓條件包括對有源區(qū)20施加一大于零的電壓、對選擇柵極SG施加一小于或等于零的電壓、及對浮動?xùn)艠OFG施加一大于施加至所述有源區(qū)的電壓。所述這些電壓均以施加至襯底的零伏特為基準(zhǔn)。在這些偏壓條件下，在浮動?xùn)艠OFG下面形成一反相區(qū)40。反相區(qū)40與有源區(qū)20處于相同的電位，因而形成一延伸至襯底中一鄰近所述選擇柵極SG的區(qū)的“虛擬”接面。一般而言，n型區(qū)20相對于p型區(qū)承受正偏壓，以使p-n接面承受反偏壓。因而所述選擇柵極區(qū)處于一低電壓或者甚至負(fù)的電壓，以便增大反偏壓電場。當(dāng)從選擇柵極至反相區(qū)的電場足夠大時，在該虛擬接面處將產(chǎn)生由柵極所引起的接面泄漏電流。此種偏壓條件會產(chǎn)生一朝向有源區(qū)20的方向的電子流(在附圖中由“e-”表示)。一般而言，電子將被吸引至有源區(qū)20；然而，如果對浮動?xùn)艠OFG施加一大于零的電壓，則反相區(qū)40中將有一定百分比的電子被吸引至浮動?xùn)艠OFG上。
圖1所示的偏壓條件會大體增強(qiáng)被稱為由柵極引起的接面泄漏電流的眾所周知的狀態(tài)。當(dāng)來自一鄰近柵極的高電場可造成反偏壓接面在柵極附近的一點(diǎn)處泄漏時，即會出現(xiàn)此種狀態(tài)。該方法區(qū)別于SSI之處在于，電子的產(chǎn)生并非通過對源極側(cè)有源區(qū)與漏極側(cè)有源區(qū)之間源極載流子的高橫向場加速來實現(xiàn)，而是通過選擇柵極SG在一會在襯底與反相區(qū)之間形成臨界場的偏壓條件下工作從而引起泄漏來實現(xiàn)。本發(fā)明中電子的產(chǎn)生是通過由臨界電場所形成的電子-空穴對的產(chǎn)生來實現(xiàn)。利用了圖1所示結(jié)構(gòu)來產(chǎn)生仿真測量值，從而提供了圖3-4的曲線圖中所例示的數(shù)據(jù)。
圖2例示一使用一控制柵極CG的存儲器結(jié)構(gòu)之一實施例的剖面圖，所述控制柵極CG通過一控制柵極氧化層35與浮動?xùn)艠OFG相隔離。圖2還顯示一使用共用選擇柵極SG、第二浮動?xùn)艠OFG′、第二控制柵極CG′及有源區(qū)20′的第二存儲器結(jié)構(gòu)。圖中將實例性偏壓條件顯示成大體施加至源極區(qū)20、控制柵極CG及選擇柵極SG中的每一者?？蓪D2中所示的這兩個存儲元件中的每一個分別進(jìn)行編程。為在圖2所示的實例性條件下對浮動?xùn)艠OFG的元件進(jìn)行編程，對有源區(qū)20施加一3v-7.5v的偏壓、對控制柵極CG施加一8-15v的偏壓、并對選擇柵極SG施加一-3至0v范圍內(nèi)的偏壓。
圖3為通過一由Synopsis公司所制造的Taurus-Medici器件仿真工具所進(jìn)行的仿真，其例示一類似于圖1所示的器件的剖面圖的一部分。在該仿真中，將漏極電位設(shè)定為7.5v，將浮動?xùn)艠O電位設(shè)定為6v并將選擇柵極設(shè)定為-3v。這些條件例示兩個其中正在產(chǎn)生電子-空穴的區(qū)100、102。在該圖中，在區(qū)100中，區(qū)42、44及46例示在每一區(qū)中所產(chǎn)生的電子-空穴對數(shù)量以對數(shù)方式增加的區(qū)域。區(qū)102具有與區(qū)42具有相似的空穴產(chǎn)生速率。如在該仿真中所示，多數(shù)載流子形成于其中在反相層與選擇柵極之間存在高的電場的區(qū)中。在圖3中未顯示所示反相層。因而，與SSI不同，電子-空穴對是在FG與SG之間的區(qū)中產(chǎn)生，由此提供編程電流源，而非來自一源極側(cè)有源區(qū)。
圖4顯示在一系列選擇柵極電壓(Vsg)及一固定的浮動?xùn)艠O電壓條件下漏極電流(Idrain)-漏極電壓(Vdrain)的關(guān)系曲線。曲線60對應(yīng)于Vsg等于3v，曲線62對應(yīng)于Vsg等于0v，而曲線64對應(yīng)于Vsg等于-3v。如在圖中所示，當(dāng)選擇柵極偏壓變得更加趨向于負(fù)值時，漏極電流明顯增大。因而，控制選擇柵極的偏壓即可提高此種編程技術(shù)的速度。
圖5是當(dāng)對例如圖2所示的單元施加一11v的控制柵極電壓及一0v的選擇柵極電壓Vsg時漏極電流-漏極電壓的I-V掃描曲線。如在圖中所示，漏極電流甚至在低的漏極電壓電平情況下也會出現(xiàn)且在這些偏壓條件下達(dá)到約為5.3v的峰值。該I-V曲線達(dá)到峰值是因為浮動?xùn)艠O已通過電子進(jìn)行了編程。
圖6例示在漏極偏壓為6.5v、控制柵極偏壓為11v且選擇柵極電壓為(-)2v(線68)及0v(線79)時的兩條編程時間曲線。如在圖中所示，選擇柵極處的電壓越趨向于負(fù)值，單元閾電壓的升高就越快。
使用對浮動?xùn)艠O(通過控制柵極)、選擇柵極及漏極的偏壓控制參數(shù)，可優(yōu)化本發(fā)明的編程方法。
為優(yōu)化本發(fā)明的方法，也可改變其他因素。例如，襯底10及有源區(qū)20的摻雜濃度會影響所述結(jié)構(gòu)中偏流的產(chǎn)生。在這一方面，對于n型區(qū)而言，區(qū)20的摻雜濃度可以是1017-1020個原子/cm3的n型雜質(zhì)(例如砷或磷)。襯底10的摻雜濃度是在浮動?xùn)艠OFG及選擇柵極SG下面所植入的一個區(qū)，并可以是處于約1016-1018個原子/cm3的雜質(zhì)(例如硼)。p型區(qū)摻雜濃度的升高將會促進(jìn)電子-空穴對的產(chǎn)生，并因而增大由柵極在區(qū)100中所引起的電流。另一因素包括選擇柵極氧化層30及浮動?xùn)艠O氧化層25的厚度的變化。浮動?xùn)艠O氧化層25的氧化層厚度通常受既定單元的數(shù)據(jù)保持特性的控制。在一實施例中，浮動?xùn)艠O氧化層25的氧化層厚度將介于約80至90埃范圍內(nèi)，但也可更厚或更薄，此視應(yīng)用而定。選擇柵極氧化層30的厚度可不同于浮動?xùn)艠O氧化層，其可介于約20埃至200埃范圍內(nèi)。選擇柵極處的氧化層變薄將會增強(qiáng)襯底中的電場強(qiáng)度，從而同樣促進(jìn)電子-空穴對的產(chǎn)生。可施加下列范圍的電壓條件對于選擇柵極SG而言，電壓可介于0v至(-)3v范圍內(nèi)；對于控制柵極CG而言，電壓可介于7v至15v范圍內(nèi)；對于有源區(qū)20而言，電壓可介于3v-7.5v范圍內(nèi)。
盡管應(yīng)認(rèn)識到，可在任意數(shù)量的陣列結(jié)構(gòu)類型中利用本發(fā)明的編程技術(shù)，然而在圖7A至9B中是顯示三個實例性單元結(jié)構(gòu)。
圖7A為圖7B的剖面圖。圖7B為一利用本發(fā)明編程技術(shù)的第一實例性單元陣列的平面圖。圖中顯示，一單元結(jié)構(gòu)包括若干個形成于一襯底或p井區(qū)140上的晶體管(也稱作單元、存儲單元或存儲元件)。每一存儲元件均包括一由控制柵極(100CG、102CG、106CG及108CG)及浮動?xùn)艠O(100FG、102FG、106FG及108FG)組成的堆疊柵極結(jié)構(gòu)。這些浮動?xùn)艠O形成于浮動?xùn)艠O氧化膜125a-125d頂部的p井表面上。N型擴(kuò)散層120及130是在相鄰單元之間共享。這些n型擴(kuò)散層包括每一單元的源極區(qū)或漏極區(qū)。應(yīng)注意，盡管圖7A僅顯示三個存儲單元，然而使用三個單元僅旨在作為一實例。每一單元還包括一選擇柵極(104SG，110SG)。因此，例如，存儲單元102包含控制柵極102CG、浮動?xùn)艠O102FG、有源區(qū)120及選擇柵極104SG。存儲單元104包括選擇柵極104SG、控制柵極106CG、浮動?xùn)艠O106FG及有源區(qū)130。存儲單元106包含有源區(qū)130、控制柵極108CG、浮動?xùn)艠O108FG、及選擇柵極110SG。存儲單元102、104及106的選擇柵極104SG及110SG可形成于字線150內(nèi)。
在工作中，通過一選擇柵極104SG、有源區(qū)120及控制柵極102CG來控制對單元102的編程。同樣，通過選擇柵極104SG、控制柵極106CG及有源區(qū)130來實現(xiàn)對單元104的編程控制。
圖8A及8B顯示一用于使用本發(fā)明的單元的NAND串替代方案。如圖中所示，一組NAND門可包括若干個浮動?xùn)艠O、選擇柵極及控制柵極。一單元結(jié)構(gòu)包括若干個形成于襯底或p井區(qū)140上的晶體管(亦稱作單元、存儲單元或存儲元件)。每一存儲元件均包含一由一控制柵極(202CG、206CG、210CG、214CG及222CG)及一浮動?xùn)艠O(202FG、206FG、210FG、214FG及222FG)組成的堆疊柵極結(jié)構(gòu)。這些浮動?xùn)艠O形成于浮動?xùn)艠O氧化膜頂部的p井表面上。選擇柵極204SG、208SG、212SG及220SG形成于選擇柵極氧化膜230a-230d上。N型擴(kuò)散層128及126是由各單元共享。應(yīng)注意，結(jié)構(gòu)圖8A僅顯示三個存儲單元，然而使用三個單元僅旨在作為一實例。盡管現(xiàn)有技術(shù)的NAND結(jié)構(gòu)使用擴(kuò)散區(qū)在各個存儲元件之間提供導(dǎo)電性，然而此種結(jié)構(gòu)卻使用施加至選擇柵極的偏壓來形成一反相區(qū)而不必使用此種擴(kuò)散區(qū)。
為對既定單元(例如單元202)進(jìn)行編程，可按照本文的教示內(nèi)容對控制柵極202CG、浮動?xùn)艠O202FG、選擇柵極204SG及有源區(qū)128施加偏壓。為對例如單元206進(jìn)行編程，可按照本文的教示內(nèi)容對控制柵極206CG、選擇柵極208SG及有源區(qū)128施加偏壓。對控制柵極202CG及選擇柵極204SG施加的偏壓應(yīng)形成一將有源區(qū)128電連接至形成于浮動?xùn)艠O206FG下面的反相區(qū)的溝道區(qū)。為對單元220進(jìn)行編程，可按照本文的教示內(nèi)容對控制柵極222CG、選擇柵極220SG及有源區(qū)126施加偏壓。因而可利用有源區(qū)126及128與選擇柵極、控制柵極及浮動?xùn)艠O的組合、按照本文所述的教示內(nèi)容對每一浮動?xùn)艠O202FG、206FG、210FG及214FG進(jìn)行編程。
下文將通過舉例方式來大體說明一種適于制作根據(jù)圖7或8所示實施例的結(jié)構(gòu)的方法。應(yīng)了解，在制作適于與本發(fā)明方法一起使用的存儲器結(jié)構(gòu)時，可利用任意數(shù)量的適當(dāng)方法。在一實例中，提供一起始襯底，其為例如一P型襯底或一位于N型襯底內(nèi)的P型井區(qū)。為暴露出那些其中將形成N+源極區(qū)及漏極區(qū)的區(qū)域，形成適當(dāng)?shù)难谀硬⑵鋱D案化。然后，通過實施砷離子植入達(dá)到一處于本文所規(guī)定范圍的濃度，來形成N+源極區(qū)及漏極區(qū)。另一選擇為，以常規(guī)方式在形成一個或一個以上多晶硅層之后形成所述源極區(qū)及漏極區(qū)。移除任何掩膜層并使一覆蓋由浮動?xùn)艠O及/或選擇柵極所形成溝道區(qū)的第一層?xùn)艠O氧化層形成至一所述的厚度。應(yīng)了解，如果不同的溝道需要具有不同厚度的氧化層，則可在會達(dá)到不同厚度的不同步驟中、或通過例如差別氧化層生長等技術(shù)來形成氧化層；此外，可使用掩膜步驟來確保將氧化層生長限定于溝道區(qū)中。然后，在晶片上形成第一層多晶硅并將其圖案化，以便形成浮動?xùn)艠O區(qū)。在形成第一層多晶硅之后，在多晶硅層的剩余部分上形成一層氧化物或者氧化物/氮化物電介質(zhì)。然后，形成一用于控制柵極及可能選擇柵極的第二層多晶硅并將其摻雜至所需的導(dǎo)電率。然后將第二層多晶硅圖案化成垂直的條帶(按照圖7B或8B中的取向)。如果此前未界定第一多晶硅層的水平范圍，則還使用該圖案化步驟在那些其中將在對第二層多晶硅進(jìn)行圖案化的同時對第一層多晶硅進(jìn)行圖案化的區(qū)域中移除第一與第二層多晶硅之間的介電層。在圖7所示的實施例中，在第一層的圖案化之后，如果此前尚未形成另一層介電質(zhì)，則現(xiàn)在可在晶片上形成另一層電介質(zhì)，以便在選擇柵極與第三層多晶硅將在其上形成選擇柵極的硅襯底之間形成柵極電介質(zhì)。然后，形成第三層多晶硅并將其摻雜至適宜的導(dǎo)電率。然后，如同7B所示將第三多晶硅層水平地圖案化。
圖9A及9B顯示本發(fā)明的又一替代實施例。在圖9A及9B所示實施例中，所述單元未使用控制柵極，而是通過在浮動?xùn)艠O下面形成一耗盡區(qū)來工作。
圖9B為利用本發(fā)明的所述替代編程技術(shù)的第一實例性單元陣列的平面圖。圖9A為圖9B的剖面圖。如圖中所示，一單元結(jié)構(gòu)包括若干個形成于襯底或p井區(qū)340上的晶體管。每一存儲元件302、304均包括一由一浮動?xùn)艠O(302FG，306Fg)及一選擇柵極(302SG，306SG)組成的柵極結(jié)構(gòu)。浮動?xùn)艠O形成于浮動?xùn)艠O氧化膜325a-325b頂部的p井表面上。與前面的實施例不同，未提供控制柵極。一字線308通過一通路或其他適當(dāng)途徑連接至一為各相鄰單元所共享的經(jīng)植入的源極擴(kuò)散區(qū)345。擴(kuò)散層320、330包含每一單元的源極區(qū)或漏極區(qū)。因此，例如，存儲單元302包含選擇柵極302SG、浮動?xùn)艠O302FG、有源區(qū)320及有源區(qū)345。存儲單元304包含選擇柵極306SG、浮動?xùn)艠O306FG、有源區(qū)330及345。
在工作中，通過選擇柵極302SG及有源區(qū)345來控制對單元302的編程。同樣，通過選擇柵極306SG及有源區(qū)345來實現(xiàn)對單元304的編程控制。在該實施例中，將施加至圖9A中單元302的電壓選擇成在浮動?xùn)艠O302FG下面產(chǎn)生一耗盡區(qū)。
在一實施例中，施加至選擇柵極(302SG)的電壓約為0至-3V且施加至擴(kuò)散區(qū)345(源極)的電壓約為5-8V。
在這些條件下，在浮動?xùn)艠O302FG的下面形成一耗盡區(qū)336。在給定擴(kuò)散區(qū)345的偏壓的情況下，晶體管以與夾止式晶體管類似的方式工作。選擇柵極302SG與擴(kuò)散區(qū)345之間的臨界電場形成耗盡區(qū)，從而使電子朝擴(kuò)散區(qū)345流動并流入浮動?xùn)艠O302FG內(nèi)。
本發(fā)明的編程技術(shù)可與又一替代單元實施例一起使用。圖10A-10C顯示與一其中在一電荷陷獲電介質(zhì)的至少一個區(qū)中存儲電荷的單元一起使用的本發(fā)明實施例，其中所述電荷陷獲電介質(zhì)位于一導(dǎo)電柵極與襯底之間。這些存儲單元實例可按二進(jìn)制模式(其中在每一電荷區(qū)中存儲一位數(shù)據(jù))或者按多狀態(tài)模式(其中在每一個區(qū)中存儲不止一位數(shù)據(jù))工作。這種類型的存儲器件論述于名稱為“使用介電存儲元件的多狀態(tài)非易失性集成電路存儲系統(tǒng)(Multi-State Non-Volatile Integrated Circuit MemorySystems That Employ Dielectric Storage Elements)”的第US2003/0080370號美國專利公開案文件中，該美國專利公開案文件以引用方式并入本文中。
可利用上文參照圖1-9B所述的編程方法對圖10A-10C中所示的存儲單元進(jìn)行編程。
圖10B以平面圖形式顯示一兩維單元陣列中的幾個單元412、422。圖10A為圖10B沿線A-A′的剖面圖。在一半導(dǎo)體襯底(或井)400的表面405下面設(shè)置有長的、平行的源極及漏極擴(kuò)散區(qū)410、420、430，其長度沿y方向延伸并在x方向上相間隔。一包含一電荷存儲材料的介電層440形成于襯底表面上。在襯底400的表面405上形成有長的、平行的導(dǎo)電性控制柵極400CG、410CG及420CG，其長度沿y方向延伸并在x方向上相間隔。這些柵極通?？捎山?jīng)摻雜的多晶硅材料制成并分別鄰近擴(kuò)散區(qū)410、420及430定位。形成所述陣列的字線的另一組選擇柵極400SG、410SG及420SG沿x方向伸長并在y方向上相間隔。
圖10C為單元412的放大圖。該結(jié)構(gòu)的電荷存儲元件是源極擴(kuò)散區(qū)410與漏極擴(kuò)散區(qū)420之間夾于控制柵極410CG與襯底400之間的介電層440區(qū)域。在圖10C中以陰影線來標(biāo)記這些存儲元件區(qū)域471、473。需要使電荷陷獲材料僅位于這些區(qū)中以便形成可使用的存儲單元，但可在方便時在所述結(jié)構(gòu)的任何其他部分上方延伸，包括在整個存儲單元陣列的上方延伸。
在一實施例中，可提供單個存儲電荷的區(qū)471。字線400SG位于溝道長度的左側(cè)的大約一半上方而控制柵極410CG位于另一半上方。用于存儲電荷的電介質(zhì)440夾于襯底400與這些柵極之間。對字線400SG、擴(kuò)散區(qū)420及控制柵極410CG應(yīng)用參照圖1及9B所示編程實例所規(guī)定的編程電壓，即會形成存儲電荷區(qū)471。在其他實施例中，可將單個存儲單元溝道的長度劃分成多個與不同的擴(kuò)散區(qū)410、420進(jìn)行電場耦合的部分。在一溝道經(jīng)過劃分的實施例中，可將電荷存儲于層440內(nèi)的兩個在空間上分開的區(qū)471及473中，且可對這些區(qū)中的每一個區(qū)相互獨(dú)立地分別進(jìn)行編程及讀取。以本發(fā)明的方法進(jìn)行編程通常將會使電荷存儲區(qū)471鄰近柵極400SG的內(nèi)邊緣定位且使電荷存儲區(qū)473鄰近柵極410CG的一內(nèi)邊緣定位。
電荷存儲電介質(zhì)可為這兩種特定電介質(zhì)中的一種并制作得相對較厚以便維持這兩組柵極之間的電位電壓差，例如為一250埃厚的氧化層。一種類型是一層氧化物-氮化物-氧化物—其通常稱作“ONO”。電子被陷獲及存儲于氮化物層中。然后，在所述ONO層上沉積用于形成控制柵極的導(dǎo)電材料層。第二種結(jié)構(gòu)使用特制的一層440富含硅的二氧化硅來陷獲及存儲電子。此種材料闡述于以下兩篇文章中DiMaria等人所著的″使用富硅的SIO2注入體及一浮動的多晶硅存儲層的電可修改只讀存儲器(Electrically-alterable read-only-memory using Si-rich SIO.sub.2 injectors and a floatingpolycrystalline silicon storage layer)″(J.Appl.Phys.52(7)，1981年7月，第4825-4842頁)；Hori等人所著的″一種具有經(jīng)Si植入的柵極SiO2絕緣體的用于非易失性存儲器應(yīng)用的MOSFET(A MOSFET with Si-implanted Gate-SiO.sub.2 Insulator for NonvolatileMemory Applications)″(IEDM 92，1992年4月，第469-472頁)，這兩篇文章的全文以引用方式并入本文中。
應(yīng)了解，盡管上文是根據(jù)向每一浮動?xùn)艠O上提供電子來說明本發(fā)明，然而也可使用相同的技術(shù)來實現(xiàn)空穴的注入。盡管上文是根據(jù)—p襯底或p井裝置來說明本發(fā)明，然而應(yīng)了解，所述襯底也可為一n井裝置或者一n襯底與一p型有源區(qū)相結(jié)合。
提供上文對本發(fā)明的詳細(xì)說明旨在用于例示及說明目的。并非旨在作為窮盡性說明或?qū)⒈景l(fā)明限定為所揭示的確切形式。根據(jù)上文的教示內(nèi)容也可作出許多種修改及改變。所述實施例的選擇旨在最佳地解釋本發(fā)明的原理及其實際應(yīng)用，由此使所屬技術(shù)領(lǐng)域的其他技術(shù)人員能夠以適合于所構(gòu)想的具體應(yīng)用的各種實施例形式及使用各種修改來最佳地利用本發(fā)明。本發(fā)明的范疇意欲由隨附權(quán)利要求書來界定。
權(quán)利要求
1.一種用于對一存儲元件進(jìn)行編程的方法，所述元件包括至少一位于一襯底上的第一柵極、一位于所述襯底中的有源區(qū)、及一鄰近所述第一柵極的第二柵極，其包括通過對所述第一柵極施以偏壓而在所述第一柵極下面在所述襯底中形成一反相區(qū)；及形成一鄰近所述第二柵極的臨界電場，所述臨界電場足以在一與所述反相區(qū)的接面處形成電子-空穴對。
2.如權(quán)利要求1所述的方法，其中所述形成一臨界電場的步驟包括對所述有源區(qū)施加一第一正偏壓；及對所述第二柵極施加一小于所述第一正偏壓的偏壓。
3.如權(quán)利要求2所述的方法，其中所述施加一小于所述第一正偏壓的偏壓的步驟包括施加一等于或小于0伏特的偏壓。
4.如權(quán)利要求2所述的方法，其中所述施加一小于所述第一正偏壓的偏壓的步驟包括施加一介于0伏特至-3伏特范圍內(nèi)的偏壓。
5.如權(quán)利要求2所述的方法，其中所述施加一第一正偏壓的步驟包括施加一大于3伏特的偏壓。
6.如權(quán)利要求2所述的方法，其中所述形成一反相區(qū)的步驟包括對所述第一柵極施加一大于所述第一正電壓的第二正電壓。
7.如權(quán)利要求6所述的方法，其中所述第二正電壓大于8伏特。
8.如權(quán)利要求1所述的方法，其中所述襯底為一p型襯底且所述有源區(qū)為一n型雜質(zhì)區(qū)。
9.如權(quán)利要求8所述的方法，其中所述p型襯底具有一介于一約1016-1018個原子/cm3范圍內(nèi)的雜質(zhì)濃度。
10.如權(quán)利要求1所述的方法，其中所述襯底為一n型襯底且所述有源區(qū)為一p型雜質(zhì)區(qū)。
11.如權(quán)利要求10所述的方法，其中所述有源區(qū)具有一約1017-1020個原子/cm3的摻雜濃度。
12.如權(quán)利要求1所述的方法，其中所述第一柵極在所述襯底上位于一第一柵極絕緣體上且所述第二柵極在所述襯底上位于一第二柵極絕緣體上。
13.如權(quán)利要求12所述的方法，其中所述第一柵極絕緣體具有一介于約60-100范圍內(nèi)的厚度。
14.如權(quán)利要求13所述的方法，其中所述第二柵極絕緣體具有一介于約20-200范圍內(nèi)的厚度。
15.如權(quán)利要求1所述的方法，其中所述存儲元件進(jìn)一步包括一控制柵極，所述控制柵極至少部分地位于所述第一柵極上方并通過一第三絕緣體層與所述第一柵極隔開。
16.如權(quán)利要求15所述的方法，其中所述形成一反相層的步驟包括對所述控制柵極施加偏壓。
17.如權(quán)利要求1所述的方法，其中所述存儲元件進(jìn)一步包括一電荷存儲電介質(zhì)，且所述方法包括在所述電荷存儲電介質(zhì)的至少一部分下面形成所述臨界電場。
18.一種用于對一存儲元件進(jìn)行編程的方法，其包括提供一存儲元件，所述存儲元件包括至少一位于一襯底上的浮動?xùn)艠O、一位于所述襯底中的有源區(qū)、及一鄰近所述浮動?xùn)艠O的選擇柵極；對所述浮動?xùn)艠O施以偏壓以在所述浮動?xùn)艠O下面形成一反相區(qū)；及對所述有源區(qū)施加一第一偏壓并對所述選擇柵極施加一第二偏壓，以在所述襯底中在所述浮動?xùn)艠O下面相對于所述有源區(qū)形成一臨界電場。
19.如權(quán)利要求18所述的方法，其中所述提供步驟包括提供一多狀態(tài)存儲元件。
20.如權(quán)利要求18所述的方法，其中所述提供步驟包括提供一EEPROM存儲元件。
21.如權(quán)利要求18所述的方法，其中所述提供步驟包括提供一FLASH EEPROM存儲元件。
22.如權(quán)利要求21所述的方法，其中所述EEPROM存儲元件為一NAND元件。
23.如權(quán)利要求21所述的方法，其中所述存儲元件為一NOR存儲元件。
24.如權(quán)利要求18所述的方法，其中所述施加及施加偏壓的步驟完成對數(shù)字信息的存儲。
25.如權(quán)利要求18所述的方法，其中所述施加及施加偏壓的步驟完成對模擬信息的存儲。
26.如權(quán)利要求18所述的方法，其中所述對所述浮動?xùn)艠O施加偏壓的步驟包括施加一大于8伏特的偏壓。
27.如權(quán)利要求18所述的方法，其中所述第二偏壓等于或小于0伏特。
28.如權(quán)利要求18所述的方法，其中所述第一偏壓大于3伏特。
29.一種存儲元件，其包括一具有一位于一基本具有一第二雜質(zhì)類型的襯底中的第一雜質(zhì)類型的有源區(qū)；一位于所述襯底上的浮動?xùn)艠O；一在所述襯底上鄰近所述浮動?xùn)艠O定位的選擇柵極；一施加至所述有源區(qū)的大于零伏特的第一偏壓、一施加至所述浮動?xùn)艠O的大于所述第一偏壓的第二偏壓、及一施加至所述選擇柵極的小于或等于零的第三偏壓，所述第一及第三偏壓選擇成在所述襯底中在所述浮動?xùn)艠O與所述選擇柵極之間形成泄漏電流。
30.如權(quán)利要求29所述的元件，其中所述第一正偏壓大于3伏特。
31.如權(quán)利要求29所述的元件，其中所述第二偏壓大于8伏特。
32.如權(quán)利要求29所述的元件，其中所述襯底為一p型襯底且所述有源區(qū)為一n型雜質(zhì)區(qū)。
33.如權(quán)利要求32所述的元件，其中所述p型襯底具有一介于一約1016-1018個原子/cm3范圍內(nèi)的雜質(zhì)濃度。
34.如權(quán)利要求33所述的元件，其中所述有源區(qū)具有一約1017-1020個原子/cm3的摻雜濃度。
35.如權(quán)利要求29所述的元件，其中所述襯底為一n型襯底且所述有源區(qū)為一p型雜質(zhì)區(qū)。
36.如權(quán)利要求29所述的元件，其中所述浮動?xùn)艠O在所述襯底上位于一浮動?xùn)艠O氧化層上且所述選擇柵極在所述襯底上位于一選擇柵極氧化層上。
37.如權(quán)利要求29所述的元件，其中所述浮動?xùn)艠O氧化層具有一介于約60-100范圍內(nèi)的厚度。
38.如權(quán)利要求29所述的元件，其中所述第二柵極氧化層具有一介于約20-200范圍內(nèi)的厚度。
39.如權(quán)利要求29所述的元件，其中所述存儲元件為一NAND單元。
40.如權(quán)利要求29所述的元件，其中所述存儲元件為一NOR單元。
41.一種對至少一設(shè)置于一襯底上的存儲元件進(jìn)行編程的方法，所述元件包括至少一浮動?xùn)艠O、一鄰近所述浮動?xùn)艠O沿橫向定位的選擇柵極、及一有源區(qū)，其包括對所述有源區(qū)施加一第一正偏壓；對所述選擇柵極施加一小于或等于零的第二偏壓；及對所述浮動?xùn)艠O施加一大于所述第一偏壓的第三偏壓。
42.如權(quán)利要求41所述的方法，其中所述施加一第二偏壓的步驟包括施加一介于0至-3伏特范圍內(nèi)的偏壓。
43.如權(quán)利要求41所述的方法，其中所述施加一第一正偏壓的步驟包括施加一介于約3-7.5伏特范圍內(nèi)的偏壓。
44.如權(quán)利要求43所述的方法，其中所述施加一第三偏壓的步驟包括施加一等于或大于8-15伏特的偏壓。
45.一種裝置，其包括一存儲元件，所述元件包括至少一位于一襯底上的第一柵極、一位于所述襯底中的有源區(qū)、及一鄰近所述第一柵極的第二柵極；用于通過對所述第一柵極施加偏壓而所述襯底中在所述第一柵極下面形成一反相區(qū)的構(gòu)件；及用于鄰近所述第二柵極形成一臨界電場以形成電子-空穴對的構(gòu)件。
46.如權(quán)利要求45所述的裝置，其中所述用于形成一臨界電場的構(gòu)件包括用于對所述有源區(qū)施加一正偏壓的構(gòu)件及用于對所述第二柵極施加一小于或等于零的偏壓的構(gòu)件。
47.如權(quán)利要求45所述的裝置，其中所述用于形成一反相區(qū)的構(gòu)件包括用于對所述第一柵極施加一大于所述第一正偏壓的第二正偏壓的構(gòu)件。
48.一種存儲元件，其包括一具有一第一雜質(zhì)類型的有源區(qū)，其位于一基本具有一第二雜質(zhì)類型的襯底中；一電荷存儲電介質(zhì)；一選擇柵極，其在所述襯底上鄰近所述浮動?xùn)艠O定位；對所述有源區(qū)施加一大于零伏特的第一偏壓及對所述浮動?xùn)艠O施加一大于所述第一偏壓的第二偏壓，及對所述選擇柵極施加一小于或等于零的第三偏壓，所述第一及第三偏壓選擇成在所述襯底中在所述浮動?xùn)艠O與所述選擇柵極之間形成泄漏電流。
49.如權(quán)利要求48所述的元件，其中所述第一正偏壓大于3伏特。
50.如權(quán)利要求48所述的元件，其中所述第二偏壓大于8伏特。
51.如權(quán)利要求48所述的元件，其中所述電介質(zhì)為一層氧化物-氮化物-氧化物。
52.如權(quán)利要求48所述的元件，其中所述電介質(zhì)為一層富硅的二氧化硅。
53.如權(quán)利要求48所述的元件，其中所述電介質(zhì)包括一第一及一第二電荷陷獲區(qū)。
54.如權(quán)利要求48所述的元件，其中所述電介質(zhì)具有一約250埃的厚度。
55.一種用于對一存儲元件進(jìn)行編程的方法，所述元件包括至少一位于一襯底上的第一柵極、一第一有源區(qū)及一第二柵極、及一電荷存儲區(qū)，所述方法包括如下步驟分別以一第一及第二電壓對所述第一有源區(qū)及所述第二柵極施加偏壓，所述第一及第二電壓足以形成一足以形成電子-空穴對的臨界電場；及以一第三電壓對所述第一柵極施加偏壓，所述第三電壓足以將所述電子的一部分吸引至所述電荷存儲區(qū)。
56.如權(quán)利要求55所述的方法，其中所述電荷存儲區(qū)為一電介質(zhì)。
57.如權(quán)利要求55所述的方法，其中所述電荷存儲區(qū)為所述襯底上的所述第柵極。
58.如權(quán)利要求55所述的方法，其中所述對所述第二柵極施加偏壓的步驟包括施加一等于或小于0伏特的偏壓。
59.如權(quán)利要求58所述的方法，其中所述對所述第二柵極施加偏壓的步驟包括施加一0至-3伏特的偏壓。
60.如權(quán)利要求55所述的方法，其中所述對所述第一有源區(qū)施加偏壓的步驟包括施加一介于5-8伏特范圍內(nèi)的偏壓。
全文摘要
本發(fā)明提供一種用于對一存儲元件進(jìn)行編程的方法及一種使用由柵極引起的接面泄漏電流進(jìn)行編程的存儲元件。所述元件可包括至少一位于一襯底上的浮動?xùn)艠O、一位于所述襯底中的有源區(qū)、及一鄰近所述浮動?xùn)艠O的第二柵極。所述方法可包括如下步驟通過對所述第一柵極施加偏壓而在所述襯底中在所述浮動?xùn)艠O下面形成一反相區(qū)；及形成一鄰近所述第二柵極的臨界電場。形成一臨界電場可包括對所述有源區(qū)施加一第一正偏壓；及對所述第二柵極施加一小于所述第一正偏壓的偏壓。所述元件進(jìn)一步包括一施加至所述有源區(qū)的大于零伏特的第一偏壓及一施加至所述第二柵極的大于所述第一偏壓的第二偏壓。所述第一及第三偏壓經(jīng)選擇以在所述襯底中在所述浮動?xùn)艠O與所述選擇柵極之間形成泄漏電流。
文檔編號G11C16/10GK1938785SQ200480036535
公開日2007年3月28日 申請日期2004年11月4日 優(yōu)先權(quán)日2003年11月7日
發(fā)明者杰弗里·W·盧策, 龐產(chǎn)綏 申請人:桑迪士克股份有限公司