專利名稱：制造閃存器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器件，并且更具體地涉及一種方法，用于制造閃存器件，以通過在制造過程所允許的最小線寬內(nèi)形成控制柵來減小單元尺寸。
背景技術(shù)：
近來，一種SONOS(多晶硅-氧化物-氮化物-氧化物-半導(dǎo)體)的非易失性存儲器件具有很大的吸引力，原因在于其有可能克服其他非易失性存儲器件的不利特性。在SONOS的非易失性存儲器件的情況下，頂部氧化物層充當(dāng)勢壘(potential barrier)，以通過柵存取電荷。另外，所述頂部氧化物層產(chǎn)生新的大密度的存儲陷阱(memory trap)到具有氮化物層的界面。因此，在維持存儲窗尺寸的情況下，有可能獲得薄的柵絕緣層，特別地，薄的氮化物層，從而獲得高效的非易失性存儲器件，其具有用于記錄和擦除的低的可編程電壓以及低功耗。
下文中，將參考附圖描述相關(guān)技術(shù)的SONOS型閃存器件。圖1是示出相關(guān)技術(shù)SONOS型閃存器件的橫截面圖。圖2是示出相關(guān)技術(shù)的雙MONOS閃存器件的TEM照片。通常使用的閃存器件大多被分類為堆疊柵閃單元器件(gate flash cell device)，其具有控制柵以及浮置柵的堆疊結(jié)構(gòu)，以及SONOS閃單元器件，其中單個柵和柵電介質(zhì)被堆疊為ONO(氧化物/氮化物/氧化物)結(jié)構(gòu)。
圖1是示出具有SONOS單元結(jié)構(gòu)的閃存器件的橫截面圖，其中具有ONO結(jié)構(gòu)的隧道氧化物層12-a俘獲氮化物13-a阻擋氧化物層14被順序地堆疊在P型半導(dǎo)體襯底11上。隨后，n型多晶硅柵15被堆疊在ONO層12，13和14上，并且n型雜質(zhì)區(qū)16和17被形成在n型多晶硅柵15的兩側(cè)的半導(dǎo)體襯底11的表面上，從而使n型雜質(zhì)區(qū)16和17被形成為源和漏區(qū)。
上面提到的SONOS型閃存器件的編程和擦除操作將被描述如下。
在編程模式時，預(yù)定的正(+)電壓被施加到漏區(qū)17和柵15，并且源區(qū)16和半導(dǎo)體襯底(體)11被接地。在此條件下，倘若施加偏置，溝道電子被從源區(qū)16到漏區(qū)17形成的側(cè)向電場加速，從而使所述溝道電子成為漏區(qū)17周圍的熱電子。另外，所述熱電子局部地越過隧道氧化物層12的勢壘被俘獲到漏區(qū)17周圍的俘獲氮化物13的俘獲能級(trap level)，從而增加閾電壓。此編程方法被稱為CHEI(溝道熱電子注入)。
在擦除模式時，預(yù)定正(+)電壓被施加到漏區(qū)17，并且預(yù)定負(fù)(-)電壓被施加到所述柵15。另外，源區(qū)16和半導(dǎo)體襯底11被接地。在此條件下，倘若施加偏置，通過形成在所述漏區(qū)17和所述柵15之間的重疊區(qū)域中的高電場，耗盡區(qū)被形成在所述n型漏區(qū)17中。在所述耗盡區(qū)中，通過帶到帶的隧道效應(yīng)形成成對的電子和空穴。隨后，電子逃逸到n型區(qū)，并且空穴被耗盡區(qū)的側(cè)向電場加速，從而使所述空穴被改變?yōu)闊峥昭āＫ鰺峥昭ū蛔⑷氩⑶冶环@到形成在隧道氧化物層12和半導(dǎo)體襯底11之間的能壘(energy barrier)之上的俘獲氮化物13的價帶，從而執(zhí)行降低所述閾值的擦除模式。此擦除方法被稱為HHI(熱空穴注入)。
HCI(熱載流子注入)效應(yīng)的最大化對于所述SONOS型閃存器件的特性是很重要的，特別地，隨著低功耗裝置的普遍化而變得更為重要。在圖1的SONOS型閃存器件中，所述HHI擦除方法被用于去除在所述擦除模式時注入的電子。在此情形中，很難注入對應(yīng)于在所述擦除模式時注入的電子的數(shù)量的空穴。因此，由于不正確的空穴注入使一些在所述擦除模式時注入的電子被累積，從而降低所述裝置的耐久性。
為了解決這些問題，另一單元結(jié)構(gòu)如圖2中所示。在圖2中，具有側(cè)壁間隔物類型的控制柵CG被形成在字線WL的兩側(cè)，并且氮化物存儲位置被形成在所述控制柵CG之下(Embedded Twin MONOS FlashMemories with 4ns and 15ns Fast Access Times；Tomoko Ogura，NoriOrura，......；2003 Symposium on VLSI Circuits Digest of TechnicalPapers)。在此結(jié)構(gòu)中，施加到所述編程模式和擦除模式的偏置的條件將如表1所示表1

在該偏置條件下的擦除模式時，有可能通過所述側(cè)壁型的控制柵來提高空穴注入的效率，從而提高耐久性。但是，所述側(cè)壁型的控制柵被形成在制造過程所允許的最小線寬(A)之外，從而增加了單元尺寸。因此，其不利于器件的小型化以及單元集成的提高。另外，所述控制柵通過回蝕刻(etch-back)而具有側(cè)壁型，從而降低了產(chǎn)量。

發(fā)明內(nèi)容
因此，本發(fā)明指向一種用于制造閃存器件的方法，其基本上消除了由于相關(guān)技術(shù)的限制和缺點(diǎn)所導(dǎo)致的一個或者多個問題。
本發(fā)明的一個目的是提供一種用于制造閃存器件的方法，以通過在制造過程所允許的最小線寬內(nèi)形成控制柵而減小單元尺寸，以及即使在單元尺寸減小的情況下仍有效地獲得工作特性。
本發(fā)明的另外的優(yōu)點(diǎn)，目的和特征將一部分在下面的說明書中陳述，并且一部分基于對以下內(nèi)容的檢查對于本領(lǐng)域的普通技術(shù)人員來說將變得顯而易見，或者可以通過對本發(fā)明的實踐來了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可以通過所寫的說明書及其權(quán)利要求以及附圖中具體指出的結(jié)構(gòu)而被實現(xiàn)和達(dá)到。
為了實現(xiàn)這些目標(biāo)和其他優(yōu)點(diǎn)并且根據(jù)本發(fā)明的目的，如這里所實施和廣泛描述的，一種用于制造閃存器件的方法包括步驟通過在半導(dǎo)體襯底的ONO層上堆疊用于柵的材料層和蓋絕緣層(cap insulatinglayer)并且首次蝕刻所述堆疊的層而形成具有最小線寬的(A)的柵圖案層；在所述半導(dǎo)體襯底的整個襯底上形成用于平面化的絕緣層，并且去除所述蓋絕緣層，以限定選擇柵形成區(qū)；在所述選擇柵形成區(qū)中形成側(cè)壁形狀的掩模圖案層，以及通過使用所述掩模圖案層再次蝕刻所述柵圖案層，以形成控制柵；以及在所述選擇柵形成區(qū)中形成與控制柵隔離的選擇柵，并且在所述選擇柵的兩側(cè)的所述半導(dǎo)體襯底的表面中形成源和漏結(jié)區(qū)。
此時，通過堆疊氧化物層和氮化物層而形成所述蓋絕緣層，在所述選擇柵形成區(qū)的限定過程中所述氮化物層被去除，而所述氧化物層剩余。
另外，在形成用于平面化的絕緣層之前，所述暴露的用于柵的材料層的側(cè)部分被氧化，并且充當(dāng)蝕刻阻擋層的氮化物層被形成在所述半導(dǎo)體襯底的整個表面上。
另外，所述ONO層在形成所述控制柵之后被用掩模圖案層首次圖案化，然后在形成所述選擇柵之后被再次圖案化，從而使所述ONO層在所述控制柵之下剩余。
需要理解的是，本發(fā)明的前面的一般描述和下面的詳細(xì)描述是示例性和說明性的，并且旨在提供如權(quán)利要求的本發(fā)明的進(jìn)一步說明。


被包括以提供對本發(fā)明的進(jìn)一步理解并且被結(jié)合在本申請中并且構(gòu)成本申請的一部分的附圖示出本發(fā)明的實施例，并且與說明書一起用于說明本發(fā)明的原理。在圖中圖1是說明相關(guān)技術(shù)SONOS型閃存器件的橫截面圖；圖2是說明相關(guān)技術(shù)雙MONOS閃存器件的橫截面圖；圖3是說明根據(jù)本發(fā)明的閃存器件的橫截面圖；圖4A到4M是說明根據(jù)本發(fā)明的閃存器件的制造過程的橫截面圖。
具體實施例方式
將對本發(fā)明的優(yōu)選實施例給出詳細(xì)的參考，其實例在附圖中說明。只要可能，在所有附圖中同樣的參考數(shù)字將被用于指示同樣的或類似的部分。
在下文中，將參考附圖對制造根據(jù)本發(fā)明優(yōu)選實施例的閃存器件的方法進(jìn)行描述。
圖3是說明根據(jù)本發(fā)明的閃存器件的橫截面圖。在根據(jù)本發(fā)明的閃存器件中，控制柵被形成在制造過程所允許的最小線寬(A)內(nèi)。為此，用于柵的材料層以所述最小線寬(A)處被首次圖案化，然后所述首次圖案化的用于柵的材料層通過回蝕刻過程使用側(cè)壁形掩模圖案層來再次蝕刻，從而形成控制柵。之后，選擇柵被形成在所述控制柵之間。在根據(jù)本發(fā)明的閃存器件中，當(dāng)具有用于擦除操作模式時的空穴注入有效性的控制柵時，所述控制柵被形成在制造過程的最小線寬內(nèi)。
參見圖3，選擇柵33被形成在半導(dǎo)體襯底31的柵絕緣層32上。隨后，ONO層被形成在所述選擇柵33的兩側(cè)，其中每個ONO層以堆疊隧道氧化物層34，俘獲氮化物層35和阻擋氧化物層36的方法而形成。另外，控制柵37a和37b被形成在所述ONO層上。此時，所述選擇柵33以及控制柵37a和37b被形成在制造過程所允許的最小線寬(A)內(nèi)。隨后，源和漏結(jié)區(qū)38a和38b被形成在所述選擇柵33以及控制柵37a和37b的兩側(cè)處的所述半導(dǎo)體襯底31的表面中。所述控制柵37a和37b通過絕緣層39a，39b和39c與所述選擇柵33和其他導(dǎo)電層隔離，并且蓋柵絕緣層40被形成在所述選擇柵33上。
下面將描述根據(jù)本發(fā)明的制造上面提到的閃存器件的方法。圖4A到4M是說明根據(jù)本發(fā)明的閃存器件的制造過程的橫截面圖。
如圖4A中所示，緩沖氧化物層42被形成在半導(dǎo)體襯底41上，然后離子植入被進(jìn)行以在所述半導(dǎo)體襯底41的表面中形成井區(qū)(wellregion)(沒有示出)，并且控制閾電壓。
參見圖4B，緩沖氧化物層42被去除，并且隨后ONO層被形成在其上，其中所述ONO層是通過順序地堆疊下氧化物層，俘獲氮化物層44以及上氧化物層形成的。此時，所述下氧化物層充當(dāng)隧道氧化物層43，并且所述上氧化物層充當(dāng)阻擋氧化物層45。所述下氧化物層43，俘獲氮化物層44以及阻擋氧化物層45通過CVD(化學(xué)氣相沉積)而沉積。
隨后，多晶硅層46被形成在具有下氧化物層43，俘獲氮化物層44以及阻擋氧化物層45的堆疊結(jié)構(gòu)的ONO層上，其中所述多晶硅層46充當(dāng)用于柵的材料層。隨后，第一氧化物層47和第一氮化物層48被順序地形成在多晶硅層46上，以形成蓋絕緣層。
參見圖4C，第一氮化物層48和第一氧化物層47通過光刻作為柵圖案過程來選擇性蝕刻以具有最小線寬“A”，從而形成具有多晶硅圖案層46a，氧化物圖案層47a以及氮化物圖案層48a的堆疊結(jié)構(gòu)的柵圖案。在所述柵圖案46a，47a和48a的蝕刻過程之后，清潔過程被執(zhí)行。在此狀態(tài)下，對應(yīng)于圖4C柵線寬的“A”與對應(yīng)于圖2柵線寬的“A”具有相同的尺寸。
隨后，如圖4D中所示，所述柵圖案的暴露的多晶硅圖案層46a被氧化以在多晶硅圖案層46a的兩側(cè)壁形成第二氧化物層49。隨后，氮化物層被沉積在所述半導(dǎo)體襯底的整個表面上，從而形成第二氮化物層50。此時，第二氮化物層50充當(dāng)平面化過程時的阻擋層。
參見圖4E，第三氧化物層51通過CVD(化學(xué)氣相沉積)而沉積，其中第三氧化物層51充當(dāng)用于平面化的絕緣層。之后，使用第二氮化物層50作為阻擋層通過CMP(化學(xué)機(jī)械拋光)來平面化第三氧化物層51。參見圖4F，通過去除暴露的第二氮化物層50和氮化物圖案層48a，來限定選擇柵形成區(qū)52。
隨后，如圖4G中所示，氮化物層被沉積在所述半導(dǎo)體襯底的整個表面上，該氮化物層被用作用于圖案化控制柵的過程的掩模層，并且隨后對其執(zhí)行回蝕刻過程，從而在選擇柵形成區(qū)52中將掩模圖案層53形成為側(cè)壁形狀。通過使用所述掩模圖案層53，所述暴露的多晶硅圖案層46a和所述氧化物圖案層47a被選擇性地蝕刻，從而使控制柵46b和46c被形成在初始的柵線寬A內(nèi)。此時，所述氧化物圖案層47a被與所述控制柵46b和46c上的掩模圖案層53對準(zhǔn)，并且同時被蝕刻，從而使一些氧化物圖案層47b剩余。
隨后，如圖4H所示，在剩余所述掩模圖案層53的狀態(tài)下，暴露的ONO層43，44和45被選擇性地且首次地去除，并且柵氧化物層54被形成于所述半導(dǎo)體襯底41的表面中以獲得對所述柵的絕緣。在柵氧化過程中，盡管沒有示出，對應(yīng)于(ga)的俘獲氮化物層44以及阻擋氧化物層45的側(cè)部分被氧化，從而形成氧化物層。另外，所述控制柵46b和46c的內(nèi)側(cè)部分被氧化，從而在所述控制柵46b和46c的側(cè)部分形成第四氧化物層55。
參見圖4I，多晶硅層被沉積在所述半導(dǎo)體襯底的整個表面上，所述多晶硅層充當(dāng)用于形成選擇柵的材料層，并且隨后對其執(zhí)行回蝕刻過程，從而形成選擇柵56。隨后，如圖4J中所示，在形成選擇柵56時被用于掩模圖案層53的氮化物層被去除，并且隨后所述第三氧化物層51被去除，如圖4K中所示。當(dāng)去除第三氧化物層51時，控制柵46b和46c上的氧化物圖案層47b也被去除。用于去除所述第三氧化物層51的蝕刻過程以將第二氮化物層50設(shè)置為蝕刻終點(diǎn)(etch end point)來進(jìn)行。
如圖4I中所示，在去除了暴露的第二氮化物層50后，所述下氧化物層43，俘獲氮化物層44以及阻擋氧化物層45通過使用所述控制柵46b和46c以及所述選擇柵56作為掩模而選擇性地且再次地圖案化，從而形成在所述控制柵46b和46c之下形成的ONO層43a，44a和45a。
之后，如圖4M中所示，氧化過程被進(jìn)行，從而使蓋柵絕緣層57a，57b和57c被形成在所述控制柵46b和46c以及所述選擇柵56的暴露表面上。隨后，雜質(zhì)離子被植入到所述柵56的兩側(cè)處的所述半導(dǎo)體襯底41的表面中，從而形成源和漏結(jié)區(qū)58a和58b。盡管沒有示出，用于形成絕緣隔層，接觸區(qū)以及上部線的過程被進(jìn)行。
在根據(jù)本發(fā)明的閃存器件中，當(dāng)所述控制柵被形成在所述選擇柵的兩側(cè)以提高所述擦除操作模式時的空穴注入效率時，所述控制柵被形成在所述制造過程所允許的最小線寬內(nèi)。另外，不是通過回蝕刻形成所述控制柵，而是通過使用掩模圖案獲得正確的蝕刻輪廓來形成所述側(cè)壁型的控制柵，從而有利于所述制造過程時的實現(xiàn)。
如上面提到的，根據(jù)本發(fā)明的用于制造閃存器件的方法具有下列優(yōu)點(diǎn)。
首先，有可能通過具有控制柵的單元結(jié)構(gòu)來提高所述擦除操作模式時的空穴注入效率，從而提高耐久性。
另外，所述控制柵是使用掩模圖案層在蝕刻過程中形成，從而有可能獲得正確的圖案輪廓，從而得到所述制造過程時的順利實現(xiàn)。
另外，所述控制柵被形成在所述制造過程所允許的最小線寬(A)內(nèi)，從而有利于器件的小型化以及單元集成的提高。
另外，不是通過回蝕刻形成所述控制柵，而是通過使用掩模圖案獲得正確的蝕刻輪廓來形成所述側(cè)壁型的控制柵，從而有可能減少所述制造過程的問題。
對于本領(lǐng)域的技術(shù)人員來說將顯而易見的是可以在本發(fā)明內(nèi)進(jìn)行各種修改和變化。因此，本發(fā)明的旨在覆蓋在本發(fā)明所附權(quán)利要求及其等效形式的范圍內(nèi)的對此發(fā)明的修改和變化。
權(quán)利要求
1.一種用于制造閃存器件的方法，包括通過在半導(dǎo)體襯底的ONO層上堆疊用于柵的材料層和蓋絕緣層并且首次蝕刻所述堆疊的層而形成具有最小線寬(A)的柵圖案層；在所述半導(dǎo)體襯底的整個襯底上形成用于平面化的絕緣層，并且去除所述蓋絕緣層，以限定選擇柵形成區(qū)；在所述選擇柵形成區(qū)中形成側(cè)壁形狀的掩模圖案層，并且通過使用所述掩模圖案層來再次蝕刻所述柵圖案層，以形成控制柵；以及在所述選擇柵形成區(qū)中形成與控制柵隔離的選擇柵，并且在所述選擇柵的兩側(cè)的所述半導(dǎo)體襯底的表面中形成源和漏結(jié)區(qū)。
2.如權(quán)利要求1所述的方法，其中所述蓋絕緣層是通過堆疊氧化物層和氮化物層而形成的，所述氮化物層在限定所述選擇柵形成區(qū)的過程中被去除，而所述氧化物層剩余。
3.如權(quán)利要求1所述的方法，其中在形成用于平面化的絕緣層之前，暴露的用于柵的材料層的側(cè)部分被氧化，并且充當(dāng)蝕刻阻擋層的氮化物層被形成在所述半導(dǎo)體襯底的整個表面上。
4.如權(quán)利要求1所述的方法，其中所述ONO層在形成所述控制柵之后通過使用所述掩模圖案層來首次圖案化，然后在形成所述選擇柵之后被再次圖案化，從而使所述ONO層在所述控制柵之下剩余。
5.如權(quán)利要求1或權(quán)利要求4所述的方法，其中在形成所述選擇柵之后，需要去除所述掩模圖案層，剩余的用于平面化的絕緣層，所述掩模圖案層之下的剩余蓋絕緣層，以及在用于形成用于平面化的絕緣層的CMP過程中用作阻擋層的所述氮化物層，然后再次圖案化所述ONO層。
6.如權(quán)利要求4所述的方法，其中在使用所述掩模圖案層首次圖案化所述ONO層之后，柵氧化物層被形成在所述半導(dǎo)體襯底的表面中的所述選擇柵形成區(qū)內(nèi)。
7.如權(quán)利要求6所述的方法，其中在形成所述柵氧化物層之后，多晶硅層被形成以掩埋所述選擇柵形成區(qū)，然后被各向異性地蝕刻以在所述選擇柵形成區(qū)上剩余，從而形成所述選擇柵。
8.如權(quán)利要求1所述的方法，其中在形成所述源和漏結(jié)區(qū)的離子植入過程之前，蓋柵絕緣層是以氧化所述選擇柵和所述控制柵的上表面的方法形成的。
全文摘要
一種用于制造閃存器件的方法，以通過在制造過程所允許的最小線寬內(nèi)形成控制柵而減小單元尺寸，并且即使在單元尺寸減小的情況下仍有效地獲得工作特性，其包括的步驟是通過在半導(dǎo)體襯底的ONO層上堆疊用于柵的材料層和蓋絕緣層并且首次蝕刻所述堆疊的層而形成具有最小線寬的(A)的柵圖案層；在所述半導(dǎo)體襯底的整個襯底上形成用于平面化的絕緣層，并且去除所述蓋絕緣層，以限定選擇柵形成區(qū)；在所述選擇柵形成區(qū)中形成側(cè)壁形狀的掩模圖案層，并且通過使用所述掩模圖案層來再次蝕刻所述柵圖案層，以形成控制柵；以及在所述選擇柵形成區(qū)中形成與控制柵隔離的選擇柵，并且在所述選擇柵的兩側(cè)的所述半導(dǎo)體襯底的表面中形成源和漏結(jié)區(qū)。
文檔編號G11C16/04GK1694242SQ200510069008
公開日2005年11月9日 申請日期2005年4月29日 優(yōu)先權(quán)日2004年4月30日
發(fā)明者李相范 申請人:東部亞南半導(dǎo)體株式會社