專利名稱：用于減低噪聲的數(shù)據(jù)輸出驅(qū)動(dòng)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，尤其涉及高速操作的半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)輸出驅(qū)動(dòng)器。
背景技術(shù)：
一般來說，半導(dǎo)體存儲(chǔ)裝置包括多個(gè)用來與外部裝置交流數(shù)據(jù)與指令的輸入引腳，和多個(gè)用來貯存數(shù)據(jù)的存儲(chǔ)單元。近來所制造的半導(dǎo)體存儲(chǔ)裝置含有超過數(shù)百萬個(gè)的存儲(chǔ)單元。半導(dǎo)體存儲(chǔ)裝置的基本功能為在該存儲(chǔ)單元上寫入數(shù)據(jù)并讀出所寫的數(shù)據(jù)以輸入及輸出數(shù)據(jù)。在半導(dǎo)體存儲(chǔ)裝置內(nèi)，在多個(gè)輸入引腳的周圍區(qū)域被稱為周圍區(qū)，而其中有多個(gè)存儲(chǔ)單元的區(qū)域被稱為芯區(qū)。
至于半導(dǎo)體存儲(chǔ)裝置的構(gòu)造，芯區(qū)被設(shè)計(jì)為在半導(dǎo)體存儲(chǔ)裝置的最小面積內(nèi)最大化集成大量器件。因此，包含在芯區(qū)內(nèi)的邏輯單元或邏輯電路中的MOS晶體管變得更小，同時(shí)降低了MOS晶體管的驅(qū)動(dòng)能力。亦即，為了穩(wěn)定操作，各MOS晶體管具有最小的驅(qū)動(dòng)能力。
另一方面，周圍區(qū)、即數(shù)據(jù)輸入/輸出區(qū)包括數(shù)據(jù)輸入緩沖器及數(shù)據(jù)輸出驅(qū)動(dòng)器。數(shù)據(jù)輸入緩沖器用來緩沖來自半導(dǎo)體存儲(chǔ)裝置外部所輸入的數(shù)據(jù)信號(hào)并將該數(shù)據(jù)信號(hào)送入芯區(qū)。數(shù)據(jù)輸出驅(qū)動(dòng)器接收并放大來自芯區(qū)所傳輸?shù)臄?shù)據(jù)信號(hào)并驅(qū)動(dòng)輸出數(shù)據(jù)線以將數(shù)據(jù)信號(hào)精確送入半導(dǎo)體存儲(chǔ)裝置的外部。
圖1為傳統(tǒng)半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器的方塊圖。
如圖所示，傳統(tǒng)半導(dǎo)體存儲(chǔ)裝置包括芯區(qū)；數(shù)據(jù)I/O(注輸入/輸出，下稱I/O)引腳DQ；輸入緩沖器10及輸出驅(qū)動(dòng)器20。此處，該芯區(qū)可被認(rèn)為是上述芯區(qū)且數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器包括輸入緩沖器10及輸出驅(qū)動(dòng)器20。
輸入緩沖器10接收經(jīng)數(shù)據(jù)I/O引腳DQ所輸入的數(shù)據(jù)信號(hào)并將該數(shù)據(jù)信號(hào)送至芯區(qū)內(nèi)。相反，輸出驅(qū)動(dòng)器20接收來自芯區(qū)所傳送的數(shù)據(jù)信號(hào)并從而將該數(shù)據(jù)經(jīng)由數(shù)據(jù)I/O引腳DQ送入半導(dǎo)體存儲(chǔ)裝置的外部。
圖2A為說明圖1的輸入/輸出驅(qū)動(dòng)器操作的波形。
如圖所示，來自輸入/輸出驅(qū)動(dòng)器所輸出的邏輯低數(shù)據(jù)和邏輯高數(shù)據(jù)之間的電壓差由輸入/輸出驅(qū)動(dòng)器的供應(yīng)電壓決定。
由于半導(dǎo)體集成電路設(shè)計(jì)的發(fā)展，需要減少其電力消耗且在半導(dǎo)體集成電路的單元與外部間的數(shù)據(jù)信號(hào)傳輸速度亦需加快。因此，半導(dǎo)體集成電路的供應(yīng)電壓電平、亦即操作電壓變得更低。
如果數(shù)據(jù)漂移(data swing)，即邏輯低數(shù)據(jù)與邏輯高數(shù)據(jù)間的差異變窄時(shí)，數(shù)據(jù)的傳送即變快。如圖2A所示，由于半導(dǎo)體存儲(chǔ)裝置設(shè)計(jì)的發(fā)展，已使數(shù)據(jù)漂移變窄，亦即約為3.3V～1.0V～200mV左右。結(jié)果，亦即，如果自輸出驅(qū)動(dòng)器所輸出的數(shù)據(jù)漂移變窄，則可減少用于輸出數(shù)據(jù)的電力消耗。
此外，在圖2A中，繪示有電力消耗與數(shù)據(jù)漂移之間的關(guān)系曲線。大體而言，耗電量與數(shù)據(jù)漂移的平方成反比。
另一方面，由于設(shè)計(jì)技術(shù)的發(fā)展，故在預(yù)定周期內(nèi)，半導(dǎo)體存儲(chǔ)裝置輸出更多的數(shù)據(jù)。亦即，為了在預(yù)定的周期內(nèi)比現(xiàn)有半導(dǎo)體存儲(chǔ)裝置可輸出更多的數(shù)據(jù)，而耗費(fèi)更多的電力。此時(shí)，所增加的耗電量與所輸出數(shù)據(jù)信號(hào)的頻率的增加成比例。
因此，如果減少數(shù)據(jù)漂移，則由于半導(dǎo)體存儲(chǔ)裝置在預(yù)定周期內(nèi)可傳輸更多數(shù)據(jù)，故可減少耗電。最后，為了可以在低功率系統(tǒng)或低電源電壓條件下穩(wěn)定使用半導(dǎo)體存儲(chǔ)裝置，應(yīng)該減少數(shù)據(jù)漂移。
圖2B為說明圖1所示輸入/輸出驅(qū)動(dòng)器在操作下的故障波形。
如上所述，隨著技術(shù)的發(fā)展與時(shí)間的流逝，為了在預(yù)定的單位周期內(nèi)使耗電量作最大的減少并傳送更多的數(shù)據(jù)，半導(dǎo)體存儲(chǔ)裝置極大降低了輸入/輸出驅(qū)動(dòng)器的數(shù)據(jù)漂移。
但是，因數(shù)據(jù)漂移變窄，信號(hào)的電壓電平變低，結(jié)果，即使噪聲處于低電平仍無法忽視噪聲。此外，由于噪聲，故可能自半導(dǎo)體存儲(chǔ)裝置輸出失效數(shù)據(jù)。
此外，由于是高速傳輸數(shù)據(jù)，故在半導(dǎo)體存儲(chǔ)裝置中用于傳輸數(shù)據(jù)的數(shù)據(jù)路徑上所發(fā)生的時(shí)滯(skew)或抖動(dòng)(jitter)常將數(shù)據(jù)破壞。
如圖2B所示，符號(hào)”A”表示正常信號(hào)，相比于符號(hào)”A”，符號(hào)”B”所示的信號(hào)電壓電平扭曲失真。顯然亦即，當(dāng)有噪聲時(shí)，半導(dǎo)體存儲(chǔ)裝置所輸出的為失真的信號(hào)(strained signal)。
最后，符號(hào)”C”表示由半導(dǎo)體存儲(chǔ)裝置數(shù)據(jù)路徑上所發(fā)生的時(shí)滯或抖動(dòng)所扭曲的失真信號(hào)。
如上所述，如何克服噪聲、抖動(dòng)及時(shí)滯來穩(wěn)定輸出未被破壞或扭曲的數(shù)據(jù)或控制信號(hào)是熱門課題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，用來補(bǔ)償因噪聲、抖動(dòng)及時(shí)滯所扭曲的失真信號(hào)，從而傳輸經(jīng)補(bǔ)償?shù)恼?shù)據(jù)信號(hào)。
根據(jù)本發(fā)明的一方面，提供一種用于半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其包括數(shù)據(jù)傳輸單元，用來傳輸半導(dǎo)體裝置內(nèi)部與外部之間的數(shù)據(jù)并生成指示輸出數(shù)據(jù)同步的數(shù)據(jù)驅(qū)動(dòng)信號(hào)；生成參照數(shù)據(jù)的參照數(shù)據(jù)產(chǎn)生單元；和切換單元，其用來響應(yīng)數(shù)據(jù)驅(qū)動(dòng)單元而輸出參照數(shù)據(jù)，其中該數(shù)據(jù)及該參照數(shù)據(jù)被組合成輸出信號(hào)。
根據(jù)本發(fā)明的另一方面，提供一種用于在半導(dǎo)體存儲(chǔ)裝置內(nèi)部與外部之間傳輸數(shù)據(jù)的方法，包括以下步驟a)產(chǎn)生參照數(shù)據(jù)；b)感知來自半導(dǎo)體存儲(chǔ)裝置內(nèi)部的輸出時(shí)限以產(chǎn)生數(shù)據(jù)驅(qū)動(dòng)信號(hào)；c)響應(yīng)數(shù)據(jù)驅(qū)動(dòng)信號(hào)而傳輸參照數(shù)據(jù)；d)傳輸含有數(shù)據(jù)及參照數(shù)據(jù)的輸出信號(hào)。


參照以下優(yōu)選實(shí)施方案說明及其附圖將更好地理解本發(fā)明的上述及其它目的和特征；其中圖1為傳統(tǒng)半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸入/輸出方塊圖。
圖2A為圖1的輸入/輸出驅(qū)動(dòng)器操作的波形圖。
圖2B為說明圖1的輸入/輸出驅(qū)動(dòng)器在操作下的缺陷的波形圖。
圖3為根據(jù)本發(fā)明的一個(gè)實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)單元的方塊圖。
圖4為說明圖3的數(shù)據(jù)輸出驅(qū)動(dòng)單元操作表。
圖5為說明圖3的數(shù)據(jù)輸出驅(qū)動(dòng)單元操作的波形圖。
圖6為根據(jù)本發(fā)明的另一實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的方塊圖。
圖7為說明圖6的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的操作表。
圖8為根據(jù)本發(fā)明的另一實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的方塊圖。
圖9為根據(jù)本發(fā)明的另一實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的方塊圖。
具體實(shí)施例方式
以下，將參照

根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，其具有用來接收第1供應(yīng)電壓以產(chǎn)生內(nèi)部電壓的數(shù)據(jù)輸出驅(qū)動(dòng)單元。
圖3為根據(jù)本發(fā)明的一個(gè)實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)單元的方塊圖。
如圖所示，半導(dǎo)體存儲(chǔ)裝置含有多個(gè)數(shù)據(jù)輸出驅(qū)動(dòng)單元。如果半導(dǎo)體存儲(chǔ)裝置具有n個(gè)數(shù)據(jù)引腳DQ_1～DQ_n時(shí)，則半導(dǎo)體存儲(chǔ)裝置內(nèi)含有n個(gè)數(shù)據(jù)輸出驅(qū)動(dòng)單元。此處，n為正整數(shù)。此外，對(duì)應(yīng)于第1數(shù)據(jù)引腳DQ_1的數(shù)據(jù)輸出驅(qū)動(dòng)單元包括數(shù)據(jù)傳輸單元，如2001；參照數(shù)據(jù)產(chǎn)生單元，如100；和切換單元，如Switch_1。數(shù)據(jù)傳輸單元及切換單元的數(shù)量分別和數(shù)據(jù)引腳的數(shù)量相匹配。但是，半導(dǎo)體存儲(chǔ)裝置內(nèi)含有至少一個(gè)參照數(shù)據(jù)產(chǎn)生單元100即已足夠。
數(shù)據(jù)傳輸單元2001是用來傳輸半導(dǎo)體存儲(chǔ)裝置內(nèi)、外部間的數(shù)據(jù)并生成指示輸出數(shù)據(jù)同步的數(shù)據(jù)驅(qū)動(dòng)信號(hào)ACTL_1及ACTH_1。參照數(shù)據(jù)產(chǎn)生單元100生成參照數(shù)據(jù)high_ref及l(fā)ow_ref。最后，切換單元Switch_1響應(yīng)數(shù)據(jù)驅(qū)動(dòng)信號(hào)ACTL_1及ACTH_1而將參照信號(hào)high_ref及l(fā)ow_ref輸出至第1數(shù)據(jù)引腳DQ1。而后，半導(dǎo)體存儲(chǔ)裝置將輸出自數(shù)據(jù)傳輸單元200_1的數(shù)據(jù)及輸出自切換單元Switch_1的參照數(shù)據(jù)所組合的信號(hào)輸出至第1數(shù)據(jù)引腳DQ_1作為輸出信號(hào)。
此處，參照數(shù)據(jù)包括第1參照信號(hào)high_ref和第2參照信號(hào)low_ref，其分別具有穩(wěn)定的周期與穩(wěn)定的電壓電平。亦即，第1與第2參照信號(hào)high_ref與low_ref并未遭受任何噪聲、任何時(shí)滯或任何抖動(dòng)。結(jié)果，輸出第1與第2參照信號(hào)high_ref與low_ref的每個(gè)時(shí)限，亦即第1與第2參照信號(hào)high_ref與low_ref的每個(gè)穩(wěn)定周期均符合有關(guān)半導(dǎo)體存儲(chǔ)裝置所須規(guī)范的所期望循環(huán)。而且，因第1及第2參照信號(hào)high_ref與low_ref并未遭受任何噪聲、任何時(shí)滯或任何抖動(dòng)，故每個(gè)第1與第2參照信號(hào)high_ref與low_ref均可具有分別符合第1邏輯電平數(shù)據(jù)與第2邏輯電平數(shù)據(jù)，即高電平數(shù)據(jù)與低電平數(shù)據(jù)的各穩(wěn)定電壓電平。
詳言之，數(shù)據(jù)傳輸單元，例如200_1，包括輸出驅(qū)動(dòng)器及數(shù)據(jù)驅(qū)動(dòng)控制單元，例如210_1。輸出驅(qū)動(dòng)器是用來接收自半導(dǎo)體存儲(chǔ)裝置內(nèi)部，即芯區(qū)所輸入的數(shù)據(jù)，并將該數(shù)據(jù)傳送至半導(dǎo)體存儲(chǔ)裝置的外部。輸出驅(qū)動(dòng)控制單元，例如210_1，感知輸出數(shù)據(jù)的時(shí)限從而輸出數(shù)據(jù)驅(qū)動(dòng)信號(hào)，例如ACTL_1與ACTH_1至切換單元，例如Switch_1。
此外，數(shù)據(jù)傳輸單元200_1包括輸入緩沖器，其用來接收來自半導(dǎo)體存儲(chǔ)裝置外部經(jīng)由第1數(shù)據(jù)引腳DQ_1所輸入的數(shù)據(jù)，并將該數(shù)據(jù)送入半導(dǎo)體存儲(chǔ)裝置的內(nèi)部，即芯區(qū)內(nèi)。
此外，輸出自輸出驅(qū)動(dòng)控制單元210的數(shù)據(jù)驅(qū)動(dòng)信號(hào)由第1同步控制信號(hào)ACTH_1及第2同步控制信號(hào)ACTL_1構(gòu)成。第1同步控制信號(hào)ACTH_1對(duì)應(yīng)于輸出第1邏輯電平數(shù)據(jù)的時(shí)限，第2同步控制信號(hào)ACTL_1則對(duì)應(yīng)于輸出第2邏輯電平數(shù)據(jù)的時(shí)限。
參照數(shù)據(jù)產(chǎn)生單元100包括高復(fù)制驅(qū)動(dòng)控制單元，其用來對(duì)切換單元，例如Switch_1與Switch_n生成第1參照信號(hào)high_ref；和低復(fù)制驅(qū)動(dòng)控制單元，其用來對(duì)切換單元，例如Switch_1與Switch_n生成第2參照信號(hào)low_ref。
此外，半導(dǎo)體存儲(chǔ)裝置包括多個(gè)切換單元Switch_1～Switch_n，每個(gè)切換單元由兩個(gè)開關(guān)構(gòu)成。此處，第1切換單元包括第1開關(guān)SWH_1和第2開關(guān)SWL_1。第1開關(guān)SWH_1用來響應(yīng)第1同步控制信號(hào)ACTH_1而傳輸?shù)?參照信號(hào)high_ref，第2開關(guān)則用來響應(yīng)第2同步控制信號(hào)ACTL_1而傳輸?shù)?參照信號(hào)low_ref。
詳言之，第1與第2開關(guān)SWH_1及SWL_1為MOS晶體管，更具體地，第1開關(guān)SWH_1為PMOS晶體管而第2開關(guān)SWL_1為NMOS晶體管。
圖4為說明圖3的數(shù)據(jù)輸出驅(qū)動(dòng)單元操作表。下文中，將參照?qǐng)D3、4，詳述數(shù)據(jù)輸出驅(qū)動(dòng)單元的操作。而且，雖然半導(dǎo)體存儲(chǔ)裝置具有對(duì)應(yīng)于數(shù)據(jù)引腳DQ_1～DQ_n的多個(gè)數(shù)據(jù)輸出驅(qū)動(dòng)器單元，但由于每個(gè)數(shù)據(jù)輸出驅(qū)動(dòng)器單元的操作均相類似，故在此描述對(duì)應(yīng)于第1數(shù)據(jù)引腳DQ_1的數(shù)據(jù)輸出驅(qū)動(dòng)單元的操作，而省略對(duì)其他數(shù)據(jù)輸出驅(qū)動(dòng)單元操作的說明。
首先，在參照數(shù)據(jù)產(chǎn)生單元100中，高復(fù)制驅(qū)動(dòng)控制單元生成具有對(duì)應(yīng)于邏輯高電平數(shù)據(jù)的穩(wěn)定周期與穩(wěn)定電壓電平的第1參照信號(hào)high_ref，并且低復(fù)制驅(qū)動(dòng)控制單元?jiǎng)t生成具有對(duì)應(yīng)于邏輯低電平數(shù)據(jù)的穩(wěn)定周期與穩(wěn)定電壓電平的第2參照信號(hào)low_ref。
如上所述，因第1及第2參照信號(hào)high_ref及l(fā)ow_ref并未遭受任何噪聲、任何時(shí)滯或任何抖動(dòng)，故各輸出第1及第2參照信號(hào)high_ref及l(fā)ow_ref的時(shí)限滿足有關(guān)半導(dǎo)體存儲(chǔ)裝置所須規(guī)范的所期望的循環(huán)。
同時(shí)，當(dāng)半導(dǎo)體存儲(chǔ)裝置輸出儲(chǔ)存在芯區(qū)內(nèi)的數(shù)據(jù)時(shí)，包含在數(shù)據(jù)傳輸單元200_1內(nèi)的輸出驅(qū)動(dòng)器緩沖來自芯區(qū)所輸出的數(shù)據(jù)從而將該數(shù)據(jù)傳輸至第1數(shù)據(jù)引腳DQ_1。
此時(shí)，輸出驅(qū)動(dòng)控制單元210_1感知經(jīng)由輸出驅(qū)動(dòng)器所傳輸?shù)臄?shù)據(jù)，而后，基于該數(shù)據(jù)是否為邏輯高或?yàn)檫壿嫷投傻?同步控制信號(hào)ACTH_1或第2同步控制信號(hào)ACTL_1。亦即，如果數(shù)據(jù)為邏輯高，則將第1同步控制信號(hào)ACTH_1激活為邏輯低電平且將第2同步控制信號(hào)ACTH_1非活為邏輯低電平；并且，如該數(shù)據(jù)為邏輯低，則將第2同步控制信號(hào)ACTL_1激活為邏輯高電平，且將第1同步控制信號(hào)ACTH_1非活為邏輯高電平。
如圖4所示，當(dāng)經(jīng)由第1數(shù)據(jù)引腳DQ_1所傳輸?shù)妮敵鰯?shù)據(jù)為邏輯高時(shí)，則將第1同步控制信號(hào)ACTH_1激活為邏輯低電平，且將第2同步控制信號(hào)ACTL_1非活為邏輯低電平。反之，參照第2數(shù)據(jù)引腳DQ_2，即，如果輸出數(shù)據(jù)為邏輯低，則將第2同步控制信號(hào)ACTL_2激活為邏輯高電平且將第1同步控制信非活為邏輯高電平。
而后，將第1同步控制信號(hào)ACTH_1及第2同步控制信號(hào)ACTL_1輸入至第1切換單元Switch_1。亦即，將第1同步控制信號(hào)ACTH_1輸入至第1開關(guān)SWH_1且將第2同步控制信號(hào)ACTL_1輸入至第2開關(guān)SWL_1。
結(jié)果，響應(yīng)第1同步控制信號(hào)ACTH_1及第2同步控制信號(hào)ACTL_1，來確定第1及第2開關(guān)SWH_1及SWL_1導(dǎo)通或斷開。對(duì)第1數(shù)據(jù)引腳DQ_1而言，響應(yīng)第1同步控制信號(hào)ACTH_1及第2同步控制信號(hào)ACTL_1為邏輯高，而導(dǎo)通第1開關(guān)SWH_1并斷開第2開關(guān)SWL_1。同樣的，對(duì)第2數(shù)據(jù)引腳DQ_2而言，響應(yīng)第1同步控制信號(hào)ACTH_2及第2同步控制信號(hào)ACTL_2為邏輯高，而斷開第1開關(guān)SWH_2并導(dǎo)通第2開關(guān)SWL_2最后，雖然經(jīng)由數(shù)據(jù)傳輸單元200_1所含的輸出驅(qū)動(dòng)器而來自芯區(qū)所輸出的數(shù)據(jù)有所失真，亦即，因噪聲、時(shí)滯或抖動(dòng)所致而輸出為失真的數(shù)據(jù)，但該數(shù)據(jù)可由第1或第2參照信號(hào)high_ref或low_ref予以補(bǔ)償。
此外，即使經(jīng)由輸出驅(qū)動(dòng)器自芯區(qū)輸出的數(shù)據(jù)未失真，但第1或第2參照信號(hào)high_ref或low_ref亦不會(huì)使數(shù)據(jù)失真。
如上所述，經(jīng)由各數(shù)據(jù)傳輸單元200_1～200_n的輸出驅(qū)動(dòng)器所傳輸?shù)母鲾?shù)據(jù)決定于各切換單元Switch_1～Switch_n中的第1及第2開關(guān)SWH_1～SWH_n及SWL_1～SWL_n導(dǎo)通與否。且之后，將第1及第2參照信號(hào)high_ref及l(fā)ow_ref兩者之一送至各數(shù)據(jù)引腳DQ_1～DQ_n。
圖5為說明圖3的數(shù)據(jù)輸出驅(qū)動(dòng)單元操作的波形圖。
如圖所示，描述了4種不同的輸出信號(hào)。符號(hào)”A”的第1種信號(hào)為正常的信號(hào)，符號(hào)”B”及”C”的第2及第3種信號(hào)為不穩(wěn)定的信號(hào)。相比于符號(hào)”A”，符號(hào)”B”所示的信號(hào)的電壓電平失真，亦即，當(dāng)產(chǎn)生有噪聲時(shí)，由半導(dǎo)體存儲(chǔ)裝置所輸出的信號(hào)為失真的信號(hào)。而符號(hào)”C”表示由半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)路徑上發(fā)生的時(shí)滯或抖動(dòng)所致畸變的失真信號(hào)。
另一方面，在最后的波形上，亦即符號(hào)”D”者，說明了根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置的輸出信號(hào)，由符號(hào)”D”的波形所示可知，以第1或第2參照信號(hào)high_ref或low_ref補(bǔ)償后的輸出信號(hào)失真已極微小。
圖6為根據(jù)本發(fā)明的另一實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的方塊圖。
如圖所示，半導(dǎo)體存儲(chǔ)裝置包括多個(gè)數(shù)據(jù)輸出驅(qū)動(dòng)單元。如果半導(dǎo)體存儲(chǔ)裝置具有n個(gè)數(shù)據(jù)引腳DQ_1～DQ_n，則半導(dǎo)體存儲(chǔ)裝置中所含的數(shù)據(jù)輸出驅(qū)動(dòng)單元即為n個(gè)，此處，n為正整數(shù)。此外，對(duì)應(yīng)于第1數(shù)據(jù)輸引腳DQ_1的數(shù)據(jù)輸出驅(qū)動(dòng)單元包括數(shù)據(jù)傳輸單元，例如200’_1；參照數(shù)據(jù)產(chǎn)生單元，例如100；和切換單元，例如Switch’_1。數(shù)據(jù)傳輸單元及切換單元的數(shù)量和數(shù)據(jù)引腳的數(shù)量分別相互匹配。然而，半導(dǎo)體存儲(chǔ)裝置中只要含有至少一個(gè)參照數(shù)據(jù)產(chǎn)生單元即可。
相對(duì)于圖3，在結(jié)構(gòu)上，圖6所示的半導(dǎo)體存儲(chǔ)裝置與圖3所示者相類似，故以下僅就分別示于圖3和圖6中的半導(dǎo)體存儲(chǔ)裝置之間的不同處加以說明。
如圖6所示，各切換單元Switch’_1～Switch’_n由2個(gè)開關(guān)構(gòu)成。此處，包含在第1切換單元Switch’_1中的第1及第2開關(guān)SWH’_1及SWL’_1為NMOS晶體管。結(jié)果，如果第1同步控制信號(hào)ACTH’_1為邏輯高，則第1開關(guān)SWH’_1即被導(dǎo)通。亦即，當(dāng)?shù)?同步控制信號(hào)ACTH’_1為邏輯高時(shí)，第1開關(guān)SWH’_1即被激活。因此，如果包含在數(shù)據(jù)傳輸單元200’_1中的輸出驅(qū)動(dòng)器傳輸邏輯高電平數(shù)據(jù)時(shí)，包含在數(shù)據(jù)傳輸單元200’_1中的輸出驅(qū)動(dòng)控制單元210’_1即生成為邏輯高的第1同步控制信號(hào)ACTH’_1。
圖7為說明圖6的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的操作表。相對(duì)于圖4，為了導(dǎo)通第1開關(guān)SWH’_1，對(duì)于第1同步控制信號(hào)ACTH’_1的各邏輯電平存在差異。但是，為了導(dǎo)通第2開關(guān)SWL’_1，第2同步控制信號(hào)ACTL’_1則與圖3所示的第2同步控制信號(hào)ACTL_1相同。
圖8為根據(jù)本發(fā)明的另一實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的方塊圖。
如圖所示，該半導(dǎo)體存儲(chǔ)裝置類似于圖3所示的半導(dǎo)體存儲(chǔ)裝置。然而，圖8所示的半導(dǎo)體存儲(chǔ)裝置還包括副參照數(shù)據(jù)產(chǎn)生單元，例如100_m，用來產(chǎn)生副參照數(shù)據(jù)，其中副參照數(shù)據(jù)和參照數(shù)據(jù)，即第1參照數(shù)據(jù)high_ref和第2參照數(shù)據(jù)low_ref分別具有相同的周期與相同的電壓電平。
此處，半導(dǎo)體存儲(chǔ)裝置具有多個(gè)副參照數(shù)據(jù)產(chǎn)生單元100_1～100_m，來更有效地補(bǔ)償經(jīng)由各數(shù)據(jù)引腳DQ_1～DQ_n所輸出的數(shù)據(jù)。亦即，即使經(jīng)由各數(shù)據(jù)傳輸單元所傳輸?shù)拇罅繑?shù)據(jù)失真，但利用參照數(shù)據(jù)產(chǎn)生單元100_1和多個(gè)副參照數(shù)據(jù)產(chǎn)生單元100_1～100_m均可更有效地補(bǔ)償該數(shù)據(jù)。
此外，如同各參照數(shù)據(jù)high_ref及l(fā)ow_ref一樣，各副參照數(shù)據(jù)由分別具有第1邏輯電平與第2邏輯電平的兩個(gè)數(shù)據(jù)信號(hào)構(gòu)成。
圖9為根據(jù)本發(fā)明的另一實(shí)施方案的包含在半導(dǎo)體存儲(chǔ)裝置中的數(shù)據(jù)輸出驅(qū)動(dòng)器單元的方塊圖。
如圖所示，該半導(dǎo)體存儲(chǔ)裝置與圖3的半導(dǎo)體存儲(chǔ)裝置相類似，但圖9所示的半導(dǎo)體存儲(chǔ)裝置還包括多個(gè)片內(nèi)終結(jié)器單元300_1～300_n。
各片內(nèi)終結(jié)器單元300_1～300_n耦連在各數(shù)據(jù)傳輸單元及各數(shù)據(jù)引腳之間，用來消除經(jīng)由各數(shù)據(jù)引腳所傳輸?shù)爻掷m(xù)性輸出的數(shù)據(jù)之間的干擾。
相對(duì)于圖3，在結(jié)構(gòu)上，圖6所示的半導(dǎo)體存儲(chǔ)裝置與圖3所示者類似，因此，此處省略其具體說明。
在根據(jù)本發(fā)明地具有數(shù)據(jù)驅(qū)動(dòng)單元的半導(dǎo)體存儲(chǔ)裝置中，雖然經(jīng)由輸出驅(qū)動(dòng)器或數(shù)據(jù)引腳所傳輸?shù)臄?shù)據(jù)信號(hào)由于噪聲、抖動(dòng)和時(shí)滯導(dǎo)致失真，但利用第1或第2參照信號(hào)可對(duì)數(shù)據(jù)信號(hào)加以補(bǔ)償，因此，在高速操作的半導(dǎo)體存儲(chǔ)裝置中，仍可增加用于傳輸數(shù)據(jù)操作的可靠性。
此外，如果把根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置應(yīng)用于系統(tǒng)中時(shí)，使用此種半導(dǎo)體存儲(chǔ)裝置的系統(tǒng)可穩(wěn)定操作。
本申請(qǐng)所含主題內(nèi)容涉及于2004年10月30日遞交至韓國專利局的韓國專利申請(qǐng)第2004_87703號(hào)，通過引用在此將其全文并入。
雖然本發(fā)明采用特定優(yōu)選實(shí)施方案進(jìn)行說明，但是本領(lǐng)域技術(shù)人員可以在不違背所附權(quán)利要求書所限定的本發(fā)明的實(shí)質(zhì)和范圍的情況下作出各種修改及變更。
權(quán)利要求
1.一種用于半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，包括數(shù)據(jù)傳輸單元，其用來傳輸半導(dǎo)體存儲(chǔ)裝置的內(nèi)部與外部之間的數(shù)據(jù)并且生成數(shù)據(jù)驅(qū)動(dòng)信號(hào)以指示輸出數(shù)據(jù)的時(shí)限；參照數(shù)據(jù)產(chǎn)生單元，其用來產(chǎn)生參照數(shù)據(jù)；及切換單元，其用來響應(yīng)所述數(shù)據(jù)驅(qū)動(dòng)信號(hào)而輸出參照數(shù)據(jù)，其中將數(shù)據(jù)和參照數(shù)據(jù)組合為輸出信號(hào)。
2.如權(quán)利要求1的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述數(shù)據(jù)傳輸單元包括數(shù)據(jù)輸出驅(qū)動(dòng)器，其用來接收自半導(dǎo)體存儲(chǔ)裝置內(nèi)部所輸入的信號(hào)并將數(shù)據(jù)傳送至半導(dǎo)體存儲(chǔ)裝置的外部；和輸出驅(qū)動(dòng)控制單元，其用來感知輸出數(shù)據(jù)的時(shí)限并將數(shù)據(jù)驅(qū)動(dòng)信號(hào)輸出至切換單元。
3.如權(quán)利要求1的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述輸出驅(qū)動(dòng)控制單元對(duì)應(yīng)于輸出第1邏輯電平數(shù)據(jù)的時(shí)限以生成第1同步控制信號(hào)并且對(duì)應(yīng)于輸出第2邏輯電平數(shù)據(jù)的時(shí)限以生成第2同步控制信號(hào)。
4.如權(quán)利要求3的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述參照數(shù)據(jù)產(chǎn)生單元包括第1參照數(shù)據(jù)產(chǎn)生器，其用來生成具有穩(wěn)定周期和穩(wěn)定電壓電平第1參照信號(hào)至所述切換單元；及第2參照數(shù)據(jù)產(chǎn)生器，其用來產(chǎn)生具有穩(wěn)定周期和穩(wěn)定電壓電平的第2參照信號(hào)至所述切換單元。
5.如權(quán)利要求4的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述切換單元包括第1開關(guān)，其用來響應(yīng)所述第1同步控制信號(hào)而傳送第1參照信號(hào)；及第2開關(guān)，其用來響應(yīng)所述第2同步控制信號(hào)而傳送第2參照信號(hào)。
6.如權(quán)利要求5的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述第1與第2開關(guān)均為MOS晶體管。
7.如權(quán)利要求5的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述第1開關(guān)為PMOS晶體管而所述第2開關(guān)為NMOS晶體管。
8.如權(quán)利要求5的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述第1與第2開關(guān)均為NMOS晶體管。
9.如權(quán)利要求2的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中所述數(shù)據(jù)傳輸單元還包括數(shù)據(jù)輸入驅(qū)動(dòng)器，其用來接收自所述半導(dǎo)體存儲(chǔ)裝置外部所輸入的數(shù)據(jù)并將所述數(shù)據(jù)傳送至半導(dǎo)體存儲(chǔ)裝置的內(nèi)部。
10.如權(quán)利要求1的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，還包括耦合于所述數(shù)據(jù)傳輸單元、用來消除連續(xù)性輸出的數(shù)據(jù)之間的干擾的片內(nèi)終結(jié)器單元。
11.如權(quán)利要求1的輸入/輸出驅(qū)動(dòng)器，還包括副參照數(shù)據(jù)產(chǎn)生單元，其用來產(chǎn)生副參照數(shù)據(jù)，其中所述副參照數(shù)據(jù)及所述參照數(shù)據(jù)具有相同的周期與相同的電壓電平。
12.如權(quán)利要求11的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中來自所述副參照數(shù)據(jù)產(chǎn)生單元所輸出的副參照數(shù)據(jù)被組合至所述數(shù)據(jù)及所述參照數(shù)據(jù)中作為輸出信號(hào)。
13.如權(quán)利要求12的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，其中每個(gè)所述參照數(shù)據(jù)及所述副參照數(shù)據(jù)分別由具有第1邏輯電平及第2邏輯電平的兩個(gè)數(shù)據(jù)信號(hào)構(gòu)成。
14.一種半導(dǎo)體存儲(chǔ)裝置，包括儲(chǔ)存數(shù)據(jù)的芯區(qū)；數(shù)據(jù)傳輸單元，其用來傳輸所述芯區(qū)及輸入/輸出引腳之間的數(shù)據(jù)并生成數(shù)據(jù)驅(qū)動(dòng)信號(hào)以指示輸出所述數(shù)據(jù)的時(shí)限；用來產(chǎn)生參照數(shù)據(jù)的參照數(shù)據(jù)產(chǎn)生單元，和切換單元，其用來響應(yīng)所述數(shù)據(jù)驅(qū)動(dòng)信號(hào)而輸出所述參照數(shù)據(jù)，其中所述數(shù)據(jù)及所述參照數(shù)據(jù)被組合并經(jīng)輸入/輸出引腳輸出。
15.如權(quán)利要求14的半導(dǎo)體存儲(chǔ)裝置，其中所述數(shù)據(jù)傳輸單元包括數(shù)據(jù)輸出驅(qū)動(dòng)器，用來接收來自所述芯區(qū)所輸出的數(shù)據(jù)及把所述數(shù)據(jù)輸出至輸入/輸出引腳；和輸出驅(qū)動(dòng)控制單元，其用來感知輸出所述數(shù)據(jù)的時(shí)限并把數(shù)據(jù)驅(qū)動(dòng)信號(hào)輸出至切換單元。
16.如權(quán)利要求14的半導(dǎo)體存儲(chǔ)裝置，其中所述輸出驅(qū)動(dòng)控制單元響應(yīng)輸出第1邏輯電平數(shù)據(jù)的時(shí)限而生成第1同步控制信號(hào)并且響應(yīng)輸出第2邏輯電平數(shù)據(jù)的時(shí)限而生成第2同步控制信號(hào)。
17.如權(quán)利要求16的半導(dǎo)體存儲(chǔ)裝置，其中所述參照數(shù)據(jù)產(chǎn)生單元包括第1參照數(shù)據(jù)產(chǎn)生器，其用來產(chǎn)生具有穩(wěn)定周期及穩(wěn)定電壓電平的第1參照信號(hào)至所述切換單元；及第2參照數(shù)據(jù)產(chǎn)生器，其用來產(chǎn)生具有穩(wěn)定周期及穩(wěn)定電壓電平的第2參照信號(hào)至所述切換單元。
18.如權(quán)利要求17的半導(dǎo)體存儲(chǔ)裝置，其中所述切換單元包括；第1開關(guān)，其用來響應(yīng)所述第1同步控制信號(hào)而傳輸?shù)?參照信號(hào)；及第2開關(guān)，其用來響應(yīng)所述第2同步控制信號(hào)而傳輸?shù)?參照信號(hào)。
19.如權(quán)利要求18的半導(dǎo)體存儲(chǔ)裝置，其中所述第1及第2開關(guān)均為MOS晶體管。
20.如權(quán)利要求15的半導(dǎo)體存儲(chǔ)裝置，其中所述數(shù)據(jù)傳輸單元還包括數(shù)據(jù)輸入驅(qū)動(dòng)器，其用來接收經(jīng)由所述輸入/輸出引腳所輸入的數(shù)據(jù)并將所述數(shù)據(jù)傳送至芯區(qū)內(nèi)。
21.如權(quán)利要求15的半導(dǎo)體存儲(chǔ)裝置，還包括耦合于所述數(shù)據(jù)傳輸單元以用來消除持續(xù)性輸出的數(shù)據(jù)間的干擾的片內(nèi)終結(jié)器單元。
22.如權(quán)利要求14的半導(dǎo)體存儲(chǔ)裝置，還包括副參照數(shù)據(jù)產(chǎn)生單元，其用來產(chǎn)生副參照數(shù)據(jù)，其中所述副參照數(shù)據(jù)及所述參照數(shù)據(jù)分別具有相同的周期及相同的電壓電平。
23.如權(quán)利要求22的半導(dǎo)體存儲(chǔ)裝置，其中來自所述副參照數(shù)據(jù)產(chǎn)生單元所輸出的副參照數(shù)據(jù)被組合至所述數(shù)據(jù)及所述參照數(shù)據(jù)中而作為輸出信號(hào)。
24.如權(quán)利要求23的半導(dǎo)體存儲(chǔ)裝置，其中每個(gè)所述參照數(shù)據(jù)及所述副參照數(shù)據(jù)分別由具有第1邏輯電平及第2邏輯電平的兩個(gè)數(shù)據(jù)信號(hào)構(gòu)成。
25.一種用來傳輸半導(dǎo)體存儲(chǔ)裝置內(nèi)外部之間的數(shù)據(jù)的方法，所包括的步驟為a)產(chǎn)生參照數(shù)據(jù)；b)感知來自半導(dǎo)體存儲(chǔ)裝置的輸出時(shí)限從而生成數(shù)據(jù)驅(qū)動(dòng)信號(hào)；c)響應(yīng)所述數(shù)據(jù)驅(qū)動(dòng)信號(hào)而傳輸所述參照數(shù)據(jù)；d)傳輸包含所述數(shù)據(jù)及所述參照數(shù)據(jù)的輸出信號(hào)。
26.如權(quán)利要求25的方法，其中步驟a)包括a1)響應(yīng)第1邏輯電平數(shù)據(jù)而生成具有穩(wěn)定周期與穩(wěn)定電壓電平的第1參照信號(hào)；和a2)響應(yīng)第2邏輯電平數(shù)據(jù)而產(chǎn)生具有穩(wěn)定周期與穩(wěn)定電壓電平的第2參照信號(hào)。
27.如權(quán)利要求26的方法，其中步驟b)包括b1)響應(yīng)輸出所述第1邏輯電平數(shù)據(jù)的時(shí)限而產(chǎn)生第1同步控制信號(hào)；和b2)響應(yīng)輸出所述第2邏輯電平數(shù)據(jù)的時(shí)限而產(chǎn)生第2同步控制信號(hào)。
28.如權(quán)利要求27的方法，其中步驟c)包括c1)響應(yīng)所述第1同步控制信號(hào)而傳輸?shù)?參照信號(hào)；和c2)響應(yīng)所述第2同步控制信號(hào)而傳輸?shù)?參照信號(hào)。
29.如權(quán)利要求27的方法，還包括接收來自半導(dǎo)體存儲(chǔ)裝置外部所輸入的數(shù)據(jù)以將所述數(shù)據(jù)傳送至半導(dǎo)體存儲(chǔ)裝置的內(nèi)部。
全文摘要
一種用于半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)輸入/輸出驅(qū)動(dòng)器，包括數(shù)據(jù)傳輸單元，其用來傳輸半導(dǎo)體存儲(chǔ)裝置內(nèi)部與外部間的數(shù)據(jù)并生成數(shù)據(jù)驅(qū)動(dòng)信號(hào)以指示輸出數(shù)據(jù)的時(shí)限；參照數(shù)據(jù)產(chǎn)生單元，其用來產(chǎn)生參照數(shù)據(jù)；及切換單元，其用來響應(yīng)數(shù)據(jù)驅(qū)動(dòng)信號(hào)而輸出參照數(shù)據(jù)，其中該數(shù)據(jù)及該參照數(shù)據(jù)系相組合而作為輸出信號(hào)。
文檔編號(hào)G11C11/419GK1767065SQ20051007191
公開日2006年5月3日 申請(qǐng)日期2005年5月23日 優(yōu)先權(quán)日2004年10月30日
發(fā)明者姜熙福, 安進(jìn)弘 申請(qǐng)人:海力士半導(dǎo)體有限公司