專利名稱：電位切換電路、具有電位切換電路的閃速存儲器及切換電位的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電位切換電路，更具體地，涉及在閃速存儲器中使用的電位切換電路。
背景技術(shù)：
如本領(lǐng)域內(nèi)普通技術(shù)人員普遍公知的那樣，需要響應(yīng)諸如解碼器等閃速存儲器的操作模式，將不同電平的電位提供給該存儲器的外圍電路。例如，當將閃速存儲器設(shè)置為其中執(zhí)行數(shù)據(jù)寫入(編程)的程序模式時，需要將約10V的高電位提供給字線解碼器，而當將閃速存儲器設(shè)置為其中執(zhí)行數(shù)據(jù)驗證的驗證模式時，需要將約5V的中間電位提供給字線解碼器。
為了減少閃速存儲器的存取時間，當切換操作模式時，需要立即切換電位。未審專利公開NO.2001-184879公開了一種用于將提供給行解碼器的電位從用于驗證的電位切換為用于高速地數(shù)據(jù)寫入的電位。所述公知的設(shè)備具有寫入系統(tǒng)電荷泵、讀取系統(tǒng)電荷泵、以及電位切換電路。寫入系統(tǒng)電荷泵產(chǎn)生用于數(shù)據(jù)寫入的電位，而讀取系統(tǒng)電荷泵產(chǎn)生用于驗證和數(shù)據(jù)讀取的電位。電位切換電路將由寫入系統(tǒng)電荷泵產(chǎn)生的電位和由讀取系統(tǒng)電荷泵產(chǎn)生的電位中的一個輸出到行解碼器。根據(jù)所公知的設(shè)備，在執(zhí)行驗證的同時，從寫入系統(tǒng)電荷泵中輸出的電位增加到高于在數(shù)據(jù)寫入時要提供給存儲器單元的電位。隨后，當開始數(shù)據(jù)寫入時，電位切換電路向行解碼器輸出由寫入系統(tǒng)電荷泵輸出的電位。因此，輸出到行解碼器的電位迅速提高。

發(fā)明內(nèi)容
本發(fā)明已經(jīng)認識到公知設(shè)備需要兩個電荷泵，用于數(shù)據(jù)寫入和驗證。這是不合需要的，因為增加了安裝在閃速存儲器上的電荷泵的數(shù)量。電荷泵數(shù)量的增加導(dǎo)致閃速存儲器芯片的面積的增加，這帶來成本方面的缺點。
在本發(fā)明的方案中，電位切換電路具有電位控制電路、輸出電路、和與輸出電路相連的預(yù)充電電路。電位控制電路產(chǎn)生與閃速存儲器的操作模式相關(guān)聯(lián)的參考電位。當啟用輸出電路時，其在輸出端子處產(chǎn)生與參考電位相對應(yīng)的輸出電位，并當其禁用時，將輸出端子設(shè)置為高阻抗狀態(tài)。當將操作模式從第一模式切換到第二模式時，禁用輸出電路。在禁用輸出電路的同時，電位控制電路將參考電位從與第一模式相關(guān)聯(lián)的第一電位切換為與第二模式相關(guān)聯(lián)的第二電位，并且預(yù)充電電路響應(yīng)參考電位對輸出端子進行預(yù)充電。
根據(jù)這樣構(gòu)造的電位切換電路，響應(yīng)參考電位，可變地產(chǎn)生輸出電位。因此，為了產(chǎn)生輸出電位，不需要多個電荷泵。此外，能夠立即切換輸出電位，因為當切換操作模式時，在禁用輸出電路的同時，響應(yīng)參考電位對輸出端子進行預(yù)充電。
一種用于切換電位的方法包括以下步驟(a)將參考電位設(shè)置為與作為閃速存儲器的操作模式的第一模式相關(guān)聯(lián)的第一電位；(b)由輸出電路在輸出端子處產(chǎn)生與所述參考電位相對應(yīng)的輸出電位；(c)通過禁用所述輸出電路，將所述輸出電路設(shè)置為高阻抗狀態(tài)；(d)在禁用所述輸出電路的同時，將所述閃速存儲器的操作模式從所述第一模式切換為第二模式；(e)在禁用所述輸出電路的同時，將所述參考電位從所述第一電位切換為與所述第二模式相關(guān)聯(lián)的第二電位；(f)在禁用所述輸出電路的同時，響應(yīng)所述參考電位，對所述輸出端子進行預(yù)充電；以及(g)在所述預(yù)充電(f)之后，啟用所述輸出電路，以在所述輸出端子處產(chǎn)生與作為參考電位的所述第二電位相對應(yīng)的輸出電位。
根據(jù)本發(fā)明，電位切換電路能夠僅使用少量電荷泵來輸出各種電平的電位。此外，電位切換電路能夠立即切換電位。


根據(jù)以下結(jié)合附圖所采用的描述，本發(fā)明的上述和其它目的、優(yōu)點和特征將更顯而易見，其中圖1是示出了具有根據(jù)本發(fā)明實施例的電位切換電路的閃速存儲器的結(jié)構(gòu)的方框圖；圖2是示出了根據(jù)本實施例的電位切換電路的結(jié)構(gòu)的方框圖；以及圖3是示出了根據(jù)本實施例的電位切換電路的操作的流程圖。
具體實施例方式
現(xiàn)在，將參照說明性實施例，在此對本發(fā)明進行描述。本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當理解，可以使用本發(fā)明的教導(dǎo)實現(xiàn)許多替代實施例，且本發(fā)明并不限于所述出于說明的目的而示出的實施例。
I.閃速存儲器的整體結(jié)構(gòu)圖1是示出了應(yīng)用了本發(fā)明的電位切換電路的實施例的閃速存儲器10的主要部分的結(jié)構(gòu)的方框圖。閃速存儲器10具有存儲器陣列1、行解碼器2、以及列解碼器3。存儲器陣列1具有以矩陣形式排列的閃速存儲單元11、字線12、位線13、以及源極線14。為了易于觀看，在圖中僅示出了一個閃速存儲單元11、一個字線12、一個位線13以及一個源極線14。如本領(lǐng)域內(nèi)普通技術(shù)人員所公知的那樣，閃速存儲單元11由具有浮置柵極的MOSFET組成。將閃速存儲單元11的控制柵極與字線12相連，將其漏極與位線13相連，并將其源極與源極線14相連。行解碼器2和列解碼器3用于選擇閃速存儲單元11；行解碼器2用于響應(yīng)X地址，選擇字線12，而列解碼器3用于響應(yīng)Y地址，選擇位線13。針對與所選字線12和所選位線13相連的所選閃速存儲單元11，執(zhí)行數(shù)據(jù)的編程或讀取。
通過列解碼器3，將存儲陣列1與讀出放大器4相連，并將讀出放大器4與輸入/輸出電路5相連。讀出放大器4用于將數(shù)據(jù)寫入到所選閃速存儲單元11，并用于讀取寫入在所選閃速存儲單元11中的數(shù)據(jù)。輸入/輸出電路5用于從外部提供要寫入在閃速存儲單元11中的寫入數(shù)據(jù)，并用于將從閃速存儲單元11中讀取出來的讀取數(shù)據(jù)輸出到外部。通過輸入/輸出電路5，將寫入數(shù)據(jù)提供給讀出放大器4。通過輸入/輸出電路5，將由讀出放大器4識別的讀取數(shù)據(jù)輸出到外部。
將行解碼器2和列解碼器3與電位切換電路6相連。電位切換電路6根據(jù)閃速存儲器10被設(shè)置為的操作模式，向行解碼器2和列解碼器3提供電位。更具體地，當將閃速存儲器10設(shè)置為程序模式時，電位切換電路6向行解碼器2和列解碼器3提供約12V的高電位。當將閃速存儲器10設(shè)置為驗證模式時，電位切換電路6向行解碼器2和列解碼器3提供約5V的中間電位。如稍后所述，本發(fā)明的主題在于對電位切換電路6進行改進。
將電位切換電路6與命令控制系統(tǒng)7相連。命令控制系統(tǒng)7響應(yīng)從外部提供過來的外部控制信號(例如，芯片使能信號/CE、行選通信號/RAS、列選通信號/CAS)，向閃速存儲器10的每個部分提供內(nèi)部控制信號。將模式設(shè)置信號MODE、使能信號EN、/EN、以及復(fù)位信號ENR從命令控制系統(tǒng)7提供給電位切換電路6。模式設(shè)置信號MODE用于向電位切換電路6通知閃速存儲器10被設(shè)置為的操作模式。當閃速存儲器10設(shè)置在程序模式下時，激活模式設(shè)置信號MODE。反之(即，閃速存儲器10設(shè)置在驗證模式下)，禁用模式設(shè)置信號MODE。使能信號EN、/EN是彼此互補的信號，并用于啟用或禁用電位切換電路6。復(fù)位信號ENR是用于控制電位切換電路6的信號。稍后，將對復(fù)位信號ENR的作用進行描述。
在以下描述中，應(yīng)當注意，附在涉及信號的參考數(shù)字之前的“/”表示該信號是低電平有效的，而沒有符號“/”表示該信號是高電平有效的。低電平有效信號的激活表示將該信號下拉到地電位，而高電平有效信號的激活表示將該信號上拉到電源電位。
II.電位切換電路的結(jié)構(gòu)1.電位切換電路的總結(jié)圖2是示出了電位切換電路6的結(jié)構(gòu)的方框圖。示意地，電位切換電路6具有電位控制電路21(參考電位控制電路)、輸出電路22和預(yù)充電電路23。
電位控制電路21(參考電位控制電路)是配置來產(chǎn)生參考電位VREF的電路。參考電位VREF是用于控制電位切換電路6的輸出電位VOUT的電位，并與輸出電位VOUT的目標值相對應(yīng)。在本實施例中，當輸出電位VOUT的目標值為V’時，產(chǎn)生滿足以下等式的參考電位VREFVREF＝(1/k)·V′ ...(1)這里，k是大于1的值。
響應(yīng)模式設(shè)置信號MODE產(chǎn)生參考電位VREF。如圖3所示，當激活模式設(shè)置信號MODE時，即，將閃速存儲器10設(shè)置為程序模式，產(chǎn)生滿足以下等式的參考電位VREFVREF＝(1/k)·Vprg(＝Vprg′)...(1a)這里，Vprg是用于數(shù)據(jù)寫入的電位Vpgm，典型地，為10V。另一方面，當禁用模式設(shè)置信號MODE時，產(chǎn)生滿足以下等式的參考電位VREFVREF＝(1/k)·Vverify(＝Vverify′) ...(1b)這里，Vverify是用于驗證的電位。
返回到圖2，輸出電路22是配置為響應(yīng)參考電位VREF、在輸出端子24處產(chǎn)生輸出電位VOUT的電路。將在輸出端子24處產(chǎn)生的輸出電位VOUT提供到上述行解碼器2和列解碼器3。響應(yīng)命令控制系統(tǒng)7所提供的使能信號EN，啟用或禁用輸出電路22。當激活使能信號EN時，輸出電路22產(chǎn)生對應(yīng)于參考電位VREF的輸出電位VOUT。在本實施例中，當激活使能信號EN時，將輸出電位VOUT控制為電位“k·VREF”。應(yīng)當注意，k還出現(xiàn)在上述等式(1)中。當禁用使能信號EN時，輸出電路22將輸出端子24設(shè)置為高阻抗狀態(tài)。
預(yù)充電電路23是配置為在禁用輸出端子22的同時、對輸出端子24預(yù)充電的電路。預(yù)充電電路23響應(yīng)參考電位VREF，對輸出端子24進行預(yù)充電。如稍后所將描述的那樣，預(yù)充電電路23對高速切換輸出電位VOUT起著重要作用。
2.輸出電路的結(jié)構(gòu)輸出電路22包括PMOS晶體管31、33以及NMOS晶體管32、34。將PMOS晶體管31、33串聯(lián)在輸出端子24和電源端子42之間，并將NMOS晶體管32、34串聯(lián)在輸出端子24和接地端子43之間。將高電源電位VPP從電荷泵(未示出)提供到電源端子42。電源電位VPP等于或高于用于數(shù)據(jù)寫入的電位。將PMOS晶體管31、33的襯底端子與電源端子42相連，它們的電位均為電源電位VPP。PMOS晶體管31和NMOS晶體管32用作切換裝置，使輸出電路22能夠響應(yīng)使能信號EN、向輸出端子24輸出輸出電位VOUT。PMOS晶體管33充當控制裝置，用于控制輸出電位VOUT。其柵極固定在預(yù)定電位的NMOS晶體管34充當恒定電流源。
將PMOS晶體管31的柵極與電平轉(zhuǎn)移器36相連，并利用電平轉(zhuǎn)移器36接通或截止PMOS晶體管31。電平轉(zhuǎn)移器36是用于響應(yīng)使能信號EN接通或截止PMOS晶體管31的電路。將電源電位VPP從上述電荷泵(未示出)提供到電平轉(zhuǎn)移器36的電源端子37，并對電平轉(zhuǎn)移器36進行配置，使其能夠輸出電源電位VPP。當激活使能信號EN時，電平轉(zhuǎn)移器36將地電位VSS提供到PMOS晶體管31的柵極以使PMOS晶體管31導(dǎo)通。相反，當禁用使能信號EN時，電平轉(zhuǎn)移器36將電源電位VPP提供到PMOS晶體管31的柵極，以使PMOS晶體管31禁止。
將使能信號EN直接輸入到NMOS晶體管32的柵極。當激活使能信號EN時，接通NMOS晶體管32。當禁用使能信號EN時，截止NMOS晶體管32。
將PMOS晶體管33的柵極連接到比較器38。比較器38用于控制流經(jīng)PMOS晶體管33的電流，從而控制在輸出端子24處產(chǎn)生的輸出電位VOUT。使用在輸出端子24和接地端子39之間設(shè)置的電阻器件40、41來控制輸出電位VOUT。電阻器40、41對輸出電位VOUT進行分壓，并在電阻器40、41之間的節(jié)點處產(chǎn)生電位VA。電位VA與輸出電位VOUT成正比，根據(jù)本實施例，通過以下等式表示電位VAVA＝(1/k)·VOUT...(2)
應(yīng)當注意，k還出現(xiàn)在表示參考電位VREF的等式(1)中。比較器38將電位VA與電位控制電路21所提供的參考電位VREF進行比較，并產(chǎn)生與電位VA和參考電位VREF之間的差值相對應(yīng)的控制電位VDIF。比較器38將控制電位VDIF提供到PMOS晶體管33的柵極。根據(jù)控制電位VDIF來控制流經(jīng)PMOS晶體管33的電流。由于控制電位VDIF是與電位VA和參考電位VREF之間的差值相對應(yīng)的電位，因此，響應(yīng)參考電位VREF對在輸出端子24處產(chǎn)生的輸出電位VOUT進行控制。
將NMOS晶體管34的柵極連接到恒壓源35。恒壓源35將NMOS晶體管34的柵極固定在預(yù)定電位，并使NMOS晶體管34充當恒流源。由于NMOS晶體管34，使用于對輸出端子24進行放電的放電電流量保持恒定。
3.預(yù)充電電路的結(jié)構(gòu)預(yù)充電電路23具有PMOS晶體管51、NMOS晶體管52和柵極控制電路53。將PMOS晶體管51和NMOS晶體管52串聯(lián)在輸出端子24和接地端子54之間。將柵極控制電路53與PMOS晶體管51的柵極相連。
柵極控制電路53是用于控制PMOS晶體管51柵極的電位的電路。柵極控制電路53接收來自電位控制電路21的參考電位VREF和來自命令控制系統(tǒng)7的復(fù)位信號ENR，并響應(yīng)這些信號產(chǎn)生電位VG。將電位VG提供到PMOS晶體管51的柵極，從而控制流經(jīng)PMOS晶體管51的電流。將電源電位VPP從上述電荷泵(未示出)提供到柵極控制電路53的電源端子55，并且柵極控制電路53能夠最大地輸出電源電位VPP。
電位VG根據(jù)復(fù)位信號ENR的狀態(tài)發(fā)生變化。當禁用復(fù)位信號ENR時，電位VG是電源電位VPP，而與參考電位VREF無關(guān)。另一方面，當激活復(fù)位信號ENR時，將電位VG控制為與參考電位VREF相對應(yīng)的電位。根據(jù)本實施例，產(chǎn)生滿足以下等式的電位VGVG＝k·VREF-VTH...(3)應(yīng)當注意，k還出現(xiàn)在表示參考電位VREF的上述等式(1)中。
等式(3)中的VTH用于使預(yù)充電電路23更好地對輸出端子24的電位進行控制而引入的常數(shù)。更具體地，常數(shù)VTH用于將PMOS晶體管51的柵極的電位設(shè)置為比輸出端子24的電位低VTH。優(yōu)選地，將VTH設(shè)置為等于PMOS晶體管51的閾值電壓。因此，由預(yù)充電電路23產(chǎn)生的輸出端子24的電位變得與“k·VREF”相同，即，輸出端子24的目標值。
在電位切換電路6的上述結(jié)構(gòu)中，應(yīng)當注意，電荷泵(未示出)所提供的電源電位僅是電源電位VPP。由于電位切換電路6響應(yīng)參考電位VREF，對輸出電位VOUT可變地進行控制，因此，一個電荷泵足以操作電位切換電路6。
III.電位切換電路的操作圖3是示出了電位切換電路6的操作的時序圖。假設(shè)在初始狀態(tài)下，將閃速存儲器10設(shè)置為程序模式，則激活模式設(shè)置信號MODE和使能信號EN、/EN。將參考電位VREF設(shè)置為Vpgm’(＝(1/k)·Vpgm)。因此，將電位切換電路6的輸出電位VOUT控制為電位Vpgm。此外，禁用復(fù)位信號ENR。因此，從柵極控制電路53輸出的電位VG是電源電位VPP，而預(yù)充電電路23的PMOS晶體管51完全處于截止狀態(tài)。下文所描述的是在閃速存儲器10的操作模式從程序模式切換為驗證模式時，用于將輸出電位VOUT從電位Vpgm切換為電位Vverify的操作。
當將閃速存儲器10的操作模式從程序模式切換為驗證模式時，首先禁用使能信號EN、/EN(時間t1)。即，將使能信號EN下拉到地電位VSS，而將使能信號/EN上拉到電源電位VDD。
當下拉使能信號EN時，使輸出電路22的PMOS晶體管31和NMOS晶體管截止，并將輸出端子24與電源端子42和接地端子43電分離。換句話說，禁用輸出電路22，并將輸出端子24設(shè)置為高阻抗狀態(tài)。利用使能信號EN來禁用輸出電路22對于在輸出端子24的預(yù)充電期間、防止直通電流流經(jīng)PMOS晶體管31、33和51以及NMOS晶體管52是十分重要的，從而防止了不必要的電源的改變。
與使能信號EN的禁用同步，對模式設(shè)置信號MODE進行下拉。由于模式設(shè)置信號MODE的下拉，向電位切換電路6通知下一操作模式是驗證模式。與模式設(shè)置信號MODE的下拉同步，電位控制電路21將參考電位VREF切換為與驗證模式相關(guān)的電位Vverify’。
此外，激活復(fù)位信號ENR。與使能信號/EN的禁用和復(fù)位信號ENR的激活同步，預(yù)充電電路23開始將輸出電位VOUT預(yù)充電到電位“Vverify-VTH+VpTH”。這里，VpTH是PMOS晶體管51的閾值電壓的真值。當VTH是理想的并與VpTH相等時，在輸出端子24處產(chǎn)生的輸出電位VOUT與作為驗證模式下的目標值的電位Vverify一致。下文所描述的是預(yù)充電電路23將輸出電位VOUT預(yù)充電到“Vverify-VTH+VpTH(理想地，Vverify)”的操作。
響應(yīng)復(fù)位信號ENR的上拉，柵極控制電路53開始將PMOS晶體管51的柵極的電位VG控制為電位“k·Vverify’-VTH”。由于電位k·Vverify’等于電位Vverify，電位VG等于電位“Vverify-VTH”。
當將PMOS晶體管51柵極的電位控制為電位“Vverify-VTH”時，PMOS晶體管51源極的電位，即，輸出端子24的電位變?yōu)楸葨艠O電位高電壓VpTH的電位，即，電位“Vverify-VTH+VpTH”。通過這樣的處理，將電位切換電路6的輸出電位VOUT預(yù)充電為電位“Vverify-VTH+VpTH”。
在預(yù)充電之后，激活使能信號EN、/EN，并禁用復(fù)位信號ENR(時間t2)。響應(yīng)使能信號EN的激活，輸出電路22開始將輸出電位VOUT控制為電位Vverify。由于在激活使能信號EN、/EN之前，已經(jīng)將輸出端子24預(yù)充電為電位“Vverify-VTH+VpTH”，因此，在開始驗證之后，立即將輸出電位VOUT穩(wěn)定在電位Vverify。即，將輸出電位VOUT切換為電位Vverify是立即實現(xiàn)的。響應(yīng)使能信號/EN的激活和復(fù)位信號ERN的禁用，預(yù)充電電路23停止其操作。此外，響應(yīng)復(fù)位信號ENR的禁用，將從柵極控制電路53輸出的電位VG返回到電源電位VPP。
如上所述，在激活使能信號EN、/EN和禁用輸出電路22之前，預(yù)充電電位23將輸出端子24預(yù)充電為接近驗證模式中的目標值的電位“Vverify-VTH+VpTH”。結(jié)果，當將操作模式從程序模式切換為驗證模式時，立即將輸出電位VOUT從電位Vprg切換為電位Vverify。
所述操作也應(yīng)用于在將閃速存儲器10的操作模式從驗證模式切換到程序模式的情況下。首先，禁用使能信號EN、/EN(時間t3)。響應(yīng)使能信號EN、/EN的禁用，禁用輸出電路22，因此，將輸出端子24設(shè)置為高阻抗狀態(tài)。
與禁用使能信號EN、/EN同步，上拉模式設(shè)置信號MODE。響應(yīng)模式設(shè)置信號MODE的上拉，電位控制電路21將參考電位VREF切換為與程序模式相關(guān)的電位Vpgm’。
此外，與禁用使能信號EN、/EN同步，激活復(fù)位信號ENR。響應(yīng)使能信號/EN的禁用和復(fù)位信號ENR的激活，預(yù)充電電路23開始將輸出電位VOUT預(yù)充電到電位“Vpgm-VTH+VpTH”。更具體地，響應(yīng)復(fù)位信號ENR的上拉，柵極控制電路53開始將PMOS晶體管51的柵極的電位VG控制為電位“k·Vpgm’-VTH”。由于電位k·Vpgm’等于電位Vpgm，電位VG等于電位“Vpgm-VTH”。當將PMOS晶體管51柵極的電位控制為電位“Vpgm-VTH”時，PMOS晶體管51源極的電位，即，輸出端子24的電位變?yōu)楸葨艠O電位高電壓VpTH的電位，即，電位“Vpgm-VTH+VpTH”。通過這樣的處理，將電位切換電路6的輸出電位VOUT預(yù)充電為電位“Vpgm-VTH+VpTH”。
之后，激活使能信號EN、/EN，并禁用復(fù)位信號ENR(時間t4)。響應(yīng)使能信號EN的激活，輸出電路22開始將輸出電位VOUT控制為電位Vpgm。由于在激活使能信號EN、/EN之前，已經(jīng)將輸出端子24預(yù)充電為電位“Vpgm-VTH+VpTH”，因此，在開始編程之后，立即將輸出電位VOUT穩(wěn)定在電位Vverify。即，將輸出電位VOUT切換為電位Vpgm是立即實現(xiàn)的。響應(yīng)使能信號/EN的激活和復(fù)位信號ERN的禁用，預(yù)充電電路23停止其操作。
IV.結(jié)論如上所述，對根據(jù)本實施例的電位切換電路6進行配置，從而使電位切換電路6僅需要一個電荷泵，以便根據(jù)操作模式輸出不同電平的電位。此外，對電位切換電路6進行配置，從而，當切換操作模式時，在禁用輸出電路22的同時，將輸出端子24預(yù)充電為與下一操作模式相對應(yīng)的電位。因此，當切換操作模式時，電位切換電路6可以立即將輸出電位VOUT切換為所需的電位。
顯而易見，本發(fā)明并不限于上述實施例，可以對其進行修改和改變，而不脫離本發(fā)明的范圍和精神。
權(quán)利要求
1.一種電位切換電路，包括參考電位控制電路，用于產(chǎn)生與閃速存儲器的操作模式相關(guān)聯(lián)的參考電位；輸出電路，用于當其被啟用時、在輸出端子處產(chǎn)生與所述參考電位相對應(yīng)的輸出電位，并當其被禁用時，將所述輸出端子設(shè)置為高阻抗狀態(tài)；以及預(yù)充電電路，與所述輸出電路相連，其中，當將所述操作模式從第一模式切換為第二模式時，禁用所述輸出電路，當切換操作模式時，在禁用所述輸出電路的同時，所述參考電位控制電路將所述參考電位從與所述第一模式相關(guān)的第一電位切換為與所述第二模式相關(guān)的第二電位，以及在禁用所述輸出電路的同時，所述預(yù)充電電路響應(yīng)所述參考電位，對所述輸出端子進行預(yù)充電。
2.根據(jù)權(quán)利要求1所述的電位切換電路，其特征在于所述預(yù)充電電路包括PMOS晶體管，其源極與所述輸出端子相連；以及柵極控制電路，在禁用所述輸出電路的同時，將與所述參考電位相對應(yīng)的柵極電位提供到所述PMOS晶體管的柵極。
3.根據(jù)權(quán)利要求2所述的電位切換電路，其特征在于當所述操作模式是所述第二模式時，所述柵極電位比要從所述輸出端子輸出的目標電位低預(yù)定電壓。
4.根據(jù)權(quán)利要求3所述的電位切換電路，其特征在于所述預(yù)定電壓實質(zhì)上等于所述PMOS晶體管的閾值電壓。
5.一種閃速存儲器，包括存儲器陣列，包括閃速存儲單元；解碼器，用于選擇所述閃速存儲單元；以及電位切換電路，與所述解碼器相連，其中，所述電位切換電路包括參考電位控制電路，用于產(chǎn)生與閃速存儲器的操作模式相關(guān)聯(lián)的參考電位；輸出電路，用于在輸出端子處產(chǎn)生與所述參考電位相對應(yīng)的輸出電位，以及將所述輸出電位提供到所述解碼器；以及預(yù)充電電路，與所述輸出電路相連；其中，當被啟用時，所述輸出電路響應(yīng)所述參考電位，在所述輸出端子處產(chǎn)生所述輸出電位，并當其被禁用時，將所述輸出端子設(shè)置為高阻抗狀態(tài)；當將所述操作模式從第一模式切換為第二模式時，禁用所述輸出電路；當切換操作模式時，在禁用所述輸出電路的同時，所述參考電位控制電路將所述參考電位從與所述第一模式相關(guān)的第一電位切換為與所述第二模式相關(guān)的第二電位，以及在禁用所述輸出電路的同時，所述預(yù)充電電路響應(yīng)所述參考電位，對所述輸出端子進行預(yù)充電。
6.一種用于切換電位的方法，包括(a)將參考電位設(shè)置為與作為閃速存儲器的操作模式的第一模式相關(guān)聯(lián)的第一電位；(b)由輸出電路在輸出端子處產(chǎn)生與所述參考電位相對應(yīng)的輸出電位；(c)通過禁用所述輸出電路，將所述輸出電路設(shè)置為高阻抗狀態(tài)；(d)在禁用所述輸出電路的同時，將所述閃速存儲器的操作模式從所述第一模式切換為第二模式；(e)在禁用所述輸出電路的同時，將所述參考電位從所述第一電位切換為與所述第二模式相關(guān)聯(lián)的第二電位；(f)在禁用所述輸出電路的同時，響應(yīng)所述參考電位，對所述輸出端子進行預(yù)充電；以及(g)在所述預(yù)充電(f)之后，啟用所述輸出電路，以在所述輸出端子處產(chǎn)生與作為所述參考電位的所述第二電位相對應(yīng)的輸出電位。
全文摘要
一種電位切換電路(6)具有電位控制電路(21)、輸出電路(22)、以及與輸出電路(22)相連的預(yù)充電電路(23)。電位控制電路(21)產(chǎn)生與閃速存儲器(10)的操作模式相關(guān)聯(lián)的參考電位。當啟用輸出電路(22)時，其在輸出端子(24)處產(chǎn)生與參考電位相對應(yīng)的輸出電位，并當其禁用時，將輸出端子(24)設(shè)置為高阻抗狀態(tài)。當將操作模式從第一模式切換到第二模式時，禁用輸出電路(22)。在禁用輸出電路(22)的同時，電位控制電路(21)將參考電位從與第一模式相關(guān)聯(lián)的第一電位切換為與第二模式相關(guān)聯(lián)的第二電位，以及預(yù)充電電路(23)響應(yīng)參考電位，對輸出端子(24)進行預(yù)充電。
文檔編號G11C7/00GK1725379SQ200510084679
公開日2006年1月25日 申請日期2005年7月14日 優(yōu)先權(quán)日2004年7月14日
發(fā)明者菅原寬 申請人:恩益禧電子股份有限公司